JP3204473B2 - Method of forming chrome film electrode - Google Patents
Method of forming chrome film electrodeInfo
- Publication number
- JP3204473B2 JP3204473B2 JP06049893A JP6049893A JP3204473B2 JP 3204473 B2 JP3204473 B2 JP 3204473B2 JP 06049893 A JP06049893 A JP 06049893A JP 6049893 A JP6049893 A JP 6049893A JP 3204473 B2 JP3204473 B2 JP 3204473B2
- Authority
- JP
- Japan
- Prior art keywords
- chromium film
- chromium
- film
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、薄膜トランジスタ用の
ゲート電極等として好適なクロム膜製電極の形成方法、
薄膜トランジスタ作製用の基板等として好適なクロム膜
製電極付基板、及び薄膜トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a chromium film electrode suitable as a gate electrode for a thin film transistor, and the like.
The present invention relates to a chromium film-equipped substrate and a thin film transistor suitable as a substrate for producing a thin film transistor.
【０００２】[0002]
【従来の技術】従来の薄膜トランジスタとしては、例え
ば図５に示すような構造のものがある。即ち、この薄膜
トランジスタ２０は、ガラス基板２１上にアルミニウ
ム，クロム等の金属からなる薄膜を成膜した後にこの薄
膜をエッチングすることにより得られたゲート電極２２
を有し、このゲート電極２２上にはＳｉＮからなるゲー
ト絶縁層２３を介して半導体（ａ−Ｓｉ）からなるチャ
ネル層２４、チャネル保護層２５、及びリンドープａ−
Ｓｉからなるオーミックコンタクト層２６が島状に順次
積層されており、さらにその上にアルミニウム製のソー
ス電極２７及びアルミニウム製のドレイン電極２８を有
するものである。2. Description of the Related Art As a conventional thin film transistor, there is, for example, one having a structure as shown in FIG. That is, the thin film transistor 20 has a gate electrode 22 obtained by forming a thin film made of a metal such as aluminum or chromium on a glass substrate 21 and then etching the thin film.
And a channel layer 24 made of a semiconductor (a-Si), a channel protective layer 25, and a phosphorus-doped a-layer formed on the gate electrode 22 via a gate insulating layer 23 made of SiN.
An ohmic contact layer 26 made of Si is sequentially laminated in an island shape, and further has a source electrode 27 made of aluminum and a drain electrode 28 made of aluminum thereon.
【０００３】このような薄膜トランジスタのゲート電極
においてその側面がほぼ垂直であると、ゲート電極上に
形成するゲート絶縁層などの被覆性が段差の存在により
悪くなり、絶縁耐圧の低下や配線の段切れを引き起こす
恐れが生じる。このため、近年においてはゲート電極の
側面を厚さ方向に対して外側に傾斜させて、ゲート電極
の側面を基板表面に対してなす角度が鋭角となるような
テーパー状に成形する技術が用いられている。また、ゲ
ート電極形成後に行われる他の膜のエッチングプロセ
ス、洗浄プロセス等を考慮して、耐薬品性に優れたクロ
ムをゲート電極の材料として用いることが行われてい
る。If the side surface of the gate electrode of such a thin film transistor is almost vertical, the coverage of a gate insulating layer formed on the gate electrode is deteriorated due to the presence of a step, which causes a decrease in withstand voltage and disconnection of the wiring. May occur. For this reason, in recent years, a technique has been used in which the side surface of the gate electrode is inclined outward with respect to the thickness direction so that the angle formed by the side surface of the gate electrode with respect to the substrate surface is an acute angle. ing. Further, in consideration of an etching process, a cleaning process, and the like of another film performed after the formation of the gate electrode, chromium having excellent chemical resistance is used as a material of the gate electrode.
【０００４】テーパー状の側面を有するクロム製のゲー
ト電極の形成方法としては、例えば特開平４−２６１０
１９号公報に開示されている方法がある。この方法は、
クロム膜上にレジストを塗布する前に当該クロム膜表面
を親水化面にすることにより、クロム膜のエッチングの
際にレジストとクロム膜との界面にエッチング液を染み
込ませ、これによりゲート電極側面をテーパー状にする
ものである。A method for forming a chromium gate electrode having a tapered side surface is disclosed in, for example, JP-A-4-2610.
There is a method disclosed in Japanese Patent Publication No. 19-1992. This method
By making the surface of the chromium film hydrophilic before applying the resist on the chromium film, an etchant is infiltrated into the interface between the resist and the chromium film during the etching of the chromium film, thereby forming a side surface of the gate electrode. It is tapered.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記の
ような方法では、クロム膜の表面状態やエッチングの温
度等により、基板表面に対してなすゲート電極側面の角
度（電極側の角度）が同一基板内で不均一になり易いと
いう問題点があった。However, in the above method, the angle of the side surface of the gate electrode (the angle on the electrode side) with respect to the substrate surface depends on the surface state of the chromium film and the etching temperature. However, there is a problem that it is likely to be non-uniform in the inside.
【０００６】本発明は上記問題点を解決するためになさ
れたものであり、耐薬品性に優れ、かつ側面が基板内で
実質的に一様なテーパー状をなしたゲート電極を容易に
形成するのに好適なクロム膜製電極の形成方法を提供す
ることを目的とする。また本発明の他の目的は、絶縁耐
圧の低下や配線の段切れの少ない薄膜トランジスタの作
製に好適なクロム膜製電極付基板、及び側面がテーパー
状をなしたクロム膜製ゲート電極を備えた薄膜トランジ
スタであって絶縁耐圧の低下や配線の段切れの少ないも
のを得るのが容易な薄膜トランジスタを提供することに
ある。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is easy to form a gate electrode having excellent chemical resistance and a substantially uniform tapered side surface in a substrate. It is an object of the present invention to provide a method for forming an electrode made of a chromium film suitable for the above. Another object of the present invention is to provide a substrate with a chromium film electrode suitable for manufacturing a thin film transistor having reduced withstand voltage and reduced disconnection of wiring, and a thin film transistor provided with a chrome film gate electrode having a tapered side surface. It is another object of the present invention to provide a thin film transistor which can easily obtain a thin film transistor with low withstand voltage and little disconnection of wiring.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成する本発
明の方法は、基板上に、窒素，炭素，及びフッ素からな
る群より選択される少なくとも１種の元素を含有するク
ロム膜であって、下層部よりも上層部の方がエッチング
速度が速くなるように前記元素の含有率を厚さ方向に変
化させたクロム膜を成膜する工程と、前記クロム膜上に
所定のレジストパターンを形成する工程と、前記レジス
トパターンに沿って前記クロム膜を所定のエッチング液
によりエッチングすることによりこのクロム膜の側面を
厚さ方向に対して外側に傾斜させて、前記クロム膜の側
面を、基板表面に対してなす角度が鋭角となるようなテ
ーパー状に成形する工程とを含むことを特徴とする。According to the present invention, there is provided a chromium film containing at least one element selected from the group consisting of nitrogen, carbon and fluorine on a substrate. Forming a chromium film in which the content of the element is changed in the thickness direction so that the etching rate is higher in the upper layer portion than in the lower layer portion, and forming a predetermined resist pattern on the chromium film. And etching the chromium film with a predetermined etching solution along the resist pattern so that the side surface of the chromium film is inclined outward with respect to the thickness direction, so that the side surface of the chromium film is And forming a tapered shape so that the angle formed with respect to the angle becomes an acute angle.
【０００８】また、上記目的を達成する本発明のクロム
膜製電極付基板は、基板上に、この基板表面に対してな
す角度が鋭角となるようなテーパー状の側面を有するク
ロム膜製電極を設けたクロム膜製電極付基板であり、前
記クロム膜製電極が、基板側に形成された第１のクロム
膜とこの第１のクロム膜上に形成された第２のクロム膜
との２層構造のクロム膜からなり、前記第１のクロム膜
と前記第２のクロム膜が、 条件（ａ）：窒化度が第１のクロム膜よりも第２のクロ
ム膜の方が大きい 条件（ｂ）：炭化度又はフッ化度が第１のクロム膜より
も第２のクロム膜の方が小さい のうちの少なくとも１つの条件を満たすことを特徴とす
る。In order to achieve the above object, the present invention provides a chromium-film-equipped substrate having a chromium-film electrode having a tapered side surface formed on the substrate so that an angle formed with respect to the substrate surface is acute. A chromium film electrode provided substrate, wherein the chromium film electrode has two layers of a first chromium film formed on the substrate side and a second chromium film formed on the first chromium film. The first chromium film and the second chromium film are composed of a chromium film having a structure. Condition (a): The second chromium film has a higher degree of nitridation than the first chromium film. Condition (b) The second chromium film has a smaller degree of carbonization or fluorination than the first chromium film and satisfies at least one of the following conditions.
【０００９】さらに、上記目的を達成する本発明の薄膜
トランジスタは、基板表面に対してなす角度が鋭角とな
るようなテーパー状の側面を有するゲート電極を備えた
薄膜トランジスタであり、前記ゲート電極が、基板側に
形成された第１のクロム膜とこの第１のクロム膜上に形
成された第２のクロム膜との２層構造のクロム膜からな
り、前記第１のクロム膜と前記第２のクロム膜が、 条件（ａ）：窒化度が第１のクロム膜よりも第２のクロ
ム膜の方が大きい 条件（ｂ）：炭化度又はフッ化度が第１のクロム膜より
も第２のクロム膜の方が小さい のうちの少なくとも１つの条件を満たすことを特徴とす
る。Further, a thin film transistor of the present invention for achieving the above object is a thin film transistor provided with a gate electrode having a tapered side surface such that the angle formed with respect to the substrate surface is acute. A chromium film having a two-layer structure of a first chromium film formed on the first side and a second chromium film formed on the first chromium film, wherein the first chromium film and the second chromium film are formed. Condition (a): the second chromium film has a higher degree of nitridation than the first chromium film. Condition (b): the second chromium has a higher degree of carbonization or fluorination than the first chromium film. The film is characterized by satisfying at least one of the following conditions.
【００１０】[0010]
【作用】本発明の方法で用いるクロム膜は、窒素，炭
素，及びフッ素からなる群より選択される少なくとも１
種の元素を含有し、下層部よりも上層部の方がエッチン
グ速度が速くなるように前記元素の含有率を厚さ方向に
変化させたものである。このため、このクロム膜にエッ
チング処理を施すと、レジストパターンに沿って先ず上
層部が速いエッチング速度でエッチングされる。次い
で、下層部がレジストパターンに沿って遅いエッチング
速度でエッチングされるとともに、レジストパターンの
下部に位置するクロム膜上層部が側方から速いエッチン
グ速度でエッチングされる。また、レジストパターンの
下部に位置するクロム膜上層部が側方からエッチングさ
れるのに伴って、レジストパターンの下部に位置するク
ロム膜下層部も側方から遅いエッチング速度でエッチン
グされる。その結果、最終的に得られるクロム膜製電極
の側面は、上層部にゆくほど等方エッチングによる垂直
に近い形状を呈し、下層部は基板表面に対してなす角度
が鋭角となるようなテーパー状を呈する。The chromium film used in the method of the present invention has at least one selected from the group consisting of nitrogen, carbon, and fluorine.
It contains a certain element, and the content of the element is changed in the thickness direction such that the etching rate is higher in the upper layer portion than in the lower layer portion. For this reason, when this chromium film is subjected to an etching treatment, the upper layer is first etched at a high etching rate along the resist pattern. Next, the lower layer portion is etched at a low etching rate along the resist pattern, and the upper layer portion of the chromium film located below the resist pattern is etched from the side at a high etching rate. Further, as the upper layer of the chromium film located below the resist pattern is etched from the side, the lower layer of the chromium film located below the resist pattern is also etched from the side at a low etching rate. As a result, the side surface of the chromium film electrode finally obtained has a shape close to vertical by isotropic etching toward the upper layer, and the lower layer has a tapered shape so that the angle made with the substrate surface is acute. Present.
【００１１】本発明の方法においては、クロム膜表面を
親水化面にする必要性はない。このため、最終的に得ら
れるクロム膜製電極におけるその側面の基板表面に対し
てなす角度（クロム膜製電極側の角度）が、エッチング
前のクロム膜の表面状態（親水化の程度）の差異に起因
して同一基板内で不均一になるということは有り得な
い。したがって、側面が基板内で実質的に一様なテーパ
ー状をなしたクロム膜製電極をより容易に形成すること
ができる。In the method of the present invention, there is no need to make the chromium film surface hydrophilic. For this reason, the angle formed by the side surface of the chromium film electrode with respect to the substrate surface (the angle on the chromium film electrode side) in the finally obtained chromium film electrode differs depending on the surface state (degree of hydrophilicity) of the chromium film before etching. It is unlikely that the data will be non-uniform within the same substrate. Therefore, it is possible to more easily form a chromium film electrode having a substantially uniform tapered side surface in the substrate.
【００１２】また、本発明のクロム膜製電極付基板にお
いてクロム膜製電極を形成する２層構造のクロム膜で
は、第１のクロム膜と前記第２のクロム膜が、 条件（ａ）：窒化度が第１のクロム膜よりも第２のクロ
ム膜の方が大きい 条件（ｂ）：炭化度又はフッ化度が第１のクロム膜より
も第２のクロム膜の方が小さい のうちの少なくとも１つの条件を満たすことから、第２
のクロム膜のエッチング速度の方が第１のクロム膜のエ
ッチング速度よりも速い。In the chromium film electrode-attached substrate according to the present invention, in the two-layer chromium film for forming a chromium film electrode, the first chromium film and the second chromium film are formed under the following conditions: Condition (b): the degree of carbonization or the degree of fluorination of the second chromium film is smaller than that of the first chromium film. Since one condition is satisfied, the second
The etching rate of the chromium film is faster than the etching rate of the first chromium film.
【００１３】したがって、このクロム膜製電極は上述し
た本発明の方法により形成することができる。そして、
本発明の上記方法でクロム膜製電極を形成したクロム膜
製電極付基板は、クロム膜製電極の側面が基板内で実質
的に一様なテーパー状をなしたものを容易に得られるこ
とから、このクロム膜製電極をゲート電極として利用す
ることにより、絶縁耐圧の低下や配線の段切れの少ない
薄膜トランジスタを高い生産性の下に作製するうえで好
適である。Therefore, this chromium film electrode can be formed by the method of the present invention described above. And
The chromium film electrode-equipped substrate on which the chromium film electrode is formed by the method of the present invention can easily be obtained in such a manner that the side surface of the chromium film electrode has a substantially uniform tapered shape in the substrate. The use of the chromium film electrode as a gate electrode is suitable for producing a thin film transistor with less decrease in withstand voltage and less disconnection of wiring with high productivity.
【００１４】また、本発明の薄膜トランジスタにおいて
ゲート電極を形成する２層構造のクロム膜でも、上述し
た本発明のクロム膜製電極付基板と同様に、第２のクロ
ム膜のエッチング速度の方が第１のクロム膜のエッチン
グ速度よりも速い。したがって、このゲート電極は上述
した本発明の方法により形成することができ、本発明の
上記方法でゲート電極を形成した薄膜トランジスタは、
ゲート電極の側面が基板内で実質的に一様なテーパー状
をなしたものを容易に得られることから、絶縁耐圧の低
下や配線の段切れが少ないものを得ることが容易であ
る。Also, in the chromium film having a two-layer structure forming a gate electrode in the thin film transistor of the present invention, the etching rate of the second chromium film is lower than that of the chromium film-formed substrate of the present invention. 1 is faster than the etching rate of the chromium film. Therefore, this gate electrode can be formed by the method of the present invention described above, and the thin film transistor having the gate electrode formed by the method of the present invention is:
Since it is easy to obtain a gate electrode whose side surface has a substantially uniform tapered shape in the substrate, it is easy to obtain a gate electrode having a reduced dielectric breakdown voltage and less disconnection of wiring.
【００１５】[0015]
【実施例】以下、本発明の実施例について図１及び図２
を参照しながら説明する。先ず、透明基板等の基板１上
に、Ａｒガス−１００％をスパッターガスとして用い、
クロムをスパッタリングターゲットとして用いたプレー
ナーマグネトロン直流スパッタリングにより、膜厚１３
５０オングストロームの第１のクロム膜２を成膜した。1 and 2 show an embodiment of the present invention.
This will be described with reference to FIG. First, Ar gas-100% was used as a sputtering gas on a substrate 1 such as a transparent substrate.
Planar magnetron DC sputtering using chromium as a sputtering target gave a film thickness of 13
A 50 angstrom first chromium film 2 was formed.
【００１６】次に、この第１のクロム膜２上に、Ａｒガ
ス−４０％，Ｎ2 ガス−６０％（比率はいずれもモル
比）を混合した混合ガスをスパッターガスとして用い、
クロムをスパッタリングターゲットとして用いたプレー
ナーマグネトロン直流スパッタリングにより、窒化クロ
ムを含有する膜厚１５０オングストロームの第２のクロ
ム膜３を成膜した。これにより、下層部よりも上層部の
方がエッチング速度が速くなるように窒素の含有率を厚
さ方向に変化させた２層構造のクロム膜４が得られた。Next, on the first chromium film 2, a mixed gas obtained by mixing Ar gas -40% and N 2 gas -60% (all ratios are molar ratios) is used as a sputtering gas.
A 150 Å-thick second chromium film 3 containing chromium nitride was formed by planar magnetron direct current sputtering using chromium as a sputtering target. As a result, a chromium film 4 having a two-layer structure in which the nitrogen content was changed in the thickness direction such that the etching rate was higher in the upper layer portion than in the lower layer portion was obtained.
【００１７】第１のクロム膜２と第２のクロム膜３は、
単独にエッチング速度を比べてみたところ、第１のクロ
ム膜２のエッチング速度は１２オングストローム／ｓｅ
ｃ、第２のクロム膜３のエッチング速度は３８オングス
トローム／ｓｅｃであった。また、両者のエッチング速
度の比（第２のクロム膜のエッチング速度／第１のクロ
ム膜のエッチング速度）は約３．２であった。The first chromium film 2 and the second chromium film 3
Comparing the etching rates independently, the etching rate of the first chromium film 2 was 12 Å / sec.
c, The etching rate of the second chromium film 3 was 38 Å / sec. The ratio of the two etching rates (the etching rate of the second chromium film / the etching rate of the first chromium film) was about 3.2.
【００１８】次に、クロム膜４上（第２のクロム膜３
上）に、フォトレジストＡＺ１３５０（米国ヘキスト社
製）をスピンコート法により塗布し、９０℃で３０分ベ
ーキングを行なうことにより、膜厚５０００オングスト
ロームのレジスト膜５を形成した（図１（ａ）参照）。Next, on the chromium film 4 (the second chromium film 3
On top), a photoresist AZ1350 (manufactured by Hoechst Corporation, USA) was applied by spin coating, and baked at 90 ° C. for 30 minutes to form a resist film 5 having a thickness of 5000 Å (see FIG. 1A). ).
【００１９】次に、このレジスト膜５に微細パターンの
露光を施した。この露光は、微細パターンが形成された
フォトマスクを用い、光源に水銀ランプを用いて行なっ
た。次に、この露光済みのレジスト膜５を現像し、露光
部分を除去してレジストパターン５ａを得た（図１
（ｂ）参照）。この現像は、現像液としてＡＺ１３５０
用のデベロッパー（米国ヘキスト社製）を用い、現像時
間を６０秒とした。Next, the resist film 5 was exposed to a fine pattern. This exposure was performed using a photomask on which a fine pattern was formed and using a mercury lamp as a light source. Next, the exposed resist film 5 is developed, and the exposed portion is removed to obtain a resist pattern 5a (FIG. 1).
(B)). This development was performed using AZ1350 as a developer.
A developer (manufactured by Hoechst, USA) was used, and the developing time was 60 seconds.
【００２０】次に、所定のエッチング液を用いてクロム
膜４（第１のクロム膜２及び第２のクロム膜３）をエッ
チング処理した。エッチング条件は以下の通りとした。 エッチング液 ：硝酸第２セリウムアンモニウム１６５
ｇと過塩素酸（７０％）４２ｍｌに純水を加えて１００
ｍｌにした溶液 エッチング温度：２０℃ エッチング時間：１３０秒Next, the chromium film 4 (the first chromium film 2 and the second chromium film 3) was etched using a predetermined etching solution. The etching conditions were as follows. Etching solution: ceric ammonium nitrate 165
g and 42 ml of perchloric acid (70%) with pure water
ml solution Etching temperature: 20 ° C Etching time: 130 seconds
【００２１】その結果、側面が厚さ方向に対して外側に
傾斜し、かつ基板１の表面に対してなす角度θが鋭角と
なるようなテーパー状の側面を有する第１のクロム膜
（エッチング後のもの。以下同じ。）２ａと、側面がほ
ぼ垂直な第２のクロム膜（エッチング後のもの。以下同
じ。）３ａとの２層構造のクロム膜４ａを得た（図１
（ｃ）参照）。このとき、基板１の表面に対してなす第
１のクロム膜２ａ側面の角度（以下、テーパー角度とい
う）θは、約１７°であった。As a result, the first chromium film (after etching) having a tapered side surface whose side surface is inclined outward with respect to the thickness direction and whose angle θ with respect to the surface of the substrate 1 becomes an acute angle. Chromium film 4a having a two-layer structure of 2a and a second chromium film 3a having a substantially vertical side surface (after etching; the same applies hereinafter) 3a was obtained (FIG. 1).
(C)). At this time, the angle θ of the side surface of the first chromium film 2a with respect to the surface of the substrate 1 (hereinafter, referred to as a taper angle) was about 17 °.
【００２２】次に、残存レジストパターン５ａを剥離液
（硫酸）で除去した。これにより、第１のクロム膜２ａ
と第２のクロム膜３ａとの２層構造のクロム膜からな
り、基板１表面に対してなす角度が鋭角となるようなテ
ーパー状の側面を有するクロム膜製電極４ｂを形成する
ことができ、同時にクロム膜製電極付基板１００が得ら
れた（図１（ｄ）参照）。Next, the remaining resist pattern 5a was removed with a stripping solution (sulfuric acid). Thereby, the first chromium film 2a
And a second chromium film 3a, and a chromium film electrode 4b having a tapered side surface that forms an acute angle with the surface of the substrate 1 can be formed. At the same time, a chromium film-equipped substrate 100 was obtained (see FIG. 1D).
【００２３】次に、上記で形成したクロム膜製電極４ｂ
（以下、ゲート電極４ｂという）上にプラズマＣＶＤ法
によりＳｉＮからなるゲート絶縁層６、ａ−Ｓｉからな
るチャネル層７、ＳｉＮからなるチャネル保護層８を順
次積層した（図２（ａ）参照）。チャネル保護層８の所
望の部分をエッチングした後、リンドープａ−Ｓｉから
なるオーミックコンタクト層９を堆積し、この後チャネ
ル層７およびオーミックコンタクト層９を島状に連続的
にエッチングした（図２（ｂ）参照）。Ａｌからなるソ
ース電極１０およびドレイン電極１１を堆積し、パター
ン化した後、これらをマスクにしてソース電極１０とド
レイン電極１１との間のオーミックコンタクト層９をエ
ッチングして、薄膜トランジスタ２００を得た（図２
（ｃ）参照）。このようにして得られた薄膜トランジス
タ２００は、ゲート電極４ｂの側面のテーパー角度が約
１７°であるため、ゲート電極４ｂ上の絶縁膜は被覆性
が良く、配線の段切れや絶縁耐圧の劣化が少ない。Next, the chromium film electrode 4b formed above
A gate insulating layer 6 made of SiN, a channel layer 7 made of a-Si, and a channel protection layer 8 made of SiN were sequentially stacked on the gate electrode 4b (hereinafter, referred to as a gate electrode 4b) (see FIG. 2A). . After etching a desired portion of the channel protective layer 8, an ohmic contact layer 9 made of phosphorus-doped a-Si is deposited, and then the channel layer 7 and the ohmic contact layer 9 are continuously etched in an island shape (FIG. b)). After depositing and patterning a source electrode 10 and a drain electrode 11 made of Al, the ohmic contact layer 9 between the source electrode 10 and the drain electrode 11 is etched using these as a mask to obtain a thin film transistor 200 ( FIG.
(C)). In the thin film transistor 200 thus obtained, the taper angle of the side surface of the gate electrode 4b is about 17 °, so that the insulating film on the gate electrode 4b has good covering properties, and disconnection of wiring and deterioration of withstand voltage are prevented. Few.
【００２４】以上、本発明の実施例を説明してきたが、
本発明は上記実施例に限定されるものではなく、次のよ
うな変形例を含むものである。 （ｉ）第１のクロム膜及び第２のクロム膜として用いる
クロム膜は、上記実施例に記載した組成のものの組み合
わせに限定されず、例えば、表１に示したようなスパッ
ターガスを用い、クロムをスパッタリングターゲットと
して用いたスパッタリングにより、表１に変形例１〜２
として示したような組み合わせとすることもできる。 これらの変形例１〜２のいずれにおいても第２のクロム
膜のエッチング速度は第１のクロム膜のエッチング速度
よりも速く、このような２層構造のクロム膜をエッチン
グすることにより２５〜３６°のテーパー角度（θ）を
得ることができた。The embodiments of the present invention have been described above.
The present invention is not limited to the above embodiments, but includes the following modifications. (I) The chromium film used as the first chromium film and the second chromium film is not limited to the combination of the compositions described in the above embodiments. Table 1 shows variations 1 and 2 by sputtering using as a sputtering target.
It is also possible to use a combination as shown in FIG. In any of these modified examples 1 and 2, the etching rate of the second chromium film is higher than the etching rate of the first chromium film. Can be obtained.
【００２５】[0025]
【表１】 [Table 1]
【００２６】（ii）図３は、第１のクロム膜のエッチン
グ速度に対する第２のクロム膜のエッチング速度の比
（第２のクロム膜のエッチング速度／第１のクロム膜の
エッチング速度）とテーパー角度（θ）との関係を示し
たグラフである。両者の関係は図３中の実線により概ね
示すことができ、前記比が１よりも大きければ第１のク
ロム膜の側面をテーパー状に成形することができるが、
被覆性の良好な絶縁膜を設け易い４５°程度またはそれ
以下のテーパー角度（θ）を得るためには、図３に示さ
れるように、前記比が２1/2 以上であることが好まし
い。(Ii) FIG. 3 shows the ratio of the etching rate of the second chromium film to the etching rate of the first chromium film (the etching rate of the second chromium film / the etching rate of the first chromium film) and the taper. It is the graph which showed the relationship with angle ((theta)). The relationship between the two can be generally indicated by the solid line in FIG. 3. If the ratio is larger than 1, the side surface of the first chromium film can be formed into a tapered shape.
In order to obtain a taper angle (θ) of about 45 ° or less, which is easy to provide an insulating film with good covering properties, it is preferable that the ratio be 2 1/2 or more, as shown in FIG.
【００２７】(iii) 図４は、スパッターガスの組成（モ
ル比）と得られるクロム膜のエッチング速度との関係を
示すグラフである。このグラフは、スパッターガスとし
てＡｒガスとＮ2 ガスの混合ガス、ＡｒガスとＣＨ4 ガ
スの混合ガス、またはＡｒガスとＣＦ4 ガスの混合ガス
を用いた場合の前記関係を示すものであり、スパッタリ
ングターゲットはいずれの場合もクロム、スパッタリン
グの方法はいずれの場合もプレーナーマグネトロン直流
スパッタリングである。図４から明らかなように、第１
のクロム膜と第２のクロム膜を成膜する際のスパッター
ガスの組成を適宜調節することにより、第１のクロム膜
のエッチング速度と第２のクロム膜のエッチング速度と
を所望の組み合わせにすることができる。(Iii) FIG. 4 is a graph showing the relationship between the composition (molar ratio) of the sputtering gas and the etching rate of the obtained chromium film. This graph shows the relationship when a mixed gas of Ar gas and N 2 gas, a mixed gas of Ar gas and CH 4 gas, or a mixed gas of Ar gas and CF 4 gas is used as a sputtering gas, The sputtering target was chromium in each case, and the sputtering method was planar magnetron direct current sputtering in each case. As is clear from FIG.
The etching rate of the first chromium film and the etching rate of the second chromium film are adjusted to a desired combination by appropriately adjusting the composition of the sputtering gas when forming the chromium film and the second chromium film. be able to.
【００２８】（iv）第１のクロム膜及び第２のクロム膜
の成膜は、上記実施例及び変形例では、Ａｒガス、Ａｒ
ガスとＮ2 ガスの混合ガス、ＡｒガスとＣＨ4 ガスの混
合ガス、またはＡｒガスとＣＦ4 ガスの混合ガスをスパ
ッターガスとして用い、クロムをスパッタリングターゲ
ットとして用いたプレーナーマグネトロン直流スパッタ
リングにより行なったが、クロム、窒化クロム、炭化ク
ロム、またはフッ化クロムをスパッタリングターゲット
として用いたプレーナーマグネトロン直流スパッタリン
グにより行なうこともできる。また、第１のクロム膜及
び第２のクロム膜の成膜方法はプレーナーマグネトロン
直流スパッタリングに限らず、他のスパッタリング法、
真空蒸着法、イオンプレーティング法、化学気相法等を
用いることもできる。(Iv) The first chromium film and the second chromium film are formed by using Ar gas, Ar
This was performed by planar magnetron direct current sputtering using a mixed gas of gas and N 2 gas, a mixed gas of Ar gas and CH 4 gas, or a mixed gas of Ar gas and CF 4 gas as a sputtering gas and using chromium as a sputtering target. Magnetron direct current sputtering using chromium, chromium nitride, chromium carbide, or chromium fluoride as a sputtering target. Further, the method of forming the first chromium film and the second chromium film is not limited to planar magnetron DC sputtering, but other sputtering methods,
A vacuum evaporation method, an ion plating method, a chemical vapor method, or the like can also be used.
【００２９】（ｖ）第１のクロム膜の膜厚は１３５０オ
ングストロームに限られず、最終的に得られるクロム膜
製電極を薄膜トランジスタのゲート電極として用いる場
合にはその特性等に応じて、また他の用途に用いる場合
にはその用途に応じて求められる特性等に応じて、適宜
変更可能である。また、第２のクロム膜の膜厚が薄い
と、エッチングの際に第１のクロム膜とレジストパター
ンとの間に入り込むエッチング液の度合いが少なくなる
ので、第１のクロム膜側面を所望のテーパー角度に成形
するうえからはある程度の膜厚が必要である。第１のク
ロム膜の膜厚が上記実施例のような１３５０オングスト
ローム程度であれば、３０オングストローム以上が好ま
しい。また、第２のクロム膜の膜厚は、この第２のクロ
ム膜の側面が最終的にはほぼ垂直に近い形状を呈するこ
とから、クロム膜製電極付基板あるいは薄膜トランジス
タの歩留まり向上のためには、クロム膜全体の膜厚の２
０〜３０％以下が好ましい。(V) The thickness of the first chromium film is not limited to 1350 angstroms, and when the finally obtained chromium film electrode is used as a gate electrode of a thin film transistor, it depends on its characteristics and other factors. When used for a purpose, it can be appropriately changed according to the characteristics and the like required according to the purpose. Further, if the thickness of the second chromium film is small, the degree of the etching solution entering between the first chromium film and the resist pattern during etching is reduced, so that the side surface of the first chromium film has a desired taper. A certain thickness is required for forming the film at an angle. If the thickness of the first chromium film is about 1350 angstroms as in the above embodiment, it is preferable that the thickness be 30 angstroms or more. Further, the thickness of the second chromium film is determined in order to improve the yield of the chromium film electrode-attached substrate or the thin film transistor since the side surface of the second chromium film finally has a shape almost nearly vertical. Of the total thickness of the chrome film
0-30% or less is preferable.
【００３０】（vi) クロム膜は、窒素，炭素，及びフッ
素からなる群より選択される少なくとも１種の元素を含
有し、かつ下層部よりも上層部の方がエッチング速度が
速くなるように前記元素の含有率を厚さ方向に変化させ
たものであればよく、必ずしも２層構造とする必要性は
ない。例えば３層以上の複数層構造としても良いし、単
層構造としても良い。前記の条件を満たす単層構造のク
ロム膜の成膜は、例えばスパッタリング法による場合
は、クロム膜の成長に合わせてスパッターガスの組成を
所望の組成に変化させることにより行なうことができ
る。(Vi) The chromium film contains at least one element selected from the group consisting of nitrogen, carbon, and fluorine, and the chromium film has an etching rate higher in the upper layer than in the lower layer. What is necessary is just to change the content of elements in the thickness direction, and it is not always necessary to form a two-layer structure. For example, it may have a multi-layer structure of three or more layers or a single-layer structure. When a chromium film having a single-layer structure that satisfies the above conditions is formed by, for example, a sputtering method, the composition of a sputter gas can be changed to a desired composition in accordance with the growth of the chromium film.
【００３１】(vii) クロム膜を２層構造または３層以上
の複数層構造とした場合には、第１のクロム膜（基板に
最も近いクロム膜）以外のクロム膜は最終的に除去して
も良い。この除去は、例えばレジストを剥離した後にド
ライエッチングを施すことにより行うことができる。(Vii) When the chromium film has a two-layer structure or a multi-layer structure of three or more layers, chromium films other than the first chromium film (the chromium film closest to the substrate) are finally removed. Is also good. This removal can be performed, for example, by performing dry etching after removing the resist.
【００３２】(viii)レジストは、パターニングが可能で
エッチング液に耐性があれば特にその種類を問わない。
また、エッチング液についても、クロム膜のエッチング
が可能であれば特にその種類を問わない。(Viii) The resist is not particularly limited as long as it can be patterned and has resistance to an etching solution.
The type of the etchant is not particularly limited as long as the chromium film can be etched.
【００３３】（ix）薄膜トランジスタの構造は、ゲート
電極以外については特に限定されるものではなく、薄膜
トランジスタとして機能するものであれば実施例に示し
た以外の構造にしても良い。また、ゲート電極以外の部
材の材質についても適宜変更可能である。(Ix) The structure of the thin film transistor is not particularly limited except for the gate electrode, and may have a structure other than that shown in the embodiment as long as it functions as a thin film transistor. Further, the material of the members other than the gate electrode can be changed as appropriate.
【００３４】[0034]
【発明の効果】以上詳述したように、本発明により、従
来制御が困難であったクロム膜製電極のテーパー角度を
任意かつ容易に制御することが可能となった。また、所
望のテーパー角度を有するクロム膜製電極を安定的に再
現性よく作製できることから、配線の段切れや絶縁体性
の劣化の少ない薄膜トランジスタを高い生産性の下に提
供することができる。As described in detail above, according to the present invention, it has become possible to arbitrarily and easily control the taper angle of a chrome film electrode, which has been difficult to control conventionally. In addition, since a chromium film electrode having a desired taper angle can be stably manufactured with high reproducibility, a thin film transistor with less disconnection of wiring and deterioration of insulating properties can be provided with high productivity.
【図１】本発明の方法に基づいてクロム膜製電極を形成
をする際の工程の一例を示す工程説明図。FIG. 1 is a process explanatory view showing an example of a process when forming a chromium film electrode based on the method of the present invention.
【図２】本発明の薄膜トランジスタの製造工程の一例を
示す工程説明図。FIG. 2 is a process explanatory view showing an example of a manufacturing process of the thin film transistor of the present invention.
【図３】第１のクロム膜のエッチング速度に対する第２
のクロム膜のエッチング速度の比（第２のクロム膜のエ
ッチング速度／第１のクロム膜のエッチング速度）とテ
ーパー角度（θ）との関係を示すグラフ。FIG. 3 shows the relationship between the etching rate of the first chromium film and the second etching rate.
7 is a graph showing the relationship between the ratio of the etching rate of the chromium film (the etching rate of the second chromium film / the etching rate of the first chromium film) and the taper angle (θ).
【図４】スパッターガスの組成（モル比）と得られるク
ロム膜のエッチング速度との関係を示すグラフ。FIG. 4 is a graph showing the relationship between the composition (molar ratio) of a sputtering gas and the etching rate of the obtained chromium film.
【図５】従来の薄膜トランジスタの一例を示す断面図。FIG. 5 is a cross-sectional view illustrating an example of a conventional thin film transistor.
１ 基板 ２ 第１のクロム膜 ２ａ 第１のクロム膜（エッチング後のもの） ３ 第２のクロム膜 ３ａ 第２のクロム膜（エッチング後のもの） ４ ２層構造のクロム膜 ４ｂ クロム膜製電極（ゲート電極） ５ａ レジストパターン ６ ゲート絶縁層、 ７ チャネル層 ８ チャネル保護層 ９ オーミックコンタクト層 １０ ソース電極 １１ ドレイン電極 １００ クロム膜製電極付基板 ２００ 薄膜トランジスタ DESCRIPTION OF SYMBOLS 1 Substrate 2 1st chromium film 2a 1st chromium film (after etching) 3 2nd chromium film 3a 2nd chromium film (after etching) 4 2 layer chromium film 4b chromium film electrode (Gate electrode) 5a Resist pattern 6 Gate insulating layer, 7 Channel layer 8 Channel protective layer 9 Ohmic contact layer 10 Source electrode 11 Drain electrode 100 Substrate with chrome film electrode 200 Thin film transistor
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/40 (56)参考文献 特開 昭58−199523（ＪＰ，Ａ) 特開 昭59−94439（ＪＰ，Ａ) 特開 平１−95524（ＪＰ，Ａ) 特表 平４−505832（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/28 H01L 21/306 H01L 21/336 H01L 29/40 Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H01L 29/40 (56) References JP-A-58-199523 (JP, A) JP-A-59-94439 (JP, A) JP-A-1 −95524 (JP, A) Table 4-54,582 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/28 H01L 21/306 H01L 21/336 H01L 29/40
Claims (5)
なる群より選択される少なくとも１種の元素を含有する
クロム膜であって、下層部よりも上層部の方がエッチン
グ速度が速くなるように前記元素の含有率を厚さ方向に
変化させたクロム膜を成膜する工程と、 前記クロム膜上に所定のレジストパターンを形成する工
程と、 前記レジストパターンに沿って前記クロム膜を所定のエ
ッチング液によりエッチングすることによりこのクロム
膜の側面を厚さ方向に対して外側に傾斜させて、前記ク
ロム膜の側面を、基板表面に対してなす角度が鋭角とな
るようなテーパー状に成形する工程とを含むことを特徴
とするクロム膜製電極の形成方法。1. A chromium film containing at least one element selected from the group consisting of nitrogen, carbon, and fluorine on a substrate, wherein an etching rate is higher in an upper portion than in a lower portion. Forming a chromium film with the content of the element varied in the thickness direction, forming a predetermined resist pattern on the chromium film, and forming the chromium film along the resist pattern. The side surface of the chromium film is inclined outward with respect to the thickness direction by etching with the etching solution of the above, and the side surface of the chromium film is formed into a tapered shape such that an angle formed with respect to the substrate surface is an acute angle. A method of forming an electrode made of a chromium film.
クロム膜とこの第１のクロム膜上に形成された第２のク
ロム膜との２層構造からなり、前記第１のクロム膜と前
記第２のクロム膜が、 条件（ａ）：窒化度が第１のクロム膜よりも第２のクロ
ム膜の方が大きい 条件（ｂ）：炭化度又はフッ化度が第１のクロム膜より
も第２のクロム膜の方が小さい のうちの少なくとも１つの条件を満たすことを特徴とす
る請求項１に記載の方法。2. The chromium film has a two-layer structure of a first chromium film formed on a substrate side and a second chromium film formed on the first chromium film. Condition (a): the degree of nitridation is larger in the second chromium film than in the first chromium film. Condition (b): The degree of carbonization or the degree of fluorination is first chromium. The method of claim 1, wherein at least one of the following conditions is satisfied: the second chromium film is smaller than the film.
１のクロム膜のエッチング速度に対する第２のクロム膜
のエッチング速度の比（第２のクロム膜のエッチング速
度／第１のクロム膜のエッチング速度）≧２1/2 である
ことを特徴とする請求項２に記載の方法。3. In the chromium film etching step, a ratio of an etching rate of the second chromium film to an etching rate of the first chromium film (an etching rate of the second chromium film / an etching rate of the first chromium film). the method according to claim 2, characterized in that a ≧ 2 1/2.
度が鋭角となるようなテーパー状の側面を有するクロム
膜製電極を設けたクロム膜製電極付基板において、 前記クロム膜製電極が、基板側に形成された第１のクロ
ム膜とこの第１のクロム膜上に形成された第２のクロム
膜との２層構造のクロム膜からなり、前記第１のクロム
膜と前記第２のクロム膜が、 条件（ａ）：窒化度が第１のクロム膜よりも第２のクロ
ム膜の方が大きい 条件（ｂ）：炭化度又はフッ化度が第１のクロム膜より
も第２のクロム膜の方が小さい のうちの少なくとも１つの条件を満たすことを特徴とす
るクロム膜製電極付基板。4. A chromium-film electrode-equipped substrate provided on a substrate and having a chromium-film electrode having a tapered side surface such that the angle formed with respect to the substrate surface is acute. A chromium film having a two-layer structure of a first chromium film formed on the substrate side and a second chromium film formed on the first chromium film, wherein the first chromium film and the second Condition (a): the degree of nitridation is larger in the second chromium film than in the first chromium film. Condition (b): The degree of carbonization or the degree of fluoridation is higher in the second chromium film than in the first chromium film. A chromium film having a smaller electrode satisfies at least one of the following conditions:
ようなテーパー状の側面を有するゲート電極を備えた薄
膜トランジスタにおいて、 前記ゲート電極が、基板側に形成された第１のクロム膜
とこの第１のクロム膜上に形成された第２のクロム膜と
の２層構造のクロム膜からなり、前記第１のクロム膜と
前記第２のクロム膜が、 条件（ａ）：窒化度が第１のクロム膜よりも第２のクロ
ム膜の方が大きい 条件（ｂ）：炭化度又はフッ化度が第１のクロム膜より
も第２のクロム膜の方が小さい のうちの少なくとも１つの条件を満たすことを特徴とす
る薄膜トランジスタ。5. A thin film transistor provided with a gate electrode having a tapered side surface such that an angle formed with respect to a substrate surface is an acute angle, wherein the gate electrode comprises a first chromium film formed on a substrate side and a first chromium film formed on the substrate side. A chromium film having a two-layer structure of a second chromium film and a second chromium film formed on the first chromium film, wherein the first chromium film and the second chromium film have the following conditions: Condition (b): at least one of the following conditions: the second chromium film has a lower degree of carbonization or fluorination than the first chromium film. A thin film transistor characterized by satisfying the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06049893A JP3204473B2 (en) | 1993-03-19 | 1993-03-19 | Method of forming chrome film electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06049893A JP3204473B2 (en) | 1993-03-19 | 1993-03-19 | Method of forming chrome film electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275827A JPH06275827A (en) | 1994-09-30 |
| JP3204473B2 true JP3204473B2 (en) | 2001-09-04 |
Family
ID=13144031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06049893A Expired - Fee Related JP3204473B2 (en) | 1993-03-19 | 1993-03-19 | Method of forming chrome film electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204473B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
| TW200710471A (en) * | 2005-07-20 | 2007-03-16 | Samsung Electronics Co Ltd | Array substrate for display device |
| WO2012102314A1 (en) * | 2011-01-28 | 2012-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and semiconductor device |
-
1993
- 1993-03-19 JP JP06049893A patent/JP3204473B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275827A (en) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376628B1 (en) | Conductive Interconnect Structure in Integrated Circuit and Method of Forming Conductive Interconnect | |
| US5240868A (en) | Method of fabrication metal-electrode in semiconductor device | |
| JP3342164B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3209169B2 (en) | Method of forming gate electrode | |
| JPH0685414B2 (en) | Titanium tungsten and selective CVD tungsten recess interconnection method | |
| JPH0563940B2 (en) | ||
| US4624740A (en) | Tailoring of via-hole sidewall slope | |
| JPS6025895B2 (en) | Manufacturing method of semiconductor device | |
| JPH06310492A (en) | Etchant for titanium thin film and manufacture semiconductor device | |
| JP3204473B2 (en) | Method of forming chrome film electrode | |
| JP3229550B2 (en) | Method of superposing T-type gate electrode and method of superposing T-type low resistance metal | |
| GB2222308A (en) | A method of producing a semiconductor device | |
| US6411356B1 (en) | Liquid crystal display device with an organic insulating layer having a uniform undamaged surface | |
| JPH10326830A (en) | Manufacture of semiconductor device | |
| JPH061764B2 (en) | Pattern formation method | |
| JPH0750694B2 (en) | Conductive layer formation method | |
| JPH0766280A (en) | Manufacture of semiconductor device | |
| JPH08191147A (en) | Semiconductor device and manufacture thereof | |
| US6548413B1 (en) | Method to reduce microloading in metal etching | |
| KR0159577B1 (en) | Gate electrode formation method of panel display device | |
| JPH11233527A (en) | Semiconductor device and its manufacture | |
| JPH0434815B2 (en) | ||
| JPH0529346A (en) | Manufacture of semiconductor device | |
| JPH06244181A (en) | Semiconductor device and its manufacture | |
| JPH07183312A (en) | Forming method of gate electrode for field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010613 |
|
| LAPS | Cancellation because of no payment of annual fees |