JP3202100B2 - Variable gain amplifier - Google Patents

Variable gain amplifier

Info

Publication number
JP3202100B2
JP3202100B2 JP12013693A JP12013693A JP3202100B2 JP 3202100 B2 JP3202100 B2 JP 3202100B2 JP 12013693 A JP12013693 A JP 12013693A JP 12013693 A JP12013693 A JP 12013693A JP 3202100 B2 JP3202100 B2 JP 3202100B2
Authority
JP
Japan
Prior art keywords
control
voltage
transistors
variable
gain amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12013693A
Other languages
Japanese (ja)
Other versions
JPH06334455A (en
Inventor
孝 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP12013693A priority Critical patent/JP3202100B2/en
Publication of JPH06334455A publication Critical patent/JPH06334455A/en
Application granted granted Critical
Publication of JP3202100B2 publication Critical patent/JP3202100B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、利得を可変の制御電圧
により制御する利得可変増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier whose gain is controlled by a variable control voltage.

【0002】[0002]

【従来の技術】図4には従来の利得可変増幅器1が示さ
れている。同図においてトランジスタQ11、Q13、Q14
の各コレクタには正電圧が共通に印加され、トランジス
タQ12のコレクタには抵抗RL を介して正電圧が印加さ
れている。トランジスタQ11、Q12の各エミッタは共通
にバイアス電流源IO を介して接地され、トランジスタ
Q12のコレクタと抵抗RL の間から出力電圧VOUT が得
られる。
2. Description of the Related Art FIG. 4 shows a conventional variable gain amplifier 1. In the figure, transistors Q11, Q13, Q14
, A positive voltage is applied in common to the collectors of the transistors Q12, and a positive voltage is applied to the collector of the transistor Q12 via a resistor RL . The emitters of the transistors Q11 and Q12 are commonly grounded via a bias current source I O , and an output voltage V OUT is obtained between the collector of the transistor Q12 and the resistor RL .

【0003】トランジスタQ13、Q14の各ベースには電
圧E1 が共通に印加され、そのエミッタはそれぞれトラ
ンジスタQ12、Q11のベースに接続されるとともに、ト
ランジスタQ15、Q16のコレクタにそれぞれ接続されて
いる。トランジスタQ15のベースには電圧E2 と入力電
圧VINとが印加され、トランジスタQ16のベースには電
圧E2 が印加されている。トランジスタQ15、Q16の各
エミッタは、それぞれ同一値の抵抗RE を介してコント
ロール回路2に接続され、可変の制御電圧VCON に応じ
た制御電流IE により制御されて、入力電圧VINが可変
利得増幅される。
[0003] Each bases of the transistors Q13, Q14 is applied a voltage E 1 common, with its emitter connected respectively to the bases of the transistors Q12, Q11, are connected to the collectors of the transistors Q15, Q16. The base of the transistor Q15 has the input voltage V IN to the voltage E 2 is applied, a voltage E 2 is applied to the base of the transistor Q16. The emitters of the transistors Q15, Q16 are connected via respective resistors R E of the same value to the control circuit 2 is controlled by a control current I E in accordance with the variable control voltage V CON, the input voltage V IN is variable Gain is amplified.

【0004】このような構成の利得可変増幅器では、出
力電圧VOUT の利得GV 〔V/V〕は、
In such a variable gain amplifier, the gain G V [V / V] of the output voltage V OUT is:

【0005】[0005]

【数1】 GV =RLO /REE 〔V/V〕 …(1) で表わされる。G V = R L I O / R E I E [V / V] (1)

【0006】コントロール回路2は、トランジスタQ17
のコレクタには正電圧が印加され、トランジスタQ18の
コレクタは、トランジスタQ15およびQ16のエミッタ側
に接続され、トランジスタQ18のコレクタには制御電流
E が流れる。トランジスタQ17のベースには電圧E3
と可変の制御電圧VCON が印加され、トランジスタQ18
のベースには電圧E3 が印加されている。トランジスタ
Q17およびQ18のそれぞれのエミッタは、抵抗RB を介
して互いに接続されるとともに、それぞれ定電流源Ia
を介して接地されている。
The control circuit 2 includes a transistor Q17
Of the transistor Q18 is connected to the emitters of the transistors Q15 and Q16, and the control current IE flows through the collector of the transistor Q18. Voltage E 3 is applied to the base of transistor Q17.
And a variable control voltage V CON is applied, and the transistor Q18
The voltage E 3 are applied to the base. Transistors the emitters of Q17 and Q18, the resistor are connected to each other via a R B, respectively constant current sources I a
Grounded.

【0007】この場合、制御電流IE は、In this case, the control current IE is

【0008】[0008]

【数2】IE =VCON /RB で表わされ、これを式(1)に代入すると、[Number 2] is represented by I E = V CON / R B , when it is substituted into equation (1),

【0009】[0009]

【数3】IE ∝VCON の関係となる。また、式(1)に示す利得GV の単位は
〔V/V〕で表わされているので、これを〔dB〕の単
位で表すと式(5)のようになる。
## EQU3 ## The relation is I E ∝V CON . Further, since the unit of the gain G V shown in the equation (1) is represented by [V / V], when this is represented by the unit of [dB], the equation (5) is obtained.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来の利得可変増幅器1におけるコントロール回路2で
は、制御電流IE が制御電圧VCON に比例し、また、式
(1)に示すように利得GV 〔V/V〕が制御電流IE
の逆数に比例するので、式(5)および図5に示すよう
に、制御電圧VCON に対する出力電圧VOUT の利得GV
〔dB〕が制御電流IE の逆数の対数に比例し、したが
って、利得可変増幅器1における利得GV 〔dB〕が非
線形になるという問題点があった。
However, in the control circuit 2 in the conventional variable gain amplifier 1 described above, the control current IE is proportional to the control voltage V CON , and the gain G V as shown in the equation (1). [V / V] is the control current I E
, The gain G V of the output voltage V OUT with respect to the control voltage V CON as shown in Equation (5) and FIG.
[DB] is proportional to the logarithm of the reciprocal of the control current IE , and therefore, there is a problem that the gain G V [dB] in the variable gain amplifier 1 becomes nonlinear.

【0011】本発明は上記従来の問題点に鑑み、制御電
圧に対する出力電圧の利得が線形になるように安定して
制御することができる利得可変増幅器を提供することを
目的とする。
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide a variable gain amplifier capable of stably controlling the gain of an output voltage with respect to a control voltage to be linear.

【0012】[0012]

【課題を解決するための手段】本発明は上記目的を達成
するために、入力信号の電圧を制御入力に印加される可
変の制御電圧に応じた利得にて増幅する利得可変増幅器
において、この利得可変増幅器は、入力信号の電圧を制
御電流に応じた利得にて増幅する増幅手段と、可変の制
御電圧に応じて、増幅手段の制御入力を流れる制御電流
を制御する制御手段と、増幅手段にて増幅された信号を
出力する出力手段とを有し、制御手段は、エミッタ−ベ
ース間の接合面積が異なる1対の第1および第2のトラ
ンジスタであって、この第2のトランジスタに可変の制
御電圧に応じた制御電流が流れる差動回路を構成する1
対の第1および第2のトランジスタと、可変の制御電圧
を対数変換した電位差のベース電圧を第1および第2の
トランジスタに印加する制御回路とを有し、第1および
第2のトランジスタは、増幅手段における増幅電圧の利
得が可変の制御電圧に対して線形となるようにエミッタ
−ベース間の接合面積の比が選択されていることを特徴
とする。
According to the present invention, there is provided a variable gain amplifier for amplifying a voltage of an input signal with a gain corresponding to a variable control voltage applied to a control input. The variable amplifier includes an amplification unit that amplifies the voltage of the input signal with a gain according to the control current, a control unit that controls a control current flowing through a control input of the amplification unit according to the variable control voltage, and an amplification unit. Output means for outputting a signal amplified by the control means, wherein the control means comprises a pair of first and second transistors having different junction areas between the emitter and the base, wherein the first and second transistors are variable. 1 that constitutes a differential circuit through which a control current according to a control voltage flows
A pair of first and second transistors, and a control circuit for applying a base voltage of a potential difference obtained by logarithmically converting a variable control voltage to the first and second transistors, wherein the first and second transistors are: The ratio of the junction area between the emitter and the base is selected so that the gain of the amplified voltage in the amplifying means is linear with respect to the variable control voltage.

【0013】この場合、制御回路は、可変の制御電圧を
対数変換する第3および第4のトランジスタを備え、こ
の第3および第4のトランジスタは、この変換された制
御電圧の電位差を第1および第2のトランジスタのそれ
ぞれのベースに与えるとよい。
In this case, the control circuit includes third and fourth transistors for logarithmically converting the variable control voltage, and the third and fourth transistors respectively determine the potential difference between the converted control voltage by the first and fourth transistors. It may be applied to the base of each of the second transistors.

【0014】また、増幅手段は、差動増幅回路にて構成
されているとよい。
[0014] The amplifying means may be constituted by a differential amplifying circuit.

【0015】また、第1のトランジスタおよび前記第2
のトランジスタは、エミッタ−ベース間の接合面積の比
が3ないし4に設定されているとよい。
Further, the first transistor and the second transistor
It is preferable that the ratio of the junction area between the emitter and the base is set to 3 or 4.

【0016】[0016]

【作用】本発明では、可変の制御電圧を対数変換した電
位差のベース電圧が1対の第1および第2のトランジス
タに印加され、また、増幅手段における利得が線形とな
るように1対の第1および第2のトランジスタのそれぞ
れの接合面積の比が選択されている。これにより、第2
のトランジスタを流れる制御電流にて、増幅手段におけ
る利得が制御される。
According to the present invention, the base voltage of the potential difference obtained by logarithmically converting the variable control voltage is applied to the pair of first and second transistors, and the pair of first and second transistors are arranged so that the gain in the amplifying means becomes linear. The ratio of the respective junction areas of the first and second transistors is selected. Thereby, the second
The gain in the amplifying means is controlled by the control current flowing through the transistor.

【0017】[0017]

【実施例】以下、添付図面を参照して本発明の実施例を
説明する。図2を参照すると、本発明が適用される利得
可変増幅器の一実施例が示されている。この利得可変増
幅器10は、印加される可変の制御電圧VCON に応じて、
入力信号に対応する入力電圧VINを可変利得増幅する増
幅器である。なお同図に示した利得可変増幅器10のうち
コントロール回路12を除いて、図4に示した可変利得増
幅器1からコントロール回路2を除いた構成と同じ構成
でよい。この利得可変増幅器10におけるコントロール回
路12を詳述すると、コントロール回路12は、図1に示す
ようにトランジスタQ1 およびQ2 を備え、このトラン
ジスタQ1 およびQ2 のエミッタサイズ(エミッタ個
数)すなわちエミッタ−ベース間の接合面積比がm:1
(mは整数でなくてもよい。)にて構成されている。ト
ランジスタQ1 、Q3 およびQ4の各コレクタには正電
圧が印加され、このトランジスタQ2 のコレクタは、図
2に示す抵抗RE を介してトランジスタQ15およびQ16
のそれぞれのエミッタに接続される。
Embodiments of the present invention will be described below with reference to the accompanying drawings. Referring to FIG. 2, there is shown one embodiment of a variable gain amplifier to which the present invention is applied. This variable gain amplifier 10 has a variable control voltage V CON according to
This amplifier amplifies the input voltage V IN corresponding to the input signal by variable gain. Note that the configuration may be the same as that of the variable gain amplifier 1 shown in FIG. 4 except for the control circuit 2 except for the control circuit 12 in the variable gain amplifier 10 shown in FIG. The control circuit 12 of the variable gain amplifier 10 will be described in detail. As shown in FIG. 1, the control circuit 12 includes transistors Q1 and Q2, and the emitter size (the number of emitters) of the transistors Q1 and Q2, that is, between the emitter and the base. The bonding area ratio is m: 1
(M does not have to be an integer). Each collector of the transistors Q1, Q3 and Q4 are positive voltage is applied, the collector of the transistor Q2, the transistor Q15 and Q16 via the resistor R E shown in FIG. 2
Are connected to the respective emitters.

【0018】図1に戻って、トランジスタQ1 およびQ
2 の各エミッタは、共通にバイアス電流源IEOを介して
接地されている。トランジスタQ2 のエミッタには、後
述するように、可変の制御電圧VCON が対数変換された
電位差ΔVとトランジスタQ1 およびQ2 の接合面積比
とに応じた制御電流IE が流れる。したがって、図2に
示したトランジスタQ12のコレクタと抵抗RL の間から
出力電圧VOUT が得られる。
Returning to FIG. 1, transistors Q1 and Q
Each of the emitters 2 is commonly grounded via a bias current source I EO . As will be described later, a control current IE corresponding to the potential difference ΔV obtained by logarithmically converting the variable control voltage V CON and the junction area ratio of the transistors Q1 and Q2 flows through the emitter of the transistor Q2. Therefore, the output voltage V OUT is obtained between the collector of the transistor Q12 and the resistor RL shown in FIG.

【0019】トランジスタQ3 およびQ4 の各ベースに
は電圧E1 が共通に印加され、そのそれぞれのエミッタ
は、それぞれトランジスタQ1 およびQ2 のベースに接
続されるとともに、トランジスタQ5 およびQ6 のコレ
クタにそれぞれ接続されている。トランジスタQ5 のベ
ースには電圧E2 と可変の制御電圧VCON とが印加さ
れ、トランジスタQ6 のベースには電圧E2 が印加され
ている。トランジスタQ5 およびQ6 の各エミッタは、
抵抗Rb を介して互いに接続されるとともに、それぞれ
定電流源Ia を介して接地されている。
[0019] Each base of the transistors Q3 and Q4 are voltage E 1 commonly applied, the emitters thereof is connected to the bases of transistors Q1 and Q2, respectively, are connected to the collectors of the transistors Q5 and Q6 ing. The base of the transistor Q5 and the control voltage V CON of the voltage E 2 and the variable is applied, the voltage E 2 is applied to the base of the transistor Q6. The emitters of the transistors Q5 and Q6 are
They are connected to each other via a resistor Rb , and are also grounded via a constant current source Ia.

【0020】このような構成の利得可変増幅器では、制
御電圧VCON は式(2)に示すようにトランジスタQ3
およびQ4 により対数変換され、トランジスタQ1 およ
びQ2 の各ベースの電位差ΔVに変換される。
In the variable gain amplifier having such a configuration, the control voltage V CON is determined by the transistor Q3 as shown in the equation (2).
And Q4 to logarithmically convert to a potential difference .DELTA.V at each base of transistors Q1 and Q2.

【0021】[0021]

【数4】 ΔV=VT ln[{Ia +(VCON/Rb)}/{Ia −(VCON/RB)}] =VT ln{(1+ kVCON)/(1− kVCON)} …(2) 但し、VT = KT/q ( kはボルツマン定数,Tは温度,qは電子1個の電荷
量) 1/Iab =k (−1/k <VCON <1/k )この電位差ΔVのベース
電圧がトランジスタQ1 およびQ2 のそれぞれベースに
印加されることにより制御電流IE が得られ、この場合
の電位差ΔVと制御電流IE の関係は式(3)の示すよ
うになり、制御電流IE は自然対数の底eの電位差ΔV
乗に対して、上記トランジスタQ1 およびQ2 のエミッ
タ−ベース間の接合面積比mを乗算した値の逆数で表わ
される。
Equation 4] ΔV = V T ln [{I a + (V CON / R b)} / {I a - (V CON / R B)}] = V T ln {(1+ kV CON) / (1- kV CON)} ... (2) where, V T = KT / q ( k is the Boltzmann constant, T is the temperature, q is one charge amount electronic) 1 / I a R b = k (-1 / k <V CON <1 / k) The control current IE is obtained by applying the base voltage of this potential difference .DELTA.V to the bases of the transistors Q1 and Q2. In this case, the relationship between the potential difference .DELTA.V and the control current IE is expressed by equation (3) ), And the control current IE is the potential difference ΔV of the base e of the natural logarithm.
It is represented by the reciprocal of a value obtained by multiplying the power by the junction area ratio m between the emitter and the base of the transistors Q1 and Q2.

【0022】[0022]

【数5】 したがって、制御電圧VCON と制御電流IE との関係
は、式(3)に式(2)を代入すると、式(4)のよう
になる。
(Equation 5) Therefore, the relationship between the control voltage V CON and the control current IE is expressed by Expression (4) when Expression (2) is substituted into Expression (3).

【0023】[0023]

【数6】 IE =IEO/[ 1+m{(1+ KVCON)/ (1− KVCON)}] …(4) ここで、式(1)に示す利得GV の単位は〔V/V〕で
表されているので、これを〔dB〕の単位で表すと、
I E = I EO / [1 + m {(1 + KV CON ) / (1-KV CON )}] (4) Here, the unit of the gain G V shown in the equation (1) is [V / V ], So if this is expressed in units of [dB],

【0024】[0024]

【数7】 G(dB)=20log (RLO /REE ) =20log (RL /RE )+20log (IO /IE ) …(5) となる。Equation 7] becomes G (dB) = 20log (R L I O / R E I E) = 20log (R L / R E) + 20log (I O / I E) ... (5).

【0025】そこで、式(5)の第2項に式(4)を代
入し、m=1,3,4,9をパラメータとして利得G(d
B)をプロットすると図3に示すようになり、同図から明
らかなようにm=3〜4の場合に式(5)の第2項が制
御電圧VCON に対してほぼ直線的に変化している。な
お、式(5)の第1項は制御電圧VCON にかかわらず一
定であるので、利得G(dB)は制御電圧VCON に対してほ
ぼ直線的に変化する。
Therefore, the equation (4) is substituted into the second term of the equation (5), and the gain G (d
B) is plotted as shown in FIG. 3. As is apparent from FIG. 3, when m = 3 to 4, the second term of the equation (5) changes almost linearly with respect to the control voltage V CON . ing. Since the first term of the equation (5) is constant irrespective of the control voltage V CON , the gain G (dB) changes almost linearly with respect to the control voltage V CON .

【0026】したがって、図2に示した利得可変増幅器
10のコントロール回路12を図1に示すように構成するこ
とにより、制御電圧VCON に対する出力電圧の利得が直
線的に変化して線形となる利得可変増幅器を構成するこ
とができる。
Therefore, the variable gain amplifier shown in FIG.
By configuring the ten control circuits 12 as shown in FIG. 1, it is possible to configure a variable gain amplifier in which the gain of the output voltage with respect to the control voltage V CON changes linearly.

【0027】また、本発明によれば、式(5)には温度
Tにより大きく影響を受けるトランジスタやダイオード
のようなパラメータが含まれていないので、利得G(dB)
は温度Tに対して安定しているという効果を有する。
According to the present invention, since the equation (5) does not include parameters such as transistors and diodes that are greatly affected by the temperature T, the gain G (dB)
Has the effect of being stable with respect to the temperature T.

【0028】[0028]

【発明の効果】以上説明したように本発明によれば、可
変の制御電圧を対数変換した電位差のベース電圧が1対
の第1および第2のトランジスタに印加され、また、こ
の1対のトランジスタのエミッタ−ベース間の接合面積
の比が所定の値に選択されているので、増幅手段におけ
る利得が線形となるように、制御電流が生成される。し
たがって増幅手段は、制御手段にて生成された制御電流
に応じた利得にて、入力された信号を増幅して、出力電
圧の利得が線形となるように動作することができる。さ
らに、この場合、温度の変化に対して安定した利得可変
増幅器を構成することができる。
As described above, according to the present invention, a base voltage of a potential difference obtained by logarithmically converting a variable control voltage is applied to a pair of first and second transistors. Is selected to a predetermined value, a control current is generated such that the gain in the amplifying means becomes linear. Therefore, the amplifying means can amplify the input signal with a gain according to the control current generated by the control means, and operate so that the gain of the output voltage becomes linear. Further, in this case, a variable gain amplifier that is stable against a change in temperature can be configured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る利得可変増幅器におけるコントロ
ール回路の一実施例を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of a control circuit in a variable gain amplifier according to the present invention.

【図2】本発明に係る利得可変増幅器の一実施例を示す
回路図である。
FIG. 2 is a circuit diagram showing one embodiment of a variable gain amplifier according to the present invention.

【図3】図1に示したコントロール回路におけるエミッ
タ−ベース間の接合面積比毎の利得可変増幅器における
利得を示すグラフである。
FIG. 3 is a graph showing a gain in a variable gain amplifier for each junction area ratio between an emitter and a base in the control circuit shown in FIG. 1;

【図4】利得可変増幅器の従来例を示す回路図である。FIG. 4 is a circuit diagram showing a conventional example of a variable gain amplifier.

【図5】従来の利得可変増幅器における利得を示すグラ
フである。
FIG. 5 is a graph showing a gain in a conventional variable gain amplifier.

【符号の説明】[Explanation of symbols]

Q1 ,Q2 ,Q3 ,Q4 ,Q5 ,Q6 トランジスタ VCON 制御電圧 IE 制御電流Q1, Q2, Q3, Q4, Q5, Q6 Transistor V CON control voltage IE control current

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号の電圧を制御入力に印加される
可変の制御電圧に応じた利得にて増幅する利得可変増幅
器において、該利得可変増幅器は、 前記入力信号の電圧を制御電流に応じた利得にて増幅す
る増幅手段と、 前記可変の制御電圧に応じて、前記増幅手段の制御入力
を流れる制御電流を制御する制御手段と、 前記増幅手段にて増幅された信号を出力する出力手段と
を有し、 前記制御手段は、 エミッタ−ベース間の接合面積が異なる1対の第1およ
び第2のトランジスタであって、該第2のトランジスタ
に前記可変の制御電圧に応じた制御電流が流れる差動回
路を構成する1対の第1および第2のトランジスタと、 前記可変の制御電圧を対数変換した電位差のベース電圧
を前記第1および第2のトランジスタに印加する制御回
路とを有し、 前記第1および第2のトランジスタは、前記増幅手段に
おける増幅電圧の利得が前記可変の制御電圧に対して線
形となるように前記エミッタ−ベース間の接合面積の比
が選択されていることを特徴とする利得可変増幅器。
1. A variable gain amplifier that amplifies a voltage of an input signal with a gain according to a variable control voltage applied to a control input, wherein the variable gain amplifier adjusts a voltage of the input signal according to a control current. Amplifying means for amplifying by a gain; control means for controlling a control current flowing through a control input of the amplifying means according to the variable control voltage; and output means for outputting a signal amplified by the amplifying means. Wherein the control means is a pair of first and second transistors having different emitter-base junction areas, and a control current according to the variable control voltage flows through the second transistor. A pair of first and second transistors forming a differential circuit; and a control circuit for applying a base voltage of a potential difference obtained by logarithmically converting the variable control voltage to the first and second transistors. The first and second transistors have a junction area ratio between the emitter and the base selected such that the gain of the amplified voltage in the amplifying means is linear with respect to the variable control voltage. A variable gain amplifier, characterized in that:
【請求項2】 請求項1に記載の利得可変増幅器におい
て、前記制御回路は、前記可変の制御電圧を対数変換す
る第3および第4のトランジスタを備え、該第3および
第4のトランジスタは、該変換された制御電圧の電位差
を前記第1および第2のトランジスタのそれぞれのベー
スに与えることを特徴とする利得可変増幅器。
2. The variable gain amplifier according to claim 1, wherein the control circuit includes third and fourth transistors that logarithmically convert the variable control voltage, wherein the third and fourth transistors are: A variable gain amplifier, wherein a potential difference of the converted control voltage is applied to respective bases of the first and second transistors.
【請求項3】 請求項1に記載の利得可変増幅器におい
て、前記増幅手段は、差動増幅回路にて構成されている
ことを特徴とする利得可変増幅器。
3. The variable gain amplifier according to claim 1, wherein said amplifying means is constituted by a differential amplifier circuit.
【請求項4】 請求項1に記載の利得可変増幅器におい
て、前記第1のトランジスタおよび前記第2のトランジ
スタは、エミッタ−ベース間の接合面積の比が3ないし
4に設定されていることを特徴とする利得可変増幅器。
4. The variable gain amplifier according to claim 1, wherein said first transistor and said second transistor have an emitter-base junction area ratio of 3 or 4. Variable gain amplifier.
JP12013693A 1993-05-21 1993-05-21 Variable gain amplifier Expired - Fee Related JP3202100B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12013693A JP3202100B2 (en) 1993-05-21 1993-05-21 Variable gain amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12013693A JP3202100B2 (en) 1993-05-21 1993-05-21 Variable gain amplifier

Publications (2)

Publication Number Publication Date
JPH06334455A JPH06334455A (en) 1994-12-02
JP3202100B2 true JP3202100B2 (en) 2001-08-27

Family

ID=14778862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12013693A Expired - Fee Related JP3202100B2 (en) 1993-05-21 1993-05-21 Variable gain amplifier

Country Status (1)

Country Link
JP (1) JP3202100B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101451304B (en) * 2007-12-06 2012-05-09 厦门灿坤实业股份有限公司 Iron storage seat

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101451304B (en) * 2007-12-06 2012-05-09 厦门灿坤实业股份有限公司 Iron storage seat

Also Published As

Publication number Publication date
JPH06334455A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
JP3216134B2 (en) Amplifier circuit for exponential gain control
EP0490016B1 (en) Integrated circuit for generating a temperature independent current proportional to the voltage difference between a signal and a reference voltage
JP2733962B2 (en) Gain control amplifier
JP3202100B2 (en) Variable gain amplifier
US6466085B2 (en) Amplifier circuit and preconditioning circuit for use in amplifier circuit
JP4000003B2 (en) Variable gain amplifier
JPH0346581Y2 (en)
JP2002517929A (en) Linear quad variable gain amplifier and method for implementing the same
JPH0257372B2 (en)
JP3517760B2 (en) Variable gain amplifier
JP3093687B2 (en) Variable gain amplifier circuit
JPH0527282B2 (en)
JP2507081B2 (en) Optical integrated circuit
JP2716560B2 (en) Semiconductor integrated circuit
JP2661303B2 (en) Modulation circuit
KR930008345Y1 (en) Current control amplifier
GB2280073A (en) Amplifier gain control circuit
JPH0568126B2 (en)
JP2703951B2 (en) Differential operation circuit
JP3026900B2 (en) Voltage control amplifier circuit
JPH07101825B2 (en) Gain-stabilized differential amplifier
JPH0754893B2 (en) Level shift circuit
JPS62257205A (en) Constant current output circuit
JPH0319723B2 (en)
JPH0363847B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees