JP3199827B2 - Integrated circuit element and electronic device using the same - Google Patents

Integrated circuit element and electronic device using the same

Info

Publication number
JP3199827B2
JP3199827B2 JP09427592A JP9427592A JP3199827B2 JP 3199827 B2 JP3199827 B2 JP 3199827B2 JP 09427592 A JP09427592 A JP 09427592A JP 9427592 A JP9427592 A JP 9427592A JP 3199827 B2 JP3199827 B2 JP 3199827B2
Authority
JP
Japan
Prior art keywords
terminal
integrated circuit
output
circuit
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09427592A
Other languages
Japanese (ja)
Other versions
JPH05288812A (en
Inventor
公平 鈴木
幸治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP09427592A priority Critical patent/JP3199827B2/en
Priority to US08/031,730 priority patent/US5453991A/en
Publication of JPH05288812A publication Critical patent/JPH05288812A/en
Application granted granted Critical
Publication of JP3199827B2 publication Critical patent/JP3199827B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、出力端子に現れる信号
に基づく検査の容易化をはかった集積回路素子及びこれ
を用いた電子装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit device which facilitates inspection based on a signal appearing at an output terminal and an electronic device using the same.

【0002】[0002]

【従来の技術】アクティブマトリックス型液晶表示装置
は、CRTに匹敵する表示品質を持つフラットパネル表
示装置や、高精細投射型TVなどを安価に実現できるも
のとして注目されている。この液晶表示装置には、マト
リックス基板上に形成された数百〜数千本のアドレス線
とデータ線と、それを駆動するための集積回路(IC)
が設けられているが、画素数増加,ファインピッチ化,
小型化,低価格化のために、一つの駆動ICにできるだ
け多くの駆動用出力端子を細かいピッチで配列させるこ
とが要求されてきている。
2. Description of the Related Art Active matrix type liquid crystal display devices have been attracting attention as being capable of inexpensively realizing a flat panel display device having a display quality comparable to that of a CRT and a high definition projection TV. This liquid crystal display device has hundreds to thousands of address lines and data lines formed on a matrix substrate, and an integrated circuit (IC) for driving the lines.
Is provided, but the number of pixels increases, fine pitch,
In order to reduce the size and cost, it is required to arrange as many drive output terminals as possible at a fine pitch in one drive IC.

【0003】従来、この種の駆動ICとアドレス線及び
データ線との接続にはTAB(TapeAutomated Bondin
g)方式を用いるのが一般的であるが、より細かい接続
ピッチの可能なCOG(Chip On Glass )実装方式など
の裸のICチップを直接接続する方式の開発が盛んであ
る。可能な接続ピッチはTAB方式の100μm程度に
対して、COG方式では数十μm〜数μmと細かくする
ことができる。
Conventionally, TAB (Tape Automated Bonding) has been used to connect this type of driving IC to address lines and data lines.
g) The method is generally used, but a method of directly connecting a bare IC chip such as a COG (Chip On Glass) mounting method capable of a finer connection pitch has been actively developed. The possible connection pitch can be as fine as several tens μm to several μm in the COG method, compared to about 100 μm in the TAB method.

【0004】しかしながら、COG方式では、それを実
際に利用する上で幾つかの克服すべき問題がある。その
一つは、実装するICの検査方法である。従来は、ウェ
ハ状態で殆ど全ての端子に同時にテストプローブピンを
当て、動作確認,良品判別を行い、ウェハから切り出し
た良品とされたICチップを、そのままマトリックス基
板上の配線端子と接続していた。ここで、テストプロー
ブピンの機械的,寸法的な制約からICの端子数は30
0程度、端子ピッチは80μm程度までしか実用的には
対応できないと言われている。このため、今後の多端
子,微細ピッチの半導体集積回路素子においては、検査
が難しくなり、信頼性の低下,コストの増加を招くこと
になる。
[0004] However, the COG method has some problems to be overcome in actually using it. One of them is a method of inspecting an IC to be mounted. Conventionally, test probe pins were simultaneously applied to almost all terminals in a wafer state, operation was confirmed, good products were discriminated, and non-defective IC chips cut from the wafer were directly connected to wiring terminals on a matrix substrate. . Here, the number of IC terminals is 30 due to mechanical and dimensional restrictions of test probe pins.
It is said that only about 0 and the terminal pitch can be practically used up to about 80 μm. For this reason, in a future multi-terminal, fine-pitch semiconductor integrated circuit device, inspection becomes difficult, which leads to a decrease in reliability and an increase in cost.

【0005】また、検査の信頼性を上げるために、端子
数,端子ピッチを制限すると、画素の高精細化のみなら
ず、駆動ICの小型化(端子領域の面積が律速),使用
数の削減による低価格化及び液晶表示装置の小型化が困
難となる。さらに、COG方式では、パッケージ化され
たICにおいて実施しているバーンイン(通電エージン
グによる初期不良出し)工程も通せないため、マトリッ
クス基板と接続して画像表示させて見て初めてIC不良
が判明することが起きる。この場合、液晶表示装置とし
て不良品で終わってしまう。不良ICのリペアが可能な
場合もあるが、この場合は工程が増加することになる。
When the number of terminals and the terminal pitch are limited in order to increase the reliability of the inspection, not only the definition of pixels is improved but also the size of the driving IC is reduced (the area of the terminal region is rate-limiting) and the number of used ICs is reduced. Therefore, it is difficult to reduce the cost and reduce the size of the liquid crystal display device. Furthermore, in the COG method, since the burn-in (initial failure detection by energization aging) process performed in the packaged IC cannot be passed, the IC failure is not clarified only after connecting to the matrix substrate and displaying an image. Happens. In this case, the liquid crystal display device ends up with a defective product. In some cases, defective ICs can be repaired, but in this case, the number of steps is increased.

【0006】[0006]

【発明が解決しようとする課題】このように従来、プロ
ーブピンを用いる半導体集積回路素子の検査では、素子
の端子数は300程度、端子ピッチは80μm程度まで
が限界であり、今後の半導体集積回路素子の小型化,端
子数の増大化,端子の微細ピッチ化に対応することは困
難であった。また、現状でも多端子,微細ピッチの半導
体集積回路素子は検査が難しく、信頼性の低下,コスト
の増加を招いていた。特に、液晶表示装置に使用される
駆動ICなどにおいては、COGの実装方式を採用した
場合に、駆動ICの動作テスト及び実装検査が難しくな
る問題があった。
As described above, in the conventional inspection of a semiconductor integrated circuit device using a probe pin, the number of terminals of the device is limited to about 300 and the terminal pitch is limited to about 80 μm. It has been difficult to cope with the miniaturization of elements, the increase in the number of terminals, and the fine pitch of terminals. Further, even under the present circumstances, it is difficult to inspect a multi-terminal, fine-pitch semiconductor integrated circuit element, which has led to a decrease in reliability and an increase in cost. In particular, in a driving IC or the like used for a liquid crystal display device, when the COG mounting method is adopted, there is a problem that an operation test and a mounting inspection of the driving IC become difficult.

【0007】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、端子数が多く端子ピッ
チが微細であっても、その検査を容易に行うことがで
き、信頼性の向上及びコストの低減に寄与し得る集積回
路素子を提供することにある。また、本発明の他の目的
は、上記集積回路素子を用いた電子装置を提供すること
にある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to enable easy inspection even if the number of terminals is large and the terminal pitch is fine, and the reliability is improved. It is an object of the present invention to provide an integrated circuit element which can contribute to improvement of the cost and reduction of the cost. It is another object of the present invention to provide an electronic device using the integrated circuit device.

【0008】[0008]

【課題を解決するための手段】本発明の骨子は、集積回
路素子の検査を容易にするために、素子外部への出力信
号を選択するスイッチ回路を同一素子内に形成し、スイ
ッチ回路の出力を被検査端子としたことにある。
According to the gist of the present invention, in order to facilitate the inspection of an integrated circuit element, a switch circuit for selecting an output signal to the outside of the element is formed in the same element, and an output of the switch circuit is provided. Is a terminal to be inspected.

【0009】即ち本発明は、基板上に形成されて所定の
機能を有する内部回路を備えた集積回路素子において、
内部回路と同一基板上に形成され、該内部回路の出力信
号を外部に取り出すための複数個の出力端子と、前記内
部回路と同一基板上に形成され、前記出力端子の複数個
に対して1個の割合で設けられた検査端子と、前記検査
端子とこれに対応する出力端子との間にそれぞれスイッ
チを接続してなり、前記出力端子に現れる出力信号を順
次選択するスイッチ回路とを具備してなり、前記スイッ
チ回路により順次選択された出力信号を前記検査端子か
ら外部に取り出すことを特徴とする。また、本発明の望
ましい実施態様としては、次の (1)〜(5) に示すものが
げられる。 (1) 集積回路素子の出力端子にプローブを当てることな
く、電源端子と制御端子及び検査端子のみにプローブを
当て、通電若しくは検査を行う。 (2) 出力端子群の寸法若しくは端子ピッチに比べ、電源
や制御端子,検査端子のそれを大きくする。 (3) 本発明の集積回路素子を液晶表示装置の駆動ICと
して用いる。 (4) 集積回路素子の検査端子の出力信号により、集積回
路素子と液晶表示装置等の配線基板との接続状態を含め
た動作状態の検査を行う。 (5) スイッチ回路として、MOSトランジスタを用い
る。
That is, the present invention relates to an integrated circuit device having an internal circuit formed on a substrate and having a predetermined function.
A plurality of output terminals formed on the same substrate as the internal circuit for extracting an output signal of the internal circuit to the outside;
A plurality of output terminals formed on the same substrate as the circuit
Inspection terminals provided at a ratio of one to
Switch between the terminal and the corresponding output terminal.
Output signals appearing at the output terminals.
And a switch circuit for selecting next.
Output signals sequentially selected by the
From the outside . As preferred embodiments of the present invention, those shown in the following (1) to (5) are described.
Ani-up it is. (1) The probe is applied to only the power supply terminal, the control terminal, and the inspection terminal without applying the probe to the output terminal of the integrated circuit element, and the energization or inspection is performed. (2) Make the power supply, control terminal, and inspection terminal larger than the dimensions or terminal pitch of the output terminal group. (3) The integrated circuit device of the present invention is used as a driving IC of a liquid crystal display device. (4) Inspection of an operation state including a connection state between the integrated circuit element and a wiring substrate such as a liquid crystal display device is performed based on an output signal of an inspection terminal of the integrated circuit element. (5) A MOS transistor is used as a switch circuit.

【0010】[0010]

【作用】集積回路素子の電源端子と制御端子にプローブ
を当て内部回路を動作させ、複数の出力端子に順次適当
な出力が出るように制御し、それに応じた検査端子から
の出力を観測或いはデータ処理などを行い、本来出るべ
き正常波形と比較することにより、数百個もの出力端子
にプローブピンを当てることなく内部回路の動作確認が
できる。このため、検査が極めて容易となり、信頼性の
向上及びコストの低減をはかることが可能となる。
A probe is applied to a power supply terminal and a control terminal of an integrated circuit element to operate an internal circuit, control is performed so that an appropriate output is sequentially output to a plurality of output terminals, and an output from a test terminal corresponding to the output is observed or data. By performing processing or the like and comparing the waveform with a normal waveform that should be output, the operation of the internal circuit can be confirmed without applying probe pins to hundreds of output terminals. Therefore, the inspection becomes extremely easy, and it is possible to improve the reliability and reduce the cost.

【0011】また、出力端子にプローブピンを当てる必
要がないことから、出力端子の寸法やピッチを従来に比
べて極めて小さくすることができ、画素の高精細化のみ
ならず、駆動ICの小型化,使用数の削減による低価格
化及び液晶表示装置の小型化が可能となる。さらに、多
数の出力端子にテストプローブピンを当てる必要がな
く、1チップ当たり10本程度のプローブピンで通電,
動作確認できるために、ウェハ状態で全てのICを同時
に通電,動作確認するプローブカードの作成が可能で、
ウェハ状態でのバーンインとその後の良品判別ができ
る。
Further, since it is not necessary to apply a probe pin to the output terminal, the size and pitch of the output terminal can be made extremely small as compared with the prior art, so that not only high definition of the pixel but also miniaturization of the driving IC can be achieved. In addition, the cost can be reduced by reducing the number of used devices, and the size of the liquid crystal display device can be reduced. Furthermore, it is not necessary to apply test probe pins to many output terminals, and power is supplied with about 10 probe pins per chip.
Because it is possible to check the operation, it is possible to create a probe card that energizes all ICs simultaneously and checks the operation in the wafer state.
Burn-in in the wafer state and subsequent non-defective discrimination can be performed.

【0012】さらに、この集積回路素子を備えた液晶表
示装置では、集積回路素子の出力端子の負荷となるマト
リックス基板上に形成されたアドレス線やデータ線との
電気的接続状態を反映した電圧変化を検査用端子から適
宜観測できるので、正常に電気的接続されたかも検出す
ることができる。
Further, in the liquid crystal display device having the integrated circuit element, the voltage change reflecting the state of electrical connection with the address lines and data lines formed on the matrix substrate serving as the load of the output terminal of the integrated circuit element. Can be appropriately observed from the inspection terminal, so that it is possible to detect whether or not the electrical connection is normal.

【0013】[0013]

【実施例】以下、本発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】図1は、本発明の第1の実施例を示す等価
回路を含めたブロック図である。図は集積回路部と液晶
表示装置のマトリックス基板部に大別され、両者は接続
材料61 〜6N により電気的に接続される。
FIG. 1 is a block diagram including an equivalent circuit showing a first embodiment of the present invention. Figure is divided into a matrix substrate of the integrated circuit portion and the liquid crystal display device, both are electrically connected by the connecting material 6 1 to 6 N.

【0015】まず、集積回路部について単独に説明す
る。集積回路部は、シフトレジスタ1及びサンプルホー
ルド回路21 〜2N からなる内部回路と、検査端子3,
選択スイッチ41 〜4N ,出力端子51 〜5N ,及びそ
の他の端子11〜15から構成されている。この例は、
サンプルホールド回路21 〜2N を有するいわゆるアナ
ログドライバICに、本発明の特徴の「複数の出力端子
1 〜5N の電位に対応した信号を検査端子3に選択出
力する回路としての選択スイッチ41 〜4N 」を付加し
たものである。
First, the integrated circuit section will be described separately. Integrated circuit includes an internal circuit consisting of a shift register 1 and the sample hold circuit 2 1 to 2 N, examination terminal 3,
Selection switch 4 1 to 4 N, and an output terminal 5 1 to 5 N, and other terminals 11 to 15. This example
The so-called analog driver IC having a sample and hold circuit 2 1 to 2 N, selected as a circuit for selectively outputting the test terminal 3 a "signal corresponding to the potential of the plurality of output terminals 5 1 to 5 N feature of the present invention switches 4 1 is obtained by adding a to 4 N ".

【0016】表示画像信号(Sig)は端子14に入力さ
れ、一般的な方法で複数の出力端子51 〜5N に分配さ
れる。即ち、シフトレジスタ1は端子11,12から入
力した2つの制御信号(クロック(CLK) とシフト開始信
号(Din) )により動作し、シフトレジスタ出力101
10N に順次パルスが出力され、これに応じて表示画像
信号(Sig)は順次サンプルホールドされ、複数の出力
端子51 〜5N に分配される。
The display image signal (Sig) is input to the terminal 14, is distributed to a plurality of output terminals 5 1 to 5 N in a conventional manner. That is, the shift register 1 is operated by two control signals (clock (CLK) and shift start signal (Din)) inputted from the terminals 11 and 12, and the shift register outputs 10 1 to 10 1 .
Is output sequentially pulsed to 10 N, a display image signal in response thereto (Sig) is sequentially sample and hold, is distributed to a plurality of output terminals 5 1 to 5 N.

【0017】選択スイッチ41 〜4N はMOSトランジ
スタ等によるアナログスイッチであり、サンプルホール
ド動作と同期して順次オンし、出力端子51 〜5N の電
位を検査端子3に順次選択出力する。このとき、表示画
像信号(Sig)と検査端子3の出力信号を順次比較する
ことにより、集積回路自身の動作確認が可能となる。こ
の例では、設定したタイミングで両者が一致していれば
正常、そうでなければ不良である。ここで、サンプルホ
ールド回路2の出力201 〜20N からではなく、出力
端子51 〜5N を選択スイッチ41 〜4N に直接接続す
ることにより検査の確実性が向上する。なお、このとき
の概略タイミング図を図2に示す。
The selection switch 4 1 to 4 N is an analog switch by a MOS transistor or the like, sequentially turned on synchronously with the sampling and holding operation, sequentially selects and outputs the potential of the output terminal 5 1 to 5 N to the inspection terminal 3. At this time, the operation of the integrated circuit itself can be confirmed by sequentially comparing the display image signal (Sig) and the output signal of the inspection terminal 3. In this example, if they match at the set timing, it is normal, otherwise it is bad. Here, instead of from the output 20 1 to 20 N of the sample-and-hold circuit 2, the reliability of inspection is improved by directly connecting the output terminal 5 1 to 5 N to the selection switch 4 1 to 4 N. FIG. 2 shows a schematic timing chart at this time.

【0018】このように多数の出力端子51 〜5N に直
接プローブを当てる代わりに、検査端子3にプローブを
当てることにより集積回路素子の動作確認ができる。こ
のため、プローブを用いた検査を容易かつ確実に行うこ
とができ、素子としての信頼性向上及びコストの低減を
はかることができる。また、出力端子51 〜5N にプロ
ーブに当てる必要がないことから、出力端子51 〜5N
の寸法やピッチを従来に比べて極めて小さくすることが
可能となる。
[0018] Instead of applying such a large number of output terminals 5 probe directly to 1 to 5 N, you can check the operation of the integrated circuit device by applying a probe to the inspection terminal 3. For this reason, the inspection using the probe can be easily and reliably performed, and the reliability as an element and the cost can be reduced. Further, since there is no need to apply the probe to the output terminal 5 1 to 5 N, the output terminal 5 1 to 5 N
Can be made extremely small in size and pitch as compared with the prior art.

【0019】図3にこの集積回路チップの端子配列図を
示す。出力端子51 〜5N はピッチ20μm、寸法10
μm角で端子数500であり、電源端子16,17や表
示画像信号(Sig)の入力端子15,検査端子3,クロ
ック端子11,シフト開始信号端子12,シフト信号出
力端子13などは、ピッチは最小でも200μm、寸法
は100μm角としている。
FIG. 3 shows a terminal arrangement diagram of the integrated circuit chip. Output terminal 5 1 to 5 N pitch 20 [mu] m, size 10
The number of terminals is 500 μm square, and the power supply terminals 16 and 17, the input terminal 15 for the display image signal (Sig), the inspection terminal 3, the clock terminal 11, the shift start signal terminal 12, the shift signal output terminal 13, and the like have pitches. The minimum size is 200 μm and the size is 100 μm square.

【0020】集積回路チップの外径寸法は、図3(a)
では10.5mm×2.2mm、図3(b)では4mm
角と、500個の出力にしては極めて小さいチップ面積
にすることができた。さらに、1チップ当たり10本程
度のピッチの荒いプローブピンで通電,動作確認できる
ため、ウェハ状態で全てのICを同時に通電,動作確認
するプローブカードが作成可能で、ウェハ状態でのバー
ンインとその後の良品判別ができた。
The outer diameter of the integrated circuit chip is shown in FIG.
10.5 mm x 2.2 mm, and 4 mm in Fig. 3B.
A corner and an extremely small chip area for 500 outputs could be obtained. In addition, since energization and operation can be checked with roughly 10 probe pins having a coarse pitch per chip, a probe card can be created to simultaneously energize and check operation of all ICs in a wafer state, and burn-in and subsequent burn-in in a wafer state can be made. Good products could be identified.

【0021】次に、この集積回路素子を備えた液晶表示
装置の検査について説明する。図1において、集積回路
部の出力端子51 〜5N と液晶表示装置のマトリックス
基板部のデータ線端子71 〜7N とは、接続材料61
N により電気的に接続される。データ線は数10pF
から数100pFの配線容量(CL )を持っており、集
積回路部の出力端子51 〜5N の負荷となる。本実施例
は、集積回路部の出力端子の負荷容量に依存して出力端
子の電位が変化するようにして、集積回路部の出力端子
1 〜5N とマトリックス基板部のデータ線端子71
N との電気的接続が正常になされているかをも検査端
子3から検出することができるようにしたものである。
Next, the inspection of a liquid crystal display device provided with this integrated circuit element will be described. In Figure 1, the data line terminal 7 1 to 7-N of the matrix substrate of the output terminal 5 1 to 5 N and a liquid crystal display device of the integrated circuit portion, connecting material 6 1
6 N electrically connected. Data line is several tens pF
Has a number 100pF wiring capacitance (C L) from a load on the output terminal 5 1 to 5 N of the integrated circuit portion. This embodiment, the integrated voltage of dependent output terminal to the load capacitance of the output terminal of the circuit portion so as to change, the integrated circuit portion of the output terminal 5 1 to 5 N and the data line terminal 71 of the matrix board unit ~
Electrical connection between 7 N is that to be able to be detected from the inspection terminal 3 or have been made correctly.

【0022】このための動作を次に説明する。制御端子
15は、サンプルホールド回路21〜2N 内のバッファ
アンプの駆動能力を通常時の1/10〜1/100程度
に小さく制御するものである。これにより、集積回路部
の出力端子51 〜5N とマトリックス基板部のデータ線
端子71 〜7N とが正常に接続されていれば、負荷とな
る配線容量(CL )のため集積回路部の出力端子51
N の電位は通常駆動時まで駆動できず小さくなるが、
接続が不良であれば通常駆動時と大差ない値となる。こ
の違いを検査端子3から観測することにより、正常に電
気的接続されたかも検出することができる。
The operation for this will be described below. The control terminal 15, a buffer amplifier driving capability of the sample hold circuit 2 within one to 2 N and controls small as 1 / 10-1 / 100 of the normal. Thus, if a data line terminal 7 1 to 7-N of the output terminal 5 1 to 5 N and the matrix substrate of the integrated circuit portion is long as it is normally connected, the integrated circuit for load to become wiring capacitance (C L) the output terminal of part 5 1
The potential of 5 N cannot be driven until normal driving and becomes small.
If the connection is poor, the value is not much different from that during normal driving. By observing this difference from the inspection terminal 3, it is possible to detect whether or not the electrical connection is normal.

【0023】ちなみに、出力端子51 〜5N の端子当た
りの容量は1pF/程度以下で、選択スイッチ41 〜4
N 及び共通配線30の容量は数pF〜数10pF程度と
負荷となる配線容量(CL)に比べ1桁程度小さくでき
るため、十分に判別できる。また、検査端子3に接続さ
れる外部配線(図示せず)の配線容量が大きい場合に
は、共通配線30と検査端子3の間にバッファアンプを
付加することにより判別の確実度低下を防止できる。
[0023] Incidentally, the capacitance per terminal of the output terminal 5 1 to 5 N in the following 1 pF / degree, the selection switch 4 1-4
Since the capacitance of the N and the common wiring 30 can be about several pF to several tens of pF, which is about one digit smaller than the wiring capacitance (CL) as a load, it can be sufficiently determined. When the wiring capacitance of the external wiring (not shown) connected to the inspection terminal 3 is large, a decrease in the certainty of determination can be prevented by adding a buffer amplifier between the common wiring 30 and the inspection terminal 3. .

【0024】このように本実施例によれば、集積回路素
子の電源端子,入力端子及び制御端子等にプローブを当
て回路を動作させ、複数の出力端子51 〜5N に順次適
当な出力が出るように制御し、それに応じた検査端子3
からの出力を観測或いはデータ処理などを行い、本来出
るべき正常波形と比較することにより、数百個もの出力
端子にプローブピンを当てることなく集積回路素子の動
作確認ができる。このため、プローブを用いた検査を容
易かつ確実に行うことができ、素子としての信頼性向上
及びコストの低減をはかることができる。
According to the present embodiment, the power supply terminal of the integrated circuit device to operate the circuit applying a probe to the input terminal and the control terminal or the like, sequentially appropriate output to a plurality of output terminals 5 1 to 5 N Control so that it comes out, and the inspection terminal 3 corresponding to it
By observing the output of the integrated circuit or performing data processing and comparing it with the normal waveform that should be output, the operation of the integrated circuit element can be confirmed without applying probe pins to hundreds of output terminals. For this reason, the inspection using the probe can be easily and reliably performed, and the reliability as an element and the cost can be reduced.

【0025】また、出力端子51 〜5N の寸法やピッチ
を従来に比べ極めて小さくすることができ、画素の高精
細化のみならず、駆動ICの小型化・使用数の削減によ
る低価格化、及び液晶表示装置の小型化が可能となる。
さらに、多数の出力端子51〜5N にテストプローブピ
ンを当てる必要がなく、1チップ当たり10本程度のプ
ローブピンで通電,動作確認できるため、ウェハ状態で
全てのICを同時に通電・動作確認するプローブカード
が作成可能で、ウェハ状態でのバーンインとその後の良
品判別ができる利点もある。
Further, the size and pitch of the output terminals 5 1 to 5 N can be extremely reduced than the conventional, not only high definition of pixels, low cost due to size and use reducing the number of the drive IC And the size of the liquid crystal display device can be reduced.
Furthermore, a number of output terminals 5 is not necessary to apply the test probe pins 1 to 5 N, 1 energized by probe pins 10 present approximately per chip, it is possible to confirm the operation, at the same time energizing confirmation and operation all the IC in wafer state There is also an advantage that burn-in in a wafer state and subsequent non-defective product discrimination can be performed.

【0026】次に、このような電気的接続の検査に関す
る第2の実施例を、図4を用いて説明する。図4は、図
1のN個の回路のうちのi番目の1回路分に相当する等
価回路を含めた回路図である。第1の制御端子15a
は、サンプルホールド回路21〜2N 内のバッファアン
プの出力を出力端子51 〜5N に伝達するか、フローテ
ィング状態にするかを制御するものである。選択スイッ
チ41 〜4N は、第2の制御端子15bとシフトレジス
タ出力101 〜10N の論理積によってオンオフ制御さ
れる。
Next, a second embodiment relating to such an electrical connection inspection will be described with reference to FIG. FIG. 4 is a circuit diagram including an equivalent circuit corresponding to one i-th circuit of the N circuits in FIG. First control terminal 15a
A sample and hold circuit 2 1 to 2 or the output of the buffer amplifier in the N transmits to the output terminal 5 1 to 5 N, and controls whether to float. Selection switch 4 1 to 4 N is controlled to be turned on and off by the logical product of the second control terminal 15b and the shift register output 10 1 to 10 N.

【0027】図5にタイミング図を示すが、動作は次の
通りである。まず、第1の制御端子15aを制御してバ
ッファアンプの出力を出力端子51 〜5N に伝達させ、
負荷となる配線容量(CL )を所望の電圧に充電させ
る。このときは選択スイッチ41 〜4N は第2の制御端
子15bにてオフ状態にしておく。次に、第1の制御端
子15aを制御してバッファアンプの出力をフローティ
ング状態にした後、選択スイッチ41 〜4N (ここでは
4i)がオンするように第2の制御端子15bを制御す
る。これにより、配線容量(ここではCLi)に充電され
ていた電荷が共通配線30の容量に分配され、バッファ
3aを経て検査端子3にその電位が出力される。その
後、リセットスイッチ3bがオンして共通配線30の容
量に溜まった電荷を放電し、初期状態にリセットし、次
のi+1番目の回路からの電荷流入まで待機する。検出
される電圧V3iは次式で与えられる。
FIG. 5 shows a timing chart, and the operation is as follows. First, is transmitted to the first control terminal 15a controls the output terminal 5 1 to 5 the output of the buffer amplifier N,
The wiring capacitance ( CL ) serving as a load is charged to a desired voltage. In this case the selection switch 4 1 to 4 N is kept in the off state by the second control terminal 15b. Next, after the output of the first control terminal 15a of the control to the buffer amplifier in a floating state, and controls the second control terminal 15b to selectively switch 4 1 to 4 N (4i in this case) is turned on . As a result, the electric charge charged in the wiring capacitance (here, C Li ) is distributed to the capacitance of the common wiring 30, and the potential is output to the inspection terminal 3 via the buffer 3a. After that, the reset switch 3b is turned on to discharge the electric charge accumulated in the capacitance of the common wiring 30, reset to the initial state, and wait for the next i + 1-th circuit to flow electric charge. The detected voltage V 3i is given by the following equation.

【0028】V3i=VSig-i ・(C5i+CLi)/(C5i
+CLi+C3 ) ここで、VSig-i は表示画像信号(Sig)のi番目に対
応した入力電圧、C5iは出力端子51 〜5N のi番目の
ノードに対応した容量、CLiは負荷となる配線容量(C
L )のi番目に対応した容量、C3 は共通配線30のノ
ードに対応した容量である。
V 3i = V Sig-i · (C 5i + C Li ) / (C 5i
+ C Li + C 3) where, V Sig-i is an input voltage corresponding to the i-th display image signal (Sig), C 5i capacity corresponding to the i-th node of the output terminal 5 1 ~5 N, C Li Is the wiring capacitance (C
Capacity corresponding to the i-th L), C 3 is a capacity corresponding to the node of the common wiring 30.

【0029】それぞれの代表値を基に、電気的接続の検
査判別原理を説明する。C5iを1pF、C3 を10p
F、CLiを50pFとすると、集積回路部の出力端子5
iとマトリックス基板部のデータ線端子7iとが正常に
接続されていれば、V3i=0.84・VSig-i となる
が、正常に接続されていなければCLiは0pFと等価
で、V3i=0.09・VSig-i となる。VSig-i は数V
のオーダのため、両者は回路ノイズより十分大きく容易
に判別することができ、半ば不完全な接続状態をも精度
良く判別することが可能となった。
The principle of inspection and determination of electrical connection will be described based on the respective representative values. 1 pF for C 5i and 10 p for C 3
Assuming that F and C Li are 50 pF, the output terminal 5 of the integrated circuit section is
If i is properly connected to the data line terminal 7i of the matrix substrate, V 3i = 0.84 · V Sig-i. If not, C Li is equivalent to 0 pF. V 3i = 0.09 · V Sig-i V Sig-i is several volts
Therefore, the two can be easily distinguished from each other sufficiently larger than the circuit noise, and a semi-incomplete connection state can be accurately determined.

【0030】以上のように、集積回路素子の出力端子の
負荷となるマトリックス基板上に形成されたアドレス線
やデータ線との電気的接続状態を反映した電圧変化を検
査用端子から適宜観測できるので、正常に電気的接続さ
れたかも検出することができる。なお、この回路構成で
も、先に述べた集積回路素子単独の検査にも使えること
は言うまでもない。
As described above, a voltage change reflecting an electrical connection state with an address line and a data line formed on a matrix substrate serving as a load of an output terminal of an integrated circuit element can be appropriately observed from an inspection terminal. , It can also be detected that the electrical connection has been made normally. It goes without saying that this circuit configuration can also be used for the above-described inspection of the integrated circuit element alone.

【0031】なお、上記実施例では液晶表示装置のデー
タ線ドライバ用集積回路について説明したが、アドレス
(ゲート)線ドライバ用集積回路にも適用できることは
言うまでもない。また、表示画像信号(Sig)の信号パ
ターンとして数種のパターンを用い、それらの結果から
総合的に正常/不良を判定することにより、より精度良
く、またさらには不良モードの判別も可能である。ま
た、アクティブマトリックス液晶表示装置のみでなく、
単純マトリックス方式にも使えることは言うまでもな
い。
In the above embodiment, the integrated circuit for a data line driver of a liquid crystal display device has been described. However, it is needless to say that the present invention can be applied to an integrated circuit for an address (gate) line driver. Further, by using several types of patterns as the signal pattern of the display image signal (Sig) and judging the normality / failure comprehensively from the results, it is possible to determine the failure mode with higher accuracy and furthermore. . In addition to active matrix liquid crystal displays,
It goes without saying that it can be used for the simple matrix method.

【0032】次に、このような集積回路素子を用いた液
晶表示装置に関する第3の実施例について説明する。図
6は、そのブロック図である。説明を簡単にするため
に、必要以上のものは省略している。
Next, a third embodiment relating to a liquid crystal display device using such an integrated circuit device will be described. FIG. 6 is a block diagram thereof. For the sake of simplicity, unnecessary details have been omitted.

【0033】液晶表示パネル部70はデータ線駆動用集
積回路素子801 〜80M 及びアドレス線駆動用集積回
路素子(図示せず)によって駆動される。ここで、集積
回路素子801 〜80M は前の実施例で説明したよう
な、駆動用出力信号を検査端子に選択して取り出すため
のスイッチ回路を内蔵したものである。検査端子からの
信号DETはアナログ・デジタル変換器(A/D)10
2によってデジタル情報に変換され、補正用データとし
て補正データ格納メモリ101に格納される。演算回路
100はこの補正用データに基づき、外部システムから
送られてくる表示画像信号Sig0 に補正演算を施し、そ
の結果の補正された表示画像信号Sigがデータ線駆動用
集積回路素子801 〜80M に入力され、それに基づい
た駆動信号で液晶表示パネル部70を駆動する。
The liquid crystal display panel unit 70 is driven by data line driving integrated circuit elements 80 1 to 80 M and address line driving integrated circuit elements (not shown). Here, the integrated circuit elements 80 1 to 80 M is obtained by incorporating a switch circuit for extracting selected as described in the previous example, the driving output signal to the test terminal. The signal DET from the inspection terminal is an analog / digital converter (A / D) 10
The data is converted into digital information by the data 2 and stored in the correction data storage memory 101 as correction data. The arithmetic circuit 100 based on this correction data, performs correction operation on the display image signal Sig0 sent from the external system, so that the corrected display image signal Sig is integrated data line driving circuit elements 80 1 to 80 M , and drives the liquid crystal display panel unit 70 with a drive signal based on it.

【0034】このような本実施例の特徴を従来例と対比
して説明する。図7(a)はデータ線駆動用集積回路素
子の一般的な入出力特性を示すグラフである。入力され
る表示画像信号の電圧Vgig と、データ線へ出力される
出力信号の電圧Vout は理想的には一致しているが、少
なくとも全ての出力端子間で入出力特性ができるだけ揃
っていることが要求される。しかしながら、図に示すO
UT1,OUT2のように、現実的には内部の増幅回路
のオフセットばらつきやゲインばらつきが存在し、液晶
表示パネル部のデータ線に印加される電圧は、図7
(b)に示すように端子間でばらつきが生じる。この電
圧ばらつきは、構成にもよるが、40mVから100m
Vp-p 程度あり、表示画の種類によっては縦すじノイズ
として視認されてしまい、表示品質向上を阻んでいた。
この電圧ばらつきを小さくするのは、集積回路内の増幅
回路の初段部のトランジスタ特性の向上や、サンプルホ
ールド回路の特性向上により原理的には可能性がある
が、現実的には回路規模や消費電力,チップ面積,動作
速度,コストなど多くの犠牲を必要なわりには大きな特
性向上ができなかった。
The features of this embodiment will be described in comparison with a conventional example. FIG. 7A is a graph showing general input / output characteristics of a data line driving integrated circuit element. The voltage Vgig of the input display image signal and the voltage Vout of the output signal output to the data line ideally match, but at least the input / output characteristics of all output terminals should be as uniform as possible. Required. However, the O shown in the figure
Like the UT1 and OUT2, there is actually an offset variation and a gain variation of the internal amplifier circuit, and the voltage applied to the data lines of the liquid crystal display panel is as shown in FIG.
As shown in (b), variations occur between terminals. This voltage variation varies from 40 mV to 100 m depending on the configuration.
Vp-p, which was visually recognized as vertical streak noise depending on the type of display image, and prevented improvement in display quality.
This voltage variation can be reduced in principle by improving the transistor characteristics of the first stage of the amplifier circuit in the integrated circuit and by improving the characteristics of the sample-and-hold circuit. Although many sacrifices such as power, chip area, operating speed, and cost were required, no significant improvement in characteristics could be achieved.

【0035】本実施例の構成では、予め種々のテストパ
ターンの表示画像信号を流してそれに対応した出力信号
を順次選択して検査端子から読取り、補正データとして
メモリ素子に記憶させておくことにより、集積回路素子
の入出力特性やそのばらつきを補正し、結果として液晶
表示パネルのデータ線に印加される電圧のばらつきを極
めて小さくすることができ、表示上縦すじノイズの全く
視認できない程度までに表示性能を向上させることがで
きる。
In the configuration of this embodiment, display image signals of various test patterns are passed in advance, output signals corresponding to the test patterns are sequentially selected, read from the inspection terminal, and stored as correction data in the memory element. The input / output characteristics of integrated circuit elements and their variations are corrected, and as a result, the variations in the voltage applied to the data lines of the liquid crystal display panel can be made extremely small. Performance can be improved.

【0036】具体的には、A/D変換と補正演算処理を
8ビットで行うことにより、電圧ばらつきは10mVp-
p 未満まで改善された。このときの補正演算としては、
オフセット電圧とゲインについてばらつきを補正したも
ので、補正データに基づき差演算(オフセット用)と除
演算(ゲイン用)を施している。演算回路としては、オ
ペアンプとD/A変換器などを用いた通常のもので十分
である。メモリ素子としては通常のRAMを用いたが、
必要なメモリ容量は、データ線の本数が一般的な192
0本(640画素×B,G,Bの3色)とした場合で、
31kビット((8bit +8bit )×1920)と僅かなも
ので足りる。
Specifically, the A / D conversion and the correction operation processing are performed in 8 bits, so that the voltage variation is 10 mVp-
improved to less than p. The correction calculation at this time is as follows:
The difference is corrected for the offset voltage and the gain, and a difference operation (for offset) and a division operation (for gain) are performed based on the correction data. As an arithmetic circuit, a normal arithmetic circuit using an operational amplifier and a D / A converter is sufficient. Normal RAM was used as the memory element,
The required memory capacity depends on the number of data lines 192 that is typical.
In the case of 0 lines (640 pixels x 3 colors of B, G, B),
A small one of 31 k bits ((8 bits + 8 bits) × 1920) is sufficient.

【0037】以上の他に、補正すべき特性によって補正
用データと補正演算方法として種々の変形が可能であ
る。例えば、オフセット電圧やゲインだけでなく、入出
力特性のリニアリティーまでも同様な手法で補正でき
る。また、リニアリティー補正データと共に液晶表示パ
ネル部内部のアクティブ素子の入出力非線形データ(既
知なものとして)も含めて記憶させておくことにより、
より高画質な表示品質が得られるようになる。またさら
には、集積回路素子内部回路の周波数帯域特性によって
データ線への隣接出力間の電圧レベル差が入力表示画像
信号より小さく表示の解像度が悪くなる問題も、そのよ
うな波形に対応したテストパターンを入力したときの検
査端子からの信号を補正データとして記憶しておき、隣
接間での差を強調するような補正演算をすることによっ
て、表示の切れが良い高画質の表示ができるようにな
る。
In addition to the above, various modifications are possible as the correction data and the correction calculation method depending on the characteristic to be corrected. For example, not only the offset voltage and the gain but also the linearity of the input / output characteristics can be corrected by the same method. Also, by storing the input / output nonlinear data (as known) of the active element inside the liquid crystal display panel together with the linearity correction data,
Higher display quality can be obtained. Furthermore, the problem that the voltage level difference between adjacent outputs to the data lines due to the frequency band characteristics of the internal circuit of the integrated circuit element is smaller than the input display image signal and the display resolution is deteriorated is also a problem that the test pattern corresponding to such waveforms By storing the signal from the inspection terminal at the time of input as correction data and performing a correction operation that emphasizes the difference between adjacent terminals, it is possible to display a high-quality image with good display quality. .

【0038】また、集積回路素子の入出力特性には温度
変化や経時変化が生じることがあるが、検出端子からの
信号で補正用データを適宜更新させることにより、温度
や経時変化に対しても一定な表示性能が得られる。一
方、このような温度変化や経時変化が無視できる場合に
は、図6におけるA/D変換器102を液晶表示装置セ
ットとは切り離し、コストダウンをはかることができ
る。即ち、工場出荷時の調整用装置内にA/D変換器を
持たせ、メモリ素子101としてPROMを用いてその
中に補正用データを記憶させておけばよい。
Although the input / output characteristics of the integrated circuit element may change with time or change with time, the correction data may be appropriately updated with a signal from the detection terminal, so that the change with respect to temperature and change with time. Constant display performance is obtained. On the other hand, when such a change in temperature or change with time can be ignored, the A / D converter 102 in FIG. 6 can be separated from the liquid crystal display device set to reduce the cost. That is, an A / D converter may be provided in the adjustment device at the time of shipment from the factory, and PROM may be used as the memory element 101 to store correction data therein.

【0039】なお、本発明の実施例として液晶表示装置
を例に説明したが、同様の構成を有する他の電子装置、
例えば通信用交換器ハイブリッドモジュールや、プリン
タヘッド、画像読取りセンサなどにも適用することがで
きる。
Although a liquid crystal display device has been described as an embodiment of the present invention, other electronic devices having the same configuration,
For example, the present invention can be applied to a communication switching hybrid module, a printer head, an image reading sensor, and the like.

【0040】[0040]

【発明の効果】以上詳述したように本発明によれば、集
積回路素子外部への出力信号を選択するスイッチ回路を
同一素子内に形成し、スイッチ回路の出力を被検査端子
としているので、端子数が多く端子ピッチが微細であっ
ても、その検査を容易に行うことができ、信頼性の向上
及びコストの低減に寄与し得る集積回路素子を実現する
ことができる。また、出力端子の寸法やピッチを従来に
比べ極めて小さくすることができることから、画素の高
精細化のみならず、駆動ICの小型化・使用数の削減に
よる低価格化、及び液晶表示装置の小型化が可能とな
る。さらに、集積回路素子の入出力特性の不均一性を補
正し、高画質化をはかることも可能となる。
As described above in detail, according to the present invention, a switch circuit for selecting an output signal to the outside of an integrated circuit element is formed in the same element, and the output of the switch circuit is used as a terminal to be inspected. Even if the number of terminals is large and the terminal pitch is fine, the inspection can be easily performed, and an integrated circuit element that can contribute to improvement in reliability and reduction in cost can be realized. In addition, since the size and pitch of the output terminals can be made extremely small as compared with the conventional case, not only high definition of pixels but also low cost by reducing the size and number of driving ICs and miniaturization of the liquid crystal display device are achieved. Is possible. Further, it is possible to correct the non-uniformity of the input / output characteristics of the integrated circuit element and to achieve high image quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す等価回路を含めた
ブロック図、
FIG. 1 is a block diagram including an equivalent circuit showing a first embodiment of the present invention;

【図2】第1の実施例における各信号のタイミングを示
す信号波形図、
FIG. 2 is a signal waveform diagram showing timing of each signal in the first embodiment;

【図3】第1の実施例における集積回路チップの端子配
列を示す平面図、
FIG. 3 is a plan view showing a terminal arrangement of the integrated circuit chip according to the first embodiment;

【図4】本発明の第2の実施例を示す等価回路を含めた
ブロック図、
FIG. 4 is a block diagram including an equivalent circuit showing a second embodiment of the present invention;

【図5】第2の実施例における各信号のタイミングを示
す信号波形図、
FIG. 5 is a signal waveform diagram showing timing of each signal in the second embodiment;

【図6】第3の実施例に係わる液晶表示装置を示すブロ
ック図、
FIG. 6 is a block diagram showing a liquid crystal display device according to a third embodiment;

【図7】集積回路素子の一般的な入出力特性及び端子間
での出力のばらつきを示す図。
FIG. 7 is a diagram showing general input / output characteristics of an integrated circuit element and variations in output between terminals.

【符号の説明】[Explanation of symbols]

1…シフトレジスタ、 21 〜2N …サンプルホールド回路、 3…検査端子、 41 〜4N …選択スイッチ、 51 〜5N …集積回路部の出力端子、 61 〜6N …接続材料、 71 〜7N …液晶表示部のデータ線端子、 11…クロック端子、 12…シフト開始信号端子、 13…シフト信号出力端子、 14…画像信号入力端子、 15…制御端子、 30…共通配線、 70…液晶表示パネル部、 811 〜80M …集積回路素子、 100…演算回路、 101…メモリ素子。1 ... shift register, 2 1 to 2 N ... sample hold circuit, 3 ... inspection terminal, 4 1 to 4 N ... selection switch, 5 1 to 5 N ... output terminal of the integrated circuit unit, 6 1 to 6 N ... connecting material , 7 1 to 7 N ... data line terminals of the liquid crystal display section, 11 ... clock terminals, 12 ... shift start signal terminals, 13 ... shift signal output terminals, 14 ... image signal input terminals, 15 ... control terminals, 30 ... common wiring Reference numeral 70: liquid crystal display panel unit, 81 1 to 80 M : integrated circuit element, 100: arithmetic circuit, 101: memory element.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に形成されて所定の機能を有する内
部回路と、この内部回路と同一基板上に形成され、該内
部回路の出力信号を外部に取り出すための複数個の出力
端子と、前記内部回路と同一基板上に形成され、前記出
力端子の複数個に対して1個の割合で設けられた検査端
子と、前記検査端子とこれに対応する出力端子との間に
それぞれスイッチを接続してなり、前記出力端子に現れ
る出力信号を順次選択するスイッチ回路とを具備してな
り、 前記スイッチ回路により順次選択された出力信号を前記
検査端子から外部に取り出す ことを特徴とする集積回路
素子。
An internal circuit 1. A formed on a substrate having a predetermined function is formed in the internal circuit on the same substrate, the inner
Multiple outputs for extracting the output signal of the external circuit
Terminals and the internal circuit are formed on the same substrate,
Inspection ends provided at a ratio of one to a plurality of force terminals
Between the inspection terminal and the corresponding output terminal.
Each switch is connected and appears at the output terminal.
And a switch circuit for sequentially selecting output signals to be output.
Ri, the output signals are sequentially selected by the switching circuit
An integrated circuit device which is taken out from a test terminal to the outside .
【請求項2】請求項1記載の集積回路素子と、この集積
回路素子によって駆動される負荷回路と、前記集積回路
素子の検査用端子からの複数個の出力電位情報を格納す
る記憶素子と、この記憶素子からの情報によって前記集
積回路素子に入力される入力信号を補正演算する演算回
路とを具備してなることを特徴とする電子装置。
2. An integrated circuit device according to claim 1, a load circuit driven by the integrated circuit device, and a storage device for storing a plurality of pieces of output potential information from test terminals of the integrated circuit device. An electronic circuit, comprising: an arithmetic circuit that corrects an input signal input to the integrated circuit element based on information from the storage element.
JP09427592A 1992-03-18 1992-04-14 Integrated circuit element and electronic device using the same Expired - Fee Related JP3199827B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09427592A JP3199827B2 (en) 1992-04-14 1992-04-14 Integrated circuit element and electronic device using the same
US08/031,730 US5453991A (en) 1992-03-18 1993-03-15 Integrated circuit device with internal inspection circuitry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09427592A JP3199827B2 (en) 1992-04-14 1992-04-14 Integrated circuit element and electronic device using the same

Publications (2)

Publication Number Publication Date
JPH05288812A JPH05288812A (en) 1993-11-05
JP3199827B2 true JP3199827B2 (en) 2001-08-20

Family

ID=14105718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09427592A Expired - Fee Related JP3199827B2 (en) 1992-03-18 1992-04-14 Integrated circuit element and electronic device using the same

Country Status (1)

Country Link
JP (1) JP3199827B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4140331B2 (en) 2002-10-01 2008-08-27 沖電気工業株式会社 Analog voltage output driver LSI chip
JP5105694B2 (en) * 2003-12-24 2012-12-26 株式会社半導体エネルギー研究所 Display device and electronic device
CA2551693A1 (en) * 2003-12-25 2005-07-14 Test Research Laboratories Inc. Display device driving apparatus, display device, and method for testing driving apparatus or display device
JP2005233698A (en) * 2004-02-18 2005-09-02 Nec Corp Semiconductor device and failure detection method used therefor
JP7425615B2 (en) * 2020-02-05 2024-01-31 マツダ株式会社 Vehicle control system

Also Published As

Publication number Publication date
JPH05288812A (en) 1993-11-05

Similar Documents

Publication Publication Date Title
US5453991A (en) Integrated circuit device with internal inspection circuitry
US7265572B2 (en) Image display device and method of testing the same
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP2848139B2 (en) Active matrix type liquid crystal display device and driving method thereof
US20040174183A1 (en) Image display device having inspection terminal
US7474290B2 (en) Semiconductor device and testing method thereof
US20100045639A1 (en) Liquid crystal display panel and testing and manufacturing methods thereof
US7476553B2 (en) Transfer base substrate and method of semiconductor device
JPH05289102A (en) Active matrix substrate and its production
US7342410B2 (en) Display device and pixel testing method thereof
JP2001330639A (en) Array substrate inspecting method
JPH055866A (en) Method for checking active matrix substrate
US7554359B2 (en) Circuit for inspecting semiconductor device and inspecting method
KR20020007956A (en) Data driver and display device using it
JP3199827B2 (en) Integrated circuit element and electronic device using the same
US7053649B1 (en) Image display device and method of testing the same
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
JPH1184420A (en) Liquid crystal display device, array substrate test method and tester for array substrate
JP2000275610A (en) Liquid crystal display device and inspection method therefor
KR960013757B1 (en) Integrated circuit device
JPWO2005064583A1 (en) Display device drive device, display device, drive device or display device inspection method
JPH07199220A (en) Array substrate
US6363508B1 (en) Method for testing reflection LCD projector and display panel pixel area thereof
JP3207349B2 (en) Electrode driving IC for liquid crystal display device and evaluation method thereof
JPH08110531A (en) Active matrix panel

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees