JP3197003B2 - Liquid crystal display panel and method of manufacturing the same - Google Patents

Liquid crystal display panel and method of manufacturing the same

Info

Publication number
JP3197003B2
JP3197003B2 JP18115297A JP18115297A JP3197003B2 JP 3197003 B2 JP3197003 B2 JP 3197003B2 JP 18115297 A JP18115297 A JP 18115297A JP 18115297 A JP18115297 A JP 18115297A JP 3197003 B2 JP3197003 B2 JP 3197003B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
display panel
crystal display
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18115297A
Other languages
Japanese (ja)
Other versions
JPH1096959A (en
Inventor
悦子 木村
隆 鈴木
記久男 小野
秋男 三村
信武 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18115297A priority Critical patent/JP3197003B2/en
Publication of JPH1096959A publication Critical patent/JPH1096959A/en
Application granted granted Critical
Publication of JP3197003B2 publication Critical patent/JP3197003B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示パネルに
係り、特に、電荷保持用キヤパシタ部、画素部、配線部
に使用される酸化インジウムスズ(以下、ITOとい
う)膜を結晶化した液晶表示パネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display in which an indium tin oxide (hereinafter referred to as ITO) film used for a charge retaining capacitor portion, a pixel portion, and a wiring portion is crystallized. About the panel.

【0002】[0002]

【従来の技術】フラツトデイスプレイ装置用の表示部と
して、近年、アクテイブマトリクス方式の液晶表示パネ
ルが注目されている。以下、この種液晶表示パネルの従
来技術を図面により説明する。
2. Description of the Related Art In recent years, an active matrix type liquid crystal display panel has been receiving attention as a display unit for a flat display device. The prior art of this type of liquid crystal display panel will be described with reference to the drawings.

【0003】図5は従来技術による液晶表示パネルの構
造を示す断面図である。図5において、501は透明基
板、502は多結晶シリコン膜、503はゲート酸化
膜、504はゲート電極、505はソース・ドレイン領
域、506はコモン引き出し用下部電極、507はコモ
ン電極、508は層間絶縁膜、509,510はスルー
ホール、511はソース・ドレイン電極、512はコモ
ン引き出し電極、513は画素電極、514はスイツチ
ングTFT部、515は電荷保持用キヤパシタ部、51
6はコモン電極引き出し部である。
FIG. 5 is a cross-sectional view showing the structure of a conventional liquid crystal display panel. In FIG. 5, reference numeral 501 denotes a transparent substrate, 502 denotes a polycrystalline silicon film, 503 denotes a gate oxide film, 504 denotes a gate electrode, 505 denotes a source / drain region, 505 denotes a common extraction lower electrode, 507 denotes a common electrode, and 508 denotes an interlayer. Insulating films, 509 and 510 are through holes, 511 are source / drain electrodes, 512 is a common lead electrode, 513 is a pixel electrode, 514 is a switching TFT section, 515 is a charge retaining capacitor section, 51
Reference numeral 6 denotes a common electrode lead portion.

【0004】図5に示す従来技術は、アクテイブマトリ
クス液晶表示パネルの1画素分の構造を示したものであ
り、1画素は、スイツチングTFT部514と、電荷保
持用キヤパシタ部515と、コモン電極引き出し部51
6とにより構成されている。
The prior art shown in FIG. 5 shows the structure of one pixel of an active matrix liquid crystal display panel. One pixel is composed of a switching TFT section 514, a charge holding capacitor section 515, and a common electrode lead. Part 51
6.

【0005】スイツチングTFT部514は、不純物を
ドープした多結晶シリコン膜から成るソース・ドレイン
領域505と、層間絶縁膜508に設けられたコンタク
トホール509を介してソース・ドレイン領域505に
接続されているAlより成るソース・ドレイン電極51
1と、多結晶シリコン膜502上に、ゲート酸化膜50
3を介して設けられたゲート電極504とにより構成さ
れている。
The switching TFT section 514 is connected to a source / drain region 505 made of a polycrystalline silicon film doped with an impurity and to a source / drain region 505 via a contact hole 509 provided in an interlayer insulating film 508. Source / drain electrode 51 made of Al
1 and a gate oxide film 50 on the polycrystalline silicon film 502.
3 and a gate electrode 504 provided through the gate electrode 504.

【0006】電荷保持用キヤパシタ部515は、ITO
膜から成る電荷保持用キヤパシタの下部電極を兼ねたコ
モン電極507と、層間絶縁膜508を介して対向して
設けられており、前記ソース・ドレイン電極511の一
方に接続されているITO膜から成る画素電極513と
により構成されている。コモン電極507と画素電極5
13とにより構成される電荷保持用キヤパシタは、TF
Tのオフ電流の経時変化及び液晶抵抗の低下等により生
じる表示画像の劣化、表示むらを補償し、画質の良好な
表示を得るためのものである。
The charge holding capacitor 515 is made of ITO.
A common electrode 507 also serving as a lower electrode of a charge holding capacitor made of a film is provided opposite to the common electrode 507 via an interlayer insulating film 508, and is made of an ITO film connected to one of the source / drain electrodes 511. And a pixel electrode 513. Common electrode 507 and pixel electrode 5
13 is a charge holding capacitor composed of TF
This is to obtain a display with good image quality by compensating for deterioration of display images and display unevenness caused by a change over time of T off current and a decrease in liquid crystal resistance.

【0007】コモン電極引き出し部516は、コモン電
極507と接続されているコモン引き出し用下部電極5
06と、層間絶縁膜508に設けたスルーホール510
を介してコモン引き出し用下部電極506と接続された
Alより成るコモン引き出し電極512とにより構成さ
れている。
The common electrode extraction portion 516 is connected to the common extraction lower electrode 5 connected to the common electrode 507.
06 and through holes 510 provided in the interlayer insulating film 508.
And a common extraction electrode 512 made of Al and connected to the common extraction lower electrode 506 through the common electrode.

【0008】前述したように構成されている従来技術に
おいて、コモン電極引き出し部516は、コモン引き出
し用下部電極506の上の層間絶縁膜508をホト・エ
ツチングにより選択的に除去してスルーホール510を
形成し、該スルーホール510を介して、コモン引き出
し用下部電極506とコモン引き出し電極とを接続して
いる。このため、この従来技術は、Alから成るコモン
引き出し用の下部電極506を形成しておく必要があ
り、製造工程がその分多くなつている。これに対し、コ
モン引き出し用下部電極506を無くして、コモン電極
507とコモン引き出し電極512とを直接接続する構
造も考えられる。しかしながら、コモン電極507を形
成しているITO膜は、フツ酸系エツチヤントに対する
耐性が無いため、コモン電極507上の層間絶縁膜50
8をホト・エツチングにより選択的に除去してスルーホ
ールを形成しようとする場合、そのエツチング時にIT
O膜によるコモン電極507が損傷を受けることが避け
られず、スルーホールを形成することが困難であつた。
In the conventional technique configured as described above, the common electrode lead-out portion 516 selectively removes the interlayer insulating film 508 on the common lead-out lower electrode 506 by photo-etching to remove the through-hole 510. The common lower electrode 506 and the common extraction electrode are connected through the through hole 510. For this reason, in this conventional technique, it is necessary to form the lower electrode 506 for extracting the common made of Al, and the number of manufacturing steps is increased accordingly. On the other hand, a structure in which the common extraction electrode 512 is directly connected to the common electrode 507 without the common extraction lower electrode 506 is also conceivable. However, since the ITO film forming the common electrode 507 has no resistance to the hydrofluoric acid-based etchant, the interlayer insulating film 50 on the common electrode 507 is not used.
8 is to be selectively removed by photo-etching to form a through-hole,
It is inevitable that the common electrode 507 by the O film is damaged, and it is difficult to form a through hole.

【0009】従つて、前述のようなITO膜によるコモ
ン電極上にスルーホールを形成して、コモン引き出し電
極と直接接続する構造の液晶パネルの構造は実現されて
いない。
Therefore, a structure of a liquid crystal panel having a structure in which a through hole is formed on a common electrode made of an ITO film and directly connected to the common lead electrode as described above has not been realized.

【0010】なお、この種液晶表示パネルに関する従来
技術として、例えば、特開昭58−130561号公報
等に記載された技術が知られており、また、特願昭62
−234756号,特願昭63−19657号として提
案した技術がある。
As a prior art relating to this type of liquid crystal display panel, for example, a technique described in Japanese Patent Application Laid-Open No. 58-130561 is known.
234756 and Japanese Patent Application No. 63-19657.

【0011】[0011]

【発明が解決しようとする課題】前述した従来技術は、
コモン引き出し用の下部電極を必要とし、その製造工程
が余分にかかるという問題点を有し、また、ITO膜か
ら成るコモン電極上にスルーホールを形成して、コモン
電極とコモン引き出し電極とを直接接続する構造を実現
しようとすると、コモン電極であるITO膜がスルーホ
ール形成時のエツチングにより損傷を受けることを避け
ることができず、製造時の歩留まりが低下してしまい実
現できないという問題点を有していた。
The prior art described above is
This method requires a lower electrode for common extraction and requires an extra manufacturing process. In addition, a through hole is formed on the common electrode made of an ITO film to directly connect the common electrode and the common extraction electrode. If a connection structure is to be realized, it is unavoidable that the ITO film serving as the common electrode is damaged by etching during the formation of the through-hole, and the yield at the time of manufacturing is reduced, which is not feasible. Was.

【0012】本発明の目的は、前記従来技術の問題点を
解決し、コモン電極となるITO膜を損傷することな
く、コモン電極上部の層間絶縁膜を選択的にパターニン
グしてスルーホールを形成し、コモン電極とコモン引き
出し電極とを直接接続した構造を備えた液晶表示パネル
を提供することにある。また、本発明の目的は、多結晶
ITO膜が耐エツチング特性に優れていることを利用し
て、多結晶ITO膜をフツ酸系エツチヤントに対する保
護膜として使用した液晶表示パネルを提供することにあ
る。
An object of the present invention is to solve the above-mentioned problems of the prior art, and to selectively pattern an interlayer insulating film on a common electrode to form a through hole without damaging an ITO film serving as a common electrode. Another object of the present invention is to provide a liquid crystal display panel having a structure in which a common electrode and a common extraction electrode are directly connected. Another object of the present invention is to provide a liquid crystal display panel using a polycrystalline ITO film as a protective film against a hydrofluoric acid-based etchant, utilizing the fact that the polycrystalline ITO film has excellent etching resistance. .

【0013】[0013]

【課題を解決するための手段】本発明によれば、前記目
的は、液晶表示パネルにおいて、該液晶表示パネルの基
板に、金属で構成された複数の電極が形成され、それら
の複数の電極の上に絶縁膜が形成され、さらに、その絶
縁膜の上にフッ酸系エッチャントに対して前記複数の電
極を保護するためのキュービック・ビックスバイト型の
結晶構造を有する多結晶ITO膜が形成されることによ
り達成される。
According to the present invention, it is an object of the present invention to provide a liquid crystal display panel, wherein a plurality of electrodes made of metal are formed on a substrate of the liquid crystal display panel. An insulating film is formed thereon, and a polycrystalline ITO film having a cubic-byxbite type crystal structure for protecting the plurality of electrodes against a hydrofluoric acid-based etchant is formed on the insulating film. This is achieved by:

【0014】前記キュービック・ビックスバイトなる語
は、キュービックが立方格子であることを、ビックスバ
イトがホタル石型構造の変形型であることを意味し、前
述のキュービック・ビックスバイト型の結晶構造は、立
方格子を持つホタル石型構造の変形型酸化の結晶であ
り、インジウムスズの結晶構造として公知のものであ
る。
The term cubic bixbite means that the cubic is a cubic lattice, and that the bixbite is a modified type of the fluorite type structure. It is a modified oxidized crystal having a fluorite structure having a cubic lattice, and is known as a crystal structure of indium tin.

【0015】以下、多結晶ITO膜のエツチヤントに対
する耐エツチング性について具体的に説明する。
Hereinafter, the etching resistance of the polycrystalline ITO film to the etchant will be specifically described.

【0016】図2は、本発明者等が見出した、前記多結
晶ITO膜の耐エツチング性に関する実験データであ
り、非晶質ITO膜、キュービック・ビックスバイト型
の結晶構造を有する多結晶ITO膜、及び、層間絶縁膜
として通常に使用されているSi2膜、PSG膜をフツ
酸系エツチヤントでエツチングした場合の、エツチング
時間に対するエツチング膜厚の関係を説明する図であ
る。
FIG. 2 shows experimental data on the etching resistance of the polycrystalline ITO film found by the present inventors. The polycrystalline ITO film has an amorphous ITO film and a polycrystalline ITO film having a cubic-byxbite type crystal structure. , and is a diagram for explaining the case where the etching S i O 2 film which is commonly used for an interlayer insulating film, a PSG film with hydrofluoric acid Etsuchiyanto, the relationship between the etching thickness for etching time.

【0017】図2において、ITO膜はスパツタ法で、
PSG膜及びSi2膜は常圧CVD法でそれぞれ形成
し、フツ酸系エツチヤントとして、NH4FとCH3CO
2Hの混合溶液を使用した。
In FIG. 2, the ITO film is formed by a spatter method.
PSG film and S i O 2 film is formed respectively in the atmospheric pressure CVD method, a hydrofluoric acid-based Etsuchiyanto, NH 4 F and CH 3 CO
Mixed solution of 2 H was used.

【0018】図2より明らかなように、非晶質ITO
膜、PSG膜及びSi2膜は、フツ酸系エツチヤントに
対する耐エツチング性に差が少なく、非晶質ITO膜
は、PSG膜,Si2膜等の層間絶縁膜に比較して、耐
エツチング性が悪い。よつて、前述したように、ITO
膜から成るコモン電極上にスルーホールを形成する場合
には、コモン電極の損傷が避けられないことになる。
As is clear from FIG. 2, the amorphous ITO
Film, PSG film, and S i O 2 film, little difference in resistance to etching resistance to hydrofluoric acid Etsuchiyanto, amorphous ITO film, PSG film, compared to the interlayer insulating film such as S i O 2 film, Poor etching resistance. Therefore, as mentioned above, ITO
When a through hole is formed on a common electrode made of a film, damage to the common electrode is inevitable.

【0019】一方、図2より、キュービック・ビックス
バイト型の結晶構造を有する多結晶ITO膜は、非晶質
ITO膜,PSG膜,Si2膜が0.5μm〜0.2μ
mエツチングされる間に、エツチングによる膜厚の損失
がほとんど生じないことがわかる。従つて、コモン電極
にcubic bixbyte型の結晶構造を有する多
結晶ITO膜を用いることにより、コモン電極を損傷す
ることなく、コモン電極上にスルーホールを形成するこ
とが可能となり、前述した目的を達成することができ
る。
Meanwhile, from FIG. 2, a polycrystalline ITO film having a crystal structure of cubic bixbyite an amorphous ITO film, PSG film, S i O 2 film 0.5μm~0.2μ
It can be seen that there is almost no loss in film thickness due to the etching during the m-etching. Therefore, by using a polycrystalline ITO film having a cubic six-byte type crystal structure for the common electrode, it is possible to form a through-hole on the common electrode without damaging the common electrode, thereby achieving the object described above. can do.

【0020】フツ酸系エツチヤントとしては、フツ酸系
水溶液のみならず、CF4,CF4+H2,C26,C3
8等から成るフツ酸系エツチングガスを使用してもよ
く、図2と同様な結果が得られた。また、層間絶縁膜の
形成方法としては、常圧または減圧CVD法の他に、プ
ラズマCVD法,スパツタ法等を用いることも可能であ
り、いずれの方法で形成した絶縁膜を用いても同様であ
る。
The hydrofluoric acid-based etchant includes not only a hydrofluoric acid-based aqueous solution but also CF 4 , CF 4 + H 2 , C 2 F 6 , and C 3 F.
A hydrofluoric acid-based etching gas composed of 8 or the like may be used, and the same result as in FIG. 2 was obtained. In addition, as a method of forming the interlayer insulating film, a plasma CVD method, a sputter method, or the like can be used in addition to the normal pressure or reduced pressure CVD method. is there.

【0021】前述した構造の多結晶ITO膜は、耐エツ
チング性に優れているため、電極形状の加工方法に問題
があるが、非晶質ITO膜の状態で電極形状を加工後、
熱処理,レーザ照射等を施す等により、非晶質ITO膜
を前述した構造の多結晶ITO膜に変換して形成するこ
とができる。これにより、電極形状の加工方法の問題を
解決し、容易に多結晶ITO膜を形成することができ
る。
Since the polycrystalline ITO film having the above-mentioned structure is excellent in etching resistance, there is a problem in a method of processing the electrode shape. However, after processing the electrode shape in the state of the amorphous ITO film,
The amorphous ITO film can be formed by converting the amorphous ITO film into a polycrystalline ITO film having the above-described structure by performing heat treatment, laser irradiation, or the like. Thereby, the problem of the electrode shape processing method can be solved, and a polycrystalline ITO film can be easily formed.

【0022】なお、ITO膜の結晶性及び結晶構造に変
化に関しては、東京大学工学部総合試験所年報第46巻
pp.189〜192、及び、Thin Soild Films 、151(198
7)、p.215〜p.222及びp.355〜p.364等の参考文献が
ある。
The changes in the crystallinity and crystal structure of the ITO film are described in the Annual Report of the Faculty of Engineering, The University of Tokyo, Vol. 46, pp. 189-192, and Thin Soiled Films, 151 (198).
7), p.215-p.222 and p.355-p.364.

【0023】コモン電極は、フツ酸系エツチヤントに対
する耐エツチング性に優れたキュービック・ビックスバ
イト型の結晶構造を有する多結晶ITO膜により形成さ
れているため、エツチング時に、コモン電極が損傷され
ることがない。従つて、本発明によれば、Al等から成
るコモン引き出し用の下部電極を形成する等の余分な工
程を必要とせずに、電極上部の層間絶縁膜を選択的にパ
ターニングしてスルーホールを形成し、コモン電極とコ
モン引き出し電極とを直接接続することができる。ま
た、前記構造の多結晶ITO膜は、非晶質ITO膜に比
較して、透過率,電気伝導度ともに高く、透明導電膜と
しての特性も優れており、液晶表示パネルとしての特性
も向上させることができ、さらに、多結晶ITO膜の耐
エツチング性を利用して、多結晶ITO膜を、フツ酸系
エツチヤントに対する保護膜として使用することが可能
である。
Since the common electrode is formed of a polycrystalline ITO film having a cubic-byxbite type crystal structure having excellent etching resistance to a hydrofluoric acid-based etchant, the common electrode may be damaged during the etching. Absent. Therefore, according to the present invention, the through-hole is formed by selectively patterning the interlayer insulating film on the electrode without requiring an extra step such as forming a lower electrode for common extraction made of Al or the like. Thus, the common electrode and the common extraction electrode can be directly connected. Further, the polycrystalline ITO film having the above structure has higher transmittance and electric conductivity, is superior in characteristics as a transparent conductive film, and improves characteristics as a liquid crystal display panel, as compared with an amorphous ITO film. Further, by utilizing the etching resistance of the polycrystalline ITO film, the polycrystalline ITO film can be used as a protective film against a hydrofluoric acid-based etchant.

【0024】[0024]

【発明の実施の形態】以下、本発明による液晶表示パネ
ルの一実施形態の構造とその製造方法を図面により詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a liquid crystal display panel according to an embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the drawings.

【0025】図1(a)〜図1(f)は、本発明による
液晶表示パネルの1画素及びコモン電極引き出し部の製
造工程ごとの断面を示す図である。図1において、10
1はガラス基板、102は多結晶シリコン膜、103は
ゲート酸化膜、104はゲート電極、105はソース・
ドレイン電極、106,106’はコモン電極、107
は層間絶縁膜、108,109はスルーホール、110
はソース・ドレイン電極、111はコモン引き出し電
極、112は画素電極、113はスイツチングTFT
部、114は電荷保持用キヤパシタ部、115はコモン
電極引き出し部である。
FIGS. 1 (a) to 1 (f) are views showing cross sections of a pixel and a common electrode lead-out portion of a liquid crystal display panel according to the present invention for each manufacturing process. In FIG. 1, 10
1 is a glass substrate, 102 is a polycrystalline silicon film, 103 is a gate oxide film, 104 is a gate electrode, and 105 is a source electrode.
Drain electrodes, 106 and 106 'are common electrodes, 107
Is an interlayer insulating film, 108 and 109 are through holes, 110
Is a source / drain electrode, 111 is a common extraction electrode, 112 is a pixel electrode, 113 is a switching TFT
Reference numeral 114 denotes a charge holding capacitor part, and 115 denotes a common electrode lead-out part.

【0026】本発明による液晶表示パネルの1画素及び
コモン電極引き出し部は、図1(f)に示すように、ス
イツチングTFT部113と、電荷保持用キヤパシタ部
114と、コモン電極引き出し部115により構成さ
れ、コモン電極引き出し部115が、キャパシタの下部
電極となるコモン電極106上に設けられたスルーホー
ル109を介して直接コモン引き出し電極111と接続
されており、下部電極106がキュービック・ビックス
バイト型の多結晶ITO膜により形成されている点で、
図5により説明した従来技術と相違し、他は、従来技術
と同様に構成されている。
As shown in FIG. 1F, one pixel and the common electrode lead-out portion of the liquid crystal display panel according to the present invention are constituted by a switching TFT portion 113, a charge holding capacitor portion 114, and a common electrode lead-out portion 115. The common electrode lead-out portion 115 is directly connected to the common lead-out electrode 111 through a through hole 109 provided on the common electrode 106 serving as a lower electrode of the capacitor. In that it is formed of a polycrystalline ITO film,
The configuration is different from that of the prior art described with reference to FIG.

【0027】以下、図1(a)〜(f)に従つて、その
製造方法を説明する。
Hereinafter, the manufacturing method will be described with reference to FIGS. 1 (a) to 1 (f).

【0028】(1) まず、ガラス基板101上にCV
D法により多結晶シリコン膜102を形成し、ホト・エ
ツチングにより島状に加工する[図1(a)]。
(1) First, a CV is placed on a glass substrate 101.
A polycrystalline silicon film 102 is formed by the method D, and is processed into an island shape by photo-etching (FIG. 1A).

【0029】(2) 次に、ゲート酸化膜103及びゲ
ート電極104をそれぞれCVD法により形成し、ホト
・エツチングにより、ゲート酸化膜103及びゲート電
極104の電極形状を形成した後、イオン打ち込み、熱
拡散等によつて、多結晶シリコン膜102のゲート酸化
膜103で覆われていない部分に不純物をドープし、ソ
ース・ドレイン領域105を形成する。次に、非晶質I
TO膜を全面に形成した後、電荷保持用キヤパシタ部1
14の下部電極を兼ねたコモン電極形状106’をホト
・エツチングにより形成する[図1(b)]。
(2) Next, the gate oxide film 103 and the gate electrode 104 are respectively formed by the CVD method, and after the electrode shapes of the gate oxide film 103 and the gate electrode 104 are formed by photo-etching, ion implantation is performed. A portion of the polycrystalline silicon film 102 which is not covered with the gate oxide film 103 is doped with an impurity by diffusion or the like to form a source / drain region 105. Next, the amorphous I
After the TO film is formed on the entire surface, the charge holding capacitor portion 1 is formed.
A common electrode shape 106 'also serving as the lower electrode 14 is formed by photoetching (FIG. 1B).

【0030】(3) 次に、例えば、200°C以上の
熱処理を施すことにより、下部電極を兼ねたコモン電極
106’を形成する非晶質ITO膜を、キュービック・
ビックスバイト型の結晶構造を有する多結晶ITO膜に
よるコモン電極106に変換する[図1(c)]。
(3) Next, the amorphous ITO film forming the common electrode 106 'also serving as the lower electrode is subjected to a heat treatment at a temperature of 200 ° C. or more, for example, to form a cubic film.
It is converted into a common electrode 106 of a polycrystalline ITO film having a bixbite type crystal structure [FIG. 1 (c)].

【0031】(4) 次に、層間絶縁膜107として、
CVD法により形成したSi2膜またはPSG膜107
を全面に形成後、フツ酸系エツチヤントを用いたホト・
エツチングにより、ソース・ドレイン領域105上及び
コモン電極引き出し部115に、コンタクト用のスルー
ホール108,109を形成する。このとき、コモン電
極106は、フツ酸系エツチヤントに対する耐エツチン
グ性に優れたキュービック・ビックスバイト型の結晶構
造を有する多結晶ITO膜に変換されているので、コモ
ン電極106を損傷することなく、その上層の層間絶縁
膜107を選択的に除去してスルーホール109を形成
することができる[図1(d)]。
(4) Next, as the interlayer insulating film 107,
S i O 2 film or PSG film 107 formed by CVD
Is formed on the entire surface, and then a photo-fluoric acid-based etchant is used.
By etching, through holes 108 and 109 for contact are formed on the source / drain region 105 and the common electrode lead-out portion 115. At this time, since the common electrode 106 has been converted to a polycrystalline ITO film having a cubic-byxbite type crystal structure having excellent etching resistance to a hydrofluoric acid-based etchant, the common electrode 106 is not damaged without being damaged. The through-hole 109 can be formed by selectively removing the upper interlayer insulating film 107 [FIG. 1D].

【0032】(5) 次に、スルーホール108及び1
09上にソース・ドレイン電極110及びコモン引き出
し電極111を形成する[図1(e)]。
(5) Next, the through holes 108 and 1
A source / drain electrode 110 and a common extraction electrode 111 are formed on the substrate 09 [FIG. 1 (e)].

【0033】(6) 最後に、ITO膜から成る画素電
極112を形成する[図1(f)]。
(6) Finally, a pixel electrode 112 made of an ITO film is formed [FIG. 1 (f)].

【0034】前述した本発明の実施形態は、コモン電極
を多結晶ITO膜とし、このコモン電極上にスルーホー
ルを設けて、コモン引き出し電極を形成するものである
が、本発明は、ITO膜上の絶縁膜を選択的にパターニ
ングする場合であれば、ITO膜をフツ酸系エツチヤン
トに対する耐エツチング性に優れたキュービック・ビッ
クスバイト型の結晶構造を有する多結晶ITO膜に変換
することにより、どのような場合にも適用することが可
能である。
In the above-described embodiment of the present invention, the common electrode is a polycrystalline ITO film, and a through-hole is provided on the common electrode to form a common extraction electrode. In the case of selectively patterning the insulating film of (1), by converting the ITO film to a polycrystalline ITO film having a cubic-byxbite type crystal structure having excellent etching resistance to hydrofluoric acid-based etchant, It can be applied to other cases.

【0035】また、キュービック・ビックスバイト型の
結晶構造を有する多結晶ITO膜の耐エツチング性に着
目すれば、この多結晶ITO膜をフツ酸系エツチヤント
に対する保護膜として使用することができる。
Further, if attention is paid to the etching resistance of a polycrystalline ITO film having a cubic-byxbite type crystal structure, this polycrystalline ITO film can be used as a protective film against a hydrofluoric acid-based etchant.

【0036】図3及び図4(a)〜図4(c)は多結晶
ITO膜を保護膜として用いた本発明の他の実施形態の
構成を示す断面図である。図3,図4において、116
〜118はITO膜による保護膜であり、他の符号は図
1の場合と同一である。
FIGS. 3 and 4 (a) to 4 (c) are cross-sectional views showing the structure of another embodiment of the present invention using a polycrystalline ITO film as a protective film. In FIG. 3 and FIG.
Reference numerals 118 indicate protection films made of an ITO film, and other reference numerals are the same as those in FIG.

【0037】図3に示す実施形態は、図1(f)に説明
した製造工程において、画素電極112を形成する際
に、画素電極112のみならず、スイツチングTFT部
113、ソース・ドレイン電極110、コモン引き出し
電極111等のAl配線上にも、ITO膜による保護膜
116を形成し、その後、熱処理を加えることにより、
画素電極112及びITOによる保護膜116を、キュ
ービック・ビックスバイト型の結晶構造を有する多結晶
ITO膜に変換したものであり、他の部分は、図1によ
り説明した実施形態と同様に構成されている。
In the embodiment shown in FIG. 3, when the pixel electrode 112 is formed in the manufacturing process described with reference to FIG. 1F, not only the pixel electrode 112 but also the switching TFT section 113, the source / drain electrode 110, A protective film 116 made of an ITO film is also formed on the Al wiring such as the common extraction electrode 111, and thereafter, a heat treatment is applied.
The pixel electrode 112 and the protective film 116 made of ITO are converted into a polycrystalline ITO film having a cubic-byxbite type crystal structure, and the other portions are configured in the same manner as the embodiment described with reference to FIG. I have.

【0038】このように構成される図3に示す本発明の
実施形態は、Al配線が、キュービック・ビックスバイ
ト型の結晶構造を有する多結晶ITO膜により保護され
ているので、多結晶シリコンTFT作成後の製造工程
で、フツ酸系エツチヤント雰囲気にさらされる場合、例
えば、洗浄工程等がある場合でも、Al配線の損傷を防
止することができる。
In the embodiment of the present invention shown in FIG. 3 configured as described above, since the Al wiring is protected by the polycrystalline ITO film having the cubic bixbite type crystal structure, the polycrystalline silicon TFT is formed. In a later manufacturing process, even when the substrate is exposed to a hydrofluoric acid-based etchant atmosphere, for example, when a cleaning process is performed, damage to the Al wiring can be prevented.

【0039】図4(a)〜図4(c)に示す実施形態
は、さらに他の部分にITOによる保護膜を設けた例で
ある。
The embodiment shown in FIGS. 4A to 4C is an example in which a protective film made of ITO is provided on another portion.

【0040】図4(a)は図1により説明した本発明の
実施形態における、多結晶シリコンTFT部のゲート配
線とソース・ドレイン配線とのクロス部分の断面を示し
ている。
FIG. 4A shows a cross section of a cross portion of a gate wiring and a source / drain wiring of a polycrystalline silicon TFT portion in the embodiment of the present invention described with reference to FIG.

【0041】このように、ソース・ドレイン電極110
とゲート電極104とが層間絶縁膜107によつてのみ
絶縁されている状態で、フツ酸系エツチヤント及び洗浄
液等にさらされると、層間絶縁膜107は、その膜厚が
減少したり、ピンホール欠陥を生じることがある。
As described above, the source / drain electrodes 110
When exposed to a hydrofluoric acid-based etchant and a cleaning solution while the gate electrode 104 and the gate electrode 104 are insulated only by the interlayer insulating film 107, the thickness of the interlayer insulating film 107 is reduced or a pinhole defect is generated. May occur.

【0042】図4(b),図4(c)は、前述した層間
絶縁膜107の膜厚の減少、ピンホール欠陥の生成を防
止するために、キュービック・ビックスバイト型の結晶
構造を有する多結晶ITO膜を、クロス配線部分に選択
的に形成し、クロス配線部分の保護膜として使用した例
を示している。図4(b)に示す例では、多結晶ITO
膜による保護膜117が層間絶縁膜107の上部に設け
られており、また、図4(c)に示す例では、多結晶I
TO膜による保護膜118が層間絶縁膜117の内部に
設けられている。この図4(b),図4(c)に示す例
は、いずれの場合も、配線あるいは電極のクロス部にお
けるエツチヤントによる保護を行うことができる。
FIGS. 4 (b) and 4 (c) show a multi-layered structure having a cubic-byxbite type crystal structure in order to prevent the above-described decrease in the thickness of the interlayer insulating film 107 and the generation of pinhole defects. An example is shown in which a crystalline ITO film is selectively formed in a cross wiring portion and used as a protective film in the cross wiring portion. In the example shown in FIG.
A protective film 117 made of a film is provided on the upper part of the interlayer insulating film 107. In the example shown in FIG.
A protective film 118 made of a TO film is provided inside the interlayer insulating film 117. In each of the examples shown in FIGS. 4 (b) and 4 (c), it is possible to protect the wiring or the cross section of the electrode by etching.

【0043】また、前述した実施形態は、ソース・ドレ
イン電極110とゲート電極とのクロス部分に保護膜を
適用した例を説明したが、本発明は、コモン引き出し電
極111とゲート電極104とのクロス部分についても
同様に適用することができる。
Further, in the above-described embodiment, an example in which the protective film is applied to the cross portion between the source / drain electrode 110 and the gate electrode has been described. The same can be applied to the parts.

【0044】なお、前述した全ての本発明の実施形態
は、コモン電極106をキュービック・ビックスバイト
型の結晶構造を有する多結晶ITO膜で形成したものと
して説明したが、本発明は、コモン電極106がAlに
より形成されている場合にも、図3及び図4に説明した
方法を同様に適用することができる。この場合、コモン
引き出し電極111を用いずにコモン電極106をその
まま引き出すことが可能になる。その場合、コモン電極
とソース・ドレイン電極110がクロス部分を形成する
が、このような場合にも適用することができる。
In all of the embodiments of the present invention described above, the common electrode 106 is described as being formed of a polycrystalline ITO film having a cubic bixbite type crystal structure. Is formed of Al, the method described in FIGS. 3 and 4 can be similarly applied. In this case, the common electrode 106 can be extracted without using the common extraction electrode 111. In this case, the common electrode and the source / drain electrode 110 form a cross portion, but the present invention can be applied to such a case.

【0045】また、前述した全ての本発明の実施形態
は、多結晶シリコンTFTを用いる液晶表示パネルとし
て説明したが、本発明は、アモルフアスシリコンTF
T、絶縁膜ダイオード等を使用する場合にも、同様に適
用することができる。
Further, all of the embodiments of the present invention described above have been described as the liquid crystal display panels using the polycrystalline silicon TFTs.
The same applies to the case where a T, an insulating film diode or the like is used.

【0046】[0046]

【発明の効果】以上説明したように、本発明によれば、
コモン電極がフツ酸系エツチヤントに対する耐エツチン
グ性に優れたキュービック・ビックスバイト型の結晶構
造を有する多結晶ITO膜により形成されているため、
Al等から成るコモン引き出し用下部電極を形成する等
の余分な製造工程を必要とすることなく、コモン電極を
損傷することなく、コモン電極とコモン引き出し電極と
を直接接続でき、また、多結晶ITO膜をフツ酸系エツ
チヤントからの保護膜として用い、配線及び配線のクロ
ス部を保護することにより、配線及び配線のクロス部の
信頼性を向上させることができ、さらに、前記多結晶I
TO膜が透明導電膜としての特性も優れているため、合
わせて、特性の良い、高精細度な液晶表示パネルを、歩
留まり良く得られるという効果を奏する。
As described above, according to the present invention,
Since the common electrode is formed of a polycrystalline ITO film having a cubic-byxbite type crystal structure having excellent etching resistance to hydrofluoric acid-based etchant,
The common electrode can be directly connected to the common extraction electrode without requiring an extra manufacturing step such as forming a common extraction lower electrode made of Al or the like, and without damaging the common electrode. By using the film as a protective film from a hydrofluoric acid-based etchant to protect the wiring and the cross portion of the wiring, the reliability of the wiring and the cross portion of the wiring can be improved.
Since the TO film also has excellent characteristics as a transparent conductive film, it also has an effect that a high-definition liquid crystal display panel having good characteristics can be obtained with high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の断面構造及びその製造工
程を説明する図である。
FIG. 1 is a diagram illustrating a cross-sectional structure and a manufacturing process thereof according to an embodiment of the present invention.

【図2】多結晶ITO膜の耐エツチング性を説明する図
である。
FIG. 2 is a diagram illustrating the etching resistance of a polycrystalline ITO film.

【図3】多結晶ITO膜を保護膜として用いた本発明の
他の実施形態の構成を示す断面図である。
FIG. 3 is a cross-sectional view showing a configuration of another embodiment of the present invention using a polycrystalline ITO film as a protective film.

【図4】多結晶ITO膜を保護膜として用いた本発明の
さらに他の実施形態の構成を示す断面図である。
FIG. 4 is a cross-sectional view showing a configuration of still another embodiment of the present invention using a polycrystalline ITO film as a protective film.

【図5】従来技術の一例の構造を示す断面図である。FIG. 5 is a cross-sectional view showing a structure of an example of the related art.

【符号の説明】[Explanation of symbols]

101 ガラス基板 102,502 多結晶シリコン膜 103,503 ゲート酸化膜 104,504 ゲート電極 105,505 ソース・ドレイン領域 106,106’,507 コモン電極 107,508 層間絶縁膜 108,109,509,510 スルーホール 110,511 ソース・ドレイン電極 111,512 コモン引き出し電極 112,513 画素電極 113,514 スイツチングTFT部 114,515 電荷保持用キヤパシタ部 115,516 コモン電極引き出し部 116〜118 保護膜 501 透明基板 506 コモン引き出し用下部電極 101 Glass substrate 102,502 Polycrystalline silicon film 103,503 Gate oxide film 104,504 Gate electrode 105,505 Source / drain region 106,106 ', 507 Common electrode 107,508 Interlayer insulating film 108,109,509,510 Through Hole 110, 511 Source / drain electrode 111, 512 Common extraction electrode 112, 513 Pixel electrode 113, 514 Switching TFT section 114, 515 Charge holding capacitor section 115, 516 Common electrode extraction section 116-118 Protective film 501 Transparent substrate 506 Common Lower electrode for drawer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/12 H01L 29/40 A 29/40 21/88 M (72)発明者 小野 記久男 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 三村 秋男 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 小西 信武 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭60−97382(JP,A) 東京大学工学部総合試験所年報第46巻 (1987)pp.189〜192──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 27/12 H01L 29/40 A 29/40 21/88 M (72) Inventor Norihisa Ono 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Hitachi, Ltd.Hitachi Research Laboratories (72) Inventor Akio Mimura 4026, Kuji-cho, Hitachi City, Ibaraki Prefecture Hitachi, Ltd. In-house (56) References JP-A-60-97382 (JP, A) Annual report of the Faculty of Engineering, The University of Tokyo Vol. 46 (1987) pp. 189-192

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 液晶表示パネルにおいて、該液晶表示パ
ネルの基板に、金属で構成された複数の電極が形成さ
れ、それらの複数の電極の上に絶縁膜が形成され、さら
に、その絶縁膜の上にフッ酸系エッチャントに対して前
記複数の電極を保護するためのキュービック・ビックス
バイト型の結晶構造を有する多結晶酸化インジウムスズ
膜が形成されていることを特徴とする液晶表示パネル。
In a liquid crystal display panel, a plurality of electrodes made of metal are formed on a substrate of the liquid crystal display panel, an insulating film is formed on the plurality of electrodes, and A liquid crystal display panel on which a polycrystalline indium tin oxide film having a cubic-byxbite type crystal structure for protecting the plurality of electrodes against a hydrofluoric acid-based etchant is formed.
【請求項2】 前記複数の電極は、複数のゲート電極
と、その複数のゲート電極に対してマトリクス状に交差
する複数の第1のソース・ドレイン電極と、これらの交
点のそれぞれに対応して形成されているアクティブ素子
に接続された複数の第2のソース・ドレイン電極と、こ
れらの複数の第2のソース・ドレイン電極との間で容量
を形成する複数のコモン電極と、そのコモン電極の引き
出し部のうち少なくとも1つとであることを特徴とする
特許請求の範囲第1項記載の液晶表示パネル。
2. The plurality of electrodes correspond to a plurality of gate electrodes, a plurality of first source / drain electrodes intersecting the plurality of gate electrodes in a matrix, and a point of intersection of the plurality of first source / drain electrodes. A plurality of second source / drain electrodes connected to the formed active element; a plurality of common electrodes forming a capacitance between the plurality of second source / drain electrodes; 2. The liquid crystal display panel according to claim 1, wherein the liquid crystal display panel is at least one of the drawers.
【請求項3】 前記多結晶酸化インジウムスズ膜の下方
に形成された電極はゲート電極であることを特徴とする
特許請求の範囲第1項記載の液晶表示パネル。
3. The liquid crystal display panel according to claim 1, wherein an electrode formed below said polycrystalline indium tin oxide film is a gate electrode.
【請求項4】 前記多結晶酸化インジウムスズ膜の下方
に形成された電極は第1のソース・ドレイン電極である
ことを特徴とする特許請求の範囲第1項記載の液晶表示
パネル。
4. The liquid crystal display panel according to claim 1, wherein an electrode formed below said polycrystalline indium tin oxide film is a first source / drain electrode.
【請求項5】 前記多結晶酸化インジウムスズ膜の下方
に形成された電極は第2のソース・ドレイン電極である
ことを特徴とする特許請求の範囲第1項記載の液晶表示
パネル。
5. The liquid crystal display panel according to claim 1, wherein the electrode formed below the polycrystalline indium tin oxide film is a second source / drain electrode.
【請求項6】 前記金属により構成された複数の電極の
下にはキュービック・ビックスバイト型の結晶構造を有
する透明導電膜が形成されていることを特徴とする特許
請求の範囲第1項記載の液晶表示パネル。
6. The method according to claim 1, wherein a transparent conductive film having a cubic bixbite type crystal structure is formed under the plurality of electrodes made of metal. Liquid crystal display panel.
【請求項7】 一対の基板で液晶層を挾持する液晶表示
パネルの製造方法において、金属により構成された電極
を形成する工程と、この電極の上にキュービックビック
スバイト型の構造を有する多結晶酸化インジウムスズ膜
を形成する工程とを有し、これらの工程の後にフッ酸系
エッチャントを行う工程を有することを特徴とする液晶
表示パネルの製造方法。
7. A method of manufacturing a liquid crystal display panel in which a liquid crystal layer is sandwiched between a pair of substrates, a step of forming an electrode made of metal, and a polycrystalline oxide having a cubic bibite structure on the electrode. A step of forming an indium tin film, and a step of performing a hydrofluoric acid-based etchant after these steps.
【請求項8】 前記金属により構成された電極を形成す
る工程で形成される電極がゲート電極であることを特徴
とする特許請求の範囲第7項記載の液晶表示パネルの製
造方法。
8. The method according to claim 7, wherein the electrode formed in the step of forming an electrode made of a metal is a gate electrode.
【請求項9】 前記金属により構成された電極を形成す
る工程で形成される電極が第1または第2のソース・ド
レイン電極であることを特徴とする請求項7記載の液晶
表示パネルの製造方法。
9. The method for manufacturing a liquid crystal display panel according to claim 7, wherein the electrodes formed in the step of forming the electrodes made of metal are first or second source / drain electrodes. .
JP18115297A 1997-07-07 1997-07-07 Liquid crystal display panel and method of manufacturing the same Expired - Lifetime JP3197003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18115297A JP3197003B2 (en) 1997-07-07 1997-07-07 Liquid crystal display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18115297A JP3197003B2 (en) 1997-07-07 1997-07-07 Liquid crystal display panel and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22740188A Division JP2710793B2 (en) 1988-09-13 1988-09-13 Liquid crystal display panel and method of manufacturing the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000365266A Division JP2001209064A (en) 2000-11-30 2000-11-30 Liquid crystal display panel
JP2000365244A Division JP3350032B2 (en) 2000-11-30 2000-11-30 LCD panel

Publications (2)

Publication Number Publication Date
JPH1096959A JPH1096959A (en) 1998-04-14
JP3197003B2 true JP3197003B2 (en) 2001-08-13

Family

ID=16095804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18115297A Expired - Lifetime JP3197003B2 (en) 1997-07-07 1997-07-07 Liquid crystal display panel and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3197003B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
東京大学工学部総合試験所年報第46巻(1987)pp.189〜192

Also Published As

Publication number Publication date
JPH1096959A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
US7206053B2 (en) Electro-optical device
JP3362008B2 (en) Liquid crystal display device and manufacturing method thereof
KR100313558B1 (en) Liquid crystal display panel and method for manufacturing the same
JPH0566413A (en) Liquid crystal display device
JP3350032B2 (en) LCD panel
JP3197003B2 (en) Liquid crystal display panel and method of manufacturing the same
JP2710793B2 (en) Liquid crystal display panel and method of manufacturing the same
JP2001209064A (en) Liquid crystal display panel
JP2002110992A (en) Thin-film transistor, manufacturing method thereof, and liquid-crystal display device using the same
JP3192813B2 (en) Liquid crystal display
JP3291069B2 (en) Semiconductor device and manufacturing method thereof
JP2574837B2 (en) Thin film transistor matrix and manufacturing method thereof
JP2917925B2 (en) Method of manufacturing thin film transistor and active matrix array for liquid crystal display device
JPH07191349A (en) Thin film transistor panel
JP2907177B2 (en) Liquid crystal device
JP2000040827A (en) Semiconductor device and manufacture of semiconductor device
JPH0652790B2 (en) Method for manufacturing solid-state display device
JPH0833554B2 (en) Semiconductor for image display device and manufacturing method thereof
KR0127333Y1 (en) Thin film transistor
JPS636529A (en) Manufacture of active martrix type liquid crystal display device
JP2001272928A (en) Production method of active matrix type display device
KR100236615B1 (en) Manufacturing method of liquid crystal display device
JPH104195A (en) Manufacture of thin film transistor
JPH05341317A (en) Production of active matrix substrate
JPH02115826A (en) Manufacture of liquid crystal display panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8