JPH0566413A - The liquid crystal display device - Google Patents

The liquid crystal display device

Info

Publication number
JPH0566413A
JPH0566413A JP22620691A JP22620691A JPH0566413A JP H0566413 A JPH0566413 A JP H0566413A JP 22620691 A JP22620691 A JP 22620691A JP 22620691 A JP22620691 A JP 22620691A JP H0566413 A JPH0566413 A JP H0566413A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
active matrix
display device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22620691A
Other languages
Japanese (ja)
Inventor
Masumitsu Ino
益充 猪野
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP22620691A priority Critical patent/JPH0566413A/en
Priority claimed from US07/939,720 external-priority patent/US6556257B2/en
Publication of JPH0566413A publication Critical patent/JPH0566413A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To obtain a liquid crystal display device in which a protective layer for a transistor is easily formed and which has stab transistor characteristic without using the SiN based protective layer. CONSTITUTION:This device is provided with an active matrix substrate 1 where a liquid crystal display part consisting of a matrix-state picture element electrode and a thin film transistor part for driving the picture element electrode, a horizontal(scanning line) driving circuit 4 which is connected to the liquid crystal display part, and a vertical(signal line) driving circuit 5 which is connected to the liquid crystal display part are formed; an upper substrate 2 which is overall opposed to the active matrix substrate; and a liquid crystal layer interposed and held between the active matrix substrate 1 and the upper substrate 2. Then, the liquid crystal display part is protected by a silicon oxide based insulating film and the liquid crystal layer.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、液晶表示装置に係り、 The present invention relates to relates to a liquid crystal display device,
特に薄膜トランジスタで構成された駆動回路を液晶セル内に内蔵した液晶表示装置に関するものである。 In particular the drive circuit composed of thin film transistors present invention relates to a liquid crystal display device with a built-in liquid crystal cell.

【0002】 [0002]

【従来の技術】従来の液晶表示装置は、図21に示すように、液晶セル部の外側に薄膜トランジスタ(TFT) The Conventional liquid crystal display device, as shown in FIG. 21, a thin film transistor on the outside of the liquid crystal panel (TFT)
を形成した水平(走査線)駆動回路(Horizontal−Dr The formed horizontal (scanning line) driver circuit (Horizontal-Dr
iver)4および垂直(信号線)駆動回路(Vertical− iver) 4 and the vertical (signal line) driver circuit (Vertical-
Driver)5の各駆動回路を設けていた。 Has been provided a respective drive circuit Driver) 5. すなわち、液晶セル部のみが上部基板14、下部基板15およびその上部、下部基板によって挟持され、スペーサ16により封入されたた液晶層(図示せず)が全面的に対向するように構成されていた。 That is, only the liquid crystal panel is the upper substrate 14, the lower substrate 15 and the top thereof is sandwiched by the lower substrate, a liquid crystal layer which is sealed by the spacer 16 (not shown) was configured to face entirely .

【0003】このように、TFTを形成した駆動回路を液晶セル部の外側に設けた状態では、駆動回路への水分、ナトリウム等の可動イオンの進入を防止するためのSiN系からなる保護層を駆動回路に使用しているTF [0003] Thus, in the state in which a driver circuit formed of the TFT on the outside of the liquid crystal panel, to the drive circuit moisture, a protective layer made of SiN system for preventing the entry of mobile ions such as sodium TF that is used to drive circuit
T部に使用する必要があった。 It has been necessary to use the T section.

【0004】一方、液晶セル内では、配向剤としてポリイミド(PI)系を使用しているため、二酸化シリコン(SiO 2 )系のTFTトランジスタ保護絶縁膜を画素部に使用しなければならなかった。 On the other hand, in the liquid crystal cell, because it uses a polyimide (PI) type as an alignment agent, had to be used TFT transistor protection insulating film of silicon dioxide (SiO 2) based on the pixel portion.

【0005】 [0005]

【発明が解決しようとする課題】液晶セル内で上記Si THE INVENTION Problems to be Solved] the Si in the liquid crystal cell
2系の代わりにSiN系の絶縁膜をトランジスタの保護層として使用すると、ポリイミドの密着性、配向膜の均一性が損なわれる。 When the O 2 based insulating film SiN system instead of use as a protective layer of a transistor, the adhesion of the polyimide, is impaired uniformity of the alignment film. その結果、液晶の配向性が損なわれる。 As a result, the orientation of the liquid crystal is impaired. しかも、SiN系の保護層をトランジスタ上部に使用すると、SiN内に残留している膜応力がトランジスタの特性、例えばVTHをシフトさせる。 Moreover, the use of protective layer of SiN-based transistor upper film stress remaining in the SiN characteristics of a transistor, shifts the example VTH.

【0006】また、特公平2−61032号公報には液晶セル内に各駆動回路を内蔵した液晶表示装置が開示されているものの、この液晶表示装置にはトランジスタ保護用のパッシベーション膜材質の規定はなく、上記の問題を依然として残していた。 Furthermore, although in JP Kokoku 2-61032 liquid crystal display device is disclosed having a built-in drive circuits in the liquid crystal cell, the provision of the passivation film material for transistor protection for this liquid crystal display device rather, it had to leave still the above-mentioned problems.

【0007】本発明はトランジスタ保護層の形成が容易で、しかもSiN系の保護層を使用することなく、安定したトランジスタ特性を有する液晶表示装置を提供することを目的とする。 [0007] The present invention is easily formed of a transistor protective layer, yet without the use of a protective layer of SiN-based, and an object thereof is to provide a liquid crystal display device having a stable transistor characteristics.

【0008】 [0008]

【課題を解決するための手段】上記課題は、本発明によれば、マトリクス状に配列された画素電極と、この画素電極を駆動する薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続された走査線駆動回路と、前記液晶表示装置に接続された信号線駆動回路とが形成されたアクティブマトリクス基板と、このアクティブマトリクス基板に全面的に対向する上部基板と、前記アクティブマトリクス基板と上部基板との間に挟持された液晶層とを備え、前記液晶表示部が酸化シリコン系絶縁膜と前記液晶層とで保護されていることを特徴とする液晶表示装置によって解決される。 Above problems SUMMARY OF THE INVENTION may, according to the present invention, the pixel electrodes arranged in a matrix, and a liquid crystal display unit comprising a thin film transistor for driving the pixel electrode, connected to the liquid crystal display unit a scanning line driving circuit, an active matrix substrate on which the liquid crystal display device connected to the signal line driver circuit are formed, an upper substrate which is entirely opposed to the active matrix substrate, the active matrix substrate and the upper and a liquid crystal layer sandwiched between the substrate, the liquid crystal display unit is solved by a liquid crystal display device characterized by being protected by the liquid crystal layer and the silicon oxide insulating film.

【0009】 [0009]

【作用】本発明によれば、画素電極13と薄膜トランジスタとからなる液晶表示部、走査線駆動回路4および信号線駆動回路5がアクティブマトリクス基板上に形成され、そのアクティブマトリクス基板に全面的に対向するように上部基板2が形成され、しかも上記液晶表示部が酸化シリコン系絶縁膜と液晶層とで保護されているためにトランジスタの保護層の形成工程が簡略化される。 According to the present invention, a liquid crystal display unit comprising a pixel electrode 13 and the thin film transistor, the scanning line driving circuit 4 and the signal line drive circuit 5 is formed on the active matrix substrate, totally opposite to the active matrix substrate the upper substrate 2 is formed so as to, moreover the liquid crystal display unit is a step of forming the protective layer of a transistor to be protected by the silicon oxide insulating film and the liquid crystal layer can be simplified. しかも、SiN系の保護層を使用しないためSiN膜内に残留する膜応力に起因したトランジスタ特性、例えばV Moreover, the transistor characteristics due to the film stress remaining in the SiN film needs no protective layer of SiN-based, for example, V
TH等の劣化を生じない。 It does not cause a deterioration of the TH, and the like.

【0010】本発明では、酸化シリコン系絶縁膜としてPSG(リン珪酸ガラス)、BSG(ホウ珪酸ガラス) [0010] In the present invention, PSG (phosphorus silicate glass) as a silicon oxide insulating film, BSG (borosilicate glass)
等が好ましく用いられる。 Etc. are preferably used. もちろん、SiO 2 (二酸化シリコン)でもよい。 Of course, it may be SiO 2 (silicon dioxide).

【0011】 [0011]

【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。 EXAMPLES The following be described in detail with reference to embodiments of the present invention with reference to the drawings.

【0012】図1は、本発明による液晶表示装置の一実施例を示す模式斜視図である。 [0012] Figure 1 is a schematic perspective view showing one embodiment of a liquid crystal display device according to the present invention. 図1に示すように、本発明による液晶表示装置は、薄膜トランジスタが能動スイッチング素子として形成された下部基板としてのアクティブマトリクス基板1と、このアクティブマトリクス基板1に対向する上部基板2と、それらの基板1,2に挟持されスペーサ3で封入された液晶層を有し、アクティブマトリクス基板1上に水平(走査線)駆動回路4と垂直(信号線)駆動回路5がそれぞれ液晶セルに内蔵される形態で設けられている。 As shown in FIG. 1, a liquid crystal display device according to the present invention, a thin film transistor active matrix substrate 1 as a lower substrate which is formed as an active switching element, an upper substrate 2 that faces the active matrix substrate 1, the substrates 1 and 2 is sandwiched a liquid crystal layer sealed in the spacer 3, forms on the active matrix substrate 1 horizontal (scanning line) driver circuit 4 and the vertical (signal line) driver circuit 5 are incorporated in the liquid crystal cell, respectively It is provided with. さらに、本液晶表示装置は、 In addition, the present liquid crystal display device,
以下図2により詳しく示されているように、トランジスタ保護用の絶縁膜(パッシベーション膜)としてPSG As shown below in more detail in FIG. 2, PSG as an insulating film for the transistor protection (passivation film)
等の酸化シリコン系の絶縁膜が使用される。 Silicon oxide insulating film and the like are used. また、液晶層そのものもトランジスタ保護に寄与している。 Further, the liquid crystal layer itself also contributes to the transistor protection.

【0013】図2(a)および(b)は図1に示した本発明の液晶表示装置のそれぞれ駆動回路部の部分断面図および画素スイッチ部分断面図を示す。 [0013] FIGS. 2 (a) and (b) shows a partial cross-sectional view and a pixel switch partial sectional views, respectively a driving circuit of the liquid crystal display device of the present invention shown in FIG.

【0014】まず、図2(a)に示すように、駆動回路部では特にCMOS部が示されており、ゲート絶縁膜7、多結晶シリコン(poly−Si)ゲート8、アルミニウム(Al)電極9、PSG保護層10a,10 [0014] First, as shown in FIG. 2 (a), in the driving circuit portion are particularly CMOS portion is shown, the gate insulating film 7, polycrystalline silicon (poly-Si) gate 8, an aluminum (Al) electrode 9 , PSG protective layer 10a, 10
b、PSG層間絶縁膜10c及びポリイミド配向膜11 b, PSG interlayer insulating film 10c and the polyimide alignment film 11
で構成されている。 In is configured.

【0015】次に、図2(b)に示された画素スイッチは、画素部、薄膜トランジスタ(TFT)部、ストレージキャパシタ(Cs)部から構成されている。 [0015] Next, the pixel switch shown in FIG. 2 (b), a pixel portion, a thin film transistor (TFT) unit, and a storage capacitor (Cs) unit. 図2 Figure 2
(b)において図2(a)で示した符号と同一符号は同一の要素を示す。 In (b) with reference characters the same as shown in FIG. 2 (a) shows the same elements.

【0016】図2(b)中13は、ITO(インジウム錫酸化物)からなる画素電極であり、ドレイン領域と接続されている。 [0016] FIG. 2 (b) of 13 is a pixel electrode made of ITO (indium tin oxide) is connected to the drain region. 図2(a)及び(b)に示されているように、本発明の液晶表示装置の駆動回路のトランジスタ上方は、酸化シリコン系のPSG膜で保護され、しかも液晶層そのものも水分、可動イオンの抑止機能を有し、 2 (a) and as shown (b), the transistor above the drive circuit of the liquid crystal display device of the present invention is protected by PSG film of the silicon oxide-based, yet also the liquid crystal layer itself moisture, mobile ions It has a deterrent function,
保護層として作用する。 It acts as a protective layer.

【0017】図3は、駆動回路を液晶セルの外部に配設し、保護層をSiNとした従来装置と、本発明実施例の駆動回路の信頼性の評価結果を示す。 [0017] FIG. 3 is disposed a driving circuit outside the liquid crystal cell, the conventional apparatus and the protective layer was SiN, it shows the results of evaluation of the reliability of the drive circuit of the present invention embodiment.

【0018】駆動回路の信頼性は、高温動作試験により判断した。 The reliability of the drive circuit, as judged by the high temperature operation test. 高温動作試験は85℃の温度で定格の10% 10% of the rated temperature of the high temperature operation test is 85 ° C.
増の駆動電圧により評価した。 It was evaluated by the drive voltage of the increase. 図から明らかなように、 As is evident from the figure,
従来例とほぼ同じ信頼性を有することがわかる。 It found to have approximately the same reliability as the conventional example.

【0019】以下、本発明による液晶表示装置のプロセスフローを図4〜図20を用いて説明する。 [0019] Hereinafter, a process flow of a liquid crystal display device according to the present invention will be described with reference to FIGS. 4 to 20.

【0020】まず、図4に示すように、石英基板20上に減圧CVD法により膜厚80nmの第1ポリシリコン(poly−Si)層21を形成し、シリコンイオン(Si [0020] First, as shown in FIG. 4, a first polysilicon (poly-Si) layer 21 having a film thickness of 80nm was formed by a low pressure CVD method on a quartz substrate 20, silicon ions (Si + )注入後、620℃の温度で固相成長アニールを行った。 +) After injection, it was subjected to solid phase growth annealing at a temperature of 620 ° C.. 上記のSi +の注入の条件は、30KeV、 The above Si + implantation conditions of, 30 KeV,
1×10 15 /cm 2の後、50KeV、1×10 15 /c After 1 × 10 15 / cm 2, 50KeV, 1 × 10 15 / c
2の2回で行った。 It was carried out in two rounds of m 2.

【0021】次に、図5に示すように、リソグラフィー技術によりエッチングし、第1poly−Si層領域2 Next, as shown in FIG. 5, it is etched by the lithography technique, the 1poly-Si layer region 2
1a,21bを形成した。 1a, to form 21b.

【0022】次に、図6に示すように、熱酸化法により膜厚50nmのSiO 2ゲート絶縁膜22を形成した。 Next, as shown in FIG. 6, to form the SiO 2 gate insulating film 22 having a thickness of 50nm by the thermal oxidation method.

【0023】次に、図7に示すように、レジスト23をマスクとしてCs(ストレージキャパシタ)部の第1p Next, as shown in FIG. 7, Cs (storage capacitor) using the resist 23 as a mask portion of the 1p
oly−Si層領域21aに砒素イオン(As + )を3 oly-Si layer region 21a arsenic ion (As +) 3
0KeV、5×10 14 /cm 2の条件でイオン注入した。 0KeV, and ion implantation of 5 × 10 14 / cm 2 conditions.

【0024】次に、図8に示すように、減圧CVD法によりSiN膜を30nm膜厚に形成し、一部エッチング後、SiO 2ゲート絶縁膜22上にSiNゲート絶縁膜24を形成した。 Next, as shown in FIG. 8, a SiN film is formed on the 30nm thickness by low pressure CVD, after partly etched to form a SiN gate insulating film 24 on the SiO 2 gate insulating film 22.

【0025】次に、図9に示すように、減圧CVD法により、第2ポリシリコン(poly−Si)層25を厚さ350nmに形成し、その後PSGによる第2pol Next, as shown in FIG. 9, by low pressure CVD, a second polysilicon (poly-Si) layer 25 is formed to a thickness 350 nm, the 2pol by then PSG
y−Si層25の低抵抗化を図った。 I tried to lower the resistance of the y-Si layer 25.

【0026】次に、図10に示すように、プラズマエッチによりパターニングし、SiNゲート絶縁膜24上に第2poly−Si層領域25a,25bを形成する。 Next, as shown in FIG. 10, and patterned by plasma etching, the 2poly-Si layer region 25a on the SiN gate insulating film 24, to form a 25b.
エッチングガスとしてCF 4 ,O 2を用い、CF 4 /O 2 Using CF 4, O 2 as the etching gas, CF 4 / O 2 =
95/5とした。 It was 95/5.

【0027】次に、図11に示すように、TFTのSi Next, as shown in FIG. 11, TFT of Si
Nゲート絶縁膜24を一部エッチング除去し、As +を100KeV、1×10 13 /cm 2の条件で全面にイオン注入し、更にNチャネルを作るべくトランジスタ側にAs +を140KeV、2×10 15 /cm 2の条件でイオン注入した。 The N gate insulating film 24 is partially etched away, the As + 100KeV, 1 × 10 13 / cm over the entire surface by ion implantation at a second condition, the As + to the transistor side to further make a N-channel 140 KeV, 2 × 10 ions are implanted at a 15 / cm 2 conditions.

【0028】次に、図12に示すように、レジスト27 Next, as shown in FIG. 12, resist 27
を塗布後、Pチャネルを作るべくボロンイオン(B + After coating, the boron ions to produce a P-channel (B +)
を30KeV、2×10 15 /cm 2の条件でイオン注入した。 The 30 KeV, is ion-implanted at 2 × 10 15 / cm 2 conditions.

【0029】次に図13に示すように、レジスト27を除去した後、減圧CVD法により500nmの膜厚のP [0029] Next, as shown in FIG. 13, after removing the resist 27, P having a thickness of 500nm by low-pressure CVD
SG及び100nmの膜厚のSiO 2層間絶縁膜28を形成した。 To form a SiO 2 interlayer insulation film 28 having a thickness of SG and 100 nm.

【0030】次に、図14に示すようにSiO 2層間絶縁膜28とSiO 2ゲート絶縁膜22をHF/NH 4 Fをエッチャントとしたウェットエッチにより、ソースまたはドレインの引出電極用の第1コンタクトホール29を形成した。 Next, by wet etching the SiO 2 interlayer insulation film 28 and the SiO 2 gate insulating film 22 was etchant HF / NH 4 F as shown in FIG. 14, the first contact for the extraction electrode of the source and the drain to form a hole 29.

【0031】次に、全面にAl/Si膜をスパッタ法により膜厚600nmに形成した後、図15に示すように、H 3 PO 4 /H 2 O=2/10のエッチャントを用いてウェットエッチングを行い、Al/Si膜をパターニングし、Al/Si電極30を形成した。 Next, after forming a film thickness 600nm by sputtering Al / Si film is formed on the entire surface, as shown in FIG. 15, wet etching using an etchant of H 3 PO 4 / H 2 O = 2/10 It was carried out, by patterning the Al / Si film was formed Al / Si electrode 30.

【0032】次に、図16に示すように、減圧CVD法によりPSGパッシベーション膜31を膜厚400nm [0032] Next, as shown in FIG. 16, the film thickness 400nm the PSG passivation film 31 by a low pressure CVD
に形成し、次にPCVD法を用いてSiNからなるSi Formed in, then made of SiN using PCVD method Si
Nパッシベーション膜32を形成した。 To form an N passivation film 32. その後、水素(H 2 )のAr希釈の還元性雰囲気中で約400℃、3 Thereafter, about 400 ° C. in a reducing atmosphere of Ar dilution of hydrogen (H 2), 3
0分間水素アニール処理を行った。 Hydrogen annealing treatment for 10 minutes was performed.

【0033】次に、図17に示すように、SiNパッシベーション膜32の全体をCF 4 /O 2 =95/5のエッチングガスによりプラズマエッチングした後、HF/N Next, as shown in FIG. 17, after the entire SiN passivation film 32 was plasma etched by an etching gas of CF 4 / O 2 = 95/ 5, HF / N
4 Fをエッチャントとしたウェットエッチにより第1 H 4 first by wet etching of F was an etchant
ポリシリコン層領域21aに届くソースあるいはドレインの引出電極用の第2コンタクトホール33を形成した。 To form a second contact hole 33 for the lead electrode of the source or drain to reach the polysilicon layer region 21a.

【0034】次に、図18に示すように、スパッタ法により、400℃の温度でITO(インジウム錫酸化物) [0034] Next, as shown in FIG. 18, by sputtering, ITO at a temperature of 400 ° C. (indium tin oxide)
膜34を全面に被着形成した。 It was deposited and formed a film 34 on the entire surface.

【0035】次に、図19に示すように、HCl:H 2 Next, as shown in FIG. 19, HCl: H 2
O:NO 3 =300:300:50のエッチャントによりITO膜34をパターニングし、ITO画素電極34 O: NO 3 = 300: 300 : the ITO film 34 is patterned by 50 etchant, ITO pixel electrodes 34
aを形成した。 It was formed a.

【0036】次に、図20に示すように、露出面上、すなわちPSGパッシベーション膜31とITO画素電極34aの表面上に液晶配向用のポリイミド(PI)膜3 Next, as shown in FIG. 20, the exposed surface, i.e. PSG passivation film 31 and the polyimide for liquid crystal alignment on the surface of the ITO pixel electrode 34a (PI) film 3
5を形成し、アクティブマトリクス基板を得た。 5 was formed to obtain an active matrix substrate. 図20 Figure 20
の後は上部基板と本製造プロセスで形成したアクティブマトリクス基板との間に液晶層を挟持して液晶表示装置が得られた。 After the liquid crystal display device was obtained by sandwiching a liquid crystal layer between the active matrix substrate formed in the upper substrate and the manufacturing process.

【0037】 [0037]

【発明の効果】以上、説明したように、本発明によれば、トランジスタの保護層の形成工程が簡略化でき、しかもSiN系の保護層を使用する必要がないため、Si Effect of the Invention] As described above, according to the present invention, the step of forming the protective layer of the transistor can be simplified, and since it is not necessary to use a protective layer of SiN-based, Si
N膜の膜応力に起因したトランジスタ特性の劣化が生じない。 Degradation of transistor characteristics due to N film with a stress does not occur. また、SiO 2系(PSG等)の絶縁膜を使用することにより、液晶セル形成時、充分な接着強度をもって有機性接着剤を使用することができる。 Further, by using an insulating film of SiO 2 system (PSG, etc.), it can be at the liquid crystal cell formed, with a sufficient adhesive strength using organic adhesive.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明による液晶表示装置の一実施例を示す模式斜視図である。 It is a schematic perspective view showing one embodiment of a liquid crystal display device according to the invention; FIG.

【図2】図1に示した本発明の液晶表示装置の駆動回路部及び画素スイッチの部分断面図である。 2 is a partial cross-sectional view of the driving circuit portion and the pixel switch of the liquid crystal display device of the present invention shown in FIG.

【図3】従来装置と本発明実施例の駆動回路の信頼性の評価結果を示す図である。 3 is a diagram showing an evaluation result of reliability of the driving circuit of the conventional apparatus and the present invention embodiment.

【図4】実施例の製造プロセスフロー図である。 4 is a manufacturing process flow diagram of an embodiment.

【図5】実施例の製造プロセスフロー図である。 5 is a manufacturing process flow diagram of an embodiment.

【図6】実施例の製造プロセスフロー図である。 6 is a manufacturing process flow diagram of an embodiment.

【図7】実施例の製造プロセスフロー図である。 7 is a manufacturing process flow diagram of an embodiment.

【図8】実施例の製造プロセスフロー図である。 8 is a manufacturing process flow diagram of an embodiment.

【図9】実施例の製造プロセスフロー図である。 9 is a manufacturing process flow diagram of an embodiment.

【図10】実施例の製造プロセスフロー図である。 10 is a manufacturing process flow diagram of an embodiment.

【図11】実施例の製造プロセスフロー図である。 11 is a manufacturing process flow diagram of an embodiment.

【図12】実施例の製造プロセスフロー図である。 12 is a manufacturing process flow diagram of an embodiment.

【図13】実施例の製造プロセスフロー図である。 13 is a manufacturing process flow diagram of an embodiment.

【図14】実施例の製造プロセスフロー図である。 14 is a manufacturing process flow diagram of an embodiment.

【図15】実施例の製造プロセスフロー図である。 15 is a manufacturing process flow diagram of an embodiment.

【図16】実施例の製造プロセスフロー図である。 16 is a manufacturing process flow diagram of an embodiment.

【図17】実施例の製造プロセスフロー図である。 17 is a manufacturing process flow diagram of an embodiment.

【図18】実施例の製造プロセスフロー図である。 18 is a manufacturing process flow diagram of an embodiment.

【図19】実施例の製造プロセスフロー図である。 19 is a manufacturing process flow diagram of an embodiment.

【図20】実施例の製造プロセスフロー図である。 FIG. 20 is a manufacturing process flow diagram of an embodiment.

【図21】従来の液晶表示装置の一例を示す模式斜視図である。 21 is a schematic perspective view showing an example of a conventional liquid crystal display device.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 アクティブマトリクス基板 2 上部基板 3 スペーサ 4 水平(走査線)駆動回路 5 垂直(信号線)駆動回路 7 ゲート絶縁膜 8 多結晶シリコン(poly−Si)ゲート 9 Al電極 10a,10b PSG保護膜 10c PSG層間絶縁膜 11 ポリイミド配向膜 13 ITO画素電極 14 上部基板 15 下部基板 16 スペーサ 20 石英基板 21 第1ポリシリコン(poly−Si)層 22 SiO 2ゲート絶縁膜 23 レジスト 24 SiNゲート絶縁膜 25 第2poly−Si層 27 レジスト 28 SiO 2層間絶縁膜 29 第1コンタクトホール 30 Al/Si電極 31 PSGパッシベーション膜 32 SiNパッシベーション膜 33 第2コンタクトホール 34 ITO膜 34a ITO画素電極 35 ポリイミド(PI)膜 1 the active matrix substrate 2 upper substrate 3 spacer 4 horizontal (scanning line) driver circuit 5 vertical (signal line) driver circuit 7 gate insulating film 8 polycrystalline silicon (poly-Si) gate 9 Al electrodes 10a, 10b PSG protective film 10c PSG interlayer insulating film 11 polyimide alignment film 13 ITO pixel electrode 14 upper substrate 15 lower substrate 16 the spacer 20 quartz substrate 21 first polysilicon (poly-Si) layer 22 SiO 2 gate insulating film 23 resist 24 SiN gate insulating film 25 first 2poly- Si layer 27 resist 28 SiO 2 interlayer insulation film 29 first contact hole 30 Al / Si electrode 31 PSG passivation film 32 SiN passivation film 33 second contact hole 34 ITO film 34a ITO pixel electrode 35 polyimide (PI) film

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 マトリクス状に配列された画素電極と、 A pixel electrode 1. A are arranged in a matrix,
    この画素電極を駆動する薄膜トランジスタとからなる液晶表示部と、この液晶表示部に接続された走査線駆動回路と、前記液晶表示装置に接続された信号線駆動回路とが形成されたアクティブマトリクス基板と、このアクティブマトリクス基板に全面的に対向する上部基板と、前記アクティブマトリクス基板と上部基板との間に挟持された液晶層とを備え、前記液晶表示部が酸化シリコン系絶縁膜と前記液晶層とで保護されていることを特徴とする液晶表示装置。 A liquid crystal display unit comprising a thin film transistor for driving the pixel electrode, the liquid crystal display unit connected to the scanning line driving circuit, an active matrix substrate on which the liquid crystal display device connected to the signal line driver circuit are formed , an upper substrate which is entirely opposed to the active matrix substrate, and a liquid crystal layer sandwiched between the active matrix substrate and the upper substrate, said liquid crystal display unit is a silicon oxide insulating film and said liquid crystal layer in the liquid crystal display device characterized by being protected.
JP22620691A 1991-09-05 1991-09-05 The liquid crystal display device Pending JPH0566413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22620691A JPH0566413A (en) 1991-09-05 1991-09-05 The liquid crystal display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22620691A JPH0566413A (en) 1991-09-05 1991-09-05 The liquid crystal display device
US07/939,720 US6556257B2 (en) 1991-09-05 1992-09-02 Liquid crystal display device
KR1019920016169A KR100285303B1 (en) 1991-09-05 1992-09-05 A liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0566413A true JPH0566413A (en) 1993-03-19

Family

ID=16841559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22620691A Pending JPH0566413A (en) 1991-09-05 1991-09-05 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0566413A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236444B1 (en) 1993-09-20 2001-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device with drive circuits on both substrates
US6304307B1 (en) 1995-12-19 2001-10-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display and method of manufacturing the same
US6567147B1 (en) 1997-03-27 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of fabricating the same
US7050138B1 (en) 1995-03-10 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device having a driver circuit attached to a display substrate
JP2007311827A (en) * 2007-08-16 2007-11-29 Semiconductor Energy Lab Co Ltd Peeling method
US8012782B2 (en) 1995-03-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236444B1 (en) 1993-09-20 2001-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device with drive circuits on both substrates
US7525629B2 (en) 1993-09-20 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising drive circuits that include thin film transistors formed on both substrates
US6980275B1 (en) 1993-09-20 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US8013972B2 (en) 1995-03-10 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7050138B1 (en) 1995-03-10 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device having a driver circuit attached to a display substrate
US7446843B2 (en) 1995-03-10 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US8547516B2 (en) 1995-03-10 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US8012782B2 (en) 1995-03-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US6304307B1 (en) 1995-12-19 2001-10-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display and method of manufacturing the same
US6567147B1 (en) 1997-03-27 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of fabricating the same
JP2007311827A (en) * 2007-08-16 2007-11-29 Semiconductor Energy Lab Co Ltd Peeling method

Similar Documents

Publication Publication Date Title
US7087962B1 (en) Method for forming a MOS transistor having lightly dopped drain regions and structure thereof
US6445059B1 (en) Semiconductor device
KR970002119B1 (en) Thin film transistor device
JP2666103B2 (en) Thin-film semiconductor device
KR100305004B1 (en) A semiconductor device
US7122833B2 (en) Semiconductor integrated circuit and method of fabricating same
US6388291B1 (en) Semiconductor integrated circuit and method for forming the same
US6337234B2 (en) Method of fabricating a buried bus coplanar thin film transistor
US5998841A (en) Semiconductor device including active matrix circuit
JP2779289B2 (en) A method of manufacturing a thin film transistor
US6150692A (en) Thin film semiconductor device for active matrix panel
US6462802B1 (en) Liquid crystal display device having wiring layer made of nitride of Nb or nitride alloy containing Nb as a main component
JP2536426B2 (en) A method of manufacturing a semiconductor device
KR0131057B1 (en) Electronic circuit
US5060036A (en) Thin film transistor of active matrix liquid crystal display
JP3679567B2 (en) A method of manufacturing a thin film transistor
CN1122314C (en) Thin film semiconductor device
JP3464944B2 (en) A thin film transistor substrate, its manufacturing method and a liquid crystal display device
KR20020095791A (en) Thin Film Transistor using high-temperature substrate and production method of the same, and production method of display device using the Thin Film Transistor
KR100204071B1 (en) Tft-lcd device and fabrication method thereof
KR19990076545A (en) Method of manufacturing a thin film transistor and a liquid crystal display device using the same
JP2976483B2 (en) Manufacturing method of a thin film transistor liquid crystal display element
KR100402845B1 (en) Method for manufacturing a liquid crystal display device
JPH10284734A (en) Thin-film transistor, manufacture therefor, and liquid crystal display device using the same
JPH09191111A (en) Semiconductor device and its manufacture