JP3195195B2 - Method and apparatus for testing operation of electronic circuit on substrate under test - Google Patents

Method and apparatus for testing operation of electronic circuit on substrate under test

Info

Publication number
JP3195195B2
JP3195195B2 JP13526695A JP13526695A JP3195195B2 JP 3195195 B2 JP3195195 B2 JP 3195195B2 JP 13526695 A JP13526695 A JP 13526695A JP 13526695 A JP13526695 A JP 13526695A JP 3195195 B2 JP3195195 B2 JP 3195195B2
Authority
JP
Japan
Prior art keywords
test
under test
signal
electronic circuit
substrate under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13526695A
Other languages
Japanese (ja)
Other versions
JPH08327708A (en
Inventor
和士 吉村
隆典 二宮
武夫 軍司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13526695A priority Critical patent/JP3195195B2/en
Publication of JPH08327708A publication Critical patent/JPH08327708A/en
Application granted granted Critical
Publication of JP3195195B2 publication Critical patent/JP3195195B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、LSI等の電子部品等
をプリント基板等の回路基板に実装して電子回路を形成
した被試験基板における電子回路の動作を試験する被試
験基板における電子回路動作試験方法及びその装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit on a board under test for testing the operation of an electronic circuit on a board under test in which electronic parts such as an LSI are mounted on a circuit board such as a printed board to form an electronic circuit. The present invention relates to an operation test method and an apparatus thereof.

【0002】[0002]

【従来の技術】従来、LSI等の電子部品をプリント基
板等の回路基板に実装して電子回路を形成した被試験基
板における電子回路の動作を試験する電気的な試験、即
ち、インサーキット試験は、接触式のプローブにより、
直接被測定点の信号を検出することにより行っていた。
一般に、1基板あたりの測定点数は、数1000点にお
よぶ物もあるため、プローブの各測定点への位置決め
は、針状のプローブを剣山のように並べて組み込んだ治
具、すなわち、フィクスチャーにより行っている。測定
すべき基板平面上の位置は、基板の種類により異なるた
め、フィクスチャーは基板の種類毎に製作する必要があ
る。このため、フィクスチャー製作に要する時間、費用
及びその保管のための場所、費用などが無駄となってい
た。また、前記課題を補うため、フィクスチャーを使用
しないものとして、例えば、エレクトロニクス実装技術
Vol.10,No.7,pp33〜36の「フィクス
チャレス両面プリント基板検査装置」に示されている、
少数のプローブを必要な場所に移動させながら試験する
方式、即ちムービングプローブ(または、フライングプ
ローブ)方式と呼ばれるものがある。しかしながら、こ
のムービングプローブ方式は、プローブを被測定点へ移
動する毎に時間がかかり、基板の試験時間が長くなるた
め、量産品への適用は難しく、また、プローブの位置決
め精度の点から最近の高密度実装基板のような微細なパ
ターンの基板や、リードピッチの狭いICなどの部品に
対応しにくいという課題があった。
2. Description of the Related Art Conventionally, an electrical test for testing the operation of an electronic circuit on a board under test in which an electronic component such as an LSI is mounted on a circuit board such as a printed board to form an electronic circuit, that is, an in-circuit test, has been known. , With a contact probe
This is done by directly detecting the signal at the point to be measured.
In general, the number of measurement points per substrate is as high as several thousands, so the positioning of the probe to each measurement point is performed by a jig in which needle-like probes are arranged side by side like a sword mountain, that is, a fixture. Is going. Since the position on the substrate plane to be measured differs depending on the type of substrate, a fixture must be manufactured for each type of substrate. For this reason, the time and cost required for producing the fixture and the space and cost for storing the fixture are wasted. In order to compensate for the above-mentioned problem, it is assumed that a fixture is not used, for example, as described in Electronics Packaging Technology Vol. 10, No. 7, pp33-36, “Fixtureless double-sided printed circuit board inspection device”
There is a method of testing while moving a small number of probes to a necessary place, that is, a method called a moving probe (or flying probe) method. However, this moving probe method takes time each time the probe is moved to the point to be measured, and the test time of the substrate becomes longer. Therefore, it is difficult to apply the method to mass-produced products. There has been a problem that it is difficult to cope with a substrate having a fine pattern such as a high-density mounting substrate or a component such as an IC having a narrow lead pitch.

【0003】また、前記微細なパターンの基板や、リー
ドピッチの狭いICなどの部品への対応については、特
開平5−264672号公報に被測定点と検出プローブ
とを容量性で結合させて非接触で信号検出する方法が示
されている。しかしながら、この従来技術では、検出プ
ローブの詳細、およびそのプローブを前記した剣山状の
フィクスチャに組み込む、または、ムービングプローブ
のように用いることが開示されているのみである。すな
わち、非接触の信号検出法についてのみ述べられている
のみである。
Japanese Patent Laid-Open Publication No. Hei 5-264672 discloses a method of coping with a substrate having a fine pattern and components such as an IC having a narrow lead pitch by coupling a point to be measured and a detection probe capacitively. A method of detecting a signal by contact is shown. However, this prior art only discloses the details of the detection probe and the incorporation of the probe into the above-mentioned sword-shaped fixture or use as a moving probe. That is, only the non-contact signal detection method is described.

【0004】また磁界または電界検出センサを並べて、
電子回路基板の動作試験を行うものとして、特開平6−
324122号公報がある。同公報には、主に磁界検出
センサを並べて、被試験基板より発生する磁界を検出し
て、既知の回路基板の電磁放射と時間領域で比較するこ
とにより、基板の動作試験を行う方法が示されている。
しかしながら、この従来技術では、磁界センサに付随し
たスペーサ要素を基板に接触させることにより、センサ
位置を基板の表面形状に一致させるようにして、磁界検
出センサと基板間の距離を一定に保っているため、セン
サの配置位置(または、ピッチ)が、基板上の被検出点
(または、ピッチ)と合わない場合などにおいては、セ
ンサユニットを基板表面から退避、すなわち一旦離して
から、基板平面方向に移動させて、また接触させる必要
があり、多品種に対応、すなわち基板種毎に異なる測定
点にフレキシブルに対応させようとした場合、検査時間
がかかるおそれがある。また、この従来技術では、既知
の回路基板の電磁放射と時間領域で比較することにより
基板の良否を判定するため、基板間の電磁放射のばらつ
きを十分に小さくする必要がある。しかしながら、基板
が大形化したり、回路が複雑であると良品においても、
部品のばらつき(例えば、ディジタル信号の電圧振幅
や、立上り/立ち下がり時間など)や、各信号間の干渉
により、基板間でばらつきが発生するため、正確に被試
験基板の良否を判定することは難しい。
In addition, a magnetic field or electric field detection sensor is arranged,
Japanese Patent Laid-Open Publication No.
No. 324122. The publication discloses a method of performing an operation test of a board by arranging mainly magnetic field detection sensors, detecting a magnetic field generated from the board under test, and comparing the electromagnetic radiation of a known circuit board with a time domain. Have been.
However, in this prior art, the distance between the magnetic field detection sensor and the substrate is kept constant by contacting the spacer element attached to the magnetic field sensor with the substrate so that the sensor position matches the surface shape of the substrate. Therefore, when the arrangement position (or pitch) of the sensor does not match the detected point (or pitch) on the substrate, the sensor unit is retracted from the substrate surface, that is, once separated, the sensor unit is moved in the substrate plane direction. It is necessary to move and make contact with each other. In order to deal with various types of products, that is, to flexibly correspond to different measurement points for each type of substrate, an inspection time may be required. Further, in this conventional technique, the quality of a board is determined by comparing the electromagnetic radiation of a known circuit board with that of a known circuit board in the time domain, so that it is necessary to sufficiently reduce the variation in the electromagnetic radiation between the boards. However, even if the board is large and the circuit is complicated,
Variations between components occur due to component variations (eg, digital signal voltage amplitude, rise / fall time, etc.) and interference between signals, so it is not possible to accurately determine the quality of the board under test. difficult.

【0005】[0005]

【発明が解決しようとする課題】上記従来技術において
は、LSI等の電子部品をプリント基板等の回路基板に
実装して電子回路を形成した被試験基板における電子回
路の動作状態を非接触で能率良く測定することについ
て、十分考慮されていなかった。
In the above prior art, the operating state of an electronic circuit on a substrate under test in which an electronic circuit such as an LSI is mounted on a circuit board such as a printed circuit board to form an electronic circuit is efficiently measured in a non-contact manner. Good measurements were not sufficiently considered.

【0006】本発明の目的は、上記課題を解決すべく、
LSI等の電子部品をプリント基板等の回路基板に実装
して電子回路を形成した被試験基板における電子回路の
動作状態(インサーキット試験)を、電界分布検出電極
をアレイ状に配設したセンサアレイを用いて非接触で能
率良く測定することができるようにした被試験基板にお
ける電子回路動作試験方法及びその装置を提供すること
にある。
[0006] An object of the present invention is to solve the above problems.
The operating state (in-circuit test) of the electronic circuit on the board under test, in which an electronic component such as an LSI is mounted on a circuit board such as a printed board to form an electronic circuit, is measured by an electric field distribution detection electrode.
The Ru near to provide an electronic circuit performance test method and apparatus in the test substrate which is to be able to efficiently measure without contact with the sensor array which is arranged in an array.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、電子部品を実装して電子回路を形成した
被試験基板における電子回路の動作を試験する電子回路
動作試験方法において、前記被試験基板における電子回
路に試験信号を時間的に変化させて印加し、電界分布検
出電極をアレイ状に配置したセンサアレイを前記被試験
基板に近接させた状態で前記被試験基板における電子回
路の各被測定点との間において静電的に結合させた前記
各電界分布検出電極により非接触で前記被試験基板にお
ける電子回路の各被測定点における電位又は位相を検出
し、被試験基板に実装されている部品の機能およびその
位置に関する実装情報を基に前記被試験基板に与えた試
験信号から被試験基板上の各被側定点の周辺の信号状態
を推定し、この推定された周辺の信号状態を基に前記各
検出電極により検出された各被側定点における電位又は
位相を補正し、該補正された各被側定点における電位又
は位相からなる被試験基板上における分布情報と基準と
なる電位又は位相からなる被試験基板上における分布情
報とを比較して被試験基板における電子回路の動作状態
を試験することを特徴とする被試験基板における電子回
路動作試験方法である。また本発明は、前記被試験基
板における電子回路動作試験方法において、前記各電界
分布検出電極により被試験基板における電子回路の各被
測定点における電位又は位相を検出する際、前記センサ
アレイを被試験基板に対して少なくとも検出電極のピッ
チの範囲で移動させることを特徴とする
In order to achieve the above object, the present invention provides an electronic circuit operation test method for testing the operation of an electronic circuit on a substrate under test on which electronic components are mounted to form an electronic circuit. wherein temporally changing the test signal to the electronic circuit in the tested substrate is applied, the electronic times in the tested substrate in a state where a sensor array arranged the electric field distribution detection electrodes in an array is brought close to the tested substrate
The electrostatically coupled between each measured point of the road
Non-contact with the substrate under test by each electric field distribution detection electrode
Potential or phase at each measured point of electronic circuit
Function of the components mounted on the
The test given to the board under test based on the mounting information on the position
Signal state around each fixed point on the board under test from the test signal
Is estimated, and each of the above
Potential at each fixed point detected by the detection electrode or
The phase is corrected, and the potential or potential at each corrected fixed point is corrected.
Is the distribution information and the reference
Distribution information on the substrate under test consisting of different potentials or phases
A method for testing the operation of an electronic circuit on a substrate under test, characterized in that an operation state of the electronic circuit on the substrate under test is tested by comparing the information with a test report . In addition , the present invention provides the above-mentioned
In the electronic circuit operation test method for a board, the electric field
Each of the electronic circuits on the substrate under test is
When detecting the potential or phase at the measurement point, the sensor
At least the detection electrode
It is characterized in that it is moved within the range of the h .

【0008】[0008]

【0009】[0009]

【0010】また、本発明は、電子部品を実装して電子
回路を形成した被試験基板における電子回路の動作を試
験する電子回路動作試験装置において、前記被試験基板
における電子回路の状態が変化するように被試験基板の
電子回路に対して外部から試験信号を時間的に変化させ
て印加する試験信号印加手段と、前記被試験基板におけ
る電子回路の各被測定点と各電界分布検出電極とが静電
的に結合するように前記被試験基板に近接させて前記電
界分布検出電極をアレイ状に配置したセンサアレイと、
前記被試験基板における電子回路の各被測定点との間に
おいて静電的に結合させた前記センサアレイの各電界分
布検出電極により非接触で前記被試験基板における電子
回路の各被測定点における電位又は位相を検出する検出
手段と、前記被試験基板に実装されている部品の機能お
よびその位置に関する実装情報を基に前記被試験基板に
与えた試験信号から被試験基板上の被側定点の周辺の信
号状態を推定し、この推定された周辺の信号状態を基に
前記検出手段により検出された電子回路の各被測定点に
おける電位又は位相を補正する補正手段と、該補正手段
によって補正された各被側定点における電位又は位相か
らなる被試験基板上における分布情報と基準となる電位
又は位相からなる被試験基板上における分布情報とを比
較して被試験基板における電子回路の動作状態を試験す
る比較手段とを備えたことを特徴とする被試験基板にお
ける電子回路動作試験装置であるまた、本発明は、前
記被試験基板における電子回路動作試験装置において、
検出手段により被試験基板における電子回路の各被測定
点における電位又は位相を検出する際、前記センサアレ
イを被試験基板に対して少なくとも電界分布検出電極の
ピッチの範囲で移動させる移動手段を備えたことを特徴
とする
[0010] The present invention also provides an electronic component mounted electronic component.
Test the operation of the electronic circuit on the circuit board under test.
In the electronic circuit operation test apparatus to be tested,
Of the board under test so that the state of the electronic circuit at
The test signal is changed over time from the outside to the electronic circuit.
A test signal applying means for applying a test signal
Each measured point of the electronic circuit and each electric field distribution detection electrode
Close to the substrate under test so that
A sensor array in which field distribution detection electrodes are arranged in an array,
Between each measured point of the electronic circuit on the substrate under test
Each electric field component of the sensor array electrostatically coupled at
Electrons on the substrate under test in a non-contact manner by the cloth detection electrode
Detection that detects the potential or phase at each measured point in the circuit
Means and the functions and functions of the components mounted on the board under test.
On the board under test based on
From the given test signal, the signal around the fixed point on the
Signal state, and based on the estimated surrounding signal state,
For each measured point of the electronic circuit detected by the detecting means
Correction means for correcting the potential or phase in the circuit, and the correction means
Potential or phase at each target fixed point corrected by
Information on the substrate to be tested and the reference potential
Or the distribution information on the substrate
Test the operation of the electronic circuit on the board under test.
And a comparing means.
This is an electronic circuit operation test apparatus . In addition, the present invention
In the electronic circuit operation test device on the substrate under test,
Each measurement of the electronic circuit on the substrate under test by the detection means
When detecting the potential or phase at a point, the sensor array
A at least the electric field distribution detection electrode
Characterized by having moving means for moving within the range of the pitch
And

【0011】[0011]

【0012】[0012]

【0013】[0013]

【0014】[0014]

【作用】前記構成により、被試験基板における電子回路
の各被測定点との間において静電的に結合させたセンサ
アレイの各電界分布検出電極により非接触で前記被試験
基板における電子回路の各被測定点における電位又は位
相を検出し、被試験基板に実装されている部品の機能お
よびその位置に関する実装情報を基に前記被試験基板に
与えた試験信号から被試験基板上の被側定点の周辺の信
号状態を推定し、この推定された周辺の信号状態を基に
前記検出された電子回路の各被測定点における電位又は
位相を補正することにより、非接触で、被試験基板の全
面または一部分の2次元または1次元の電位分布(電位
の位相分布も含む)を正確に測定することができ、被試
験基板における電子回路の動作状態(故障等)を非常に
能率良く、試験することができる。
According to the above configuration, the electronic circuit on the substrate under test is provided.
Electrostatically coupled to each of the measured points
Non-contact test by the electric field distribution detection electrodes of the array
Potential or potential at each measured point of the electronic circuit on the substrate
The phase is detected and the functions and functions of the components mounted on the board under test are determined.
On the board under test based on
From the given test signal, the signal around the fixed point on the
Signal state, and based on the estimated surrounding signal state,
The potential at each measured point of the detected electronic circuit or
By correcting the phase, it is possible to accurately measure the two-dimensional or one-dimensional potential distribution (including the phase distribution of the potential) of the entire surface or a part of the substrate under test without contact, so that the electronic circuit on the substrate under test can be accurately measured. Can be tested very efficiently.

【0015】[0015]

【作用】前記構成により、被試験基板に、静電容量、電
気光学結晶等で構成された電界分布検出電極もしくは電
界分布検出センサまたはコイル等の電磁界分布検出電極
をアレイ状に並設したセンサアレイを被試験基板に近接
させて配置することにより、非接触で、被試験基板の全
面または一部分の2次元または1次元の電位分布(電位
の位相分布も含む)または電磁界分布を測定することが
でき、被試験基板における電子回路の動作状態(故障
等)を非常に能率良く、試験することができる。
According to the above construction, an electric field distribution detecting electrode or an electric field distribution detecting sensor composed of an electrostatic capacitance, an electro-optic crystal, or the like, or an electromagnetic field distribution detecting electrode, such as a coil, is arranged in an array on a substrate to be tested. By measuring the two-dimensional or one-dimensional potential distribution (including potential phase distribution) or electromagnetic field distribution over the entire surface or a part of the substrate under test in a non-contact manner by disposing the array close to the substrate under test This makes it possible to test the operation state (failure or the like) of the electronic circuit on the substrate under test very efficiently.

【0016】[0016]

【0017】[0017]

【実施例】本発明の実施例を説明する前に、インサーキ
ット試験(LSI等の電子部品をプリント基板等の回路
基板に実装して電子回路を形成した被試験基板における
電子回路の動作を試験すること)について、図1を用い
て簡単に説明する。インサーキット試験は、回路基板が
正常に製造されたか、または、故障している基板の場合
はどこが故障しているかを調べる試験であり、その不良
要因は、部品の誤搭載、はんだ付不良、プリント基板の
不良、部品自体の不良、故障など様々な要因による。以
下、被試験基板3として、非常に簡単な回路構成である
NOT(論理否定)回路102、103の2つロジック
回路を含むものを例にして説明する。被試験基板3は、
入力端子107を“H”レベルにすると、出力端子10
8が“H”レベル、すなわち、入力と同じレベルの論理
信号を出力するという機能の基板である。この基板の試
験をするには、最低、図1に示すように104、10
5、106の3本のプローブが必要である。すなわち、
基板の入力端子107に試験信号を与えるためのプロー
ブ104、基板の出力端子108の信号を検出するため
のプローブ106、およびNOT(論理否定)回路10
3の入力の信号(または、NOT(論理否定)回路10
2の出力)を検出するためのプローブ105である。こ
こで、もしプローブ105がなければ、もし出力端子1
08で期待と異なるレベルがでたとき、例えば、入力端
子107に“H”レベルを与えて出力端子108に
“L”レベルが出力されたとき、プローブ105がなけ
ればNOT(論理否定)回路102、103のどちらが
故障、またはどこで実装上の不良がでているか知ること
はできない。しかしながら、プローブ105があって、
その値が“H”レベル(ここでの期待値は“L”レベ
ル)であれば、入力端子107から2段目のNOT(論
理否定)回路の入力までのプリント基板パターンを含む
1段目のNOT(論理否定)回路102周辺の故障であ
ると診断することができる。もっと詳細に故障箇所を特
定したいときには、NOT(論理否定)回路102、1
03の残りの入出力端子にもプローブを配置すれば良い
が、そのときには、フィクスチャのコストが上がり、試
験時間も増えることになる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the embodiments of the present invention, an in-circuit test (testing the operation of an electronic circuit on a board under test in which electronic parts such as an LSI were mounted on a circuit board such as a printed board to form an electronic circuit). Will be briefly described with reference to FIG. The in-circuit test is a test to check whether the circuit board has been manufactured correctly or, if it is faulty, where it is faulty. This is due to various factors such as a defective board, a defective part itself, and a failure. Hereinafter, a description will be given by taking, as an example, the substrate under test 3 that includes two logic circuits of NOT (logical NOT) circuits 102 and 103 having a very simple circuit configuration. The substrate under test 3 is
When the input terminal 107 is set to “H” level, the output terminal 10
Reference numeral 8 denotes a substrate having a function of outputting an "H" level, that is, a logic signal of the same level as the input. To test this board, at least 104, 10 as shown in FIG.
5, 106 three probes are required. That is,
A probe 104 for applying a test signal to an input terminal 107 of the substrate, a probe 106 for detecting a signal at an output terminal 108 of the substrate, and a NOT (logical NOT) circuit 10
3 (or NOT (logical NOT) circuit 10)
2) is a probe 105 for detecting the output (2). Here, if there is no probe 105, if the output terminal 1
At 08, when a level different from the expected level appears, for example, when “H” level is applied to the input terminal 107 and “L” level is output to the output terminal 108, if there is no probe 105, the NOT (logical negation) circuit 102 , 103, it is impossible to know which of them is faulty or where there is a mounting defect. However, with the probe 105,
If the value is “H” level (the expected value here is “L” level), the first stage including the printed circuit board pattern from the input terminal 107 to the input of the second stage NOT (logical NOT) circuit It can be diagnosed that the failure is around the NOT (logical negation) circuit 102. When it is desired to specify a failure point in more detail, a NOT (logical NOT) circuit 102, 1
Probes may be arranged at the remaining input / output terminals 03, but at that time, the cost of the fixture increases and the test time also increases.

【0018】以下、本発明に係る第1の実施例を図2〜
図7を用いて説明する。まず、図2により本発明の概要
を説明したあと、以下、各部の詳細を説明する。図2に
おいて、1は、非接触で被試験基板の信号を検出するセ
ンサ電極(電界分布検出電極)2をピッチ間隔pでアレ
イ状にm×n個配置した非接触信号検出センサアレイで
ある。この非接触信号検出センサアレイ2は、図では省
略するがXY軸31方向に、少なくともセンサピッチp
の範囲で32a、32bのように移動できるように構成
されている。即ち、非接触信号検出センサアレイ2は、
被試験基板3に対してセンサ電極2のピッチp以下の分
解能で検出が可能となっている。3は、試験対象となる
被試験基板であり、図2に示す方向30に非接触信号検
出センサアレイ1と近接させて配置する。5はセンサ電
極2に接続されて入力される入力信号21を処理する信
号処理回路で、具体的には図3に示すように構成され、
OPアンプ50の出力信号53をA/D変換器65でA
/D変換して検出信号23を出力するものである。その
詳細は後ほど説明する。6は試験信号発生器であり、被
試験基板3に対して基板コネクタ12を介して1本ない
しは複数本の試験信号25を与えて、移動式接触形プロ
ーブ9により1本ないしは複数本の試験信号26を与え
て、被試験基板3内の任意の点の信号レベルを制御する
ものである。7は、信号処理回路5の検出信号23およ
び部品実装情報8に基づいて被試験基板内の電位分布を
決定する電位分布決定処理である。9は自動位置決め機
構(図では省略)による移動式の接触形のプローブであ
り、被試験基板上の任意の点に試験信号26を与えた
り、任意の点の信号を検出したりするものである。この
移動式接触形プローブ9は、後ほど説明するが、本発明
において必須の項目ではない。10は、試験システムの
全体を制御するもので、マイクロプロセッサなどのコン
ピュータシステムと、信号処理回路5などの各機能ブロ
ックとの信号インターフェース回路などからなる。12
は基板コネクタであり、試験信号25を被試験基板3の
コネクタの任意の接栓番号のピンに印加できるようにな
っており、また、任意の接栓番号の信号を、信号27で
示すようにコンピュータシステム(制御装置)10へ読
み込めるようになっている。
Hereinafter, a first embodiment according to the present invention will be described with reference to FIGS.
This will be described with reference to FIG. First, the outline of the present invention will be described with reference to FIG. 2, and then the details of each unit will be described below. In FIG. 2, reference numeral 1 denotes a non-contact signal detection sensor array in which m × n sensor electrodes (electric field distribution detection electrodes) 2 for non-contact detection of a signal of a substrate under test are arranged in an array at a pitch p. Although not shown, the non-contact signal detection sensor array 2 has at least a sensor pitch p in the XY axis 31 direction.
It is configured to be able to move like 32a, 32b within the range. That is, the non-contact signal detection sensor array 2
It is possible to detect the substrate under test 3 with a resolution equal to or less than the pitch p of the sensor electrodes 2. Reference numeral 3 denotes a substrate to be tested, which is arranged in the direction 30 shown in FIG. Reference numeral 5 denotes a signal processing circuit for processing an input signal 21 which is connected to the sensor electrode 2 and input, and is specifically configured as shown in FIG.
The output signal 53 of the OP amplifier 50 is converted by the A / D converter 65 into A
/ D conversion and outputs a detection signal 23. The details will be described later. Reference numeral 6 denotes a test signal generator, which applies one or more test signals 25 to the board 3 to be tested via the board connector 12 and uses the movable contact type probe 9 to make one or more test signals. 26 to control the signal level at an arbitrary point in the substrate under test 3. Reference numeral 7 denotes a potential distribution determining process for determining a potential distribution in the substrate under test based on the detection signal 23 of the signal processing circuit 5 and the component mounting information 8. Reference numeral 9 denotes a movable contact type probe by an automatic positioning mechanism (omitted in the drawing), which applies a test signal 26 to an arbitrary point on the substrate under test or detects a signal at an arbitrary point. . The movable contact probe 9 will be described later, but is not an essential item in the present invention. Reference numeral 10 controls the entire test system, and includes a computer system such as a microprocessor and a signal interface circuit between the functional blocks such as the signal processing circuit 5 and the like. 12
Denotes a board connector, which allows a test signal 25 to be applied to a pin of an arbitrary connector number of the connector of the board under test 3, and a signal of an arbitrary connector number as indicated by a signal 27. It can be read into a computer system (control device) 10.

【0019】次に、信号処理回路5について説明する。
図3に信号処理回路5の具体的構成を示す。図3におい
て、信号処理回路5は、OPアンプ50および抵抗器5
1による高増幅率の非反転アンプである。OPアンプ5
0は高入力インピーダンスのものを用いることが望まし
く、例えば米国ナショナルセミコンダクター社のLH0
032などが使用できる。52は、被試験基板3を等価
的に表したもので、52aは、プリント基板の配線パタ
ーンや部品のリード線等をセンサ電極2に対向する電極
として表したものであり、52bは、電子回路部品を信
号源V1として表したものである。先に図2により説明
したように、被試験基板3と非接触信号検出センサアレ
イ1は近接して配置するため、図3に示すようにセンサ
電極2とプリント基板の配線パターンや部品のリード線
等に相当する52aは対向し、容量的に結合する。この
ため、図3に示す回路は、図4(a)に示すような等価
回路となる。図4(a)において、54は51aと2の
容量結合C1であり、55はOPアンプ50の入力容量
C2など、56はOPアンプ50の入力インピーダンス
の抵抗成分Rなどである。図4(a)に示す回路の周波
数に対する入出力特性V2/V1は図4(b)に示すよ
うになり(例えば、トランジスタ技術、1993年11
月号、p.232、CQ出版社)、カットオフ周波数f
cのハイパスフィルタとなるから、fc以上の周波数は
非接触で伝達できる。従って、信号源52bでfcより
十分大きな周波数で、図5(a)に示すような方形波5
7を発生すれば、図5(b)に示すようにOPアンプ5
0の出力信号53に同様な方形波58を検出することが
できる。また、その大きさは、図4より明らかなように
信号源52bの出力電圧に比例するから、出力信号53
のピークトゥピーク電圧より信号源52bの出力電圧を
推定することが可能である。なお、図3において、65
は、信号53をデジタル値に変換するA/D変換器、6
6は、A/D変換器に変換のタイミング67を与えるタ
イミング信号発生器であり、試験信号発生器6からの信
号68をもとにタイミング信号67を発生する。また、
信号処理回路5は、センサ電極2の数存在するものであ
る。
Next, the signal processing circuit 5 will be described.
FIG. 3 shows a specific configuration of the signal processing circuit 5. 3, the signal processing circuit 5 includes an OP amplifier 50 and a resistor 5
1 is a high amplification rate non-inverting amplifier. OP amplifier 5
0 is desirably a high input impedance, for example, LH0 of National Semiconductor, USA
032 etc. can be used. 52 is an equivalent representation of the substrate 3 to be tested, 52a is a representation of a wiring pattern of a printed circuit board or a lead wire of a component as an electrode facing the sensor electrode 2, and 52b is an electronic circuit. The component is represented as a signal source V1. As previously described with reference to FIG. 2, the substrate under test 3 and the non-contact signal detection sensor array 1 are arranged close to each other. Therefore, as shown in FIG. 52a corresponding to each other are opposed and capacitively coupled. Therefore, the circuit shown in FIG. 3 is an equivalent circuit as shown in FIG. In FIG. 4A, reference numeral 54 denotes a capacitive coupling C1 between 51a and 2; 55, an input capacitance C2 of the OP amplifier 50; and 56, a resistance component R of the input impedance of the OP amplifier 50. The input / output characteristics V2 / V1 with respect to the frequency of the circuit shown in FIG. 4A are as shown in FIG. 4B (for example, transistor technology, November 1993).
Monthly issue, p. 232, CQ Publisher), cutoff frequency f
Since it becomes a high-pass filter of c, frequencies higher than fc can be transmitted in a non-contact manner. Therefore, at a frequency sufficiently higher than fc at the signal source 52b, a square wave 5 as shown in FIG.
7 is generated, as shown in FIG.
A similar square wave 58 can be detected in the output signal 53 of 0. Further, as its magnitude is proportional to the output voltage of the signal source 52b, as apparent from FIG.
The output voltage of the signal source 52b can be estimated from the peak-to-peak voltage. Note that in FIG.
Is an A / D converter for converting the signal 53 into a digital value, 6
Reference numeral 6 denotes a timing signal generator for giving a conversion timing 67 to the A / D converter, and generates a timing signal 67 based on a signal 68 from the test signal generator 6. Also,
The number of the signal processing circuits 5 is equal to the number of the sensor electrodes 2.

【0020】次に電位分布決定処理7について説明す
る。出力信号53に検出できる信号は、図4(b)より
明らかなようにC1に比べC2が小さいほど大きな信号
が検出でき、試験には有利である。例えば、C1を平行
平板として近似して考えると、その静電容量Cは次に示
す(数1)式にて求めることができる。
Next, the potential distribution determination processing 7 will be described. As can be clearly seen from FIG. 4B, a signal that can be detected as the output signal 53 is larger as C2 is smaller than C1, which is advantageous for the test. For example, assuming that C1 is approximated as a parallel plate, the capacitance C can be obtained by the following (Equation 1).

【0021】[0021]

【数1】 (Equation 1)

【0022】ここで、εは誘電率、Aは電極の面積、d
は電極間の距離である。(数1)式より明らかなよう
に、静電容量Cを大きくするためには、間隔dを小さ
く、すなわち、被試験基板3とセンサ電極2の間隔を小
さくすればよいが、被試験基板3の突起の高さなどによ
り限界がある。また、ほかの方法としては、面積Aを大
きくすることが考えられる。すなわち、センサ電極2の
サイズを被試験基板3のパッドと同じ大きさまで大きく
するとよい。しかしながら、センサ電極2を大きくする
と隣接するパッドとも結合して、隣接するパッドの信号
の影響がでる。例えば、一般的なICのパッケージであ
るDIP(デュアルインラインパッケージ)の場合、I
Cのリード線のピッチは2.54mmであり、そのリー
ド線がはんだ付されるパッドは、φ1.6mm程度であ
る。また、被試験基板3とセンサ電極2の間隔は、基板
を貫通した部品のリード線の突起が1mm程度であるこ
とからして、1.5mm程度離すことが必要となる。図
1の回路を図6に示すように実装し、リード線61aか
ら方形波信号を入力した場合、検出される出力信号53
のピークトゥピーク電圧は、図6に示すようになる。こ
こで縦軸のマイナスは、位相の反転を表している。隣接
する信号の影響として、リード線61dの中心と検出信
号のずれが、また、同じ信号が印加されているリード線
61b、61c部分のピーク値と1ピンにのみにしか同
種の信号が印加されていない61dのピーク値が異なる
などが見られる。これらの影響は、測定の誤差になるた
め、補正をして、正確に各点の値を求める処理が電位分
布決定処理7である。具体的な処理例としては、図2に
示す基板の実装情報8、即ち基板のどの位置に、どんな
機能の部品が実装されているかという情報をもとにし
て、試験信号発生器6から試験信号を与えたとき、測定
しようとしている点の周辺にどのような信号が発生して
いるかを推定して、検出信号23を補正するものであ
る。例えば、先に図6を用いて説明した例においては、
リード線61dの信号を測定するときには、右側に逆位
相の信号が印加され、信号が若干小さく検出されること
を実装情報8から推定し、予めもとめておいた補正係数
により、検出信号23を補正することができる。
Where ε is the dielectric constant, A is the area of the electrode, d
Is the distance between the electrodes. As is clear from the expression (1), in order to increase the capacitance C, the distance d may be reduced, that is, the distance between the substrate 3 and the sensor electrode 2 may be reduced. There is a limit due to the height of the projections. Another method is to increase the area A. That is, the size of the sensor electrode 2 may be increased to the same size as the pad of the substrate under test 3. However, when the size of the sensor electrode 2 is increased, the sensor electrode 2 is also connected to an adjacent pad, and the influence of the signal of the adjacent pad is exerted. For example, in the case of a DIP (dual in-line package), which is a general IC package,
The pitch of the lead wire of C is 2.54 mm, and the pad to which the lead wire is soldered has a diameter of about 1.6 mm. In addition, the distance between the substrate under test 3 and the sensor electrode 2 needs to be separated by about 1.5 mm because the protrusion of the lead wire of the component penetrating the substrate is about 1 mm. When the circuit of FIG. 1 is mounted as shown in FIG. 6 and a square wave signal is input from the lead wire 61a, an output signal 53 to be detected is detected.
Are as shown in FIG. Here, the minus on the vertical axis indicates the inversion of the phase. As the influence of the adjacent signal, the difference between the center of the lead wire 61d and the detection signal, and the peak value of the lead wires 61b and 61c to which the same signal is applied and the same type of signal are applied only to pin 1 only. And the peak value of 61d is different. Since these influences cause measurement errors, the potential distribution determination processing 7 is a processing for correcting and accurately obtaining the value of each point. As a specific processing example, the test signal generator 6 outputs a test signal based on the mounting information 8 of the board shown in FIG. Is given, the detection signal 23 is corrected by estimating what kind of signal is generated around the point to be measured. For example, in the example described above with reference to FIG.
When measuring the signal of the lead wire 61d, it is estimated from the mounting information 8 that a signal having an opposite phase is applied to the right side and the signal is detected to be slightly smaller, and the detection signal 23 is corrected by a correction coefficient determined in advance. can do.

【0023】以下、本実施例による試験の流れについて
説明する。まず、被試験基板3を非接触信号検出アレイ
1に方向30に示す方向に近接させて配置する。このと
き、図2に示すXY方向31についても所定の位置に位
置決めするものとする。次に、試験信号発生器6から被
試験基板3の試験をしたい場所が所望の値になるような
試験信号を発生する。例えば、先の説明で使用した図1
の被試験基板101の回路でNOT(論理否定)回路1
03の入力まで正常であるかを試験したいときには、試
験信号25(例えば図5(a)に示したような方形波信
号57)を試験信号発生器6により発生させ、基板コネ
クタ12を介して加える。このとき、もし基板コネクタ
12よりNOT(論理否定)回路103の入力までの論
理が複雑、または、その他の理由により、基板コネクタ
12より試験信号を入力しても、NOT(論理否定)回
路103の入力が方形波状にできないときは、移動式接
触形プローブ9により試験信号26を、NOT(論理否
定)回路102の出力ピン付近に直接印加する。
Hereinafter, a test flow according to the present embodiment will be described. First, the substrate under test 3 is arranged close to the non-contact signal detection array 1 in the direction indicated by the direction 30. At this time, the positioning is also performed at a predetermined position in the XY direction 31 shown in FIG. Next, a test signal is generated from the test signal generator 6 so that the location where the test of the substrate under test 3 is desired has a desired value. For example, FIG. 1 used in the above description
(Logical NOT) circuit 1
When it is desired to test whether the signal is normal up to the input of 03, a test signal 25 (for example, a square wave signal 57 as shown in FIG. 5A) is generated by the test signal generator 6 and applied via the board connector 12. . At this time, if the logic from the board connector 12 to the input of the NOT (logical NOT) circuit 103 is complicated or the test signal is input from the board connector 12 for other reasons, the NOT (logical NOT) circuit 103 When the input cannot be made into a square wave, the test signal 26 is applied directly to the output pin of the NOT (logical negation) circuit 102 by the movable contact probe 9.

【0024】次に非接触信号検出アレイ1の任意のセン
サ電極2がNOT(論理否定)回路103の入力ピン
(リード線61c)の直下になるように移動し、出力信
号53をA/D変換器65でデジタル信号化し、ピーク
トゥピーク電圧を計測し、電位分布決定処理7により計
測値を補正し、その大きさや、基板コネクタ12より加
えた信号との位相関係を調べることにより、NOT(論
理否定)回路103の入力ピン(リード線61c)に所
望の信号が印加されているかを調べることができる。し
かしながら、一般的には1点すなわち、1つのピンだけ
を調査することは少なく、複数の点を調べることが多
い。先に述べたように非接触信号検出アレイ1は、少な
くともセンサ電極2のピッチpの範囲内をXY方向に移
動可能になっている。このため、非接触信号検出アレイ
1を図7の70に示すように移動させることにより、7
1に示す範囲を一つのセンサ電極2aで検出することが
でき、例えば、図7に示した非接触信号検出アレイ1の
場合、72の範囲を検出できる。そこで、非接触信号検
出アレイ1を70のように移動させながら、適当な間隔
でセンサ電極2からの信号を計測、電位分布決定処理7
により計測値を補正し、記憶すれば、72の範囲全面の
電位分布を得ることができる。制御部10にて、必要な
位置の電位などを設計情報11と比較することにより、
被試験基板3の故障診断、故障個所の検出ができる。こ
こで、移動量をピッチpより大きく取れば、非接触セン
サアレイ1の大きさより十分大きな被試験基板でも検出
できる。また、図6にNOT(論理否定)回路103の
ように出力が直接基板コネクタ12に出力されているも
のは、その値を信号線27を通じて直接制御部10へ読
み込んで、診断に使用しても良い。また、測定点の周囲
の電位が定まらず、電位分布決定処理7により計測値を
補正することができないときは、移動式接触形プローブ
9により直接測定点の信号を信号線33を通じて制御部
へ読み込んでも良い。
Next, an arbitrary sensor electrode 2 of the non-contact signal detection array 1 is moved so as to be immediately below an input pin (lead wire 61c) of a NOT (logical negation) circuit 103, and an output signal 53 is A / D converted. The signal is converted into a digital signal by the detector 65, the peak-to-peak voltage is measured, the measured value is corrected by the potential distribution determination processing 7, and the magnitude and the phase relationship with the signal added from the board connector 12 are checked to determine the NOT (logical No) It is possible to check whether a desired signal is applied to the input pin (lead 61c) of the circuit 103. However, generally, it is rare to examine only one point, that is, one pin, and often examine a plurality of points. As described above, the non-contact signal detection array 1 is movable in the XY directions at least within the range of the pitch p of the sensor electrodes 2. Therefore, by moving the non-contact signal detection array 1 as shown by 70 in FIG.
1 can be detected by one sensor electrode 2a. For example, in the case of the non-contact signal detection array 1 shown in FIG. 7, a range of 72 can be detected. Therefore, while moving the non-contact signal detection array 1 like 70, the signals from the sensor electrodes 2 are measured at appropriate intervals, and the potential distribution determination processing 7 is performed.
If the measured value is corrected and stored, the potential distribution over the entire 72 range can be obtained. The control unit 10 compares the potential at a required position and the like with the design information 11 so that
Diagnosis of a failure of the substrate under test 3 and detection of a failure location can be performed. Here, if the amount of movement is larger than the pitch p, it is possible to detect even a substrate under test that is sufficiently larger than the size of the non-contact sensor array 1. In the case where the output is directly output to the board connector 12, such as a NOT (logical negation) circuit 103 in FIG. 6, the value may be directly read into the control unit 10 through the signal line 27 and used for diagnosis. good. When the potential around the measurement point is not determined and the measured value cannot be corrected by the potential distribution determination processing 7, the signal of the measurement point is directly read into the control unit through the signal line 33 by the movable contact probe 9. But it is good.

【0025】本実施例によれば、フィクスチャーなし
で、被試験基板の電気的試験を行うことができ、かつ、
検出すべき点の一点一点の電圧を正確に求めることがで
きるので、良品の基板(部品)が本来持っているばらつ
きの範囲を考慮して、回路動作の良否を判断することが
でき、また故障箇所の特定が正確にできるという効果が
ある。また、非接触信号検出アレイを移動させて信号を
検出しているため、センサ電極間隔以下の分解能で、信
号検出をすることができ、かつ、センサ電極や信号処理
回路の数を減らすことができるという効果がある。次
に、本発明に係る第2の実施例を図8を用いて説明す
る。第2の実施例は、第1の実施例と比べて、電位分布
決定処理7、部品実装情報8、設計情報11を、記憶装
置75、比較処理76に変更したものである。記憶装置
75は、信号処理回路5におけるOPアンプ50の出力
信号53をA/D変換器65でA/D変換して検出され
た検出信号23を一基板の全面、または、一部分を単位
として、一つ以上記憶できるようになっており、また、
比較処理76へ読み出せるようになっている。記憶装置
75は、具体的には、半導体メモリや磁気ディスク装置
を用いて構成する。この記憶装置75には、一般的に
は、良品基板に特定の試験信号を加えたときの一基板の
全面、または、一部分の2次元電圧(電位)分布を記憶
する。比較処理71においては、実際に被試験基板3を
試験しているときの信号処理回路5で検出された検出信
号23と、あらかじめ記憶装置75に記憶しておいた良
品基板など特性が判明している基板から検出される基準
の検出信号23を、対応する位置ごとに比較するもの
で、前記2つの信号の不一致の情報をコンピュータシス
テム(制御装置)10へ出力するものである。この比較
装置76には、例えば、特開昭63−32666号公報
「パターン欠陥検出法」に記載された方法が利用でき
る。即ち、特開昭63−32666号公報は、2次元の
濃淡画像信号の比較であるが、この濃淡画像信号に代え
て電圧(電位)分布信号に置き換えることによって比較
をすることができる。
According to this embodiment, the electrical test of the substrate under test can be performed without the fixture, and
Since the voltage of each point to be detected can be accurately obtained, it is possible to judge whether the circuit operation is good or not in consideration of the range of variation inherent in a good board (component). In addition, there is an effect that a failure location can be accurately specified. Further, since the signals are detected by moving the non-contact signal detection array, signals can be detected with a resolution equal to or less than the sensor electrode interval, and the number of sensor electrodes and signal processing circuits can be reduced. This has the effect. Next, a second embodiment according to the present invention will be described with reference to FIG. The second embodiment is different from the first embodiment in that the potential distribution determining process 7, the component mounting information 8, and the design information 11 are changed to a storage device 75 and a comparing process 76. The storage device 75 converts the detection signal 23 detected by A / D conversion of the output signal 53 of the OP amplifier 50 in the signal processing circuit 5 by the A / D converter 65 and detects the detection signal 23 on the entire surface of one substrate or a part thereof as a unit. One or more can be memorized,
The data can be read to the comparison process 76. The storage device 75 is specifically configured using a semiconductor memory or a magnetic disk device. In general, the storage device 75 stores a two-dimensional voltage (potential) distribution of the entire surface or a part of a substrate when a specific test signal is applied to a non-defective substrate. In the comparison process 71, the detection signal 23 detected by the signal processing circuit 5 when the test target substrate 3 is actually tested and the characteristics of a good board stored in the storage device 75 in advance are determined. It compares the reference detection signal 23 detected from the board that is present for each corresponding position, and outputs information on the mismatch between the two signals to the computer system (control device) 10. As the comparison device 76, for example, a method described in JP-A-63-32666, “Pattern Defect Detection Method” can be used. That is, Japanese Patent Application Laid-Open No. 63-32666 discloses a comparison of two-dimensional grayscale image signals, which can be compared by replacing the grayscale image signal with a voltage (potential) distribution signal.

【0026】次に、第2の実施例による試験の流れにつ
いて説明する。被試験基板3に試験信号を印加し、この
状態で非接触センサアレイ1を移動させながら出力信号
53を検出するまでは、第1の実施例と同じである。こ
うして得られた被試験基板3の全面、または、1部分の
電位分布(一種の画像)データは、記憶装置75に記憶
された良品基板などの基準基板の電位分布と比較処理7
6により比較され、相違箇所がなければ良品、相違箇所
があれば、その近辺に故障があることが分かる。また、
このとき、基準となる電位分布に、故障箇所など故障情
報が判明している基板の電位分布を用いれば、被試験基
板3が、そのすでに判明している故障状態であることを
特定することもできる。本実施例によれば、電位分布決
定処理が不要であるため、部品実装情報なしで、基板の
電気的試験を行うことができるという効果がある。次
に、信号処理回路5の第2の実施例について説明する。
図9に信号処理回路5の第2の実施例を示す。図9にお
いて、信号処理回路5の点線内は、OPアンプ80およ
び抵抗器81による電流−電圧変換アンプである。OP
アンプ80は低入力バイアス電流のものを用いることが
望ましく、例えば、米国ナショナルセミコンダクター社
のLH0032などが使用できる。52は、図3と同様
に被試験基板3を等価的に表したものである。図9の回
路は、図10に示すような等価回路、すなわち、電圧源
52bによる電圧により、被試験基板3の配線パターン
などである52aと、センサ電極2の結合容量100に
流れる電流iを電圧に変換して検出する回路となる。こ
のとき電流iは、次の(数2)式の関係となる。
Next, a test flow according to the second embodiment will be described. The steps up to the application of the test signal to the substrate under test 3 and the detection of the output signal 53 while moving the non-contact sensor array 1 in this state are the same as in the first embodiment. The potential distribution (a kind of image) data of the entire surface or a part of the substrate under test 3 obtained in this way is compared with the potential distribution of a reference substrate such as a non-defective substrate stored in the storage device 75 for comparison processing 7.
6, it is found that if there is no difference, there is a good product, and if there is a difference, there is a failure in the vicinity. Also,
At this time, if the potential distribution of the substrate for which the failure information such as the failure location is known is used as the reference potential distribution, it is possible to specify that the test target board 3 is in the already known failure state. it can. According to this embodiment, since the potential distribution determination processing is unnecessary, there is an effect that an electrical test of the board can be performed without component mounting information. Next, a second embodiment of the signal processing circuit 5 will be described.
FIG. 9 shows a second embodiment of the signal processing circuit 5. In FIG. 9, the dotted line of the signal processing circuit 5 is a current-voltage conversion amplifier using an OP amplifier 80 and a resistor 81. OP
It is desirable to use a low input bias current for the amplifier 80. For example, LH0032 manufactured by National Semiconductor of the United States can be used. Reference numeral 52 denotes the substrate under test 3 equivalently as in FIG. The circuit in FIG. 9 is an equivalent circuit as shown in FIG. 10, that is, the voltage i from the voltage source 52b is used to change the current i flowing through the coupling capacitance 100 of the sensor electrode 2 and the wiring pattern 52a of the substrate 3 under test. Into a circuit for detection. At this time, the current i has the relationship of the following (Equation 2).

【0027】[0027]

【数2】 (Equation 2)

【0028】即ち、電流iは、電圧vを微分したものと
なり、電流−電圧変換アンプの出力82は、図11
(b)に示すような波形112となる。即ち、信号源5
2bで十分大きな周波数で、図11(a)に示すような
方形波111を発生すれば、電流−電圧変換アンプの出
力82からは図11(b)に示すように波形112が出
力されることになる。この電流−電圧変換アンプの出力
82の波形112を図12に示すコンパレータ85、8
6により閾値処理し、被測定信号の立上りを信号90、
立ち下がりを信号91として検出し、これらの信号をR
Sフリップフロップ87のセット信号、リセット信号と
することにより、検出信号23aに被測定信号を再現で
きる。この出力を、被試験基板3に与えた試験信号によ
り予想される基準の被測定信号と比較することにより、
被試験基板の動作状態を試験することができる。本実施
例によれば、検出信号から被測定信号のデジタル信号を
再現できるため、基準信号である試験信号と比較しやす
いという効果がある。
That is, the current i is obtained by differentiating the voltage v, and the output 82 of the current-voltage conversion amplifier is
A waveform 112 as shown in FIG. That is, the signal source 5
If a square wave 111 as shown in FIG. 11A is generated at a sufficiently large frequency in 2b, a waveform 112 is output from the output 82 of the current-voltage conversion amplifier as shown in FIG. 11B. become. The waveform 112 of the output 82 of this current-voltage conversion amplifier is compared with the comparators 85 and 8 shown in FIG.
6, the rising edge of the signal under measurement is signal 90,
The falling is detected as a signal 91, and these signals are
By using the set signal and the reset signal of the S flip-flop 87, the signal under measurement can be reproduced in the detection signal 23a. By comparing this output with a reference signal under measurement expected by the test signal given to the substrate under test 3,
The operating state of the substrate under test can be tested. According to this embodiment, since the digital signal of the signal under measurement can be reproduced from the detection signal, there is an effect that it is easy to compare with the test signal which is the reference signal.

【0029】次に、信号処理回路5の第3の実施例につ
いて説明する。図13に信号処理回路5の第3の実施例
を示す。図13において、BPF(バンドパスフィルタ
ー)110の入力82は、先に信号処理回路5の第2の
実施例で説明した図9の出力82であり、ここまでの動
作は同じであるため、説明は省略する。信号82は、先
に説明したように微分波形112となるが、この信号は
いくつかの正弦波信号からなっている。例えば、先に説
明した図10において電圧源52b、即ち、被測定信号
が、デューテー比が50%の繰り返しの方形波111で
あった場合、その信号は、次に示す(数3)式のように
フーリエ級数展開できる。
Next, a third embodiment of the signal processing circuit 5 will be described. FIG. 13 shows a third embodiment of the signal processing circuit 5. In FIG. 13, the input 82 of the BPF (bandpass filter) 110 is the output 82 of FIG. 9 described earlier in the second embodiment of the signal processing circuit 5, and the operation up to this point is the same. Is omitted. The signal 82 is a differentiated waveform 112, as described above, which comprises several sinusoidal signals. For example, when the voltage source 52b in FIG. 10 described above, that is, the signal under measurement is a repetitive square wave 111 having a duty ratio of 50%, the signal is expressed by the following equation (3). Can be expanded to a Fourier series.

【0030】[0030]

【数3】 (Equation 3)

【0031】ここで、ωは方形波の角周波数である。こ
の信号を微分すれば、次に示す(数4)式の関係とな
る。
Here, ω is the angular frequency of the square wave. If this signal is differentiated, the following equation (4) is obtained.

【0032】[0032]

【数4】 (Equation 4)

【0033】すなわち、方形波の繰り返し周波数およ
び、その奇数倍の周波数の正弦波を足し合わせたもので
あることがわかる。そこで、BPF110で、特定の周
波数のみを取り出して、A/D変換器111でその大き
さを検出信号23bにより測定すれば、被測定信号の大
きさを推定することができる。本実施例によれば、特定
の周波数のみを取り出して測定するため、外部からのノ
イズの影響を受けにくく、また、被測定信号の大きさを
推定できるという効果がある。
That is, it can be seen that the sum is the sum of the repetition frequency of the square wave and the sine wave of an odd multiple of that frequency. Therefore, if only a specific frequency is extracted by the BPF 110 and its magnitude is measured by the A / D converter 111 using the detection signal 23b, the magnitude of the signal to be measured can be estimated. According to the present embodiment, since only a specific frequency is extracted and measured, there is an effect that it is hardly affected by external noise and the magnitude of the signal to be measured can be estimated.

【0034】次に前記実施例においては、センサ電極2
が静電容量結合によって被試験基板3における電子回路
の被測定点(端子またはリード)の電界分布を測定する
場合について説明したが、前記センサ電極2としてスパ
ッタリングとエッチングとによる薄膜成膜技術によって
コイル(電磁界分布検出電極)を形成し、該コイルに流
れる電流を検出する電磁界結合によって被試験基板3に
おける電子回路の被測定点(端子またはリード)の電磁
界分布を測定するように構成しても、前記実施例と同様
に電子回路の動作状態(故障状態)を検出することがで
きる。なお、電流測定回路については、例えば図9に示
すように構成すれば、コイルに流れる電流を測定するこ
とができる。
Next, in the above embodiment, the sensor electrode 2
Has described the case where the electric field distribution at the measurement point (terminal or lead) of the electronic circuit on the test substrate 3 is measured by capacitive coupling, but the coil is formed as the sensor electrode 2 by a thin film forming technique by sputtering and etching. (Electromagnetic field distribution detection electrode) is formed, and the electromagnetic field distribution of the measured point (terminal or lead) of the electronic circuit on the substrate under test 3 is measured by electromagnetic field coupling for detecting a current flowing through the coil. Even in this case, the operation state (failure state) of the electronic circuit can be detected in the same manner as in the above embodiment. The current measuring circuit can measure the current flowing through the coil if it is configured as shown in FIG. 9, for example.

【0035】また、前記実施例においては、センサ電極
2が静電容量結合によって被試験基板3における電子回
路の被測定点(端子またはリード)の電界分布を測定す
る場合について説明したが、前記センサ電極として電気
光学結晶(電界分布検出センサ)で構成し、該電気光学
結晶にレーザ光等の光を照射し、電気光学結晶の屈折率
の変化を電気光学結晶から得られる光を光電変換素子で
受光することによって被試験基板3における電子回路の
被測定点(端子またはリード)の電界分布を測定するこ
とができ、前記実施例と同様に電子回路の動作状態(故
障状態)を検出することができる。なお、この実施例に
おいては、電気光学結晶をアレイ状に配設されているの
で、該電気光学結晶に対応させてレーザ光源(半導体レ
ーザ光源)と光電変換素子とを設ける必要がある。ガル
バノミラー等のレーザ光偏向走査機構を設ければ、設置
するレーザ光源の数を減らすことができる。
In the above-described embodiment, the case where the sensor electrode 2 measures the electric field distribution at the measured point (terminal or lead) of the electronic circuit on the test substrate 3 by the capacitive coupling has been described. The electrode is composed of an electro-optic crystal (electric field distribution detection sensor), and the electro-optic crystal is irradiated with light such as a laser beam, and the change in the refractive index of the electro-optic crystal is changed by a photoelectric conversion element. By receiving the light, the electric field distribution of the measured point (terminal or lead) of the electronic circuit on the substrate under test 3 can be measured, and the operation state (failure state) of the electronic circuit can be detected in the same manner as in the above embodiment. it can. In this embodiment, since the electro-optic crystals are arranged in an array, it is necessary to provide a laser light source (semiconductor laser light source) and a photoelectric conversion element corresponding to the electro-optic crystals. If a laser beam deflection scanning mechanism such as a galvanometer mirror is provided, the number of laser light sources to be installed can be reduced.

【0036】[0036]

【発明の効果】本発明によれば、LSI等の電子回路を
実装した被試験基板における電子回路の動作状態(故障
状態も含む)の電気的試験を非接触で、能率良く実現す
ることができる効果を奏する。
According to the present invention, an electrical test of the operation state (including a failure state) of an electronic circuit on a substrate under test on which an electronic circuit such as an LSI is mounted can be efficiently implemented without contact. It works.

【0037】また本発明によれば、寸法、形状の問題か
ら針状のプローブを剣山のように並べることが、難しか
った微細な電子部品が実装された被試験基板に対しても
電子回路の動作状態(故障状態も含む)の試験を行うこ
とができるという効果を奏する。
Further, according to the present invention, it is difficult to arrange needle-like probes in a sword-like manner due to size and shape problems. This has the effect that a test of the state (including the failure state) can be performed.

【0038】また本発明によれば、針状のプローブを剣
山のように並べて組み込んだ治具、即ちフィクスチャー
を使用する必要がないので、フィクスチャーに関するコ
ストの低減を図ることができる。
Further, according to the present invention, it is not necessary to use a jig in which needle-shaped probes are arranged side by side like a sword, that is, a fixture, so that the cost of the fixture can be reduced.

【0039】また本発明によれば、LSI等の電子回路
を実装した被試験基板における電子回路の動作状態(故
障状態も含む)の電気的試験を非接触で、能率良く実現
することができ、その結果被試験基板の製造工数を低減
して原価低減を図ることができる効果を奏する。
Further, according to the present invention, an electrical test of the operation state (including a failure state) of an electronic circuit on a test board on which an electronic circuit such as an LSI is mounted can be efficiently implemented without contact. As a result, there is an effect that the number of manufacturing steps of the substrate to be tested can be reduced and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わるインサーキット試験の概要を説
明するための電子回路の一例を示す図である。
FIG. 1 is a diagram showing an example of an electronic circuit for explaining an outline of an in-circuit test according to the present invention.

【図2】本発明に係わるインサーキット試験の第1の実
施例の全体構成を示す図である。
FIG. 2 is a diagram showing an overall configuration of a first example of an in-circuit test according to the present invention.

【図3】本発明に係わる信号処理回路の第1の実施例を
示す図である。
FIG. 3 is a diagram showing a first embodiment of a signal processing circuit according to the present invention.

【図4】図3に示す信号処理回路の第1の実施例におけ
る等価回路((a)に示す。)及びその特性((b)に
示す。)を示す図である。
4 is a diagram showing an equivalent circuit (shown in (a)) and its characteristics (shown in (b)) in the first embodiment of the signal processing circuit shown in FIG. 3;

【図5】図3及び図4に示す信号処理回路の第1の実施
例における印加される被試験信号波形((a)に示
す。)と検出信号波形((b)に示す。)とを示す図で
ある。
FIG. 5 shows a waveform of a signal under test (shown in (a)) and a waveform of a detection signal (shown in (b)) in the first embodiment of the signal processing circuit shown in FIGS. 3 and 4; FIG.

【図6】被試験基板における電子回路に対して図3に示
す信号処理回路に基づいて検出される信号強度を示す図
である。
FIG. 6 is a diagram illustrating signal intensity detected based on the signal processing circuit illustrated in FIG. 3 for an electronic circuit on a substrate under test.

【図7】非接触信号検出センサアレイの移動方法と検出
範囲との関係を示す図である。
FIG. 7 is a diagram illustrating a relationship between a moving method of a non-contact signal detection sensor array and a detection range.

【図8】本発明に係わるインサーキット試験の第2の実
施例の全体構成を示す図である。
FIG. 8 is a diagram showing an overall configuration of a second example of the in-circuit test according to the present invention.

【図9】本発明に係わる信号処理回路の第2の実施例に
おいて検出アンプ部を示す図である。
FIG. 9 is a diagram showing a detection amplifier unit in a second embodiment of the signal processing circuit according to the present invention.

【図10】図9に示す信号処理回路の第2の実施例にお
ける等価回路を示す図である。
FIG. 10 is a diagram showing an equivalent circuit in a second embodiment of the signal processing circuit shown in FIG. 9;

【図11】図9及び図10に示す信号処理回路の第2の
実施例における印加される被試験信号波形((a)に示
す。)と検出信号波形((b)に示す。)とを示す図で
ある。
11 shows a waveform of a signal under test (shown in (a)) and a waveform of a detection signal (shown in (b)) applied in the second embodiment of the signal processing circuit shown in FIGS. 9 and 10; FIG.

【図12】図9に示す信号処理回路の第2の実施例にお
ける後処理回路の一実施例を示す図である。
FIG. 12 is a diagram showing one embodiment of a post-processing circuit in the second embodiment of the signal processing circuit shown in FIG. 9;

【図13】図9に示す信号処理回路の第2の実施例にお
ける後処理回路の他の実施例を示す図である。
FIG. 13 is a diagram showing another embodiment of the post-processing circuit in the second embodiment of the signal processing circuit shown in FIG. 9;

【符号の説明】[Explanation of symbols]

1…非接触信号検出センサアレイ、2、2a…センサ電
極、3…被試験基板 5…信号処理回路、6…試験信号発生器、7…電位分布
決定処理 8…部品実装情報、10…コンピュータシステム(制
御、判定部) 11…設計情報、12…基板コネクタ 50…OPアンプ、51…抵抗器 61a、61b、61c、61d…リード線、65…A
/D変換器 66…タイミング信号発生器、75…記憶装置、76…
比較装置 101…被試験基板、102、103…NOT(論理否
定)回路 104、105、106…接触式のプローブ
DESCRIPTION OF SYMBOLS 1 ... Non-contact signal detection sensor array, 2, 2a ... Sensor electrode, 3 ... Substrate under test 5 ... Signal processing circuit, 6 ... Test signal generator, 7 ... Potential distribution determination processing 8 ... Component mounting information, 10 ... Computer system (Control and determination unit) 11 design information, 12 board connector 50 OP amplifier, 51 resistors 61 a, 61 b, 61 c, 61 d lead wire, 65 A
/ D converter 66 timing signal generator, 75 storage device, 76
Comparison device 101 ... substrate under test, 102, 103 ... NOT (logical NOT) circuit 104, 105, 106 ... contact type probe

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−119778(JP,A) 特開 平6−213955(JP,A) 特開 平2−2967(JP,A) 特開 平6−331710(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/302 H01L 21/66 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-1-119778 (JP, A) JP-A-6-213955 (JP, A) JP-A-2-2967 (JP, A) JP-A-6-12967 331710 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G01R 31/302 H01L 21/66

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電子部品を実装して電子回路を形成した被
試験基板における電子回路の動作を試験する電子回路動
作試験方法において、 前記被試験基板における電子回路に試験信号を時間的に
変化させて印加し、電界分布検出電極をアレイ状に配置
したセンサアレイを前記被試験基板に近接させた状態で
前記被試験基板における電子回路の各被測定点との間に
おいて静電的に結合させた前記各電界分布検出電極によ
り非接触で前記被試験基板における電子回路の各被測定
点における電位又は位相を検出し、被試験基板に実装さ
れている部品の機能およびその位置に関する実装情報を
基に前記被試験基板に与えた試験信号から被試験基板上
の各被側定点の周辺の信号状態を推定し、この推定され
た周辺の信号状態を基に前記各電界分布検出電極により
検出された各被側定点における電位又は位相を補正し、
該補正された各被側定点における電位又は位相からなる
被試験基板上における分布情報と基準となる電位又は位
相からなる被試験基板上における分布情報とを比較して
被試験基板における電子回路の動作状態を試験すること
を特徴とする被試験基板における電子回路動作試験方
法。
An electronic circuit operation test method for testing the operation of an electronic circuit on a substrate under test on which electronic components are formed by mounting electronic components, wherein a test signal is temporally changed by the electronic circuit on the substrate under test. applying Te, place the electric field distribution detection electrodes in an array
At the sensor array state the brought close to the test substrate
Between each measured point of the electronic circuit on the substrate under test
At each of the electric field distribution detecting electrodes electrostatically coupled at
Each of the electronic circuits on the substrate under test
Detects the potential or phase at a point and mounts it on the board under test.
Mounting information on the functions and locations of the components
From the test signal given to the board under test
Of the signal around each fixed point of
Each electric field distribution detection electrode based on the signal state of the surrounding
Correct the potential or phase at each detected fixed point,
Consisting of the corrected potential or phase at each side fixed point
Distribution information on the substrate under test and reference potential or potential
A method for testing the operation of an electronic circuit on a substrate under test , comprising comparing the distribution information on the substrate under test consisting of phases with each other to test the operation state of the electronic circuit on the substrate under test.
【請求項2】前記各電界分布検出電極により被試験基板
における電子回路の各被測定点における電位又は位相を
検出する際、前記センサアレイを被試験基板に対して少
なくとも検出電極のピッチの範囲で移動させることを特
徴とする請求項1記載の被試験基板における電子回路動
作試験方法
2. A substrate to be tested by each of said electric field distribution detecting electrodes.
Potential or phase at each measured point of the electronic circuit at
When detecting, the sensor array is slightly moved with respect to the substrate under test.
At least within the pitch range of the detection electrode.
2. The operation of an electronic circuit on a substrate under test according to claim 1.
Test method .
【請求項3】電子部品を実装して電子回路を形成した被
試験基板における電子回路の動作を試験する電子回路動
作試験装置において前記被試験基板における電子回路の状態が変化するよう
に被試験基板の電子回路に対して外部から試験信号を時
間的に変化させて印加する試験信号印加手段と、 前記被試験基板における電子回路の各被測定点と各電界
分布検出電極とが静電的に結合するように前記被試験基
板に近接させて前記電界分布検出電極をアレイ 状に配置
したセンサアレイと、 前記被試験基板における電子回路の各被測定点との間に
おいて静電的に結合させた前記センサアレイの各電界分
布検出電極により非接触で前記被試験基板における電子
回路の各被測定点における電位又は位相を検出する検出
手段と、 前記被試験基板に実装されている部品の機能およびその
位置に関する実装情報を基に前記被試験基板に与えた試
験信号から被試験基板上の被側定点の周辺の信号状態を
推定し、この推定された周辺の信号状態を基に前記検出
手段により検出された電子回路の各被測定点における電
位又は位相を補正する補正手段と、 該補正手段によって補正された各被側定点における電位
又は位相からなる被試験基板上における分布情報と基準
となる電位又は位相からなる被試験基板上における分布
情報とを比較して被試験基板における電子回路の動作状
態を試験する比較手段とを備えたことを特徴とする被試
験基板における電子回路動作試験装置
3. A substrate on which an electronic circuit is formed by mounting electronic components.
Electronic circuit operation to test the operation of the electronic circuit on the test board
In the test device, the state of the electronic circuit on the substrate under test changes.
A test signal from the outside to the electronic circuit of the board under test
A test signal applying means for applying the electric signal while changing the electric field between the electric circuit and each of the measured points and electric fields of the electronic circuit on the substrate under test.
The substrate under test is electrostatically coupled to the distribution detection electrode.
The electric field distribution detection electrodes are arranged in an array in close proximity to the plate
Between the measured sensor array and each measured point of the electronic circuit on the substrate under test.
Each electric field component of the sensor array electrostatically coupled at
Electrons on the substrate under test in a non-contact manner by the cloth detection electrode
Detection that detects the potential or phase at each measured point in the circuit
Means, the function of the component mounted on the substrate under test, and its function.
The test given to the board under test based on the mounting information on the position
From the test signal, the signal status around the fixed point on the
Estimating and performing the detection based on the estimated surrounding signal state.
At each measured point of the electronic circuit detected by the
Correction means for correcting the position or phase, and the potential at each fixed point to be corrected corrected by the correction means
Or the distribution information and reference on the substrate under test consisting of phases
Distribution on the substrate under test consisting of the potential or phase
Compared with the information, the operation state of the electronic circuit on the board under test
Test means characterized by comprising comparison means for testing the condition
Electronic circuit operation test equipment on test boards .
【請求項4】前記検出手段により被試験基板における電
子回路の各被測定点における電位又は位相を検出する
際、前記センサアレイを被試験基板に対して少なくとも
電界分布検出電極のピッチの範囲で移動させる移動手段
を備えたことを特徴とする請求項3記載の被試験基板に
おける電子回路動作試験装置
4. The apparatus according to claim 1, wherein said detecting means detects a voltage on the substrate under test.
Detect potential or phase at each measured point of slave circuit
The sensor array at least with respect to the substrate under test.
Moving means for moving within the range of the pitch of the electric field distribution detection electrode
4. The substrate under test according to claim 3, further comprising:
Electronic circuit operation test equipment .
JP13526695A 1995-06-01 1995-06-01 Method and apparatus for testing operation of electronic circuit on substrate under test Expired - Fee Related JP3195195B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13526695A JP3195195B2 (en) 1995-06-01 1995-06-01 Method and apparatus for testing operation of electronic circuit on substrate under test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13526695A JP3195195B2 (en) 1995-06-01 1995-06-01 Method and apparatus for testing operation of electronic circuit on substrate under test

Publications (2)

Publication Number Publication Date
JPH08327708A JPH08327708A (en) 1996-12-13
JP3195195B2 true JP3195195B2 (en) 2001-08-06

Family

ID=15147688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13526695A Expired - Fee Related JP3195195B2 (en) 1995-06-01 1995-06-01 Method and apparatus for testing operation of electronic circuit on substrate under test

Country Status (1)

Country Link
JP (1) JP3195195B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055526B2 (en) * 2002-09-20 2008-03-05 富士ゼロックス株式会社 Fault diagnosis system
JP4036112B2 (en) * 2003-02-14 2008-01-23 富士ゼロックス株式会社 Fault diagnosis system
JP2005055422A (en) * 2003-07-23 2005-03-03 Fuji Xerox Co Ltd Detection signal acquiring system for failure diagnosis, failure diagnostic device and support substrate
US7900098B2 (en) * 2008-04-01 2011-03-01 Intel Corporation Receiver for recovering and retiming electromagnetically coupled data
CN104142450B (en) * 2014-08-07 2017-08-29 环鸿电子(昆山)有限公司 A kind of on-line testing method
CN105738734A (en) * 2016-02-17 2016-07-06 苏州市沃特测试技术服务有限公司 Coupling plate assembly used for electrostatic discharge test and electrostatic discharge test device
JP6611251B2 (en) * 2016-03-22 2019-11-27 ヤマハファインテック株式会社 Inspection jig, inspection device, and inspection method
JP2023054687A (en) * 2021-10-04 2023-04-14 オー・エイチ・ティー株式会社 Capacitive sensor device and manufacturing method therefor

Also Published As

Publication number Publication date
JPH08327708A (en) 1996-12-13

Similar Documents

Publication Publication Date Title
US5517110A (en) Contactless test method and system for testing printed circuit boards
US7710131B1 (en) Non-contact circuit analyzer
JP3363951B2 (en) In-circuit test equipment system
JP2994259B2 (en) Substrate inspection method and substrate inspection device
US7075307B1 (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
US5202640A (en) Capacitance and leakage test method and apparatus
JPH06160457A (en) Testing apparatus of circuit board
US5625292A (en) System for measuring the integrity of an electrical contact
JP3228631B2 (en) Tester
JP3195195B2 (en) Method and apparatus for testing operation of electronic circuit on substrate under test
JP2019060768A (en) Resistance measuring device, substrate inspection device, and resistance measuring method
KR100329359B1 (en) Microcapacity measuring system and probing system
US6433540B1 (en) Method and apparatus for testing composite type magnetic head having a magnetoresistive element and an inductive element
CN213210440U (en) Small current measurement calibration framework for automatic integrated circuit tester
JPS62187258A (en) Inspecting method for circuit board
US6505312B1 (en) Integrated circuit tester
JP2735048B2 (en) Method and apparatus for inspecting solder connection of electronic components
US11761983B2 (en) Probe card integrated with a hall sensor
JPH0275087A (en) Magnetic line sensor
JP3080158B2 (en) Inspection method and inspection device for printed circuit board
Swaminathan et al. A survey of test techniques for MCM substrates
KR100780685B1 (en) Method for measuring impedance in semiconductor memory device
JP4490005B2 (en) Printed circuit board test method and test apparatus
JP3271605B2 (en) Printed board soldering failure detection device
JPH10223709A (en) Electronic element evaluation system

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees