JP3193386B2 - Bidirectional thyristor - Google Patents

Bidirectional thyristor

Info

Publication number
JP3193386B2
JP3193386B2 JP03771791A JP3771791A JP3193386B2 JP 3193386 B2 JP3193386 B2 JP 3193386B2 JP 03771791 A JP03771791 A JP 03771791A JP 3771791 A JP3771791 A JP 3771791A JP 3193386 B2 JP3193386 B2 JP 3193386B2
Authority
JP
Japan
Prior art keywords
base layer
layer
emitter
exposed
common substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03771791A
Other languages
Japanese (ja)
Other versions
JPH04340276A (en
Inventor
鋼一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP03771791A priority Critical patent/JP3193386B2/en
Publication of JPH04340276A publication Critical patent/JPH04340276A/en
Application granted granted Critical
Publication of JP3193386B2 publication Critical patent/JP3193386B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はエミッタ短絡型PNPN
P(NPNPN)両方向性サイリスタ、特にサージ防護
素子として好適する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an emitter short-circuit type PNPN.
P (NPNPN) is suitable as a bidirectional thyristor, particularly as a surge protection element.

【0002】[0002]

【従来の技術】図9に示す断面図のようにP1 1 PN
2 2 (逆導電型でも同じで、以下記載を省力する)の
5層よりなり、P1 1 を金属電極T1 ,P2 2 を金
属電極T2 により短絡された構造を有し、図10に示す
特性をもつ両方向性サイリスタZは、図11に示す基本
動作回路図のように、被防護回路例えば通信回路Gの入
力端に並列に接続されて通信回路をサージから防護する
ための素子として広く用いられつつある。ところでこの
場合サージ防護素子として要求される最低の機能とし
て、図11の回路にサージ電圧Sが侵入して重畳された
場合、(a)サージSがサージ防護素子Zを通って流れ
て、その耐圧VBO以上の電圧が被防護回路Gに流入しな
いようにし、(b)サージ通過後においては回路電圧E
による、サージ防護素子Zを流れる続流を直ちに遮断で
きることが要求される。このため(1)耐圧VBO(上下
限)と、(2)保持電流(下限)が規制され、更に
(3)素子としてサージ電流により破壊されないように
するための電流容量をもたせること、(4)回路の通信
性能を保証するため図11に示す素子Zの静電容量Cを
低くおさえること等が要請される。
P 1 N 1 PN as the sectional view shown in the Related Art FIG. 9
It consists of five layers of 2 P 2 (the same applies to the reverse conductivity type, and the following description is omitted), and has a structure in which P 1 N 1 is short-circuited by the metal electrode T 1 and P 2 N 2 by the metal electrode T 2. , bidirectional thyristor Z having the characteristics shown in FIG. 10, as the basic operation circuit diagram shown in FIG. 11, in order to protect the communication circuit from a surge is connected in parallel to the input end of the protection circuit, for example a communication circuit G Is being widely used as an element. By the way, in this case, as a minimum function required as a surge protection element, when a surge voltage S penetrates into the circuit of FIG. 11 and is superimposed, (a) the surge S flows through the surge protection element Z and its withstand voltage A voltage higher than V BO is prevented from flowing into the protected circuit G, and (b) the circuit voltage E
Is required to be able to immediately cut off the subsequent flow through the surge protection element Z. For this reason, (1) the withstand voltage V BO (upper and lower limits) and (2) the holding current (lower limit) are regulated, and (3) the device must have a current capacity to prevent breakdown due to surge current. It is required that the capacitance C of the element Z shown in FIG. 11 be kept low in order to guarantee the communication performance of the circuit.

【0003】[0003]

【発明が解決しようとする課題】しかし以上のようなサ
ージ防護素子に対する諸要求は、サージ防護素子の設
計,製造上きびしいトレードオフの関係にあり、通常の
方法では到底すべての要求を満足させながら歩留まりよ
く製造するのは容易なことではない。例えば保持電流I
H を大にして続流遮断をよく行わせるための手段とし
て、図12に示す断面図のように短絡部分C1 ,C2
構成(複数個設けてもよい)することが有効な方法とし
てとられる。この構造では素子のターンオン時、図中
の電流が流れるが、このうちのの電流のみが接
合J4 を順バイアスしてJ4 よりの電子の注入を起こさ
せ、これにもとづき或る部分から初期点弧が開始されて
素子全面のターンオンに発展させる。従ってこの場合
を除く電流はターンオンに全く関与しない全くの
無効電流であり、これが実質的に図10に示す電流IS
を増加させて電流耐量を低下させる原因になる。また初
期点弧位置は、図12の接合J3 (J2 )の製造時の微
妙な変動により変動して、ターンオン領域の拡がり時間
のばらつきの原因となり、これまたサージ電流容量のば
らつきを招くことになる。また更に前記図9または図1
の構造のN1 1 およびN2 2 層を拡散法等で作る
場合、耐圧VBO静電容量CはP基板の不純物濃度でほぼ
定まり、不純物濃度が大である程VBOは低くなるが静電
容量Cは大になる。即ちVBOとCはトレードオフの関係
にあり、VBO小でC小のものも作り得ない。
However, the above requirements for the surge protection element are in a severe trade-off relationship in the design and manufacture of the surge protection element. It is not easy to manufacture with good yield. For example, the holding current I
The H as a means for causing better follow current interrupt in the large, as a short portion C 1, an effective method is to constitute a C 2 (plurality may be provided) as shown in the sectional view shown in FIG. 12 Be taken. When this structure of the element turned, but current flows in the figure, the initial electric current only joined J 4 of of this and forward biased to cause injection of electrons from J 4, from one part based on this Firing is started to turn on the entire device. Thus a completely reactive current current is not at all involved in turn except this case, the current I S that this is substantially as shown in FIG. 10
Increases, causing a decrease in current withstand capability. In addition, the initial firing position fluctuates due to subtle fluctuations at the time of manufacturing the junction J 3 (J 2 ) shown in FIG. 12 and causes variations in the spread time of the turn-on region and also causes variations in the surge current capacity. become. 9 or FIG.
When the N 1 P 1 and N 2 P 2 layers having the structure 2 are formed by a diffusion method or the like, the withstand voltage V BO capacitance C is substantially determined by the impurity concentration of the P substrate, and the higher the impurity concentration, the lower the V BO becomes. However, the capacitance C becomes large. That is, V BO and C are in a trade-off relationship, and V BO small and C small cannot be produced.

【0004】[0004]

【発明の目的】本発明の目的とするところは上記した各
種の要求の満足と、解決すべき課題の新しい構造と設計
手段の提示、具体的には(1)無効電流IS の増大のな
い保持電流IH の増加手段の提供、(2)VBOと無関係
な小さい静電容量Cをもつ素子の簡単な実現手段の提
示、(3)初期点弧位置の確定によるサージ電流耐量の
増大安定化手段の提供にある。
And satisfying various requirements described above it is an object of the present invention is an object of the invention, the presentation of a new structure and design means problems to be solved, in particular (1) without an increase in the reactive current I S Providing means for increasing the holding current I H , (2) Providing a simple means for realizing a device having a small capacitance C independent of V BO , (3) Stable increase in surge current withstand by determining the initial firing position In providing means for conversion.

【0005】[0005]

【課題を解決するための本発明の手段】図1は本発明の
原理を説明するための基本構成例を示す断面図であっ
て、N1,N2 層が通常のB1 ,B2 部分以外にC1
2 部分でそれぞれ金属電極T1,T2 に短絡された
と同一構造において、更に短絡部分B1 とC1 および
2 とC2 より離れた接合J2 ,J3 の他の場所より逆
方向耐圧の低い部分D1 ,D2 を設けた点にあり、低逆
方向耐圧部分D1 ,D2 の形成方法としては、例えば図
2(a)(b)を用いて以下に述べる方法がとられる。
(この説明ではD1,D2 同様であるのでD2 について
のみ示す)図2(a)(b)の例は接合J3 にそれぞれ
+ ,P+ を埋込み拡散で形成した例である。この場合
耐圧はそれぞれP−N+ ,N2 −P+ によってきまる。
FIG. 1 is a cross-sectional view showing an example of a basic structure for explaining the principle of the present invention, in which the N 1 and N 2 layers are formed of ordinary B 1 and B 2 portions. Other than C 1 ,
The figure in which the metal electrodes T 1 and T 2 are short-circuited at the C 2 part, respectively .
In 9 the same structure, in that further provided shorting portion B 1 and C 1 and B 2 and C junction J 2 apart from 2, low reverse breakdown voltage than the other places part of the J 3 D 1, D 2 There, as a method of forming a low reverse breakdown voltage portion D 1, D 2, a method is taken to be described below with reference to example FIG. 2 (a) (b).
(Since D 1 and D 2 are the same in this description, only D 2 is shown.) The examples of FIGS. 2A and 2B are examples in which N + and P + are formed in the junction J 3 by buried diffusion, respectively. In this case, the breakdown voltage is determined by PN + and N 2 -P + , respectively.

【0006】[0006]

【作用】図1の金属電極T2 からT1 方向の動作を考え
る。印加電圧が上昇して低耐圧部分D2 の耐圧に達する
と、図中iのように電流はすべて低耐圧部分D2 を通っ
て流れ、前記図12におけるような無効電流は流
れない。この電流はN2層の横方向抵抗により電圧降下
を生じさせ、この電圧降下は接合J4 をバイアスする
が、この順バイアスは低耐圧部分D2 の直下で最大にな
る。このためこの部分で接合J4 からの正孔の注入は最
大になる。また接合J2 からの電子の注入量も最大にな
るので、この部分よりターンオンが始まることになる。
その結果 無効電流の増大を防止できる。 初期点
弧位置が局限され、サージ電流量のばらつきを防止でき
る。また耐圧VBOは低耐圧部分D2 (D1 )の耐圧で定
まり、静電容量Cは接合J3 (J2 )の他の部分の領域
で定まるため、P層の比抵抗を大にする等により 耐
圧VBOが低く、静電容量Cの小さいサージ防護素子を実
現できる。また更にターンオフの過程ではターンオンは
短絡部分C2 (C1 )のまわりから始まるため、低耐圧
部分D2 (D1 )の存在には影響されない。従って
低耐圧部分D2 (D1 )は保持電流IH に影響せず低耐
圧部分D2 (D1 )を設けることにより無効電流IS
増大なしに保持電流IH を増大できる。など、前記従来
技術の問題点を一挙に解決できる。次に本発明の実施例
について説明する。
[Action] Consider the T 1 direction of movement from the metal electrode T 2 of the Figure 1. When the applied voltage rises reaches the breakdown voltage of the low voltage portion D 2, current as in figure i is all flows through the low-voltage portion D 2, the reactive current as in FIG. 12 does not flow. This current causes a voltage drop by the lateral resistance of N 2 layers, this voltage drop biases the junction J 4, the forward bias is maximum just below the low-voltage portion D 2. Thus the injection of holes from the junction J 4 in this portion is maximized. Since also becomes maximum amount of electrons injected from the junction J 2, so that the turn-on than the portion begins.
As a result, an increase in the reactive current can be prevented. Since the initial firing position is limited, it is possible to prevent a variation in the amount of surge current. Also, the withstand voltage V BO is determined by the withstand voltage of the low withstand voltage portion D 2 (D 1 ), and the capacitance C is determined by the other region of the junction J 3 (J 2 ), so that the specific resistance of the P layer is increased. Thus, a surge protection element having a low withstand voltage V BO and a small capacitance C can be realized. In the turn-off process, turn-on starts around the short-circuit portion C 2 (C 1 ), and is not affected by the presence of the low breakdown voltage portion D 2 (D 1 ). Therefore
The low breakdown voltage portion D 2 (D 1 ) does not affect the holding current I H , and the holding current I H can be increased without increasing the reactive current I S by providing the low breakdown voltage portion D 2 (D 1 ). Such problems of the prior art can be solved at once. Next, examples of the present invention will be described.

【0007】[0007]

【実施例】図3(a)(b)の上面図およびそのA−
A’部に示すものはN1 層をP1 層で囲み、短絡部分
1 ,C 2 をその対向する部分に形成し、低耐圧部分
1 ,D 2 を上下方向からの透視状態において、それぞ
れP 1 ,P 2 層のほぼ中央部分に相当する位置の接合J
2 ,J 3 に形成した例である。図4(a)(b)に示す
部分上面部および部分断面図の例は、P 1 層を囲んでい
るN1 層にその両側から凸部N 1 'の短絡部を設け(図示
していないがP 2 層を囲んでいるN 2 層にもその両側か
ら凸部N 2 'を設け)、低耐圧部分D 1 ,D 2 を上下方向
からの透視状態において、それぞれP 1 ,P 2 層のほぼ
中央部に相当する位置の接合J 2 ,J 3 に形成した例で
あり、図5(a)(b)に示す部分上面図および部分断
面図のものは、図4の実施例のN 1 ,N 2 層の凸部
1 ',N 2 'に替えて複数個の穴状の短絡部N 1 ",N 2 "を
設けた例てあり、それぞれターンオフ性能の向上、即ち
保持電流IH の増大を図った例である。図6(a)
(b)の上面図およびそのA−A’部断面に示すもの
は、P1 ,P2 層を対角線で分離してこれらをN1 ,N
2 層で囲み、上下方向からの透視状態において、それぞ
れP 1 ,P 2 層のほぼ中央部に相当する位置の接合
2 ,J 3 に低耐圧部分D 1 ,D 2 を設けた例である。
これら各実施例においても図1により前記したと同様な
動作を行って本発明の目的を達成しうる。また以上に例
示した実施例にかかわらず、短絡部分,低耐圧部分の形
状,相対位置等に関しては目的において本発明の範囲に
おいて種々考えられ、更に信頼度の確保等のための目的
で従来用いられている公知の構造を併用できることは云
うまでもない。図7の断面図に示すものは、図8の回路
によるサージ防護素子として用いうる複合サイリスタの
例であって、一つの半導基板Pを共用して、二つの両方
向サイリスタT1 −T3 ,T2 −T3 が複合され、各構
成サイリスタの短絡部分より離れた部分に低耐圧部N+
(D1 ,D2 ,D3 )が形成されている。なおこの例で
は短絡分は各一箇所であるが、前記した実施例の如く、
種々の変形を適用し得ることは勿論である。この複合サ
イリスタZを図8の回路に接続すれば、接地とL1 又は
2 の間に正又は負のサージ電圧が印加されたとき、両
方向サイリスタT1 −T3 、又はT2 −T3 がサージ防
護デバイスとして作動することは明らかである。また、
線路L1 ,L2 間にサージ電圧が印加された場合には、
図7中の点線の如く、低耐圧部を通って、T1 1 3
3 2 と電流が流れるから、これがサイリスタT1
3 ,T3 −T2 をタンオンさせ、サージ電流をバイパ
スし、被防護回路Gをサージ電圧から保護する。なお上
記各実施例図の上面図における金属電極、SiO2 等に
よる絶縁層の図示は省略している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS.
In the part shown in A ', the N 1 layer is surrounded by the P 1 layer, and the short-circuit portion C
1 and C 2 are formed on the opposing portions to form a low withstand voltage portion
When D 1 and D 2 are seen through from above and below,
And a junction J at a position corresponding to a substantially central portion of the P 1 and P 2 layers.
It is an example of forming a 2, J 3. In the example of the partial top view and the partial cross-sectional view shown in FIGS. 4A and 4B, the N 1 layer surrounding the P 1 layer is provided with a short-circuit portion of the convex portion N 1 from both sides thereof (illustration shown).
Or to not but also N 2 layer surrounding the P 2 layer on both sides
Convex portion N 2 ′), and the low breakdown voltage portions D 1 and D 2 are vertically
In the see-through state from, approximately the P 1 and P 2 layers respectively
In the example formed at the joints J 2 and J 3 at the position corresponding to the central part
5 (a) and 5 (b) show the N 1 and N 2 layer projections of the embodiment of FIG.
In place of N 1 ', N 2 ', a plurality of hole-shaped short-circuit portions N 1 ", N 2 "
Provided there Te examples, an example which aimed improvement, i.e. an increase in <br/> holding current I H of the respective turn-off performance. FIG. 6 (a)
Top view (b) and that shown in the A-A 'section cross section, P 1, N 1 these are separated P 2 layers diagonally, N
Surround with two layers and see through from the top and bottom.
Joining at a position corresponding to the approximate center of the P 1 and P 2 layers
This is an example in which low breakdown voltage parts D 1 and D 2 are provided in J 2 and J 3 .
In each of these embodiments, the same operation as described above with reference to FIG. 1 can be performed to achieve the object of the present invention. Regardless of the embodiment exemplified above, the shape, relative position, etc. of the short-circuit portion and the low-breakdown-voltage portion are variously considered within the scope of the present invention for the purpose, and are conventionally used for the purpose of ensuring reliability and the like. Needless to say, the known structures can be used in combination. 7 is an example of a composite thyristor that can be used as a surge protection element according to the circuit of FIG. 8 , and uses two semiconductor thyristors T 1 -T 3 , sharing one semiconductor substrate P. T 2 -T 3 are combined, and the low breakdown voltage portion N +
(D 1 , D 2 , D 3 ) are formed. In this example, each short-circuit portion is one place, but as in the above-described embodiment,
Of course, various modifications can be applied. By connecting the composite thyristor Z in the circuit of FIG. 8, when positive or a negative surge voltage is applied between the ground and L 1 or L 2, both thyristors T 1 -T 3, or T 2 -T 3 Apparently operates as a surge protection device. Also,
When a surge voltage is applied between the lines L 1 and L 2 ,
As shown by the dotted line in FIG. 7 , the T 1 D 1 T 3
Since a current flows through D 3 T 2 , this is the thyristor T 1
T 3 and T 3 -T 2 are turned on to bypass the surge current and protect the protected circuit G from surge voltage. The illustration of the metal electrode and the insulating layer of SiO 2 or the like in the top view of each of the above-mentioned embodiments is omitted.

【0008】[0008]

【発明の効果】本発明によれば無効電流の増大を招く
ことなく保持電流の増大を図ることができる。初期点
弧位置を局限してサージ電流耐量のばらつきを防止でき
る。低耐圧かつ低静電容量のものを実現できるなど、
通信回路などのサージ防護素子として要求される各種の
性能を満足させうるエミッタ短絡型5層両方向性サイリ
スタを歩留まりよく製造できるすぐれた利点が得られ
る。
According to the present invention, it is possible to increase the holding current without increasing the reactive current. By limiting the initial firing position, it is possible to prevent variations in the surge current withstand capability. With low withstand voltage and low capacitance,
An excellent advantage is obtained in that a short-emitter type five-layer bidirectional thyristor capable of satisfying various performances required as a surge protection element for a communication circuit or the like can be manufactured with high yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の両方向性サイリスタの基本的構成図で
ある。
FIG. 1 is a basic configuration diagram of a bidirectional thyristor of the present invention.

【図2】低耐圧部分の他の実施例の説明図である。FIG. 2 is an explanatory diagram of another embodiment of a low breakdown voltage portion.

【図3】本発明の他の実施例の説明図である。 FIG. 3 is an explanatory diagram of another embodiment of the present invention.

【図4】本発明の他の実施例の説明図である。FIG. 4 is an explanatory diagram of another embodiment of the present invention.

【図5】本発明の他の実施例の説明図である。FIG. 5 is an explanatory diagram of another embodiment of the present invention.

【図6】本発明の他の実施例の説明図である。FIG. 6 is an explanatory diagram of another embodiment of the present invention.

【図7】本発明の他の実施例の説明図である。FIG. 7 is an explanatory diagram of another embodiment of the present invention.

【図8】図7の素子によるサージ防護回路図である。 8 is a circuit diagram of a surge protection circuit using the elements shown in FIG . 7;

【図9】従来の両双方向性サイリスタの説明図である。 FIG. 9 is an explanatory diagram of a conventional bidirectional thyristor.

【図10】V−I特性である。 FIG. 10 is a VI characteristic.

【図11】サージ防護回路図である。 FIG. 11 is a surge protection circuit diagram.

【図12】従来の両双方向性サイリスタの動作説明図で
ある。
FIG. 12 is a diagram illustrating the operation of a conventional bidirectional thyristor.
is there.

【符号の説明】[Explanation of symbols]

1 2 ,T 3 金属電極 J1 接合 J2 接合 J3 接合 J4 接合 VBO 耐圧 IH 保持電流 IS 無効電流 Z サージ防護素子 G 被保護回路 C 静電容量 S サージ E 電源 C1 短絡部分 C2 短絡部分 D1 低耐圧部分 D2 低耐圧部分 I 絶縁層T 1 , T 2 , T 3 Metal electrode J 1 junction J 2 junction J 3 junction J 4 junction V BO withstand voltage I H holding current I S reactive current Z Surge protection element G Protected circuit C Capacitance S Surge E Power supply C 1 Short-circuit part C 2 Short-circuit part D 1 Low withstand voltage part D 2 Low withstand voltage part I Insulating layer

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の導電型の半導体層を共通基板とし
て、該共通基板の一方の面側に形成された第2の導電型
の第1のベース層と、該第1のベース層上に第1の導電
型の第1のエミッタ層とが形成されると共に、前記共通
基板の他方の面側に形成された第2の導電型の第2のベ
ース層と、該第2のベース層上に第1の導電型の第2の
エミッタ層とが形成され、 前記第1のベース層と第2のベース層との一部はそれぞ
れ表面に露呈され、該第1のベース層と前記第1のエミ
ッタ層との間及び該第2のベース層と前記第2のエミッ
タ層との間をそれぞれ短絡する第1の電極と第2の電極
が設けられ、 かつ前記一方の表面に露呈した第1のベース層と前記他
方の表面に露呈した第2のエミッタ層、及び前記他方の
表面に露呈した第2のベース層と前記一方の表面に露呈
した第1のエミッタ層はそれぞれ上下方向からの透視状
態においてほぼ対向するように配置された両方向性サイ
リスタにおいて、 前記共通基板と前記第1のベース層との接合部であっ
て、前記の上下方向からの透視状態において前記第1の
エミッタ層のほぼ中央部と、前記共通基板と前記第2の
ベース層との接合部であって、前記の上下方向からの透
視状態において前記第2のエミッタ層のほぼ中央部と
に、それぞれ前記各接合部の他の部分に比して耐圧の低
い部分を形成したことを特徴とする両方向性サイリス
タ。
A first conductive type semiconductor layer serving as a common substrate;
And a second conductive type formed on one surface of the common substrate.
A first base layer, and a first conductive layer on the first base layer.
And a first emitter layer of the same type.
A second conductive type second base formed on the other surface of the substrate;
And a second conductive layer of a first conductivity type on the second base layer.
An emitter layer is formed, and a part of the first base layer and a part of the second base layer are respectively formed.
Exposed on the surface, the first base layer and the first
Between the second base layer and the second emitter layer.
And a second electrode for short-circuiting between the first and second layers, respectively.
And the first base layer exposed on the one surface and the other base layer.
A second emitter layer exposed on one surface, and the other
The second base layer exposed on the surface and the second base layer exposed on the one surface
Each of the first emitter layers is transparent in a vertical direction.
Bidirectional rhinoceros
In Lister, a junction between the common substrate and the first base layer
In the see-through state from above and below, the first
A substantially central portion of the emitter layer, the common substrate and the second
A junction between the base layer and the base layer;
In a viewing state, a substantially central portion of the second emitter layer
In addition, the breakdown voltage is lower than that of the other portions of each of the joints.
Bidirectional thyris characterized by the formation of a curved part
Ta.
【請求項2】 第1の導電型の半導体層を共通基板とし
て、該共通基板の一方の面側に分離して形成された第2
の導電型の第1のベース層及び第2のベース層と、該第
1のベース層上及び第2のベース層上にそれぞれ対応し
て第1の導電型の第1のエミッタ層と第2のエミッタ層
とが形成されると共に、前記共通基板の他方の面側に形
成された第2の導電型の第3のベース層と、該第3のベ
ース層上に第1の導電型の第3のエミッタ層とが形成さ
れ、 前記第1のベース層及び第2のベース層の一部はそれぞ
れ一方の表面に露呈され、前記第3のベース層の一部は
他方の表面に露呈され、前記第1のベース層と前記第1
のエミッタ層との間,前記第2のベース層と前記第2の
エミッタ層との 間及び前記第3のベース層と前記第3の
エミッタ層との間をそれぞれ短絡する第1の電極,第2
の電極及び第3の電極が設けられ、 かつ前記一方の表面に露呈した第1のベース層及び第2
のベース層と前記他方の表面に露呈した第3のエミッタ
層、前記他方の表面に露呈した第3のベース層と前記一
方の表面に露呈した第1のエミッタ層及び第2のエミッ
タ層とは上下方向からの透視状態においてほぼ対向する
ように配置された両方向性サイリスタにおいて、 前記共通基板と前記第1のベース層及び第2のベース層
との接合部であって、前記の上下方向からの透視状態に
おいて前記第1のエミッタ層及び第2のエミッタ層のほ
ぼ中央部と、前記共通基板と前記第3のベース層との接
合部であって、前記の上下方向からの透視状態において
前記第3のエミッタ層のほぼ中央部とに、それぞれ前記
各接合部の他の部分に比して耐圧の低い部分を形成した
ことを特徴とする複合サイリスタ。
2. A semiconductor device according to claim 1 , wherein said first conductive type semiconductor layer is a common substrate.
And a second separated substrate formed on one side of the common substrate.
A first base layer and a second base layer of a conductivity type of
Corresponding to the first base layer and the second base layer, respectively.
And a first emitter layer and a second emitter layer of a first conductivity type
Is formed, and a shape is formed on the other surface side of the common substrate.
A third base layer of the second conductivity type thus formed, and the third base layer;
A third emitter layer of a first conductivity type on the source layer;
Is a portion of the first base layer and second base layer it
Exposed on one surface, and a portion of the third base layer is
Exposed on the other surface, the first base layer and the first
Between the second base layer and the second
Between the emitter layer and the third base layer and the third
A first electrode and a second electrode, each of which short-circuits with the emitter layer.
And a third electrode provided on the first base layer and the second electrode exposed on the one surface.
Base layer and a third emitter exposed on the other surface
A third base layer exposed on said other surface and said one surface.
The first emitter layer and the second emitter
Substantially opposing in the see-through state from above and below
The common substrate and the first base layer and the second base layer in the bidirectional thyristor arranged as described above.
And in the see-through state from above and below.
The first and second emitter layers.
A central portion of the substrate and a contact between the common substrate and the third base layer.
In the joint part, in the see-through state from the above-mentioned vertical direction
At substantially the center of the third emitter layer,
Formed parts with lower withstand voltage than other parts of each joint
A composite thyristor characterized by the following:
【請求項3】 第1の導電型の半導体層を共通基板とし
て、該共通基板の一方の面側に分離して形成された第2
の導電型の第1のベース層及び第2のベース層と、該第
1のベース層上及び第2のベース層上にそれぞれ対応し
て第1の導電型の第1のエミッタ層と第2のエミッタ層
とが形成されると共に、前記共通基板の他方の面側に形
成された第2の導電型の第3のベース層と、該第3のベ
ース層上に第1の導電型の第3のエミッタ層とが形成さ
れ、 前記第1のベース層及び第2のベース層の一部はそれぞ
れ一方の表面に露呈され、前記第3のベース層の一部は
他方の表面に露呈され、前記第1のベース層と前記第1
のエミッタ層との間,前記第2のベース層と前記第2の
エミッタ層との間及び前記第3のベース層と前記第3の
エミッタ層との間をそれぞれ短絡する第1の電極,第2
の電極及び第3の電極が設けられ、 かつ前記一方の表面に露呈した第1のベース層及び第2
のベース層と前記他方の表面に露呈した第3のエミッタ
層、前記他方の表面に露呈した第3のベース層と前記一
方の表面に露呈した第1のエミッタ層及び第2のエミッ
タ層とは上下方向からの透視状態においてほぼ対向する
ように配置された両方向性サイリスタにおいて、 前記他方の表面に露呈した前記第3のベース層とそれぞ
れ対向する側の前記第1のベース層と前記共通基板との
接合部分、及び前記第2のベース層と前記共通基板との
接合部分を前記第1の電極又は前記第2の電極から絶縁
された前記一方の表面にそれぞれ露呈させ、該露呈され
た接合部分に前記各接合部分の他の部分に比して耐圧の
低い部分を形成すると共に、 前記第3のエミッタ層のほぼ中央部に前記第3のベース
層と前記共通基板との接合部分を前記第3の電極から絶
縁して前記他方の表面に露呈させ、該露呈された第3の
ベース層と前記共通基板との接合部分に前記接合部分の
他の部分に比して耐圧の低い部分を形成したことを特徴
とする複合サイリスタ。
3. A semiconductor device according to claim 1 , wherein the semiconductor layer of the first conductivity type is a common substrate.
And a second separated substrate formed on one side of the common substrate.
A first base layer and a second base layer of a conductivity type of
Corresponding to the first base layer and the second base layer, respectively.
And a first emitter layer and a second emitter layer of a first conductivity type
Is formed, and a shape is formed on the other surface side of the common substrate.
A third base layer of the second conductivity type thus formed, and the third base layer;
A third emitter layer of a first conductivity type on the source layer;
Is a portion of the first base layer and second base layer it
Exposed on one surface, and a portion of the third base layer is
Exposed on the other surface, the first base layer and the first
Between the second base layer and the second
Between the emitter layer and the third base layer and the third
A first electrode and a second electrode, each of which short-circuits with the emitter layer.
And a third electrode provided on the first base layer and the second electrode exposed on the one surface.
Base layer and a third emitter exposed on the other surface
A third base layer exposed on said other surface and said one surface.
The first emitter layer and the second emitter
Substantially opposing in the see-through state from above and below
And the third base layer exposed on the other surface.
Between the first base layer on the opposite side and the common substrate.
A bonding portion, and a connection between the second base layer and the common substrate.
Insulates the joint from the first electrode or the second electrode
Exposed on the one surface,
The joints have a higher breakdown voltage than the other joints.
A third base layer formed substantially at the center of the third emitter layer;
The joint between the layer and the common substrate is disconnected from the third electrode.
Rim and exposed to said other surface, said exposed third
The bonding portion between the base layer and the common substrate
Characterized by forming a part with lower withstand voltage compared to other parts
And a composite thyristor.
JP03771791A 1991-02-08 1991-02-08 Bidirectional thyristor Expired - Lifetime JP3193386B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03771791A JP3193386B2 (en) 1991-02-08 1991-02-08 Bidirectional thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03771791A JP3193386B2 (en) 1991-02-08 1991-02-08 Bidirectional thyristor

Publications (2)

Publication Number Publication Date
JPH04340276A JPH04340276A (en) 1992-11-26
JP3193386B2 true JP3193386B2 (en) 2001-07-30

Family

ID=12505269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03771791A Expired - Lifetime JP3193386B2 (en) 1991-02-08 1991-02-08 Bidirectional thyristor

Country Status (1)

Country Link
JP (1) JP3193386B2 (en)

Also Published As

Publication number Publication date
JPH04340276A (en) 1992-11-26

Similar Documents

Publication Publication Date Title
JP2570022B2 (en) Constant voltage diode, power conversion device using the same, and method of manufacturing constant voltage diode
JP3074736B2 (en) Semiconductor device
JPH05152574A (en) Semiconductor device
JPH0693507B2 (en) Semiconductor component
US5986289A (en) Surface breakdown bidirectional breakover protection component
US5130784A (en) Semiconductor device including a metallic conductor for preventing arcing upon failure
JP3193386B2 (en) Bidirectional thyristor
JP3635098B2 (en) Thyristor and its assembly
JP3083881B2 (en) Surge protection element
US4114178A (en) Semiconductor controlled rectifier having an auxiliary region with localized low resistance paths to the control gate
US4646122A (en) Semiconductor device with floating remote gate turn-off means
JPH0677472A (en) Surge protective element
US3990090A (en) Semiconductor controlled rectifier
JP2650180B2 (en) Two-way two-terminal thyristor
JPS6257250A (en) Semiconductor device
JP2802970B2 (en) Planar type two-terminal bidirectional thyristor
JPH0666464B2 (en) Bidirectional semiconductor switching element
TWI817567B (en) Low capacitance two channel and multi-channel transient voltage suppressor with effective inter-connection
JPH0682834B2 (en) Surge protection device
JP3046423B2 (en) Surge protection element
JP3085482B2 (en) Surge protection element
JPS61232671A (en) Reverse conductive gto thyristor
KR950005470B1 (en) Semiconductor device with improved static electric characteristic
JPS583385B2 (en) Kaden Atsuhogososhi
JPH06188410A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080525

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10