JP3191586B2 - 画像動き補正装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は撮像装置の手揺れ補正等
に用いる画像動き補正装置に関するものである。

【０００２】

【従来の技術】近年、ビデオカメラ等の撮像装置におい
ては、小型・軽量・高倍率ズーム化、更に多機能化が進
み、光学ズームと電子的ズーム機能を連動した商品開発
が行われている。また、ユーザー層が従来のマニアに加
えて子供からお年寄りまで拡大が進むことにより、手ぶ
れによる画面揺れが発生し、電子的ズーム機能を用いた
動き補正回路を備えた撮像装置が商品化されている。

【０００３】従来の電子的ズーム機能を用いた動き補正
装置としては、例えばＴＶ学会技術報告ＶＯＬ．１１，
ＮＯ３（Ｍａｙ．１９８７）に示されている。

【０００４】また、従来の補間機能付き撮像装置として
は、例えば特開平１−２６１０８６号公報「撮像装置」
に示されている。

【０００５】以下に従来の、インターレース走査された
映像信号に対して補間処理を行う機能を持った画像動き
補正装置についてその動作原理を説明する。また、特に
補間処理（水平ライン補間）に関しては垂直方向に限っ
て、単板式の撮像装置をもとに説明する。

【０００６】図２１は従来の画像動き補正装置の構成を
示すブロック図である。同図において、固体撮像素子２
１は撮像素子で、光学系を介した映像を電気信号（以
下、これを映像信号と称す。）に変換する。アナログ信
号処理回路２は固体撮像素子２１からの映像信号に対す
る信号処理を行い、アナログ／ディジタル変換回路３は
アナログ信号処理回路２で処理された映像信号をディジ
タル信号に変換する。そして、この変換された信号は画
像動き検出回路５とフィールドメモリ回路４に送られ
る。画像動き検出回路５はアナログ／ディジタル変換回
路３からの映像信号から画像のフィールド間の動き（検
出差分ベクトル）を検出する。この検出された検出差分
ベクトルは検出差分ベクトル積分回路７により積分され
る。フィールドメモリ回路４はアナログ／ディジタル変
換回路３からの映像信号を記憶する。フィールドメモリ
制御回路９は検出差分ベクトル積分回路７の積分結果に
基づきフィールドメモリ回路４の読み出しアドレスを制
御する。フィールドメモリ回路４から読み出された映像
信号は補間回路１７で補間処理を施される。

【０００７】図２２は図２１に示した画像動き検出回路
５の具体的な構成を示すブロック図である。同図におい
て、代表点記憶回路１ｉは固体撮像素子２１から入力さ
れてくる現フィールドの映像信号を複数の領域に分割
し、各領域の特定の代表点に対応する映像信号を代表点
信号として記憶するものである。また、この回路は現フ
ィールドより１フィールド前に走査された前フィールド
の代表点信号を相関演算回路２ｉに与える。相関演算回
路２ｉは前代表点信号と現フィールドの映像信号間の相
関演算を行い、前代表点信号と現フィールドの映像信号
の差を比較するものであり、その出力は動きベクトル検
出回路３ｉに与えられる。動きベクトル検出回路３ｉは
相関演算回路２ｉでの演算結果から、前フィールドと現
フィールドの間の画像の動き（検出差分ベクトル）を検
出する。

【０００８】図２３は、補間回路１７の内部の具体的な
構成の一例である。図２３において、１ｄ，２ｄ，３ｄ
は１ラインメモリであり、３つのうち１つを書き込み、
２つを読み出しに使用し、この書き込み及び読み出しに
使用するメモリを順次入れ替えることによりリアルタイ
ムの処理を実現する。４ｄ，５ｄは３つの１ラインメモ
リのうちの２つのラインメモリから読み出された２つの
ラインの信号にそれぞれの補間係数ｗ，（１−ｗ）を乗
算する乗算器、６ｄは乗算器４ｄ，５ｄの出力信号を加
算して補間出力を出力する加算器、７ｊは２つのライン
の信号の補間係数ｗ，（１−ｗ）を発生する係数発生回
路である。

【０００９】以上のように構成された補間回路によるイ
ンターレース走査された映像信号の水平ラインを補間す
る方法に関して図７を用いて説明すると、いまあるフィ
ールドにおける映像信号のｋ，ｋ＋１ライン間に（但
し、ライン間の距離を１とする。）、ｋラインからの距
離とｋ＋１ラインからの距離の比が、ｗ：１−ｗ（但
し、０≦ｗ＜１）である位置に画像ラインを補間する場
合、いま上記ｋラインが１ラインメモリ３ｄに、ｋ＋１
ラインが１ラインメモリ２ｄに記憶されているとする
と、補間ラインはｋラインに係数発生回路７ｊで発生さ
れた補間係数１−ｗを乗じたものとｋ＋１ラインに係数
発生回路７ｊで発生された補間係数ｗを乗じたものを加
算器６ｄで加算することにより合成する。すなわち、補
間ラインを得るには、同フィールドのｋ，ｋ＋１ライン
を１ラインメモリ２つから読み出し、距離に応じた補間
係数（この場合は、ｗと１−ｗ）を乗算して加算する演
算処理を行う。

【００１０】以上のように構成された従来の画像動き補
正装置では、固体撮像素子２１から得た現フィールドの
映像信号は画像動き検出回路５とフィールドメモリ回路
４へ送られる。画像動き検出回路５はこの映像信号から
画像の動き（検出差分ベクトル）を検出し、この検出さ
れた動きの積分値に応じてフィールドメモリ回路４のデ
ータ読み出しアドレスを移動させることにより、現フィ
ールドの画像から手揺れ等による画像の動きの除去を行
い、またこの時にフィールドメモリ回路４から読み出し
た画像が元の画像に比べ画枠が小さくなるため補間回路
により電子的にズーム（拡大）処理を行っていた。

【００１１】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、補間回路による電子的ズーム（拡大）処理
の際に画像の画質が劣化するという問題があった。

【００１２】これを詳しく説明すると、例えば、補間係
数が１／２と１／２で補間されるラインは入力２ライン
の完全平均となるので垂直方向の周波数レスポンス特性
は最も低くなり、補間係数が１と０で補間されるライン
は入力信号の１ラインがそのまま出力されることになる
ので垂直方向の周波数レスポンス特性は最も高くなる
（図１６は補間係数と垂直方向の周波数レスポンス特性
の関係を示すグラフであり、補間係数が１／２付近に近
づくと垂直方向の周波数レスポンス特性が低下すること
がわかる。）。つまり、２つの入力ラインの中央付近ほ
ど、補間された出力ラインの周波数レスポンス特性が低
く、つまり画質が劣化する。またこれは水平方向の補間
処理に関しても同様のことが言える。

【００１３】本発明は上記従来の問題点を解決するもの
であって、従来に比べ画像の動き除去の際に画質の劣化
を低減できる画像動き補正装置を提供することを目的と
する。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像動き補正装置は、従来から用いられてき
た放送方式及びシステム動作クロックに合わせた画素数
の固体撮像素子に比べ画素数の多い固体撮像素子と、画
像動き予測回路と固体撮像素子駆動制御回路を設け、画
像動き予測回路により画像の動きを予測し、この予測結
果に基づき固体撮像素子駆動制御回路により固体撮像素
子上の画像の一部を読み出す。そしてこの読み出した画
像を一旦フィールドメモリ回路に記憶し、次にこのフィ
ールドメモリ回路に記憶された画像に対し動き検出を行
う。ここで検出された画像の動きは前フィールドでなさ
れた画像動き予測の誤差に相当するため、この検出され
た動きに応じてフィールドメモリから再び画像の読み出
しを行うことにより予測誤差を補正し高精度の動き補正
が可能となり、且つこのとき最終的にフィールドメモリ
回路から読み出される画像の画素数を現行放送方式に合
った画素数となるようにすることにより、電子的ズーム
処理（拡大処理）を省略し電子的ズーム処理（拡大処
理）に伴う画質の劣化を低減する。

【００１５】また、動き補正の際に、１画素１ライン以
下の補正精度を確保するためには、画素間の補間処理が
必要となるが、この際に、（１）補間係数にクリップ処
理を施す、（２）補間信号に対しアパーチャ補正を行
い、この時、補間係数に応じてフィールド毎にアパーチ
ャ補正の利得を変化させる、（３）上記（１）と（２）
の両者を採用する、以上３つの手段により補間処理に伴
う画質の劣化を低減する。

【００１６】

【作用】上記の構成により、本発明の画像動き補正装置
は、画像動き補正の際に電子的なズーム処理（拡大処
理）を行うことなく、よって画質の劣化なく画像の動き
を補正することができる。

【００１７】また、動き補正の際の１画素１ライン以下
の補正精度確保のための、画素間の補間処理に伴う画質
の劣化を低減できる。

【００１８】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。

【００１９】図１は本発明の第１の実施例における画像
動き補正装置のブロック図を示すものである。同図にお
いて、固体撮像素子１は、放送方式及びシステムの動作
クロックに合わせた標準の固体撮像素子に比べて画素数
が多い固体撮像素子であり、光学系を介した映像を電気
信号に変換する。アナログ信号処理回路２は固体撮像素
子１からの映像信号に対してアナログ信号処理を行い、
アナログ／ディジタル変換回路３はアナログ信号処理回
路２で処理された信号をディジタル信号に変換する。デ
ィジタル信号に変換された信号は一旦フィールドメモリ
回路４に記憶される。但し、このフィールドメモリ回路
４は固体撮像素子１の有する画素数よりも少なく且つ最
終映像出力として必要な画素数よりも多くの画素数を記
憶できるものとする。画像動き検出回路５はアナログ／
ディジタル変換回路３によりディジタル信号に変換され
た映像信号から画像のフィールド間の動きを検出し（以
下、これを検出差分ベクトルと称す。）、この検出差分
ベクトルを画像動き予測回路６及び検出差分ベクトル積
分回路７に出力する。画像動き予測回路６は、画像動き
検出回路５で得られた検出差分ベクトルを用いて１フィ
ールド先の画像の動きを予測する。固体撮像素子駆動制
御回路８は固体撮像素子１を駆動し且つ画像動き予測回
路６で予測された画像の動きに基づき固体撮像素子１上
の信号読み出しアドレスを制御し、フィールドメモリ回
路４で記憶可能な画素数分の映像信号を読み出す。ま
た、検出差分ベクトル積分回路７は画像動き検出回路５
で得られた検出差分ベクトルを積分し、この積分値によ
りフィールドメモリ制御回路９がフィールドメモリ回路
４からの映像読み出しアドレスの制御を行い、最終映像
出力に見合う画素数分の映像信号を読み出す。補間回路
１０はフィールドメモリ回路４から読み出された映像信
号に対し補間処理を施すための回路であり、この補間処
理の際の補間係数は検出差分ベクトル積分回路７により
積分された検出差分ベクトルの積分値により決定され
る。また、クリップ回路１１は補間回路１０において補
間処理を行う場合の補間係数に対するクリップ処理を行
うための回路である。

【００２０】なお、画像動き検出回路５は従来例で示し
た図２２と同様の構成と作用を成すものであるので詳細
な説明は省略する。以下本実施例の説明においては、画
像動き検出回路５を構成する各回路は図２２の各回路と
同一のものとして同一の符号を付して説明に用いる。

【００２１】図２は図１に示した画像動き予測回路６の
具体的な構成を示すブロック図である。同図において、
予測演算回路２ａは現フィールドまでに得られたフィー
ルド間の実際の動きベクトル（後述）から１フィールド
先の画像の動きベクトル（以下、これを動き予測ベクト
ルと称す）を予測演算する回路である。このフィールド
間の実際の動きベクトルとは、各フィールドでそのフィ
ールドの１フィールド前に予測演算回路２ａで求められ
た動き予測ベクトルに、各フィールドで画像動き検出回
路５で得られた検出差分ベクトルを加算（もしくは減
算）して得られるもので、これはつまりフィールド間の
画像の実際の動きを示すものである。このフィールド間
の画像の実際の動きを計算するのが動きベクトル算出回
路１ａである。予測ベクトル積分回路３ａは予測演算回
路２ａで得られた動き予測ベクトルを各フィールド毎に
積分する（以下、この積分結果を、動き予測積分ベクト
ルと称す。）。

【００２２】図３は図２に示した予測演算回路２ａの具
体的な構成を示すブロック図である。同図において、遅
延回路１ｂは信号を遅延させる遅延器であり、遅延時間
は、映像信号の１フィールド分、つまり６０分の１秒で
ある。乗算回路２ｂは乗算器であり、本実施例では入力
に２を乗ずるものとする。乗算回路３ｂは乗算器であ
り、本実施例では入力に−１を乗ずるものとする。加算
器４ｂは乗算回路２ｂと乗算回路３ｂからの入力を加算
し出力する。

【００２３】図４は図２に示した予測演算回路２ａの他
の具体的な構成を示すブロック図である。同図におい
て、遅延回路１ｃ及び遅延回路２ｃは共に信号を遅延さ
せる遅延器であり、遅延時間は、映像信号の１フィール
ド分、つまり６０分の１秒である。乗算回路３ｃは乗算
器であり、本実施例では入力に３を乗ずるものとする。
乗算回路４ｃは乗算器であり、本実施例では入力に−３
を乗ずるものとする。乗算回路５ｃは乗算器であり、本
実施例では入力に１を乗ずるものとする。加算器６ｃは
乗算回路３ｃと乗算回路４ｃからの入力を加算し出力す
る。加算器７ｃは乗算回路５ｃと加算器６ｃからの入力
を加算し出力する。

【００２４】図５は、補間回路１０の内部の具体的な構
成を示すブロック図である。図５において、１ｄ，２
ｄ，３ｄは１ラインメモリであり、３つのうち１つを書
き込み、２つを読み出しに使用し、この書き込み及び読
み出しに使用するメモリを順次入れ替えることによりリ
アルタイムの処理を実現する。４ｄ，５ｄは３つの１ラ
インメモリのうちの２つのラインメモリから読み出され
た２つのラインの信号にそれぞれの補間係数ｗ，（１−
ｗ）を乗算する乗算器、６ｄは乗算器４ｄ，５ｄの出力
信号を加算して補間出力を出力する加算器、７ｄは２つ
のラインの信号の補間係数ｗ，（１−ｗ）を、検出差分
ベクトル積分回路７により得られた検出差分ベクトルの
積分値及びクリップ回路１１の出力に基づき発生する係
数発生回路である。

【００２５】以上のように構成された本実施例の画像動
き補正装置について、以下その動作について説明する。
但し、補間処理に関しては、簡単のため垂直方向の補間
処理に関してのみ説明する。

【００２６】画像動き検出回路５では、固体撮像素子１
で得られた現フィールドの映像信号と、前フィールドの
映像信号のうち代表点記憶回路１ｉで記憶してあった代
表点信号との相関演算を相関演算回路２ｉで行い、この
演算結果より画像の動き（検出差分ベクトル）を検出す
る（図２２参照）。ただし、この得られた検出差分ベク
トルは前フィールドにおいて画像動き予測回路６で予測
した画像の動きと、実際の画像の動きとの差である。つ
まり、画像動き予測回路６で予測した動きと実際の画像
の動きが同じであれば、この画像動き検出回路５で得ら
れる画像の動きは０となる。画像動き検出回路５で検出
された検出差分ベクトルは、動きベクトル算出回路１ａ
において前フィールドでの動き予測ベクトルと加算（も
しくは減算）され、前フィールドに対する現フィールド
の実際の動きベクトルとして予測演算回路２ａに送られ
る。予測演算回路２ａは動きベクトル算出回路１ａから
の入力から現フィールドに対する次フィールドの画像の
動きを予測し、これを動き予測ベクトルとして予測ベク
トル積分回路３ａに送る（図２参照）。

【００２７】この時、予測演算回路２ａは第１の構成と
して、動きベクトル算出回路１ａで求められた前フィー
ルドに対する現フィールドの実際の動きベクトルをその
まま動き予測ベクトルとする構成も考えられ、この構成
で画像の動きの低周波成分の除去は可能である。また、
第２の構成として、予測演算回路２ａが図３の構成をと
る場合は、乗算回路２ｂで２を乗じた入力信号と遅延回
路１ｂを経て乗算回路３ｂで−１を乗じた入力信号とを
加算器４ｂで加算し動き予測ベクトルとし、また、第３
の構成として、図４の構成をとる場合は、乗算器３ｃで
３を乗じた入力信号と遅延回路１ｃを経て乗算回路４ｃ
で−３を乗じた入力信号とを加算器６ｃで加算したもの
と、遅延回路１ｃと遅延回路２ｃとを経て乗算回路５ｃ
で１を乗じた入力信号を加算器７ｃで加算し動き予測ベ
クトルとするが、これらの場合は前フィールドに対する
現フィールドの実際の動きベクトルをそのまま動き予測
ベクトルとする構成よりもより画像の動きの高周波成分
の除去が可能である。

【００２８】以上述べた動き予測ベクトルを用いて、予
測ベクトル積分回路３ａは各フィールドで得られた動き
予測ベクトルの積分値（動き予測積分ベクトル）を計算
する。そして、この動き予測積分ベクトルは固体撮像素
子駆動制御回路８に送られ、この動き予測積分ベクトル
に基づき固体撮像素子駆動制御回路８が固体撮像素子１
上の映像信号読み出しアドレスを制御し、映像信号の動
き成分を固体撮像素子１上で補正する。

【００２９】また、画像動き検出回路５で得られた検出
差分ベクトルは検出差分ベクトル積分回路７により積分
され、この積分値に基づきフィールドメモリ回路４から
の映像信号読み出しアドレスを制御することにより予測
による固体撮像素子１から読み出された映像信号に残留
した動き成分を除去することが可能である。また、この
ときフィールドメモリ回路４が記憶可能な画素数を最終
映像出力に比べ多くし、固体撮像素子１の画素数をフィ
ールドメモリ回路４が記憶可能な画素数に比べ多くする
ことにより、従来動き補正の際に必要であった電子的ズ
ーム処理（拡大処理）を行わずに動き補正を行うことが
可能となる。このことを図を用いて更に詳しく説明する
と、図６は、固体撮像素子１、フィールドメモリ回路
４、最終出力映像の画素数、ライン数を模式的に説明す
るための図である。図６において、Ａ，Ｂ，Ｃは水平の
画素数、ａ，ｂ，ｃは垂直のライン数であり、Ａ＞Ｂ＞
Ｃ、ａ＞ｂ＞ｃという関係がある。本図のように、はじ
めに動き予測により固体撮像素子から映像信号を読み出
す場合にはフィールドメモリ回路の有する画素数（Ｂ＊
ｂ）に相当する領域を動きに応じて読み出し、次に動き
検出によりフィールドメモリ回路から映像信号を読み出
す場合には最終映像出力として必要な画素数（Ｃ＊ｃ）
に相当する領域を動きに応じて読み出すようにすると最
終映像出力信号に対する電子的ズーム処理（拡大処理）
は不要となる。

【００３０】またこの場合、フィールドメモリ回路４か
らの映像信号読み出しは画素単位であるため、１画素、
１ライン以下の補正精度を確保するために補間回路１０
により補間処理を施す。

【００３１】補間回路１０による補間処理に関して説明
すると、フィールドメモリ制御回路９の制御のもとで読
み出された映像信号は補間回路１０に送られる。補間回
路１０ではフィールドメモリ回路４から読み出された映
像信号を１ラインメモリに書き込み、この書き込まれた
映像信号の内、２ラインの信号に対し係数発生回路７ｄ
により発生された補間係数により補間演算を行う。図７
は補間演算の方法を示す模式図である。補間により合成
されるラインｋ’は、ラインｋ’の上下に存在する第ｋ
ライン及び第ｋ＋１ラインからの距離（ライン間の距離
は１とする）に応じた補間係数を第ｋライン及び第ｋ＋
１ラインに乗算して加算することにより合成される。

【００３２】この動作に関して更に詳しく図を用いて説
明すると、図８は検出差分ベクトルの積分値に基づくフ
ィールドメモリ回路４からの映像信号の読み出し及び補
間処理を模式的に表わしたものである。図８において、
Ｖは検出差分ベクトルの積分値による読み出しスタート
アドレスである（垂直方向のライン間の距離は１とす
る）が、実際にフィールドメモリ回路４から読み出しの
際はライン単位でしか読み出しが行えないため、映像信
号の読み出しは、例えばｖ３のアドレス（ライン）から
開始される。しかし、１ライン以下の画像動き補正を行
うためには、この読み出された映像信号に対して補間処
理を施し、Ｖで示される読み出しスタートアドレスから
読み出された信号に相当する映像信号を合成する。本実
施例においては、電子的ズーム処理（拡大処理）が不要
であるため、補間係数（ｗ１，ｗ２，ｗ３，ｗ４）は、
図のように各合成するラインで同一となる。ちなみに、
上記補間係数はすべて係数発生回路７ｄで計算される。

【００３３】以上のように、フィールドメモリ回路４か
ら読み出された映像信号は補間回路１０により補間演算
を施される。しかし、従来の技術で述べたようにこの場
合、垂直方向の周波数レスポンス特性が補間係数によっ
て変化し特に補間係数が１／２と１／２で補間される場
合は出力ラインが入力の２ラインの完全平均となるの
で、垂直方向の周波数レスポンス特性は最も低くなり画
質が著しく劣化する。故に、本発明においてはクリップ
回路１１を設け、検出差分ベクトル積分回路７により得
られた検出差分ベクトルの積分値に基づき係数発生回路
７ｄが発生する補間係数を一旦クリップ回路１１に送
り、この補間係数がある一定の範囲の値をとる場合には
クリップ回路１１によりクリップ処理を施すことにより
補間処理による画質の劣化を軽減する。これを図を用い
て詳細に説明すると、図９は、補間処理により第ｋライ
ンと第ｋ＋１ラインからｋ’を合成することを示した模
式図であるが、この場合補間係数が１／２と１／２で垂
直方向の周波数レスポンス特性が最も劣化する場合であ
るが、このときクリップ回路１１は補間係数に応じて補
間係数にクリップ処理を施す。例えば補間係数が３／８
以上１／２未満の場合にはこれを３／８にクリップし、
補間係数が１／２以上５／８以下の場合にはこれを５／
８にクリップする。例えば図９のように補間係数ｗ＝１
／２の場合、これを図１０に示すようにｗ＝３／８とす
る。すると、補間係数は０以上３／８以下、５／８以上
１以下の数となり、周波数レスポンス特性が最も劣化す
る補間係数での補間処理を避けることができ、映像信号
の垂直方向の周波数レスポンス特性の劣化を防ぐことが
可能となる。故に、垂直方向の画質劣化を抑えた補間処
理画像の合成が可能となる。

【００３４】以上のように、本実施例によれば、映像信
号に対し、画像の動き補正を行う場合に、放送方式及び
システムの動作クロックに合わせた標準の固体撮像素子
に比べて画素数の多い固体撮像素子と最終出力映像信号
に必要な画素数以上の画素数を記憶可能なメモリ回路と
現フィールドより先の画像の動きを予測するための画像
動き予測回路を設けることにより、従来必要であった動
き補正後の映像信号に対する電子的なズーム処理（拡大
処理）を不要とし、電子的なズーム処理（拡大処理）に
伴う画質の劣化を防止することができる。

【００３５】また、１画素、１ライン以下の補正精度を
得るための補間処理を行う場合に、係数発生回路７ｄが
発生する補間係数に対し、クリップ処理を施すクリップ
回路１１を新たに設けることにより、補間処理における
補間係数が１／２付近の周波数レスポンス特性の最も劣
化する場合の補間処理における周波数レスポンス特性の
劣化を押え、画質劣化の少ない補間処理画像を合成する
ことができる。

【００３６】なお、本実施例において、上記それぞれの
回路の機能のソフトウエア上での実現が可能であること
は明らかである。

【００３７】また、本実施例において、画像動き検出回
路５に関しては従来の例のものと同じとしたがこれに限
るものではない。

【００３８】また、本実施例において予測演算回路２ａ
に関しては３つの構成を独立に用いるように表現したが
これに限るものではなく、上記３つの構成による演算結
果を適応的に切り替える方式も考えられる。また、予測
演算回路２ａの第３の構成として図４に示したものでは
加算器を２つ使用しているが、これは１つでも同じ構成
が可能なことは明らかである。

【００３９】また、本実施例において、画像の動きの検
出及び画像の動きの予測はすべてフィールド毎に行った
が、これに限るものではなく、例えばフィールド毎では
なくフレーム毎に行うことも考えられる。

【００４０】また、図５において固体撮像素子の垂直の
ライン数をａとしたがこれは固体撮像素子から得られる
映像信号のライン数であり、固体撮像素子の垂直方向の
フォトダイオードセルの数とは必ずしも一致しないこと
は言うまでもない。

【００４１】なお、本実施例においては、垂直方向の補
間処理に関してのみ述べたがこれに限るものではなく、
水平方向の補間処理に関しても上記実施例と同様に補間
係数のクリップ処理を行うことにより、垂直方向と同様
の効果が得られることは言うまでもない。

【００４２】なお、本実施例においては、補間処理は直
線近似による１次補間を例に説明を行ったがこれに限る
ものではなく、例えば曲線近似による２次補間、３次補
間等の高次の補間処理を行う場合も、本実施例で述べた
補間処理に伴う周波数レスポンス特性の劣化を回避する
ための補間係数のクリップ処理が有効であることは明ら
かである。

【００４３】なお、本実施例においては、クリップした
値を３／８及び５／８として説明を行ったがこれに限る
ものではなく、例えば、５／１６及び１１／１６等の他
のクリップ値を用いても同様の効果が得られることは言
うまでもない。

【００４４】なお、本実施例においては、テレビジョン
方式については特に言及しなかったが、ＮＴＳＣ，ＰＡ
Ｌどちらの方式においても同様の効果が得られることは
明らかである。

【００４５】なお、本実施例においては、撮像装置の固
体撮像素子に関しては特に言及しなかったが、単板式撮
像装置、２板式撮像装置、３板式撮像装置のいずれの撮
像装置においても有効であることは明らかである。ま
た、固体撮像素子ではなく撮像管を用いた撮像装置にお
いても同様に本発明は有効であることは明らかである。

【００４６】なお、本実施例においては、電子的なズー
ム処理（拡大処理）を伴わない場合についてのみ説明し
たが、例えばズーム倍率を指示するズーム倍率指示回路
を設け、ズーム倍率に応じて補間係数及びフィールドメ
モリ回路４からの信号読み出しアドレスを操作すること
で電子的なズーム処理（拡大処理）が実現でき、この場
合にも、本実施例で示した補間係数に対するクリップ処
理が有効であることは言うまでもない。

【００４７】図１１は本発明の第２の実施例における画
像動き補正装置のブロック図を示すものである。なお、
第１の実施例と同様の機能を持つ回路ブロックに関して
は同一の符号を付して説明を省略する。

【００４８】補間回路１２は第１の実施例と同様の機能
を持つ回路であるが、補間処理を行う際に検出差分ベク
トル積分回路７からの検出差分ベクトルの積分値のみか
ら補間係数を決定して補間処理を行う点と、補間処理に
用いた補間係数を映像信号とは別に出力する点が異な
る。補間係数適応アパーチャ回路１３は補間回路１２で
補間処理された映像信号に対し、その補間係数に応じて
アパーチャ補正を行う回路である。

【００４９】図１２は、補間回路１２の内部の具体的な
構成を示すブロック図である。図１２において、１ｄ，
２ｄ，３ｄは１ラインメモリであり、３つのうち１つを
書き込み、２つを読み出しに使用し、この書き込み及び
読み出しに使用するメモリを順次入れ替えることにより
リアルタイムの処理を実現する。４ｄ，５ｄは３つの１
ラインメモリのうちの２つのラインメモリから読み出さ
れた２つのラインの信号にそれぞれの補間係数ｗ，（１
−ｗ）を乗算する乗算器、６ｄは乗算器４ｄ，５ｄの出
力信号を加算して補間出力を出力する加算器、７ｅは２
つのラインの信号の補間係数ｗ，（１−ｗ）を、検出差
分ベクトル積分回路７により得られた検出差分ベクトル
の積分値に基づき発生する係数発生回路であり、この係
数発生回路７ｅは補間演算の際に用いた補間係数を補間
係数適応アパーチャ回路１３に出力する。

【００５０】図１３，図１４は、補間係数適応アパーチ
ャ回路１３の内部の具体的な構成例と効果を示す図であ
る。図１３で、映像信号入力端子１ｆに入力された補間
処理後の映像信号（図１４の波形（ａ））を第１の１ラ
インメモリ２ｆと第２の１ラインメモリ３ｆとで遅延し
てそれぞれ１水平走査期間遅延信号、２水平走査期間遅
延信号（図１４の波形（ｂ）及び（ｃ））を得る。第１
の加算器４ｆで入力映像信号（図１４の波形（ａ））と
２水平走査期間遅延信号（図１４の波形（ｃ））を加算
した後、１／２倍回路５ｆで１／２倍した信号（図１４
の波形（ｄ））を減算回路６ｆで１水平走査期間遅延信
号（図１５の波形（ｂ））から減じてアパーチャ信号
（図１４の波形（ｅ））を得る。一方、補間係数入力端
子７ｆには補間係数ｗが入力され、利得制御回路８ｆ
で、図１５のように補間係数ｗに応じて変化する利得ｋ
が発生される。そして、乗算器９ｆで前記のアパーチャ
補正信号（図１４の波形（ｅ））にこの利得ｋを乗算し
て、アパーチャ補正信号のレベルを制御する。そして、
この乗算器９ｆの出力は第１の１水平走査期間遅延回路
２ｆの出力信号（１水平走査期間遅延信号、図１４の波
形（ｂ））に第２の加算器１０ｆで加算されて、補間係
数ｗに応じて鮮鋭度が適応的に制御された信号（図１４
の波形（ｆ））が出力される。

【００５１】以上のように構成された本実施例の画像動
き補正装置について、以下第１の実施例と異なる部分を
中心にその動作について説明する。但し、簡単のため垂
直方向の補間処理に関してのみ説明する。

【００５２】固体撮像素子１により得られた映像信号
は、第１の実施例と同様なプロセスを経て、補間回路１
２に供給される。そして、補間回路１２にて施された映
像信号は、補間係数適応アパーチャ回路１３に供給さ
れ、アパーチャ補正を施される。

【００５３】この動作に関して更に詳しく図を用いて説
明すると、図１６は補間処理による映像信号の周波数レ
スポンス特性の変化を示したグラフであるが、このよう
に補間処理を行う際、その補間係数に応じて映像信号の
周波数レスポンス特性が変化し映像信号の鮮鋭度が変化
する。これは、本実施例のように補間処理にズーム的処
理を含まない構成をとる場合、出力される１フィールド
の補間映像信号内においては映像内の位置に応じた解像
度の変化はないが、出力される補間映像信号のフィール
ド毎の（つまり、時間軸方向の）解像度の変化として観
測される。故に、このフィールド毎の解像度の変化を解
消するため、補間係数適応アパーチャ回路１３により補
間係数に応じてアパーチャ信号の利得を制御し、フィー
ルド毎の解像度の変化の無い補間映像を出力する。

【００５４】以上のように、係数発生回路７ｅが発生す
る補間係数に対し、アパーチャ補正を適応的に行う補間
係数適応アパーチャ回路１３を新たに設けることによ
り、補間処理におけるフィールド毎の周波数レスポンス
特性の変化を押え、画質劣化の少ない補間処理画像を合
成することができる。

【００５５】なお、本実施例においては、垂直方向の補
間処理に関してのみ述べたがこれに限るものではなく、
水平方向の補間処理に関しても上記実施例と同様に補間
係数に適応したアパーチャ補正を行うことにより、垂直
方向と同様の効果が得られることは言うまでもない。

【００５６】なお、本実施例においては、補間処理は直
線近似による１次補間を例に説明を行ったがこれに限る
ものではなく、例えば曲線近似による２次補間、３次補
間等の高次の補間処理を行う場合も、本実施例で述べた
補間係数に適応したアパーチャ補正処理が有効であるこ
とは明らかである。

【００５７】また、補間係数適応アパーチャ回路の内部
のアパーチャ信号発生部の例として垂直方向アパーチャ
信号を発生させる部分のみ記したが、水平方向のアパー
チャ信号に関しても垂直方向の場合と同様にメモリ回
路、加算器、減算器、乗算器により構成できることは言
うまでもない。また、アパーチャ信号発生部の例として
本実施例においてはラインメモリを２個用いる構成を示
したがこれに限るものではなく、例えばラインメモリ１
個のみを用いる構成も考えられる。

【００５８】なお、本実施例においては、テレビジョン
方式については特に言及しなかったが、ＮＴＳＣ，ＰＡ
Ｌどちらの方式においても同様の効果が得られることは
明らかである。

【００５９】なお、本実施例においては、撮像装置の固
体撮像素子に関しては特に言及しなかったが、単板式撮
像装置、２板式撮像装置、３板式撮像装置のいずれの撮
像装置においても有効であることは明らかである。また
固体撮像素子ではなく撮像管を用いた撮像装置において
も同様に本発明は有効であることは明らかである。

【００６０】なお、本実施例においては、電子的なズー
ム処理（拡大処理）を伴わない場合についてのみ説明し
たが、例えばズーム倍率を指示するズーム倍率指示回路
を設け、ズーム倍率に応じて補間係数及びフィールドメ
モリ回路４からの信号読み出しアドレスを操作すること
で電子的なズーム処理（拡大処理）が実現でき、この場
合にも、本実施例で示した補間係数に適応したアパーチ
ャ補正処理が有効であることは言うまでもない。

【００６１】図１７は本発明の第３の実施例における画
像動き補正装置のブロック図を示すものである。なお、
第１，第２の実施例と同様の機能を持つ回路ブロックに
関しては同一の符号を付して説明を省略する。

【００６２】補間回路１４は第１の実施例と同様の機能
を持つ回路であるが、補間処理に用いた補間係数を映像
信号とは別に出力する点が異なる。

【００６３】図１８は、補間回路１４の内部の具体的な
構成を示すブロック図である。図１８において、１ｄ，
２ｄ，３ｄは１ラインメモリであり、３つのうち１つを
書き込み、２つを読み出しに使用し、この書き込み及び
読み出しに使用するメモリを順次入れ替えることにより
リアルタイムの処理を実現する。４ｄ，５ｄは３つの１
ラインメモリのうちの２つのラインメモリから読み出さ
れた２つのラインの信号にそれぞれの補間係数ｗ，（１
−ｗ）を乗算する乗算器、６ｄは乗算器４ｄ，５ｄの出
力信号を加算して補間出力を出力する加算器、７ｇは２
つのラインの信号の補間係数ｗ，（１−ｗ）を、検出差
分ベクトル積分回路７により得られた検出差分ベクトル
の積分値及びクリップ回路１１の出力に基づき発生する
係数発生回路であり、この係数発生回路７ｇは補間演算
の際に用いた補間係数を補間係数適応アパーチャ回路１
３に出力する。係数発生回路７ｇが第１の実施例の係数
発生回路７ｄと異なる点は、係数発生回路７ｇは実際に
補間処理に用いた補間係数を補間係数適応アパーチャ回
路１３に出力する点のみである。

【００６４】以上のように構成された本実施例の画像動
き補正装置について、以下第１，第２の実施例と異なる
部分を中心にその動作について説明する。但し、簡単の
ため垂直方向の補間処理に関してのみ説明する。

【００６５】本実施例において、固体撮像素子１により
得られた映像信号は、補間回路１４を経て、第２の実施
例と同じく、補間係数適応アパーチャ回路１３に入力さ
れる。補間係数適応アパーチャ回路１３は、補間処理さ
れた映像信号に対するアパーチャ補正の利得を補間係数
に応じて変化させることにより、補間処理に伴う映像信
号の周波数レスポンス特性の劣化を補正するが、このと
き、例えば補間処理の際の補間係数が１／２付近の値と
なった場合には周波数レスポンス特性の劣化が著しくア
パーチャ補正による周波数レスポンス特性の回復は困難
となる。故に、第１の実施例と同じく、補間係数に対す
るクリップ処理を施すためのクリップ回路１１を設け、
このクリップ処理により補間係数が１／２付近の値をと
る場合の画像の周波数レスポンス特性の劣化を押え、後
の補間係数適応アパーチャ回路１３によるアパーチャ補
正に効果を向上させ、補間処理に伴う映像信号の周波数
レスポンス特性の劣化をより軽減することが可能とな
る。

【００６６】以上のように、係数発生回路７ｇが発生す
る補間係数に対しクリップ処理を施すクリップ回路１１
と、補間係数に対しアパーチャ補正を適応的に行う補間
係数適応アパーチャ回路１３の両方を新たに設けること
により、補間処理における周波数レスポンス特性の劣化
を押え、より画質劣化の少ない補間処理画像を合成する
ことができる。

【００６７】なお、本実施例においては、垂直方向の補
間処理に関してのみ述べたがこれに限るものではなく、
水平方向の補間処理に関しても上記実施例と同様に補間
係数に適応したアパーチャ補正を行うことにより、垂直
方向と同様の効果が得られることは言うまでもない。

【００６８】なお、本実施例においては、補間処理は直
線近似による１次補間を例に説明を行ったがこれに限る
ものではなく、例えば曲線近似による２次補間、３次補
間等の高次の補間処理を行う場合も、本実施例で述べた
補間処理に伴う周波数レスポンス特性の劣化を回避する
ための補間係数のクリップ処理及び補間係数に適応した
アパーチャ補正処理が有効であることは明らかである。

【００６９】なお、本実施例においては、テレビジョン
方式については特に言及しなかったが、ＮＴＳＣ，ＰＡ
Ｌどちらの方式においても同様の効果が得られることは
明らかである。

【００７０】なお、本実施例においては、撮像装置の固
体撮像素子に関しては特に言及しなかったが、単板式撮
像装置、２板式撮像装置、３板式撮像装置のいずれの撮
像装置においても有効であることは明らかである。ま
た、固体撮像素子ではなく撮像管を用いた撮像装置にお
いても同様に本発明は有効であることは明らかである。

【００７１】次に、本発明の第４の実施例について説明
する。本発明の第４の実施例の構成は、図１に示した第
１の実施例の構成に、減衰量補正回路１５を付加した点
と、図２に示した第１の実施例の画像動き予測回路に減
衰回路及び減衰量補正回路１ｈを付加した点が第１の実
施例と異なる。以下、第１の実施例と同様の効果を有す
るものに関しては説明を省略し、第１の実施例と異なる
点のみ詳説する。

【００７２】図１９は第４の実施例を示すブロック図で
ある。図１９において、減衰量補正回路１５は検出差分
ベクトル積分回路７の出力に対しある量を減算するため
の回路であり、この減算するある量は画像動き予測回路
１６から得られる。また、減衰量補正回路１５の出力は
フィールドメモリ制御回路９及び補間回路１０に対して
出力される。また、クリップ回路１１は補間回路１０に
おいて補間処理を行う場合の補間係数に対するクリップ
処理を行うための回路である。

【００７３】図２０は第４の実施例における画像動き予
測回路１６のブロック図である。図２０において、減衰
回路２ｈは予測ベクトル積分回路３ａの出力（これをＸ
とする）に対して減衰処理（減衰係数をα（０≦α＜
１）とし、このαを乗算する）を施し、且つ減衰処理に
よる減衰量（＝（１−α）＊Ｘ）を減衰量補正回路１５
及び減衰量補正回路１ｈに出力するための回路である。
この減衰処理は画像動き補正を行う場合に、十分な画像
の動きの抑圧と広範囲な動き補正を行うための処理であ
り、この内容に関しては、特開平２−２４６６８０号公
報の「揺れ補正装置」に詳述されているため、詳細は省
略する。

【００７４】以上のように構成された本実施例の画像動
き補正装置について、以下その動作について説明する。
但し、補間処理に関しては、簡単のため垂直方向の補間
処理に関してのみ説明する。

【００７５】減衰回路２ｈは予測ベクトル積分回路３ａ
により積分演算された積分値（動き予測積分ベクトル）
に対して減衰処理を施すが、これは言い替えれば動き補
正を弱めることと同様となる。故に、その結果として固
体撮像素子１から読み出される映像信号に残留する画像
の動き成分は大きくなる。しかし、本実施例の構成にお
いては、固体撮像素子１から読み出された映像信号の残
留動き成分に関しては画像動き検出回路５により動きを
検出しフィールドメモリ回路４からの映像信号の読み出
し及び補間回路１０による補間処理により動きの除去を
行う構成となっているため、減衰処理により意図的に補
正を弱めていることの効果が最終出力画像に現われな
い。故に、固体撮像素子１から映像信号を読み出す場合
に減衰回路２ｈにより意図的に補正を弱めた分（動き予
測積分ベクトルの減衰量）を減衰量補正回路１５により
検出差分ベクトル積分回路７の出力から補正する。

【００７６】また、画像動き検出回路５で検出する検出
差分ベクトルには動き予測による補正漏れ以外に意図的
な減衰処理による補正漏れが含まれるため、動きベクト
ル算出回路１ａで計算された結果と実際の画像の動きの
間に差が生じ、動きの予測を行う際にその予測精度を損
なう。

【００７７】故に、減衰量補正回路１ｈを付加し、動き
ベクトル算出回路１ａの出力に対して減衰量に相当する
量を補正する。

【００７８】具体的には、減衰量補正回路１５は、検出
差分ベクトル積分回路７の出力から減衰量を減算（また
は加算）し、減衰量補正回路１ｈは、動きベクトル算出
回路１ａの出力から減衰量を減算（または加算）する。

【００７９】以上のように本実施例によれば、画像動き
補正を行う場合に、十分な画像の動きの抑圧と広範囲な
動き補正を行うための動き予測積分ベクトルに対する減
衰処理を、その効果及び動き予測の精度を損なうことな
く実施可能とする。

【００８０】また、詳細な説明は省略するが、第１の実
施例と同様に、１画素、１ライン以下の補正精度を得る
ために画像に補間処理を施す際に、補間係数に対しクリ
ップ処理を施すクリップ回路１１を新たに設けることに
より、補間処理における補間係数が１／２付近の周波数
レスポンス特性の最も劣化する場合の補間処理における
周波数レスポンス特性の劣化を押え、画質劣化の少ない
補間処理画像を合成することができる。

【００８１】また、本実施例において、第２の実施例と
同様に、１画素、１ライン以下の補正精度を得るために
画像に補間処理を施す際に、補間係数に対し、アパーチ
ャ補正を適応的に行う補間係数適応アパーチャ回路を新
たに設けることにより、補間処理におけるフィールド毎
の周波数レスポンス特性の変化を押え、画質劣化の少な
い補間処理画像を合成することができることは言うまで
もない。

【００８２】また、本実施例において、第３の実施例と
同様に、１画素、１ライン以下の補正精度を得るために
画像に補間処理を施す際に、補間係数に対しクリップ処
理を施すクリップ回路１１と、補間係数に対しアパーチ
ャ補正を適応的に行う補間係数適応アパーチャ回路の両
方を新たに設けることにより、補間処理における周波数
レスポンス特性の劣化を押え、より画質劣化の少ない補
間処理画像を合成することができることは言うまでもな
い。

【００８３】なお、本実施例においては減衰量補正回路
１５及び１ｈをそれぞれ独立に設置するような構成に関
して説明を行ったがこれに限るものではなく、この両者
を１つにまとめる構成も考えられる。

【００８４】また、本実施例において、上記それぞれの
回路の機能のソフトウエア上での実現が可能であること
は明らかである。

【００８５】また、本実施例において、画像動き検出回
路５に関しては従来の例のものと同じとしたがこれに限
るものではない。

【００８６】また、本実施例において、画像の動きの検
出及び画像の動きの予測はすべてフィールド毎に行った
が、これに限るものではなく、例えばフィールド毎では
なくフレーム毎に行うことも考えられる。

【００８７】なお、本実施例においては、テレビジョン
方式については特に言及しなかったが、ＮＴＳＣ，ＰＡ
Ｌどちらの方式においても同様の効果が得られることは
明らかである。

【００８８】なお、本実施例においては、撮像装置の固
体撮像素子に関しては特に言及しなかったが、単板式撮
像装置、２板式撮像装置、３板式撮像装置のいずれの撮
像装置においても有効であることは明らかである。ま
た、固体撮像素子ではなく撮像管を用いた撮像装置にお
いても同様に本発明は有効であることは明らかである。

【００８９】

【発明の効果】以上詳細に説明したように、本発明によ
れば、映像信号に対し、画像の動き補正を行う場合に、
放送方式及びシステムの動作クロックに合わせた標準の
固体撮像素子に比べて画素数の多い固体撮像素子と最終
出力映像信号に必要な画素数以上の画素数を記憶可能な
メモリ回路と現フィールドより先の画像の動きを予測す
るための画像動き予測回路を設けることにより、従来必
要であった動き補正後の映像信号に対する電子的なズー
ム処理（拡大処理）を不要とし、電子的なズーム処理
（拡大処理）に伴う画質の劣化を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例における画像動き補正装
置の構成を示すブロック図

【図２】図１の画像動き予測回路６の具体的な構成を示
すブロック図

【図３】図２の予測演算回路２ａの具体的な構成を示す
ブロック図

【図４】図２の予測演算回路２ａの具体的な構成を示す
ブロック図

【図５】図１の補間回路１０の具体的な構成を示すブロ
ック図

【図６】固体撮像素子、フィールドメモリ回路、最終出
力画像の画素数、ライン数を説明するための模式図

【図７】同第１の実施例における補間処理の方法を説明
するための説明図

【図８】同第１の実施例におけるズーム的処理を施さな
い場合の補間処理を説明するための説明図

【図９】同第１の実施例における補間係数が１／２の場
合の補間処理を説明するための説明図

【図１０】同第１の実施例における補間係数を３／８に
クリップした場合の補間処理を説明するための説明図

【図１１】本発明の第２の実施例における画像動き補正
装置の構成を示すブロック図

【図１２】図１１の補間回路１２の具体的な構成を示す
ブロック図

【図１３】同第２の実施例における補間係数適応アパー
チャ回路１３の具体的な構成を示すブロック図

【図１４】同第２の実施例における補間係数適応アパー
チャ回路１３の効果を説明するための説明図

【図１５】同第２の実施例における利得制御回路８ｆの
補間係数に対する利得の関係を示すグラフ

【図１６】補間処理を行う場合の、補間係数に対する周
波数レスポンス特性の変化を示す特性図

【図１７】本発明の第３の実施例における画像動き補正
装置の構成を示すブロック図

【図１８】図１７の補間回路１４の具体的な構成を示す
ブロック図

【図１９】本発明の第４の実施例における画像動き補正
装置の構成を示すブロック図

【図２０】図１９の画像動き予測回路１６の具体的な構
成を示すブロック図

【図２１】従来の画像動き補正装置の構成を示すブロッ
ク図

【図２２】図２１の画像動き検出回路５の具体的な構成
を示すブロック図

【図２３】図２１の補間回路１７の具体的な構成を示す
ブロック図

【符号の説明】

１ 固体撮像素子 ４ フィールドメモリ回路 ５ 画像動き検出回路 ６ 画像動き予測回路 ７ 検出差分ベクトル積分回路 ８ 固体撮像素子駆動制御回路 ９ フィールドメモリ制御回路 １０ 補間回路 １１ クリップ回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−67021（ＪＰ，Ａ) 特開 平６−261239（ＪＰ，Ａ) 特開 平４−361484（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/232

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 固体撮像素子からの入力画像を記憶する
   メモリ回路と、 前記入力画像のフィールド間もしくはフレーム間の動き
   ベクトルを検出する画像動き検出回路と、 前記画像動き検出回路から得られた動きベクトルを積分
   する動きベクトル積分回路と、 前記動きベクトル積分回路による積分結果に基づき前記
   メモリ回路からの画像の読み出しを制御するメモリ制御
   回路と、 前記メモリ回路から読み出された画像に対して、前記動
   きベクトル積分回路による積分結果に基づき補間処理を
   施す補間回路と、 前記補間回路において補間処理を施す際の補間係数の値
   に対し、クリップ処理を施すクリップ回路と、 前記画像動き検出回路から得られた動きベクトルから現
   フィールドもしくは現フレームより先の画像の動きを予
   測する画像動き予測回路と、 前記画像動き予測回路により予測された画像の動きに応
   じて前記固体撮像素子の信号読み出しアドレスの制御を
   行う固体撮像素子駆動制御回路とを有し、 前記画像動き予測回路は、動きベクトル算出回路と、予
   測演算回路と、予測ベクトル積分回路とからなり、 動きベクトル算出回路は、前記画像動き検出回路から得
   られた動きベクトルと、１フィールドもしくは１フレー
   ム前の予測演算回路の出力から、前フィールドもしくは
   前フレームと現フィールドもしくは現フレーム間の画像
   の実際の動きベクトルを算出し、 予測演算回路は、動きベクトル算出回路で算出された画
   像の実際の動きベクトルから、現フィールドもしくは現
   フレームと次フィールドもしくは次フレーム間の画像の
   動きベクトルを予測し、その予測値である動き予測ベク
   トルを出力し、 予測ベクトル積分回路は、前記動き予測ベクトルを積分
   する、ことを特徴とし、 前記補間回路は、補間処理を施す際に、クリップ処理を
   施された補間係数により補間信号を得ることを特徴とす
   る画像動き補正装置。
2. 【請求項２】 固体撮像素子からの入力画像を記憶する
   メモリ回路と、 前記入力画像のフィールド間もしくはフレーム間の動き
   ベクトルを検出する画像動き検出回路と、 前記画像動き検出回路から得られた動きベクトルを積分
   する動きベクトル積分回路と、 前記動きベクトル積分回路による積分結果に基づき前記
   メモリ回路からの画像の読み出しを制御するメモリ制御
   回路と、 前記メモリ回路から読み出された画像に対して、前記動
   きベクトル積分回路による積分結果に基づき補間処理を
   施す補間回路と、 前記補間回路において補間処理を施された映像信号に対
   し、アパーチャ補正を行う補間係数適応アパーチャ回路
   と、 前記画像動き検出回路から得られた動きベクトルから現
   フィールドもしくは現フレームより先の画像の動きを予
   測する画像動き予測回路と、 前記画像動き予測回路により予測された画像の動きに応
   じて前記固体撮像素子の信号読み出しアドレスの制御を
   行う固体撮像素子駆動制御回路とを有し、 前記画像動き予測回路は、動きベクトル算出回路と、予
   測演算回路と、予測ベクトル積分回路とからなり、 動きベクトル算出回路は、前記画像動き検出回路から得
   られた動きベクトルと、１フィールドもしくは１フレー
   ム前の予測演算回路の出力から、前フィールドもしくは
   前フレームと現フィールドもしくは現フレーム間の画像
   の実際の動きベクトルを算出し、 予測演算回路は、動きベクトル算出回路で算出された画
   像の実際の動きベクトルから、現フィールドもしくは現
   フレームと次フィールドもしくは次フレーム間の画像の
   動きベクトルを予測し、その予測値である動き予測ベク
   トルを出力し、予測ベクトル積分回路は、前記動き予測
   ベクトルを積分する、ことを特徴とし、 前記補間回路における補間処理の補間係数は、映像信号
   の各フィールド内で一定の値となり、前記補間係数適応
   アパーチャ回路は、前記補間回路において補間処理に用
   いる補間係数に応じ、アパーチャ補正の利得を変化させ
   ることを特徴とする画像動き補正装置。
3. 【請求項３】 固体撮像素子からの入力画像を記憶する
   メモリ回路と、 前記入力画像のフィールド間もしくはフレーム間の動き
   ベクトルを検出する画像動き検出回路と、 前記画像動き検出回路から得られた動きベクトルを積分
   する動きベクトル積分回路と、 前記動きベクトル積分回路による積分結果に基づき前記
   メモリ回路からの画像の読み出しを制御するメモリ制御
   回路と、 前記メモリ回路から読み出された画像に対して、前記動
   きベクトル積分回路による積分結果に基づき補間処理を
   施す補間回路と、 前記補間回路において補間処理を施す際の補間係数の値
   に対し、クリップ処理を施すクリップ回路と、 前記補間回路において補間処理を施された映像信号に対
   し、アパーチャ補正を行う補間係数適応アパーチャ回路
   と、 前記画像動き検出回路から得られた動きベクトルから現
   フィールドもしくは現フレームより先の画像の動きを予
   測する画像動き予測回路と、 前記画像動き予測回路により予測された画像の動きに応
   じて前記固体撮像素子の信号読み出しアドレスの制御を
   行う固体撮像素子駆動制御回路とを有し、 前記画像動き予測回路は、動きベクトル算出回路と、予
   測演算回路と、予測ベクトル積分回路とからなり、 動きベクトル算出回路は、前記画像動き検出回路から得
   られた動きベクトルと、１フィールドもしくは１フレー
   ム前の予測演算回路の出力から、前フィールドもしくは
   前フレームと現フィールドもしくは現フレーム間の画像
   の実際の動きベクトルを算出し、 予測演算回路は、動きベクトル算出回路で算出された画
   像の実際の動きベクトルから、現フィールドもしくは現
   フレームと次フィールドもしくは次フレーム間の画像の
   動きベクトルを予測し、その予測値である動き予測ベク
   トルを出力し、 予測ベクトル積分回路は、前記動き予測ベクトルを積分
   する、ことを特徴とし、 前記補間回路は、補間処理を施す際に、クリップ処理を
   施された補間係数により補間信号を得ることを特徴と
   し、 前記補間回路における補間処理の補間係数は、映像信号
   の各フィールド内で一定の値となり、前記補間係数適応
   アパーチャ回路は、前記補間回路において補間処理に用
   いる補間係数に応じ、アパーチャ補正の利得を変化させ
   ることを特徴とする画像動き補正装置。
4. 【請求項４】 固体撮像素子からの入力画像を記憶する
   メモリ回路と、 前記入力画像のフィールド間もしくはフレーム間の動き
   ベクトルを検出する画像動き検出回路と、 前記画像動き検出回路から得られた動きベクトルを積分
   する動きベクトル積分回路と、 前記動きベクトル積分回路による積分結果から、減衰回
   路より与えられる値を減算して出力する第１の減算回路
   と、 前記第１の減算回路の出力に基づき前記メモリ回路から
   の画像の読み出しを制御するメモリ制御回路と、 前記メモリ回路から読み出された画像に対して、前記第
   １の減算回路の出力に基づき補間処理を施す補間回路
   と、 前記補間回路において補間処理を施す際の補間係数の値
   に対し、クリップ処理を施すクリップ回路と、 前記画像動き検出回路から得られた動きベクトルから現
   フィールドもしくは現フレームより先の画像の動きを予
   測する画像動き予測回路と、 前記画像動き予測回路により予測された画像の動きに応
   じて前記固体撮像素子の信号読み出しアドレスの制御を
   行う固体撮像素子駆動制御回路とを有し、 前記画像動き予測回路は、動きベクトル算出回路と、第
   ２の減算回路と、予測演算回路と、予測ベクトル積分回
   路と、前記減衰回路と、からなり、 前記動きベクトル算出回路は、１フィールドもしくは１
   フレーム前の予測演算回路の出力に前記画像動き検出回
   路から得られた動きベクトルを、加算又は減算し出力
   し、 前記第２の減算回路は、前記動きベクトル算出回路の出
   力から、前記減衰回路より与えられる値を減算して出力
   し、 前記予測演算回路は、前記第２の減算回路の出力から、
   現フィールドもしくは現フレームと次フィールドもしく
   は次フレーム間の画像の動きベクトルを予測し、その予
   測値である動き予測ベクトルを出力し、 前記予測ベクトル積分回路は、前記動き予測ベクトルを
   積分し、 前記減衰回路は、前記予測ベクトル積分回路の積分結果
   を減衰させ、且つその減衰分を前記第１の減算回路と前
   記第２の減算回路に与える、ことを特徴とし、 前記補間回路は、補間処理を施す際に、クリップ処理を
   施された補間係数により補間信号を得ることを特徴とす
   る画像動き補正装置。
5. 【請求項５】 固体撮像素子からの入力画像を記憶する
   メモリ回路と、 前記入力画像のフィールド間もしくはフレーム間の動き
   ベクトルを検出する画像動き検出回路と、 前記画像動き検出回路から得られた動きベクトルを積分
   する動きベクトル積分回路と、 前記動きベクトル積分回路による積分結果から、減衰回
   路より与えられる値を減算して出力する第１の減算回路
   と、 前記第１の減算回路の出力に基づき前記メモリ回路から
   の画像の読み出しを制御するメモリ制御回路と、 前記メモリ回路から読み出された画像に対して、前記第
   １の減算回路の出力に基づき補間処理を施す補間回路
   と、 前記補間回路において補間処理を施された映像信号に対
   し、アパーチャ補正を行う補間係数適応アパーチャ回路
   と、 前記画像動き検出回路から得られた動きベクトルから現
   フィールドもしくは現フレームより先の画像の動きを予
   測する画像動き予測回路と、 前記画像動き予測回路により予測された画像の動きに応
   じて前記固体撮像素子の信号読み出しアドレスの制御を
   行う固体撮像素子駆動制御回路とを有し、 前記画像動き予測回路は、動きベクトル算出回路と、第
   ２の減算回路と、予測演算回路と、予測ベクトル積分回
   路と、前記減衰回路と、からなり、 前記動きベクトル算出回路は、１フィールドもしくは１
   フレーム前の予測演算回路の出力に前記画像動き検出回
   路から得られた動きベクトルを、加算又は減算し出力
   し、 前記第２の減算回路は、前記動きベクトル算出回路の出
   力から、前記減衰回路より与えられる値を減算して出力
   し、 前記予測演算回路は、前記第２の減算回路の出力から、
   現フィールドもしくは現フレームと次フィールドもしく
   は次フレーム間の画像の動きベクトルを予測し、その予
   測値である動き予測ベクトルを出力し、 前記予測ベクトル積分回路は、前記動き予測ベクトルを
   積分し、 前記減衰回路は、前記予測ベクトル積分回路の積分結果
   を減衰させ、且つその減衰分を前記第１の減算回路と前
   記第２の減算回路に与える、ことを特徴とし、 前記補間回路における補間処理の補間係数は、映像信号
   の各フィールド内で一定の値となり、前記補間係数適応
   アパーチャ回路は、前記補間処理回路において補間処理
   に用いる補間係数に応じ、アパーチャ補正の利得を変化
   させることを特徴とする画像動き補正装置。
6. 【請求項６】 固体撮像素子からの入力画像を記憶する
   メモリ回路と、 前記入力画像のフィールド間もしくはフレーム間の動き
   ベクトルを検出する画像動き検出回路と、 前記画像動き検出回路から得られた動きベクトルを積分
   する動きベクトル積分回路と、 前記動きベクトル積分回路による積分結果から、減衰回
   路より与えられる値を減算して出力する第１の減算回路
   と、 前記第１の減算回路の出力に基づき前記メモリ回路から
   の画像の読み出しを制御するメモリ制御回路と、 前記メモリ回路から読み出された画像に対して、前記第
   １の減算回路の出力に基づき補間処理を施す補間回路
   と、 前記補間回路において補間処理を施す際の補間係数の値
   に対し、クリップ処理を施すクリップ回路と、 前記補間回路において補間処理を施された映像信号に対
   し、アパーチャ補正を行う補間係数適応アパーチャ回路
   と、 前記画像動き検出回路から得られた動きベクトルから現
   フィールドもしくは現フレームより先の画像の動きを予
   測する画像動き予測回路と、 前記画像動き予測回路により予測された画像の動きに応
   じて前記固体撮像素子の信号読み出しアドレスの制御を
   行う固体撮像素子駆動制御回路とを有し、 前記画像動き予測回路は、動きベクトル算出回路と、第
   ２の減算回路と、予測演算回路と、予測ベクトル積分回
   路と、前記減衰回路と、からなり、 前記動きベクトル算出回路は、１フィールドもしくは１
   フレーム前の予測演算回路の出力に前記画像動き検出回
   路から得られた動きベクトルを、加算又は減算し出力
   し、 前記第２の減算回路は、前記動きベクトル算出回路の出
   力から、前記減衰回路より与えられる値を減算して出力
   し、 前記予測演算回路は、前記第２の減算回路の出力から、
   現フィールドもしくは現フレームと次フィールドもしく
   は次フレーム間の画像の動きベクトルを予測し、その予
   測値である動き予測ベクトルを出力し、 前記予測ベクトル積分回路は、前記動き予測ベクトルを
   積分し、 前記減衰回路は、前記予測ベクトル積分回路の積分結果
   を減衰させ、且つその減衰分を前記第１の減算回路と前
   記第２の減算回路に与える、ことを特徴とし、 前記補間回路は、補間処理を施す際に、クリップ処理を
   施された補間係数により補間信号を得ることを特徴と
   し、 前記補間回路における補間処理の補間係数は、映像信号
   の各フィールド内で一定の値となり、前記補間係数適応
   アパーチャ回路は、前記補間回路において補間処理に用
   いる補間係数に応じ、アパーチャ補正の利得を変化させ
   ることを特徴とする画像動き補正装置。
7. 【請求項７】 固体撮像素子は、放送方式及びシステム
   の動作クロックに合わせた標準の固体撮像素子に比べ画
   素数が多いことを特徴とする請求項１，２，３，４，５
   または６記載の画像動き補正装置。
8. 【請求項８】 メモリ回路が記憶する映像の画素数は、
   固体撮像素子の有する画素数よりも少なく、且つ最終映
   像出力として必要な画素数よりも多いことを特徴とする
   請求項１，２，３，４，５，６または７記載の画像動き
   補正装置。
9. 【請求項９】 メモリ制御回路は、標準テレビ信号に必
   要な画素数分の画像をメモリ回路より読み出すことを特
   徴とする請求項１，２，３，４，５，６，７または８記
   載の画像動き補正装置。
10. 【請求項１０】 補間処理における補間係数は、画像動
    き検出回路より得られる画像動き情報により決定される
    ことを特徴とする請求項１，２，３，４，５，６，７，
    ８または９記載の画像動き補正装置。
11. 【請求項１１】 補間処理における補間係数は、ズーム
    倍率指示回路より得られるズーム倍率情報またはズーム
    開始アドレス情報により決定されることを特徴とする請
    求項１，３，４，６，７，８，９または１０記載の画像
    動き補正装置。
12. 【請求項１２】 クリップ回路は、映像信号の各画素間
    の距離を１、０≦ａ＜１、補間係数をｗとした場合、ａ
    ≦ｗ≦（１−ａ）の場合、ｗ＝ａまたはｗ＝（１−ａ）
    にクリップすることを特徴とする請求項１，３，４，
    ６，７，８，９，１０または１１記載の画像動き補正装
    置。
13. 【請求項１３】 クリップ回路においてａ＝３／８とす
    ることを特徴とする請求項１，３，４，６，７，８，
    ９，１０，１１または１２記載の画像動き補正装置。