JP3189788B2 - Method of forming copper wiring - Google Patents

Method of forming copper wiring

Info

Publication number
JP3189788B2
JP3189788B2 JP14867598A JP14867598A JP3189788B2 JP 3189788 B2 JP3189788 B2 JP 3189788B2 JP 14867598 A JP14867598 A JP 14867598A JP 14867598 A JP14867598 A JP 14867598A JP 3189788 B2 JP3189788 B2 JP 3189788B2
Authority
JP
Japan
Prior art keywords
film
chamber
annealing
semiconductor substrate
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14867598A
Other languages
Japanese (ja)
Other versions
JPH11340233A (en
Inventor
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14867598A priority Critical patent/JP3189788B2/en
Publication of JPH11340233A publication Critical patent/JPH11340233A/en
Application granted granted Critical
Publication of JP3189788B2 publication Critical patent/JP3189788B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板上に形
成する銅配線の形成方法に関し、特にダマシンプロセス
による信頼性の高い銅配線の形成方法に関する。
The present invention relates to a method for forming a copper wiring formed on a semiconductor substrate, and more particularly to a method for forming a highly reliable copper wiring by a damascene process.

【0002】[0002]

【従来の技術】半導体装置の配線に用いる材料として
は、従来からアルミニウム(Al)が一般に使用されて
いるが、近年、配線材料として銅(Cu)を用いる技術
が注目されている。これは、銅(Cu)の抵抗率が1.
55Ω・mであり、アルミニウム(Al)の抵抗率であ
る2.50Ω・mよりも大幅に小さいからである。
2. Description of the Related Art Aluminum (Al) has conventionally been generally used as a material used for wiring of a semiconductor device. In recent years, a technique using copper (Cu) as a wiring material has attracted attention. This is because the resistivity of copper (Cu) is 1.
This is because it is 55 Ω · m, which is much smaller than 2.50 Ω · m, which is the resistivity of aluminum (Al).

【0003】しかし、銅(Cu)は、アルミニウム(A
l)と異なりエッチング加工が困難であることから、ア
ルミニウム(Al)のように半導体基板の主面全面に成
膜してから配線形状にパターニングするという方法は採
用しにくい。このため、配線材料として銅(Cu)を採
用する場合には、配線を形成すべき箇所に予め溝を形成
しておき、この溝に配線である銅(Cu)を埋め込むダ
マシンプロセスの採用が必要となる。
[0003] However, copper (Cu) is converted to aluminum (A).
Since the etching process is difficult unlike 1), it is difficult to adopt a method of forming a film on the entire main surface of the semiconductor substrate and then patterning it into a wiring shape like aluminum (Al). For this reason, when copper (Cu) is used as a wiring material, it is necessary to adopt a damascene process in which a groove is formed in advance at a position where a wiring is to be formed and copper (Cu) serving as a wiring is embedded in the groove. Becomes

【0004】かかるダマシンプロセスによる従来の銅
(Cu)配線の形成方法を図5を用いて説明すると、ま
ず、溝が形成された絶縁膜32上にTiN膜34をスパ
ッタ法により形成する(図5(a))。これは、銅(C
u)が絶縁膜中に拡散しやすいため、絶縁膜と銅(C
u)との間に拡散防止のためのバリア層を介在させる必
要があるからである。銅(Cu)が絶縁膜へ拡散する
と、リーク電流の増大、しきい値電圧のばらつき、絶縁
膜の高誘電率化の原因となることから、バリア層である
TiN膜34は重要である。
A conventional method of forming a copper (Cu) wiring by the damascene process will be described with reference to FIG. 5. First, a TiN film 34 is formed by sputtering on an insulating film 32 in which a groove is formed (FIG. 5). (A)). This is copper (C
u) easily diffuses into the insulating film, so that the insulating film and copper (C
This is because it is necessary to interpose a barrier layer for preventing diffusion between the substrate and u). The diffusion of copper (Cu) into the insulating film causes an increase in leakage current, a variation in threshold voltage, and an increase in the dielectric constant of the insulating film. Therefore, the TiN film 34 as a barrier layer is important.

【0005】次に、TiN膜34上に、Cu膜36をC
VD法により形成し(図5(b))、最後にCMP法に
より表面を研磨して不要なCu膜36を除去する(図示
せず)ことによって銅(Cu)配線が形成される。
Next, a Cu film 36 is formed on the TiN film 34
A copper (Cu) wiring is formed by forming the substrate by a VD method (FIG. 5B) and finally polishing the surface by a CMP method to remove an unnecessary Cu film 36 (not shown).

【0006】この方法では、Cu膜36をTiN膜34
上に直接形成しているため、形成されたCu膜36が、
エレクトロマイグレーション耐性の高い(111)配向
膜ではなく、エレクトロマイグレーション耐性の低い
(200)配向膜となってしまう。つまり、図5に示す
方法により形成された銅(Cu)配線はエレクトロマイ
グレーションが発生しやすく、信頼性を低下させてしま
う。尚、(200)配向膜が(111)配向膜に比べて
エレクトロマイグレーション耐性が低い理由は現在のと
ころ解明されていない。また、CVD法により形成され
たCu膜36はスパッタ法により形成されたTiN膜3
4との密着性が悪い。このため、上記CMP法による表
面研磨の工程においてCu膜36が溝から脱落するおそ
れがあり、これが製造歩留まりを低下させる原因となっ
てしまうという問題もある。
In this method, the Cu film 36 is replaced with the TiN film 34.
Since it is formed directly on the upper surface, the formed Cu film 36
Instead of a (111) alignment film having high electromigration resistance, a (200) alignment film having low electromigration resistance is obtained. That is, electromigration is likely to occur in the copper (Cu) wiring formed by the method shown in FIG. 5, and the reliability is reduced. The reason why the (200) orientation film has lower electromigration resistance than the (111) orientation film has not been elucidated at present. The Cu film 36 formed by the CVD method is a TiN film 3 formed by the sputtering method.
Poor adhesion with 4. For this reason, there is a possibility that the Cu film 36 may fall off from the groove in the surface polishing step by the above-described CMP method, which causes a problem that the production yield is reduced.

【0007】このような問題を解消すべく、これを改善
した銅配線の製造方法として、図6に示す方法が提案さ
れている。この方法は、スパッタチャンバにて、絶縁膜
38上にTiN膜40をスパッタ法により形成しその上
に同じくスパッタ法によりCu膜42を形成した後に
(図6(a))、当該半導体基板をCVDチャンバへ移
動させ、当該CVDチャンバにてCu膜42上にCVD
法によりCu膜44を形成するというものである(図6
(b))。
In order to solve such a problem, a method shown in FIG. 6 has been proposed as a method of manufacturing a copper wiring in which the problem is improved. In this method, a TiN film 40 is formed on an insulating film 38 by a sputtering method in a sputtering chamber, and a Cu film 42 is formed on the TiN film 40 by a sputtering method (FIG. 6A). To the Cu film 42 in the CVD chamber.
A Cu film 44 is formed by the method (FIG. 6).
(B)).

【0008】この方法では、TiN膜40とCVD法に
よるCu膜44との間に、スパッタ法により形成された
Cu膜42を介在させているので、Cu膜44は比較的
(111)配向性の高い膜となり、図5に示す方法と比
べてエレクトロマイグレーション耐性が向上している。
さらに、互いに密着性の悪いCVD法によるCu膜44
とスパッタ法によるTiN膜40との間に、スパッタ法
によるCu膜42が介在していることからCu膜44の
密着性は大きく向上しており、CMP法による表面研磨
の工程でCu膜44が溝から脱落するということがなく
なる。
In this method, since the Cu film 42 formed by the sputtering method is interposed between the TiN film 40 and the Cu film 44 formed by the CVD method, the Cu film 44 has a relatively (111) orientation. The film becomes high, and the electromigration resistance is improved as compared with the method shown in FIG.
Furthermore, a Cu film 44 formed by a CVD method having poor adhesion to each other.
Since the Cu film 42 formed by the sputtering method is interposed between the TiN film 40 formed by the sputtering method and the TiN film 40 formed by the sputtering method, the adhesion of the Cu film 44 is greatly improved. It does not fall out of the groove.

【0009】[0009]

【発明が解決しようとする課題】このように、図6に示
す方法により形成されたCu膜44は、図5に示す方法
により形成されたCu膜36と比べると、膜の(11
1)配向性や密着性に優れているものの、本発明者によ
る研究の結果、当該Cu膜44のシート抵抗のばらつき
が5%程度と大きく、またCu膜44の(111)配向
性も不十分であることが分かった。
As described above, the Cu film 44 formed by the method shown in FIG. 6 is compared with the Cu film 36 formed by the method shown in FIG.
1) Although excellent in orientation and adhesion, as a result of a study by the present inventors, the variation in sheet resistance of the Cu film 44 is as large as about 5%, and the (111) orientation of the Cu film 44 is insufficient. It turned out to be.

【0010】したがって、本発明の目的は、Cu膜のシ
ート抵抗のばらつきを低減し、また膜の(111)配向
性をさらに向上させることにより、信頼性の高い銅(C
u)配線の形成する方法を提供することである。
Accordingly, an object of the present invention is to reduce the variation in sheet resistance of a Cu film and further improve the (111) orientation of the film, thereby providing a highly reliable copper (C) film.
u) To provide a method for forming wiring.

【0011】[0011]

【課題を解決するための手段】シート抵抗のばらつきや
膜の(111)配向性が不十分である原因を解明すべ
く、本発明者が研究を行ったところ、その原因がスパッ
タ法によるCu膜の表面に僅かに形成された酸化物の影
響であることが解明された。
The inventors of the present invention have conducted research to elucidate the cause of the sheet resistance variation and the insufficient (111) orientation of the film. It was clarified that this was due to the effect of the oxide slightly formed on the surface.

【0012】この酸化物は、スパッタ法によるCu膜の
形成後、CVD法によるCu膜を形成すべく半導体基板
(ウェハ)をスパッタチャンバからCVDチャンバへ移
動させる際、スパッタ法によるCu膜が大気中に暴露さ
れたことにより形成されたものと考えられる。この酸化
物の存在によりシート抵抗のばらついたり、膜の(11
1)配向性が損なわれる理由は次のとおりである。
After the formation of the Cu film by the sputtering method, when the semiconductor substrate (wafer) is moved from the sputtering chamber to the CVD chamber in order to form the Cu film by the CVD method, the Cu film in the air It is considered to have been formed by exposure to Due to the presence of this oxide, the sheet resistance fluctuates or the (11
1) The reason why the orientation is impaired is as follows.

【0013】すなわち、CVD法によるCu膜の形成過
程には、成長の核となるべきCu核の発生過程と、この
核の成長過程とがあるが、当該酸化物はこのうちCu核
の発生を阻害する原因となるのである。つまり、この酸
化物は化学的に安定なため、その上には核が発生しにく
い一方、酸化物の形成箇所はランダムであるためCu核
の発生密度もランダムにばらつき、このようにランダム
にばらついて生成された核が成長を始めるため、結果的
に形成されたCu膜の均一性が損なわれるのである。さ
らに、成長を始めたCu膜も化学的に安定である酸化物
を避けるように不均一に成長する。これらが、結果的に
シート抵抗のばらつきとなるのである。また、このよう
に膜の均一性が損なわれる結果、膜の一様な成長が阻害
され、これが(111)配向性が損なわれる原因とな
る。
That is, in the process of forming a Cu film by the CVD method, there are a process of generating a Cu nucleus to be a growth nucleus and a process of growing this nucleus. It is a cause of inhibition. In other words, since this oxide is chemically stable, nuclei are unlikely to be generated thereon, while the formation positions of the oxide are random, so that the generation density of Cu nuclei also varies randomly, and thus randomly varies. The resulting nuclei begin to grow, thereby impairing the uniformity of the resulting Cu film. Further, the Cu film that has started to grow also grows non-uniformly so as to avoid chemically stable oxides. These result in variations in sheet resistance. In addition, as a result of the loss of uniformity of the film, uniform growth of the film is hindered, which causes the (111) orientation to deteriorate.

【0014】さらに、上記核の発生の遅れは、成長過程
に到達するまでの時間であるインキュベーションタイム
を長くさせ、これがCu膜の不均一性を一層助長する。
Further, the delay in the generation of the nuclei increases the incubation time, which is the time required to reach the growth process, which further promotes the nonuniformity of the Cu film.

【0015】[0015]

【0016】即ち、半導体基板上に形成された絶縁膜を
覆うバリア層を形成する第1の工程と、前記第1の工程
の後前記バリア層上にスパッタ法により第1のCu膜を
形成する第2の工程と、前記第2の工程により前記第1
のCu膜が形成された半導体基板をアニールする第3の
工程と、前記第3の工程の後前記第1のCu膜上にCV
D法により第2のCu膜を形成する第4の工程とを備
え、前記第3の工程におけるアニールは300℃以上の
温度で10−6Torr以下の真空下で少なくとも3分
行う銅配線の形成工程を備えていることを特徴としてい
る。
That is, a first step of forming a barrier layer covering an insulating film formed on a semiconductor substrate, and after the first step, a first Cu film is formed on the barrier layer by sputtering. A second step and the first step by the second step.
A third step of annealing the semiconductor substrate on which the Cu film is formed, and after the third step, a CV is formed on the first Cu film.
A fourth step of forming a second Cu film by a method D, wherein the annealing in the third step is performed at a temperature of 300 ° C. or more under a vacuum of 10 −6 Torr or less for at least 3 minutes to form a copper wiring It is characterized by having a process.

【0017】また、本発明による銅配線の形成方法で
は、半導体基板上に形成された絶縁膜上にスパッタチャ
ンバ内でスパッタ法により第1のCu膜を形成する工程
と、前記第1のCu膜が形成された半導体基板をアニー
ルチャンバに移動させる工程と、前記アニールチャンバ
にて真空下で前記半導体基板をアニールする工程と、前
記アニールチャンバにてアニールされた前記半導体基板
を大気に暴露させることなくCVDチャンバに移動させ
る工程と、前記CVDチャンバ内でCVD法により前記
第1のCu膜上に第2のCu膜を形成する工程とを備え
ることを特徴としている。
In the method for forming a copper wiring according to the present invention, a step of forming a first Cu film by a sputtering method in a sputtering chamber on an insulating film formed on a semiconductor substrate; Moving the semiconductor substrate on which is formed to an annealing chamber, annealing the semiconductor substrate under vacuum in the annealing chamber, and exposing the semiconductor substrate annealed in the annealing chamber to the atmosphere. The method is characterized by including a step of moving to a CVD chamber and a step of forming a second Cu film on the first Cu film in the CVD chamber by a CVD method.

【0018】また、本発明による銅配線の形成方法で
は、半導体基板上に形成された絶縁膜上にスパッタチャ
ンバ内でスパッタ法により第1のCu膜を形成する工程
と、前記第1のCu膜が形成された半導体基板をCVD
チャンバに移動させる工程と、前記CVDチャンバにて
真空下で前記半導体基板をアニールする工程と、前記C
VDチャンバにてアニールした後前記CVDチャンバ内
でCVD法により前記第1のCu膜上に第2のCu膜を
形成する工程とを備えることを特徴としている。
In the method of forming a copper wiring according to the present invention, a step of forming a first Cu film by a sputtering method in a sputtering chamber on an insulating film formed on a semiconductor substrate; CVD on semiconductor substrate with
Moving the semiconductor substrate under vacuum in the CVD chamber;
Forming a second Cu film on the first Cu film by a CVD method in the CVD chamber after annealing in the VD chamber.

【0019】半導体基板上に形成された絶縁膜上にスパ
ッタチャンバ内でスパッタ法により第1のCu膜を形成
する工程と、前記第1のCu膜が形成された半導体基板
を大気に暴露させることなくCVDチャンバに移動させ
る工程と、前記CVDチャンバにて真空下で前記半導体
基板をアニールする工程と、前記CVDチャンバにてア
ニールした後前記CVDチャンバ内でCVD法により前
記第1のCu膜上に第2のCu膜を形成する工程とを備
える銅配線の形成方法。
The spa is formed on the insulating film formed on the semiconductor substrate.
First Cu film is formed in sputtering chamber by sputtering method
And a semiconductor substrate on which the first Cu film is formed
To the CVD chamber without exposing it to the atmosphere
And the semiconductor under vacuum in the CVD chamber.
Annealing the substrate; and annealing in the CVD chamber.
After the neal, the previous process is performed by the CVD method in the CVD chamber.
Forming a second Cu film on the first Cu film.
Copper wiring formation method.

【0020】[0020]

【0021】[0021]

【発明の実施の形態】本発明の実施の形態による銅配線
の形成方法を、図1を用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for forming a copper wiring according to an embodiment of the present invention will be described with reference to FIG.

【0022】まず、半導体基板(図示せず)上に形成さ
れた酸化膜(SiO2膜)10のうち銅(Cu)配線が
形成されるべき領域に、ドライエッチングによって溝1
2を形成する(図1(a))。
First, in an oxide film (SiO 2 film) 10 formed on a semiconductor substrate (not shown), a groove 1 is formed by dry etching in a region where a copper (Cu) wiring is to be formed.
2 is formed (FIG. 1A).

【0023】このように溝12の形成された酸化膜10
の全面に、スパッタ法によってTiN膜14を100n
m形成する(図1(b))。これは既述の通り、その後
形成される銅(Cu)が酸化膜10に拡散して、リーク
電流の増大、しきい値電圧のばらつき、絶縁膜の高誘電
率化をもたらすことを防止するために必要なバリア層で
ある。
The oxide film 10 having the groove 12 thus formed
100n of TiN film 14 by sputtering
m (FIG. 1B). As described above, this is to prevent copper (Cu) formed thereafter from diffusing into the oxide film 10 to increase the leakage current, vary the threshold voltage, and increase the dielectric constant of the insulating film. It is a necessary barrier layer.

【0024】尚、スパッタ法によりTiN膜14を形成
する本工程は、図2に示すスパッタチャンバ22にて行
う。
This step of forming the TiN film 14 by the sputtering method is performed in the sputtering chamber 22 shown in FIG.

【0025】次に、当該スパッタチャンバ22にて、T
iN膜14上にスパッタ法によるCu膜16を100n
m形成する(図1(c))。これも既述の通り、その後
形成されるCVD法によるCu膜とTiN膜14との間
の密着層として、またその後形成されるCVD法による
Cu膜を(111)配向膜とするための膜として必要で
ある。
Next, in the sputtering chamber 22, T
A Cu film 16 formed by sputtering on the iN film 14 is 100 n
m (FIG. 1C). As described above, this is used as an adhesion layer between the subsequently formed Cu film formed by the CVD method and the TiN film 14, and as a film for forming the subsequently formed Cu film formed by the CVD method into a (111) oriented film. is necessary.

【0026】次に、スパッタ法によるCu膜16が形成
された半導体基板を、図2に示す移動装置28にてアニ
ールチャンバ24へ移す。アニールチャンバ24は、図
2に示すとおり、CVDチャンバ26と一体化された装
置50の一部であり、装置50内においては、真空を破
ることなく、少なくとも大気に暴露させることなく、半
導体基板をアニールチャンバ24からCVDチャンバ2
6へ移動させることができる。
Next, the semiconductor substrate on which the Cu film 16 has been formed by the sputtering method is transferred to the annealing chamber 24 by the moving device 28 shown in FIG. The anneal chamber 24 is a part of the apparatus 50 integrated with the CVD chamber 26 as shown in FIG. 2, in which the semiconductor substrate is removed without breaking the vacuum and at least exposing it to the atmosphere. Annealing chamber 24 to CVD chamber 2
6 can be moved.

【0027】次に、アニールチャンバ24に導入された
半導体基板を、10-6Torr以下の真空下で400
℃、10分のアニール処理する。かかるアニール処理に
より、移動装置28によりスパッタチャンバ22からア
ニールチャンバ24へ半導体基板を移動させる際、Cu
膜16の表面に形成された酸化物18は脱離する(図1
(d))。さらに、当該アニール処理によりスパッタ法
によるCu膜16の(111)配向性が向上するととも
に、グレインサイズも大きくなる。
Next, the semiconductor substrate introduced into the annealing chamber 24 is placed under a vacuum of 10 −6 Torr or less under a vacuum of 400 Torr.
Anneal at 10 ° C. for 10 minutes. By such an annealing process, when the semiconductor substrate is moved from the sputtering chamber 22 to the annealing chamber 24 by the moving device 28, Cu
The oxide 18 formed on the surface of the film 16 is eliminated (FIG. 1).
(D)). Furthermore, the annealing process improves the (111) orientation of the Cu film 16 by the sputtering method and also increases the grain size.

【0028】その後、アニールチャンバ24内で170
℃まで冷却する。冷却速度を速めるために、窒素等をア
ニールチャンバ24内に導入してもよい。この時、冷却
ガスである窒素等に酸素が混入していないことが重要で
ある。また、100℃程度に冷却されたブロックあるい
はウェハホルダーにウェハを移して冷却速度を速めても
よい。このように冷却を促進することでアニール処理を
行うことによるスループットの低下を最小限に抑えるこ
とができる。
After that, 170 in the annealing chamber 24.
Cool to ° C. Nitrogen or the like may be introduced into the annealing chamber 24 to increase the cooling rate. At this time, it is important that oxygen is not mixed in the cooling gas such as nitrogen. Further, the cooling rate may be increased by transferring the wafer to a block or wafer holder cooled to about 100 ° C. By promoting the cooling in this way, it is possible to minimize a decrease in throughput caused by performing the annealing process.

【0029】尚、当該アニール処理におけるアニール温
度は上記400℃に限定されないが、Cu膜16の表面
に形成された酸化物18を十分に脱離させるためには3
00℃以上の温度でアニールする必要がある。また、ア
ニール時間も上記10分に限定されないが、酸化物18
を十分に脱離させるためには少なくとも3分以上のアニ
ールが必要である。上述した400℃、10分でのアニ
ールは、酸化物18の離脱効果及びスループットを考慮
した、本実施の形態における最も好ましいアニール温度
及びアニール時間の一例である。
Although the annealing temperature in the annealing process is not limited to the above-mentioned 400 ° C., in order to sufficiently desorb the oxide 18 formed on the surface of the Cu film 16, the annealing temperature is set to 3 ° C.
It is necessary to anneal at a temperature of 00 ° C. or higher. Also, the annealing time is not limited to the above 10 minutes, but the oxide 18
For sufficient desorption, annealing for at least 3 minutes or more is required. The above-described annealing at 400 ° C. for 10 minutes is an example of the most preferable annealing temperature and annealing time in the present embodiment in consideration of the detachment effect of the oxide 18 and the throughput.

【0030】そして、半導体基板を装置50内にてアニ
ールチャンバ24からCVDチャンバ26へ移し、基板
温度170℃、圧力20Torrで、原料ガスにヘキサ
フルオロアセチルアセトナト銅トリメチルビニルシラン
(Cu(hfsc)(tmvs))を用いて、CVD法
によるCu膜20を形成する(図1(e))。 Cu膜
20の膜厚は、少なくとも溝12が完全に埋まる膜厚が
必要である。
Then, the semiconductor substrate is transferred from the annealing chamber 24 to the CVD chamber 26 in the apparatus 50, and at a substrate temperature of 170 ° C. and a pressure of 20 Torr, hexafluoroacetylacetonato copper trimethylvinylsilane (Cu (hfsc) (tmvs 1), a Cu film 20 is formed by the CVD method (FIG. 1E). The thickness of the Cu film 20 needs to be at least such that the groove 12 is completely filled.

【0031】その後は、従来と同様、CMP法により表
面を研磨して不要なCu膜20、スCu膜16及びTi
N膜14を除去する(図示せず)ことによって銅(C
u)配線が形成される。
Thereafter, the surface is polished by the CMP method and the unnecessary Cu film 20, Cu film 16 and Ti
The copper (C) is removed by removing the N film 14 (not shown).
u) Wiring is formed.

【0032】このように、本実施の形態による銅(C
u)配線の形成方法によれば、半導体基板をスパッタチ
ャンバ22から装置50へ移動させる際にCu膜16上
に形成された酸化物18を、装置50内のアニールチャ
ンバ24にて脱離させた後、装置50内のCVDチャン
バ26にてCu膜20を形成しているので、当該CVD
法によるCu膜20の均一性は非常に高くなる。このた
め、本実施の形態による方法にて形成された銅(Cu)
配線のシート抵抗のばらつきは2%以下に抑えられると
ともに、CVD法によるCu膜20の(111)配向性
も大幅に向上し、エレクトロマイグレーション耐性も向
上する。さらに、アニールチャンバ24でのアニール
は、酸化物18の脱離のみならず、スパッタ法によるC
u膜16の(111)配向性自体を向上させるため、そ
の上に形成されるCVD法によるCu膜20の均一性は
非常に高いものとなる。
As described above, according to the present embodiment, the copper (C
u) According to the wiring formation method, the oxide 18 formed on the Cu film 16 was desorbed in the annealing chamber 24 in the device 50 when the semiconductor substrate was moved from the sputtering chamber 22 to the device 50. Thereafter, since the Cu film 20 is formed in the CVD chamber 26 in the apparatus 50,
The uniformity of the Cu film 20 by the method becomes very high. Therefore, copper (Cu) formed by the method according to the present embodiment is used.
The variation in the sheet resistance of the wiring can be suppressed to 2% or less, the (111) orientation of the Cu film 20 by the CVD method is greatly improved, and the electromigration resistance is also improved. Further, the annealing in the annealing chamber 24 not only removes the oxide 18 but also removes the C by sputtering.
In order to improve the (111) orientation itself of the u film 16, the uniformity of the Cu film 20 formed thereon by the CVD method becomes very high.

【0033】また、本発明による銅(Cu)配線の形成
方法は、図3に示すような装置構成、すなわちスパッタ
チャンバ30、CVDチャンバ46及び移動装置48に
よっても実現することができる。このような装置構成で
あれば、スパッタチャンバ30にてスパッタ法によるC
u膜16を形成した後、移動装置48にて半導体基板を
CVDチャンバ46に移動させ、この際に形成された酸
化物18をCVDチャンバ46自体にてアニールすれば
よい。このような装置構成を用いれば、アニールチャン
バが不要になるという利点がある。
The method for forming a copper (Cu) wiring according to the present invention can also be realized by an apparatus configuration as shown in FIG. 3, that is, a sputtering chamber 30, a CVD chamber 46, and a moving device 48. With such an apparatus configuration, in the sputtering chamber 30, C by sputtering is used.
After the formation of the u film 16, the semiconductor substrate may be moved to the CVD chamber 46 by the moving device 48, and the oxide 18 formed at this time may be annealed in the CVD chamber 46 itself. Use of such an apparatus configuration has an advantage that an annealing chamber is not required.

【0034】但し、このような装置構成では、CVDチ
ャンバ46にてアニール処理とCVD処理とを両方行う
ため、両処理の処理温度が大きく離れている場合には、
両処理間においてCVDチャンバ46内にて半導体基板
を冷却又は加熱する必要があることからスループットを
低下させてしまう。このため、このような装置構成は、
両処理における処理温度が近接している場合において特
に好ましい。
However, in such an apparatus configuration, since both the annealing process and the CVD process are performed in the CVD chamber 46, when the processing temperatures of both processes are largely separated,
Since it is necessary to cool or heat the semiconductor substrate in the CVD chamber 46 between both processes, the throughput is reduced. For this reason, such a device configuration is
It is particularly preferable when the processing temperatures in both processes are close to each other.

【0035】また、図3に示すような装置構成を用いる
場合、 CVDチャンバ46にてアニール処理を行う代
わりに、水素プラズマ、フッ化水素ガス照射、Arスパ
ッタ等を行って酸化物18を除去してもよい。但し、こ
の場合、アニール処理を省略しているので、スパッタ法
によるCu膜16自体の(111)配向性は向上しな
い。
When the apparatus configuration shown in FIG. 3 is used, instead of performing an annealing process in the CVD chamber 46, the oxide 18 is removed by performing hydrogen plasma, hydrogen fluoride gas irradiation, Ar sputtering, or the like. You may. However, in this case, since the annealing treatment is omitted, the (111) orientation of the Cu film 16 itself by sputtering is not improved.

【0036】さらに、本発明による銅(Cu)配線の形
成方法は、図4に示すような装置構成、すなわちスパッ
タチャンバ54及びCVDチャンバ56が一体化され、
半導体基板を大気中に暴露することなく両チャンバ間に
おいて半導体基板を移動可能な装置52によっても実現
することができる。このような装置構成であれば、スパ
ッタチャンバ54にてスパッタ法によるCu膜16を形
成した後、半導体基板を大気中に暴露することなく真空
を破らずCVDチャンバ56に移動できるので、スパッ
タ法によるCu膜16上に酸化物18が形成されること
がない。このため、アニール処理自体を省略できるの
で、スループットの悪化は全くない。
Further, in the method of forming a copper (Cu) wiring according to the present invention, an apparatus configuration as shown in FIG. 4, that is, a sputtering chamber 54 and a CVD chamber 56 are integrated,
The present invention can also be realized by the device 52 which can move the semiconductor substrate between the two chambers without exposing the semiconductor substrate to the atmosphere. With such an apparatus configuration, after the Cu film 16 is formed by the sputtering method in the sputtering chamber 54, the semiconductor substrate can be moved to the CVD chamber 56 without breaking the vacuum without exposing the semiconductor substrate to the atmosphere. The oxide 18 is not formed on the Cu film 16. For this reason, since the annealing process itself can be omitted, there is no deterioration in throughput.

【0037】但し、アニール処理自体を省略すると、ス
パッタ法によるCu膜16自体の(111)配向性は向
上しないので、これを向上させる必要がある場合には、
CVDチャンバ56にてアニール処理を行えばよい。
However, if the annealing treatment itself is omitted, the (111) orientation of the Cu film 16 itself does not improve by the sputtering method.
An annealing process may be performed in the CVD chamber 56.

【0038】[0038]

【発明の効果】以上説明したとおり、本発明によれば、
シート抵抗のばらつきが低減され、また(111)配向
性が大きく向上したCu膜が形成されるので、非常に信
頼性の高い銅(Cu)配線が形成される。
As described above, according to the present invention,
Since a Cu film having reduced sheet resistance variation and greatly improved (111) orientation is formed, a very reliable copper (Cu) wiring is formed.

【0039】[0039]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態による銅配線の形成方法
を示す工程図である。
FIG. 1 is a process chart showing a method for forming a copper wiring according to an embodiment of the present invention.

【図2】 本発明の実施の形態による銅配線の形成方法
を実施するための装置構成の一例を示す図である。
FIG. 2 is a diagram showing an example of an apparatus configuration for performing a method of forming a copper wiring according to an embodiment of the present invention.

【図3】 本発明の実施の形態による銅配線の形成方法
を実施するための装置構成の他の例を示す図である。
FIG. 3 is a diagram showing another example of an apparatus configuration for performing the method for forming a copper wiring according to the embodiment of the present invention;

【図4】 本発明の実施の形態による銅配線の形成方法
を実施するための装置構成のさらに他の例を示す図であ
る。
FIG. 4 is a diagram showing still another example of a device configuration for performing the method of forming a copper wiring according to the embodiment of the present invention;

【図5】 従来の銅配線の形成方法を示す工程図であ
る。
FIG. 5 is a process chart showing a conventional method for forming a copper wiring.

【図6】 従来の他の銅配線の形成方法を示す工程図で
ある。
FIG. 6 is a process chart showing another conventional method for forming a copper wiring.

【符号の説明】[Explanation of symbols]

10 酸化膜 12 溝 14 TiN膜 16 スパッタ法によるCu膜 18 酸化物 20 CVD法によるCu膜 22,30,54 スパッタチャンバ 24 アニールチャンバ 26,46,56 CVDチャンバ 28,48 移動装置28 50,52 装置 DESCRIPTION OF SYMBOLS 10 Oxide film 12 Groove 14 TiN film 16 Cu film by sputtering method 18 Oxide 20 Cu film by CVD method 22, 30, 54 Sputter chamber 24 Annealing chamber 26, 46, 56 CVD chamber 28, 48 Moving device 28 50, 52 Apparatus

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に形成された絶縁膜を覆う
バリア層を形成する第1の工程と、前記第1の工程の後
前記バリア層上にスパッタ法により第1のCu膜を形成
する第2の工程と、前記第2の工程により前記第1のC
u膜が形成された半導体基板をアニールする第3の工程
と、前記第3の工程の後前記第1のCu膜上にCVD法
により第2のCu膜を形成する第4の工程とを備え、前
記第3の工程におけるアニールは300℃以上の温度で
10−6Torr以下の真空下で少なくとも3分行う銅
配線の形成方法。
1. A first step of forming a barrier layer covering an insulating film formed on a semiconductor substrate, and after the first step, a first Cu film is formed on the barrier layer by a sputtering method. A second step, and the first C
a third step of annealing the semiconductor substrate on which the u film is formed; and a fourth step of forming a second Cu film on the first Cu film by a CVD method after the third step. A method of forming a copper wiring, wherein the annealing in the third step is performed at a temperature of 300 ° C. or more and a vacuum of 10 −6 Torr or less for at least 3 minutes.
【請求項2】 前記第1の工程と前記第2の工程を同一
のスパッタ用のチャンバで実施し、前記半導体基板を移
動装置でアニール用のチャンバに移動し、前記第3の工
程を前記アニール用のチャンバ内で実施後前記半導体基
板を前記アニール用のチャンバーと同一装置内のCVD
用のチャンバに移し、前記第4の工程を行う請求項1記
載の銅配線の形成方法。
2. The method according to claim 1, wherein the first step and the second step are performed in a same sputtering chamber, and the semiconductor substrate is moved to an annealing chamber by a moving device. After the process is performed in a chamber for annealing, the semiconductor substrate is subjected to CVD in the same apparatus as the chamber for annealing.
2. The method for forming a copper wiring according to claim 1, wherein the method is moved to a chamber for performing the fourth step.
【請求項3】 前記第1の工程と前記第2の工程を同一
のスパッタ用のチャンバ内で実施し、前記半導体基板を
移動装置でCVD用のチャンバに移し、前記CVDのチ
ャンバ内で前記第3の工程と前記第4の工程を実施する
請求項1記載の銅配線の形成方法。
3. The method according to claim 1, wherein the first step and the second step are performed in a same sputtering chamber, and the semiconductor substrate is moved to a CVD chamber by a moving device. 2. The method according to claim 1, wherein the third step and the fourth step are performed.
【請求項4】 前記第1の工程と前記第2の工程を同一
のスパッタ用のチャンバ内で実施し、前記半導体基板を
前記スパッタ用のチャンバと同一装置内のCVD用のチ
ャンバに移し、前記CVD用ののチャンバ内で前記第3
の工程と前記第4の工程とを行う請求項1記載の銅配線
形成方法。
4. The method according to claim 1, wherein the first step and the second step are performed in a same sputtering chamber, and the semiconductor substrate is moved to a CVD chamber in the same apparatus as the sputtering chamber. In the chamber for CVD, the third
2. The method according to claim 1, wherein the steps (a) and (b) are performed.
JP14867598A 1998-05-29 1998-05-29 Method of forming copper wiring Expired - Fee Related JP3189788B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14867598A JP3189788B2 (en) 1998-05-29 1998-05-29 Method of forming copper wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14867598A JP3189788B2 (en) 1998-05-29 1998-05-29 Method of forming copper wiring

Publications (2)

Publication Number Publication Date
JPH11340233A JPH11340233A (en) 1999-12-10
JP3189788B2 true JP3189788B2 (en) 2001-07-16

Family

ID=15458110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14867598A Expired - Fee Related JP3189788B2 (en) 1998-05-29 1998-05-29 Method of forming copper wiring

Country Status (1)

Country Link
JP (1) JP3189788B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387256B1 (en) * 2000-06-29 2003-06-12 주식회사 하이닉스반도체 Method of forming copper wiring in a semiconductor device
JP4889227B2 (en) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 Substrate processing method and film forming method
JP5135630B2 (en) * 2007-11-12 2013-02-06 株式会社Kelk Measurement board and temperature measurement board

Also Published As

Publication number Publication date
JPH11340233A (en) 1999-12-10

Similar Documents

Publication Publication Date Title
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US4985372A (en) Method of forming conductive layer including removal of native oxide
US6218301B1 (en) Deposition of tungsten films from W(CO)6
US6107182A (en) Semiconductor device and method of fabricating the same
JP2978748B2 (en) Method for manufacturing semiconductor device
JPH10294291A (en) Selective deposition method of fire-resistant metal and device formed by the method
JPH08250497A (en) Formation of metal wiring layer of semiconductor device
JP2000182993A (en) Manufacture of semiconductor device
JP2000306997A (en) Semiconductor device having barrier metal layer and fabrication thereof
US20040063263A1 (en) Manufacturing method of semiconductor devices
JP2003051460A (en) Apparatus for depositing copper thin film for semiconductor element
JP3189788B2 (en) Method of forming copper wiring
US5985758A (en) Method for forming metal lines of semiconductor devices
US20220262619A1 (en) Sequential plasma and thermal treatment
JP2001110750A (en) Formation method of tungsten silicide film and manufacturing method of metal-insulating film- semiconductor type transistor
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JP2001068670A (en) Fabrication of semiconductor device
JPH09260366A (en) Manufacture of semiconductor device
JP3399798B2 (en) Method for manufacturing semiconductor device
JP4327407B2 (en) Copper wiring film forming method
JPH08330424A (en) Semiconductor integrated circuit device, and method and apparatus for manufacture
JPH11288923A (en) Trench forming method and manufacture thereof
EP0996148A1 (en) Method for fabricating semiconductor devices comprising a heat treatment step
JPH1022379A (en) Manufacture of semiconductor device
US6790777B2 (en) Method for reducing contamination, copper reduction, and depositing a dielectric layer on a semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees