JP3187466B2 - Electronic musical instrument - Google Patents

Electronic musical instrument

Info

Publication number
JP3187466B2
JP3187466B2 JP21808691A JP21808691A JP3187466B2 JP 3187466 B2 JP3187466 B2 JP 3187466B2 JP 21808691 A JP21808691 A JP 21808691A JP 21808691 A JP21808691 A JP 21808691A JP 3187466 B2 JP3187466 B2 JP 3187466B2
Authority
JP
Japan
Prior art keywords
output
key
signal
pulse
integration circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21808691A
Other languages
Japanese (ja)
Other versions
JPH0540478A (en
Inventor
淨 河内
Original Assignee
淨 河内
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 淨 河内 filed Critical 淨 河内
Priority to JP21808691A priority Critical patent/JP3187466B2/en
Publication of JPH0540478A publication Critical patent/JPH0540478A/en
Application granted granted Critical
Publication of JP3187466B2 publication Critical patent/JP3187466B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子楽器装置に関する
ものであり、特に単音でのみ楽音を発生することのでき
る電子楽器装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic musical instrument, and more particularly to an electronic musical instrument capable of generating musical tones only with a single tone.

【0002】[0002]

【従来の技術】従来より各種の電子楽器装置が提案され
ているが、鍵スイッチ(鍵盤を備えた電子楽器装置では
鍵盤に設けられた複数のスイッチ、管楽器では各種バル
ブスイッチ、弦楽器あるいは打楽器では各種操作スイッ
チ)が押下された旨を示す信号(押鍵信号)の発生は、
マイクロコンピュータのCPUが各鍵スイッチを走査す
ることにより行われる。
2. Description of the Related Art Conventionally, various electronic musical instrument devices have been proposed. The signal (key press signal) indicating that the operation switch) has been pressed
This is performed by the CPU of the microcomputer scanning each key switch.

【0003】またこのようにマイクロコンピュータを備
えた場合には、当該電子楽器装置にに各種の付加機能を
設けることができる。
When a microcomputer is provided in this manner, the electronic musical instrument can be provided with various additional functions.

【0004】ところで、複数の楽音が同時に出力される
場合(和音出力の場合)には、例えば音量調節用のボリ
ュームスイッチを操作しすぎてスピーカに接続されたア
ンプに入力されるべき信号が過大になると、該アンプが
飽和してしまい、アンプの出力信号に混変調が生じて、
スピーカから発生する楽音が濁ったり、割れたりする。
When a plurality of musical tones are output simultaneously (in the case of a chord output), for example, a volume switch for volume control is operated too much, and a signal to be input to an amplifier connected to a speaker becomes excessive. Then, the amplifier saturates and cross-modulation occurs in the output signal of the amplifier,
The tone generated from the speaker is muddy or broken.

【0005】これに対して、単音出力の場合には、例え
アンプに入力されるべき信号が過大になってアンプが飽
和しても、アンプの出力信号はその波形が崩れるだけな
ので、音色に変化が生じることはあっても、音は濁った
り、割れたりしない。単音出力の場合は複雑な演奏はで
きないが、子供や初心者が扱う電子楽器としては好適で
ある。
On the other hand, in the case of a single tone output, even if the signal to be input to the amplifier becomes excessive and the amplifier is saturated, the output signal of the amplifier only distorts its waveform, so that the tone changes. Although sound may occur, the sound does not become muddy or broken. In the case of single-tone output, complicated performance cannot be performed, but it is suitable as an electronic musical instrument handled by children and beginners.

【0006】[0006]

【発明が解決しようとする課題】単音のみ出力可能な電
子楽器装置を構成しようとする場合、前述のように、該
電子楽器装置の利用者は、子供や初心者が主な対象とな
る場合が多いから、このような場合、当該電子楽器装置
には、純粋に楽器を演奏するという機能さえあれば良
く、付加的な機能があまり必要とされないことが多い。
したがって、比較的簡単な構成で良いはずである。
When an electronic musical instrument device capable of outputting only a single sound is to be constructed, as described above, the user of the electronic musical instrument device is mainly a child or a beginner in many cases. Therefore, in such a case, the electronic musical instrument device only needs to have a function of playing the musical instrument purely, and often does not require much additional function.
Therefore, a relatively simple configuration should be sufficient.

【0007】しかし、押鍵信号の発生のためにマイクロ
コンピュータを用いる場合には、当該電子楽器装置の構
成が複雑化する。
However, when a microcomputer is used to generate a key press signal, the configuration of the electronic musical instrument becomes complicated.

【0008】本発明は、前述の問題点を解決するために
なされたものであり、その目的は、単音出力のみ可能な
電子楽器装置において、マイクロコンピュータを用いる
ことなく、簡単な構成で押鍵信号を発生することのでき
る電子楽器装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an electronic musical instrument device capable of outputting only a single sound without using a microcomputer, and with a simple configuration without using a microcomputer. To provide an electronic musical instrument device capable of generating the following.

【0009】[0009]

【課題を解決するための手段】前記の問題点を解決する
ために、本発明は、単音で楽音を発生する電子楽器装置
において、複数の鍵スイッチが接続されたオン/オフ判
定手段と、前記オン/オフ判定手段が各鍵スイッチのオ
ン/オフ情報を取り込んだ後に、該オン/オフ判定手段
よりシリアルに出力される各鍵スイッチのオン/オフ情
報に同期してパルスを発生するパルス発生器と、前記オ
ン/オフ判定手段及びパルス発生器の論理和をとるオア
ゲートとを設けるようにした点に特徴がある。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to an electronic musical instrument apparatus for generating a musical tone by a single tone, comprising: an on / off determining means to which a plurality of key switches are connected; A pulse generator that generates a pulse in synchronization with the on / off information of each key switch serially output from the on / off determining means after the on / off determining means captures the on / off information of each key switch. And an OR gate for calculating the logical sum of the on / off determining means and the pulse generator.

【0010】また、前記オアゲートの出力信号である押
下状態情報を入力信号とする第1積分回路をさらに備
え、該第1積分回路の時定数を、幅広の押鍵信号が入力
されたときに、該第1積分回路の出力が第1予定レベル
Vset を上回るように設定した点にも特徴がある。
In addition, the present invention further comprises a first integration circuit that receives the pressed state information, which is the output signal of the OR gate, as an input signal, and sets the time constant of the first integration circuit so that when a wide key pressing signal is input, Another feature is that the output of the first integration circuit is set to exceed the first predetermined level Vset.

【0011】[0011]

【作用】前記オン/オフ判定手段からは、押下された鍵
に対応するタイミングでパルスが発生され、これが前記
パルス発生器の出力パルスに加算される。したがって、
押鍵信号の幅は、非押鍵信号のそれよりも幅広となる。
According to the present invention, a pulse is generated from the on / off determining means at a timing corresponding to a pressed key, and this pulse is added to an output pulse of the pulse generator. Therefore,
The width of the key press signal is wider than that of the non-key press signal.

【0012】また、第1積分回路を備えた場合には、押
鍵信号が入力されたときに、該第1積分回路の出力が第
1予定レベルVset を上回るので、これにより押鍵信号
の検出判定を行うことができる。
Further, when the first integration circuit is provided, the output of the first integration circuit exceeds the first predetermined level Vset when the key depression signal is inputted. A determination can be made.

【0013】[0013]

【実施例】以下に、図面を参照して、本発明を詳細に説
明する。図2及び図3は本発明の一実施例の構成を示す
回路図であり、図2は鍵スイッチ1−1〜1−Nを有す
る鍵盤1と、鍵スイッチ1−1〜1−Nの押下状態を電
気信号として発生する押鍵信号(音程信号)発生器とよ
り成る操作部101の回路図、図3は押鍵信号に応じた
周波数の信号を発生する周波数信号発生器と、該周波数
信号を増幅する増幅器(アンプ)44及びスピーカ45
と、バッテリ56とより成る楽音発生部102の回路図
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the drawings. 2 and 3 are circuit diagrams showing the configuration of an embodiment of the present invention. FIG. 2 shows a keyboard 1 having key switches 1-1 to 1-N and depression of key switches 1-1 to 1-N. FIG. 3 is a circuit diagram of the operation unit 101 including a key press signal (pitch signal) generator that generates a state as an electric signal. FIG. 3 shows a frequency signal generator that generates a signal having a frequency corresponding to the key press signal, and the frequency signal. (Amplifier) 44 and speaker 45 for amplifying
FIG. 3 is a circuit diagram of a musical tone generating unit 102 including a battery and a battery 56.

【0014】各々の図において、端子L1及びL2、並
びに端子M1及びM2は、それぞれ操作部101及び楽
音発生部102に設けられていて、一対の接続線(図示
せず)を介して、前記端子L1は端子M1に、また端子
L2は端子M2に接続される。そして、操作部101か
らは押鍵信号が楽音発生部102に伝送され、楽音発生
部102からはバッテリ56による電源が操作部101
に供給される。
In each of the drawings, terminals L1 and L2 and terminals M1 and M2 are provided in an operation section 101 and a tone generation section 102, respectively, and are connected to each other through a pair of connection lines (not shown). L1 is connected to terminal M1, and terminal L2 is connected to terminal M2. Then, a key press signal is transmitted from the operation unit 101 to the musical sound generation unit 102, and the power from the battery 56 is transmitted from the musical sound generation unit 102 to the operation unit 101.
Supplied to

【0015】この実施例の動作を、図4のタイムチャー
トを用いて詳細に説明する。まず、図3において、楽音
発生部102に設けられたバッテリ56は、抵抗23を
有する電源回路20を介して端子M1に接続されてい
る。
The operation of this embodiment will be described in detail with reference to the time chart of FIG. First, in FIG. 3, the battery 56 provided in the musical sound generator 102 is connected to the terminal M1 via the power supply circuit 20 having the resistor 23.

【0016】次に図2において、ダイオード12及びコ
ンデンサ(蓄電器手段)13の接続点には、後述するよ
うに所定の電位Vccが生じ、該Vccが当該操作部101
の電源電圧として用いられる。
Next, in FIG. 2, a predetermined potential Vcc is generated at a connection point of the diode 12 and the capacitor (capacitor means) 13 as will be described later, and this Vcc is applied to the operation unit 101.
It is used as the power supply voltage.

【0017】パルス発生器5は、クロック発生器3で発
生されるクロックパルスと同一の周期でパルスを発生
し、これをオアゲート6の一方の端子に出力する(図4
A)。
The pulse generator 5 generates a pulse with the same cycle as the clock pulse generated by the clock generator 3 and outputs the pulse to one terminal of the OR gate 6 (FIG. 4).
A).

【0018】シフトレジスタ(オン/オフ判定手段)4
は、パラレルイン/シリアルアウトの形式であり、各段
の入力端子には、鍵盤1のN個の鍵に対応するN個の鍵
スイッチ1−1〜1−Nの一端が接続されている。前記
シフトレジスタ4は、例えば4014型のシフトレジス
タ、あるいは該シフトレジスタを複数個直列接続したも
のであることができる。
Shift register (on / off determining means) 4
Is a parallel-in / serial-out format, and one end of N key switches 1-1 to 1-N corresponding to the N keys of the keyboard 1 is connected to the input terminal of each stage. The shift register 4 may be, for example, a 4014 type shift register or a plurality of such shift registers connected in series.

【0019】前記鍵スイッチ1−1〜1−Nの他端はそ
れぞれ共通接続され、これらには抵抗2を介して電源電
圧Vccが供給される。これら鍵スイッチ1−1〜1−N
は常時はオフであるが、図示されない鍵の押下によりオ
ンとなる。
The other ends of the key switches 1-1 to 1-N are commonly connected, and are supplied with a power supply voltage Vcc via a resistor 2. These key switches 1-1 to 1-N
Is always off, but is turned on by pressing a key (not shown).

【0020】分周器7は、クロックパルス(N+n)個
(nは正の整数)分を半周期とする周期Tで、アンドゲ
ート(データ重畳手段)8の一方の入力端子及びシフト
レジスタ4の制御端子4Aに対して方形波を出力する
(図4D)。そして、シフトレジスタ4は、前記方形波
の“H”信号の立上がりにより、そのときの鍵スイッチ
1−1〜1−Nのオン/オフ状態を示す信号(押下状態
情報)を、同時(パラレル)に取り込む。その後、シフ
トレジスタ4は、入力されるクロックパルスに同期し
て、前記オン/オフ状態を示す信号をオアゲート6の他
方の端子に順次(シリアル)に出力する。図4(B)は
シフトレジスタ4の出力信号を示している。
The frequency divider 7 has a cycle T having a half cycle of (N + n) clock pulses (n is a positive integer), and has one input terminal of an AND gate (data superimposing means) 8 and a shift register 4. A square wave is output to the control terminal 4A (FIG. 4D). The shift register 4 simultaneously (parallel) signals indicating the on / off states of the key switches 1-1 to 1-N at the time of the rise of the "H" signal of the square wave. Take in. Thereafter, the shift register 4 sequentially (serially) outputs a signal indicating the on / off state to the other terminal of the OR gate 6 in synchronization with the input clock pulse. FIG. 4B shows an output signal of the shift register 4.

【0021】前記分周器7の“H”立上がり時にパルス
発生器5より出力されるパルスは、鍵盤1の最高音の鍵
又は最低音の鍵に対応するものであるから、前記シフト
レジスタ4の出力パルスは、最高音の鍵又は最低音の鍵
から、押鍵された鍵に該当する位置(タイミング)で出
力されることになる。図示の例では、押鍵された鍵の位
置は、最高音の鍵又は最低音の鍵から3番目である。
Since the pulse output from the pulse generator 5 when the frequency divider 7 rises to "H" corresponds to the key of the highest tone or the lowest tone of the keyboard 1, the pulse of the shift register 4 The output pulse is output at a position (timing) corresponding to the depressed key from the highest key or the lowest key. In the illustrated example, the position of the depressed key is the third key from the highest key or the lowest key.

【0022】この結果、オアゲート6の出力は、図4
(C)のようになり、押下された鍵に対応する位置のパ
ルス幅が大きくなる。このオアゲート6の出力は、前記
アンドゲート8の他方の入力端子に出力される。したが
って、アンドゲート8の出力は図4(E)のようにな
る。
As a result, the output of the OR gate 6 is
As shown in (C), the pulse width at the position corresponding to the pressed key is increased. The output of the OR gate 6 is output to the other input terminal of the AND gate 8. Therefore, the output of the AND gate 8 is as shown in FIG.

【0023】このアンドゲート8の出力は抵抗9を介し
てトランジスタ(第1スイッチング手段)11のベース
に供給されるので、該トランジスタ11も同図(E)と
同様にオン/オフ動作する。前述のように、端子L1は
楽音発生部102の端子M1に接続されるから、トラン
ジスタ11のオン/オフにより、該トランジスタ11の
コレクタ電圧は、図4(F)に示されるように、同図
(E)の反転波形となる。
The output of the AND gate 8 is supplied to the base of a transistor (first switching means) 11 through a resistor 9, so that the transistor 11 also performs on / off operation as in FIG. As described above, since the terminal L1 is connected to the terminal M1 of the tone generator 102, the on / off of the transistor 11 causes the collector voltage of the transistor 11 to change as shown in FIG. An inverted waveform of (E) is obtained.

【0024】トランジスタ11がオフで、そのコレクタ
電圧が“H”であるときには、ダイオード12を介して
コンデンサ13に充電が行われる。前述のように、分周
器7の出力が“L”であるときにトランジスタ11のコ
レクタ電位が連続して“H”となり、また分周器7の出
力が“H”であるときには、前記コレクタ電位は“H”
及び“L”を繰り返すから、このコンデンサ13の充電
電圧Vccは、ほぼ同一値を維持することができ、当該操
作部101の電源電圧として利用されることができる。
When the transistor 11 is off and its collector voltage is "H", the capacitor 13 is charged via the diode 12. As described above, when the output of the frequency divider 7 is "L", the collector potential of the transistor 11 continuously becomes "H", and when the output of the frequency divider 7 is "H", The potential is “H”
And "L" are repeated, the charging voltage Vcc of the capacitor 13 can maintain substantially the same value, and can be used as the power supply voltage of the operation unit 101.

【0025】次に図3において、まず、トランジスタ
(第2スイッチング手段)22のコレクタは、抵抗24
を介してバッテリ56に接続されている。また端子M1
の電位は図4(F)と同一であり、該電位が“H”であ
るときにトランジスタ22がオンとなる。したがって、
トランジスタ22のコレクタ電位の変化は、図4(G)
に示すように、同図(E)と再び同一となる。このコレ
クタ電位の“H”パルスは、カウンタ25に入力され、
その数が計数される。また前記コレクタ電位は、第1積
分回路26に入力される。
Next, in FIG. 3, first, the collector of the transistor (second switching means) 22 is connected to a resistor 24.
Is connected to the battery 56. The terminal M1
Is the same as that in FIG. 4F, and when the potential is “H”, the transistor 22 is turned on. Therefore,
The change in the collector potential of the transistor 22 is shown in FIG.
As shown in FIG. This "H" pulse of the collector potential is input to the counter 25,
The number is counted. Further, the collector potential is input to the first integration circuit 26.

【0026】前述のように、トランジスタ22のコレク
タでは、押下された鍵に対応する部分のパルス幅が大き
くなっているので、第1積分回路26の出力電圧は、そ
の時定数により図4(H)に示されるように、そのパル
ス幅の大きい部分において高くなる。
As described above, at the collector of the transistor 22, since the pulse width of the portion corresponding to the pressed key is large, the output voltage of the first integration circuit 26 is determined by the time constant shown in FIG. As shown in (1), it becomes higher in a portion where the pulse width is large.

【0027】この第1積分回路26の出力電圧は、フリ
ップフロップ(以下、「F/F」という。)27のセッ
ト入力端子Sに入力される。ここで前記セット入力端子
Sのしきい値(第1予定レベル)Vset (図4(H)参
照)は、押下されていない鍵に対応するパルス(非押鍵
信号)が入力されたときの第1積分回路26の出力電圧
よりも大きく、押下された鍵に対応する、前記パルスよ
りも幅広のパルス(押鍵信号)が入力されたときの第1
積分回路26の出力電圧よりも小さく設定されているの
で、該幅広パルスが第1積分回路26に入力されたとき
に、F/F27がセットされる。
The output voltage of the first integration circuit 26 is input to a set input terminal S of a flip-flop (hereinafter referred to as "F / F") 27. Here, the threshold value (first scheduled level) Vset (see FIG. 4 (H)) of the set input terminal S is determined by the pulse (non-depressed signal) corresponding to the key not depressed. (1) When a pulse (key press signal) that is larger than the output voltage of the integration circuit 26 and that is wider than the above-mentioned pulse corresponding to the pressed key is input.
Since the output voltage of the integration circuit 26 is set to be smaller than the output voltage, the F / F 27 is set when the wide pulse is input to the first integration circuit 26.

【0028】これにより、F/F27の出力Qが“H”
となり(図4(L)参照)、パルス発生器28が所定の
トリガパルスを発生(図4(N)参照)し、これにより
ラッチ29がカウンタ25の計数値をラッチする。これ
により、ラッチ29は、最高音又は最低音の鍵から押鍵
された鍵までの鍵の数(以下、「鍵番号」という。)を
ラッチすることになる。
As a result, the output Q of the F / F 27 becomes "H".
(See FIG. 4 (L)), the pulse generator 28 generates a predetermined trigger pulse (see FIG. 4 (N)), and the latch 29 latches the count value of the counter 25. As a result, the latch 29 latches the number of keys from the highest or lowest key to the pressed key (hereinafter, referred to as “key number”).

【0029】コード変換器30には、鍵番号と、該鍵番
号に対応する分周比データとが予め複数対応付けられて
記憶されていて、前記ラッチ29より出力される鍵番号
に応じて、分周比データをプログラマブル分周器31に
出力する。
A plurality of key numbers and frequency division ratio data corresponding to the key numbers are stored in the code converter 30 in association with each other in advance, and according to the key numbers output from the latch 29, The frequency division ratio data is output to the programmable frequency divider 31.

【0030】プログラマブル分周器31は、入力される
分周比データを用いて、クロック発生器32より発生さ
れるクロックパルスを分周し、入力データ、すなわち押
下された鍵に対応する周波数のパルス信号を音色設定器
33に出力する。
The programmable frequency divider 31 divides the frequency of the clock pulse generated by the clock generator 32 using the input frequency division ratio data, and outputs the input data, that is, the pulse of the frequency corresponding to the pressed key. The signal is output to the tone setting device 33.

【0031】音色設定器33は、この例においては4種
類の音色を発生するように構成されており、詳しくは分
周器51、及び4つのアンドゲート52〜55より構成
されている。前記分周器51は、入力周波数信号を分周
せずにそのまま出力する出力端子51A、並びに入力周
波数信号を1/2、1/4及び1/8分周して出力する
出力端子51B〜51Dを備えている。そして、出力端
子51A及び出力端子51Dは、図示されるようにアン
ドゲート52〜55を用いた論理回路に接続されてい
る。この音色設定器33の出力は、切換スイッチ34に
接続されている。前記音色設定器33の各部の出力波形
を図5に示す。
The timbre setting device 33 is configured to generate four types of timbres in this example, and more specifically includes a frequency divider 51 and four AND gates 52 to 55. The frequency divider 51 has an output terminal 51A that outputs the input frequency signal as it is without dividing the frequency, and output terminals 51B to 51D that divide the input frequency signal by 、, 4 and 1 / and output the divided signal. It has. The output terminals 51A and 51D are connected to a logic circuit using AND gates 52 to 55 as shown. The output of the tone setting device 33 is connected to a changeover switch 34. FIG. 5 shows the output waveform of each part of the tone color setting device 33.

【0032】切換スイッチ34は音色切換用であり、そ
の切換位置に応じた音色の周波数信号がトランジスタ3
5のベースに出力される。
The changeover switch 34 is used for changing the tone color.
5 is output to the base.

【0033】さて、前記トランジスタ22のコレクタ電
位は、第2積分回路36にも入力される。この第2積分
回路36の時定数は、前記第1積分回路26のそれより
も大きく設定してあり、この結果、該第2積分回路36
の出力は、図4(I)のようになる。そして第2積分回
路36の時定数は、分周器7の出力が“L”となった後
に、該第2積分回路36の出力が第2予定レベルVrese
t を下回るように設定されている。
The collector potential of the transistor 22 is also input to the second integration circuit 36. The time constant of the second integration circuit 36 is set to be larger than that of the first integration circuit 26, and as a result, the second integration circuit 36
Is as shown in FIG. 4 (I). The time constant of the second integration circuit 36 is such that the output of the second integration circuit 36 becomes the second predetermined level Vrese after the output of the frequency divider 7 becomes “L”.
It is set to be less than t.

【0034】ゲート37は、前記第2積分回路36の出
力がそのしきい値(第2予定レベル)Vreset (図4
(I)参照)を下回っているときに“H”信号を出力す
るように、構成されている(図4J)。したがって、ゲ
ート37の出力線に接続されたコンデンサ38の出力は
図4(K)のようになる。
The gate 37 outputs the output of the second integration circuit 36 to its threshold (second predetermined level) Vreset (FIG. 4).
(See (I)) to output an “H” signal when the signal is below the threshold (see FIG. 4J). Accordingly, the output of the capacitor 38 connected to the output line of the gate 37 is as shown in FIG.

【0035】このコンデンサ38の出力は、カウンタ2
5のリセット端子25Rに入力され、このうちの“H”
出力により該カウンタ25がリセットされると共に、さ
らにF/F27のリセット入力端子Rにも入力され、同
様に前記“H”信号により該F/F27がリセットされ
る。
The output of the capacitor 38 is
5 is input to the reset terminal 25R.
The counter 25 is reset by the output, and is also input to the reset input terminal R of the F / F 27. Similarly, the F / F 27 is reset by the "H" signal.

【0036】F/F27のリセットにより、その出力Q
(図4L)が“L”になると共に、出力 notQが“H”
となる(図4M)。この notQの“H”の立上がりによ
り、リトリガラブルマルチ39が付勢され、前記分周器
7(図2)の出力パルスの周期T(図4(D)参照、す
なわちパルス発生器5が2(N+n)個のパルスを出力
する時間)よりも少し長い時間だけ、パルスを第3積分
回路40に出力する(図4O)。
When the F / F 27 is reset, its output Q
(FIG. 4L) becomes "L" and the output notQ becomes "H".
(FIG. 4M). With the rise of notQ to “H”, the retrigable multi 39 is energized, and the cycle T of the output pulse of the frequency divider 7 (FIG. 2) (see FIG. 4D, ie, the pulse generator 5 The pulse is output to the third integration circuit 40 for a time slightly longer than (the time for outputting (N + n) pulses) (FIG. 40).

【0037】前記 notQは、第1積分回路26の出力
(図4H)がしきい値Vset を超え、F/F27がセッ
トされた後でなければ、“H”に立ち上がらない。した
がって、リトリガラブルマルチ39は、押鍵がなされた
後にパルスを発生することになる。また、このパルス
は、前述のように分周器7の出力パルスの周期Tよりも
長い周期で発生するので、押鍵が持続されると、リトリ
ガラブルマルチ39がパルスの出力を終了する前に、再
度付勢されることになる。したがって、押鍵が持続され
た場合には、そのほぼ持続時間だけ、該リトリガラブル
マルチ39の出力パルスも持続する。
The notQ does not rise to "H" unless the output of the first integration circuit 26 (FIG. 4H) exceeds the threshold value Vset and the F / F 27 is set. Therefore, the retriggerable multi 39 generates a pulse after a key is pressed. Further, since this pulse is generated in a cycle longer than the cycle T of the output pulse of the frequency divider 7 as described above, if the key is kept depressed, the retrigable multi 39 stops outputting the pulse. Will be re-energized. Therefore, when the key is depressed, the output pulse of the retrigable multi 39 also lasts for almost the duration.

【0038】リトリガラブルマルチ39の出力パルス
は、第3積分回路40に入力される。この第3積分回路
40は、予定の時定数を有しているので、その出力波形
は図4(P)のようになる。
The output pulse of the retrigable multi 39 is input to the third integration circuit 40. Since the third integration circuit 40 has a predetermined time constant, its output waveform is as shown in FIG.

【0039】第3積分回路40の出力は、抵抗41を介
してトランジスタ35のコレクタに印加される。したが
って、このコレクタ電位は、図4(Q)のようになる。
そしてトランジスタ35のコレクタ電位は、ダイオード
42及び音量調節用の可変抵抗器43を介して増幅器4
4に入力され、これによりスピーカ45が駆動される。
なお、図4(P)に示すように、第3積分回路40が時
定数を持っているので、スピーカ45からは緩やかに楽
音が発生し、そして、この楽音は緩やかに消滅する。
The output of the third integrating circuit 40 is applied to the collector of the transistor 35 via the resistor 41. Therefore, the collector potential is as shown in FIG.
The collector potential of the transistor 35 is supplied to the amplifier 4 via a diode 42 and a variable resistor 43 for controlling the volume.
4 to drive the speaker 45.
As shown in FIG. 4 (P), since the third integration circuit 40 has a time constant, a musical tone is generated from the speaker 45 gently, and this musical tone gradually disappears.

【0040】さて、前記実施例では、操作部101及び
楽音発生部102は切り離されていて、それらが一対の
接続線を用いて接続されているものとして説明したが、
それらは一体化されていても良い。この場合には、トラ
ンジスタ11及び22、並びにダイオード12及びコン
デンサ13等を省略し、アンドゲート8の出力をトラン
ジスタ22のコレクタに相当する位置に接続すれば良
い。そして、操作部101の電源電圧Vccは、バッテリ
56から直接供給される。
In the above embodiment, the operation section 101 and the tone generation section 102 are separated from each other, and they are connected to each other using a pair of connection lines.
They may be integrated. In this case, the transistors 11 and 22, the diode 12, the capacitor 13, and the like may be omitted, and the output of the AND gate 8 may be connected to a position corresponding to the collector of the transistor 22. The power supply voltage Vcc of the operation unit 101 is directly supplied from the battery 56.

【0041】前記した実施例を簡略化した構成図を図1
に示す。図1において、図2及び図3と同一の符号は、
同一又は同等部分をあらわしており、またスイッチング
手段35Aは図3のトランジスタ35に対応している。
FIG. 1 shows a simplified configuration diagram of the above embodiment.
Shown in In FIG. 1, the same reference numerals as those in FIGS.
The same or equivalent parts are shown, and the switching means 35A corresponds to the transistor 35 in FIG.

【0042】図2及び図3の説明より明らかなように、
パラレルイン/シリアルアウト形式のシフトレジスタ4
のシリアル出力と、パルス発生器5の出力との論理和が
取られることにより、押鍵信号のパルス幅は非押鍵信号
のそれよりも幅広となる。すなわち押鍵信号が発生され
る。
As is clear from the description of FIGS. 2 and 3,
Parallel-in / serial-out shift register 4
Is ORed with the output of the pulse generator 5 so that the pulse width of the key press signal is wider than that of the non-key press signal. That is, a key press signal is generated.

【0043】そして、この幅広の押鍵信号が第1積分回
路26に入力されることにより、該第1積分回路26の
出力はVset を超え(すなわち押鍵信号が検出され)、
これによりF/F27がセットされ、カウンタ25の計
数値すなわち鍵番号がラッチ29にラッチされる。
When the wide key press signal is input to the first integration circuit 26, the output of the first integration circuit 26 exceeds Vset (that is, the key press signal is detected).
As a result, the F / F 27 is set, and the count value of the counter 25, that is, the key number is latched by the latch 29.

【0044】複数の鍵がほぼ同時に押下され、分周器7
の“H”出力期間中(図4D)にアンドゲート8から複
数の幅広の押鍵信号が出力された場合には、F/F27
は、前記複数の押鍵信号のうち、アンドゲート8より出
力される最初のパルス(押下された鍵のうちの最高音又
は最低音の鍵)によりセットされ、該パルスに対応する
鍵番号がラッチ29にラッチされる。ここで、F/F2
7は、分周器7の出力が“L”とならないとリセットさ
れない(図4I〜M参照)から、分周器7の“H”出力
期間中に複数の押鍵があっても、該分周器7の出力周期
Tの期間中には、押下状態検出手段302より出力され
る最初の幅広パルスに対応する鍵の楽音しかスピーカ4
5からは出力されない。
When a plurality of keys are depressed almost simultaneously, the frequency divider 7
During the "H" output period (FIG. 4D), if a plurality of wide key press signals are output from the AND gate 8, the F / F 27
Is set by the first pulse (the highest or lowest key of the pressed keys) output from the AND gate 8 of the plurality of key pressing signals, and the key number corresponding to the pulse is latched. 29 is latched. Here, F / F2
7 is not reset unless the output of the frequency divider 7 becomes “L” (see FIGS. 4I to 4M), even if there are a plurality of key presses during the “H” output period of the frequency divider 7, During the output period T of the frequency divider 7, only the key tone corresponding to the first wide pulse output from the pressed state detecting means 302 is output from the speaker 4.
5 is not output.

【0045】さて、前述の説明においては、各鍵スイッ
チのオン/オフ判定はシフトレジスタ4を用いて行うも
のとしたが、その出力をシリアルに出力することができ
るものであれば、リングカウンタ等のいかなる手段(オ
ン/オフ判定手段)を用いても良い。
In the above description, on / off determination of each key switch is performed using the shift register 4. However, if the output can be output serially, a ring counter or the like can be used. (On / off determining means) may be used.

【0046】また、本発明は、基本的には、前記のオン
/オフ判定手段のシリアル出力と、パルス発生器5の出
力との論理和を取ることにより、押鍵信号のパルス幅を
非押鍵信号のそれよりも幅広とし、これにより押鍵信号
の発生を行うものである。また、前記押鍵信号を第1積
分回路26を用いて検出するものである。したがって、
それ以外の構成はいかなるものであっても良い。
Also, the present invention basically performs the logical OR operation of the serial output of the on / off determining means and the output of the pulse generator 5 so that the pulse width of the key press signal is not depressed. The width of the key signal is made wider than that of the key signal, thereby generating a key press signal. Further, the key press signal is detected by using the first integration circuit 26. Therefore,
Other configurations may be arbitrary.

【0047】また、前述の説明においては、分周器7の
周期Tは、鍵盤1の鍵数Nに正の整数nを加算した値の
2倍であるものとしたが、nは0であっても良い。
In the above description, the period T of the frequency divider 7 is twice the value obtained by adding a positive integer n to the number N of keys of the keyboard 1, but n is 0. May be.

【0048】さらに、図3に示したリトリガラブルマル
チ39は、F/F27の出力 notQの立上がりで起動さ
れるものとしたが、音色設定器33からトランジスタ3
5のベースに周波数信号が出力されるタイミングと、第
3積分回路40の出力信号がトランジスタ35のコレク
タに印加されるタイミングとが一致すれば、前記リトリ
ガラブルマルチ39は、F/F27の出力Qの立上が
り、あるいは他の信号により、トリガされても良い。
Further, the retriggerable multi 39 shown in FIG. 3 is started at the rise of the output notQ of the F / F 27.
If the timing at which the frequency signal is output to the base of the fifth and the timing at which the output signal of the third integration circuit 40 is applied to the collector of the transistor 35 match, the retrigable multi 39 outputs the output of the F / F 27. It may be triggered by the rising edge of Q or another signal.

【0049】さらにまた、当該電子楽器装置は鍵スイッ
チ301を有する鍵盤を備えるものとして説明したが、
該鍵スイッチ301は、鍵盤の鍵スイッチのみに限定さ
れず、例えば管楽器のバルブスイッチ、弦楽器あるいは
打楽器の各種操作スイッチであっても良い。
Further, the electronic musical instrument has been described as having a keyboard having a key switch 301.
The key switch 301 is not limited to a key switch of a keyboard, and may be, for example, a valve switch of a wind instrument, various operation switches of a stringed instrument or a percussion instrument.

【0050】[0050]

【発明の効果】以上の説明から明らかなように、本発明
によれば、次のような効果が達成される。
As is clear from the above description, according to the present invention, the following effects are achieved.

【0051】(1) 請求項1記載の電子楽器装置によれ
ば、押鍵信号の幅が非押鍵信号のそれよりも幅広とな
る。すなわち、CPUを用いることなく、簡単な回路構
成で押鍵信号を発生することができる。
(1) According to the electronic musical instrument of the first aspect, the width of the key pressing signal is wider than that of the non-key pressing signal. That is, a key press signal can be generated with a simple circuit configuration without using a CPU.

【0052】(2) 請求項2記載の電子楽器装置によれ
ば、前記のように発生された幅広の押鍵信号を、積分回
路を設けるだけで検出することができる。すなわち、C
PUを用いることなく、簡単な回路構成で押鍵信号を検
出することができる。
(2) According to the electronic musical instrument of the second aspect, the wide key press signal generated as described above can be detected only by providing an integrating circuit. That is, C
A key press signal can be detected with a simple circuit configuration without using a PU.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例の概略構成図である。FIG. 1 is a schematic configuration diagram of one embodiment of the present invention.

【図2】 本発明の一実施例のうち、鍵スイッチ1−1
〜1−Nを有する鍵盤1と、鍵スイッチ1−1〜1−N
の押下状態を電気信号として発生する押鍵信号発生器と
より成る操作部101の回路図である。
FIG. 2 shows a key switch 1-1 according to an embodiment of the present invention.
Key 1 having keys 1 to 1-N and key switches 1-1 to 1-N
FIG. 4 is a circuit diagram of an operation unit 101 including a key press signal generator that generates a press state of the key as an electric signal.

【図3】 本発明の一実施例のうち、押鍵信号に応じた
周波数の信号を発生する周波数信号発生器と、該周波数
信号を増幅する増幅器44及びスピーカ45と、バッテ
リ56とより成る楽音発生部102の回路図である。
FIG. 3 is a diagram showing a tone signal including a frequency signal generator for generating a signal having a frequency corresponding to a key press signal, an amplifier 44 and a speaker 45 for amplifying the frequency signal, and a battery 56; FIG. 3 is a circuit diagram of a generator 102.

【図4】 図2及び図3の動作を示すタイムチャートで
ある。
FIG. 4 is a time chart showing the operation of FIGS. 2 and 3;

【図5】 音色設定器33の各部の動作を示すタイムチ
ャートである。
5 is a time chart showing the operation of each part of the tone color setting device 33. FIG.

【符号の説明】[Explanation of symbols]

1…鍵盤、1−1〜1−N…鍵スイッチ、4…シフトレ
ジスタ、5…パルス発生器、6…オアゲート、7…分周
器、8…アンドゲート、25…カウンタ、26…第1積
分回路、27…F/F、29…ラッチ、30…コード変
換器、31…プログラマブル分周器、35A…スイッチ
ング手段、36…第2積分回路、37…ゲート、39…
リトリガラブルマルチ、40…第3積分回路、43…可
変抵抗器、44…増幅器、45…スピーカ、101…操
作部、102…楽音発生部
DESCRIPTION OF SYMBOLS 1 ... Keyboard, 1-1 to 1-N ... Key switch, 4 ... Shift register, 5 ... Pulse generator, 6 ... OR gate, 7 ... Divider, 8 ... AND gate, 25 ... Counter, 26 ... 1st integration Circuit, 27 F / F, 29 Latch, 30 Code converter, 31 Programmable frequency divider, 35A Switching means, 36 Second integration circuit, 37 Gate, 39
Retriggerable multi, 40 ... third integrating circuit, 43 ... variable resistor, 44 ... amplifier, 45 ... speaker, 101 ... operating unit, 102 ... music generating unit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 単音で楽音を発生する電子楽器装置にお
いて、 複数の鍵スイッチが接続されると共に、該鍵スイッチの
オン/オフ状態を周期的に検出し、該オン/オフ情報を
シリアルに出力するオン/オフ判定手段と、 前記オン/オフ判定手段の出力に同期してパルスを発生
するパルス発生器と、 前記オン/オフ判定手段及びパルス発生器の出力の論理
和をとることにより、予定パルス幅の非押鍵信号及び該
幅よりも幅広の押鍵信号より成る押下状態情報を出力す
るオアゲートとを具備したことを特徴とする電子楽器装
置。
1. An electronic musical instrument device for generating a musical tone with a single tone, wherein a plurality of key switches are connected, an on / off state of the key switches is periodically detected, and the on / off information is serially output. An on / off determining means for performing the operation; a pulse generator for generating a pulse in synchronization with the output of the on / off determining means; and a logical sum of the outputs of the on / off determining means and the pulse generator. An electronic musical instrument apparatus comprising: an OR gate that outputs pressed state information including a non-key pressed signal having a pulse width and a key pressed signal wider than the pulse width.
【請求項2】 前記押下状態情報を入力信号とする第1
積分回路をさらに備え、 前記第1積分回路の時定数は、入力された押下状態情報
に含まれる幅広の押鍵信号が入力されたときに、該第1
積分回路の出力が第1予定レベルVset を上回るように
設定され、 前記第1積分回路の出力が前記第1予定レベルVset を
上回ったときに押鍵信号の検出判定を行うことを特徴と
する請求項1記載の電子楽器装置。
2. A method according to claim 1, wherein said pressing state information is an input signal.
An integration circuit, wherein the time constant of the first integration circuit is such that when a wide key pressing signal included in the input pressing state information is input, the first constant
The output of the integration circuit is set to exceed a first predetermined level Vset, and when the output of the first integration circuit exceeds the first predetermined level Vset, a detection determination of a key press signal is performed. Item 3. The electronic musical instrument device according to Item 1.
JP21808691A 1991-08-05 1991-08-05 Electronic musical instrument Expired - Fee Related JP3187466B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21808691A JP3187466B2 (en) 1991-08-05 1991-08-05 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21808691A JP3187466B2 (en) 1991-08-05 1991-08-05 Electronic musical instrument

Publications (2)

Publication Number Publication Date
JPH0540478A JPH0540478A (en) 1993-02-19
JP3187466B2 true JP3187466B2 (en) 2001-07-11

Family

ID=16714423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21808691A Expired - Fee Related JP3187466B2 (en) 1991-08-05 1991-08-05 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JP3187466B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549668A (en) * 2016-10-11 2017-03-29 加特兰微电子科技(上海)有限公司 Multi-modulus frequency divider and its basic frequency unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549668A (en) * 2016-10-11 2017-03-29 加特兰微电子科技(上海)有限公司 Multi-modulus frequency divider and its basic frequency unit
CN106549668B (en) * 2016-10-11 2020-05-01 加特兰微电子科技(上海)有限公司 Multi-mode frequency divider and basic frequency dividing unit thereof

Also Published As

Publication number Publication date
JPH0540478A (en) 1993-02-19

Similar Documents

Publication Publication Date Title
JP3187466B2 (en) Electronic musical instrument
JP3217813B2 (en) Electronic musical instrument
US4397211A (en) Circuit for producing musical tones
US5144876A (en) Electronic musical instrument capable of performing a tone control responsive to an after-touch operation
JPH0333278B2 (en)
US4018123A (en) Automatic rhythm performing apparatus capable of expressing stressed and relaxed beats of rhythm
JPH0360119B2 (en)
JPH0617194Y2 (en) Envelope generator
JP3264377B2 (en) Data transmission equipment
JPH0314719Y2 (en)
JPS6230240Y2 (en)
JP2616006B2 (en) Tone generator for electronic musical instruments
JPH0419596Y2 (en)
JP2517966B2 (en) Autorhythm device
JPH0610398Y2 (en) Single tone electronic musical instrument
JP2636393B2 (en) Automatic performance device
JPS646557Y2 (en)
JPS6331788B2 (en)
SU1270785A1 (en) Electromusical instrument
JPS624720B2 (en)
JPH0114597B2 (en)
JPS60207195A (en) Automatic performer
JP2565152B2 (en) Automatic accompaniment device
JPS636794Y2 (en)
JP2991436B2 (en) Music signal generator

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees