JP3185978B2 - 半導体集積回路設計装置及びその回路分割方法ならびに回路分割用プログラムを記録した記録媒体 - Google Patents
半導体集積回路設計装置及びその回路分割方法ならびに回路分割用プログラムを記録した記録媒体Info
- Publication number
- JP3185978B2 JP3185978B2 JP31696198A JP31696198A JP3185978B2 JP 3185978 B2 JP3185978 B2 JP 3185978B2 JP 31696198 A JP31696198 A JP 31696198A JP 31696198 A JP31696198 A JP 31696198A JP 3185978 B2 JP3185978 B2 JP 3185978B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- class
- circuit
- dividing
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウトを行う半導体集積回路設計装置に関し、特に
集積回路の自動レイアウトに用いる回路ブロック（クラ
スタ）の分割を効率的に行う半導体集積回路設計装置及
びその回路分割方法ならびに回路分割用プログラムを記
録した記録媒体に関する。
レイアウトを行う半導体集積回路設計装置に関し、特に
集積回路の自動レイアウトに用いる回路ブロック（クラ
スタ）の分割を効率的に行う半導体集積回路設計装置及
びその回路分割方法ならびに回路分割用プログラムを記
録した記録媒体に関する。
【０００２】
【従来の技術】ＣＡＤにより半導体集積回路のレイアウ
トを自動的に行う半導体集積回路設計装置では、レイア
ウトの対象である半導体集積回路を複数のクラスタに分
割し、当該クラスタを配置することによって自動レイア
ウトを行っている。従来のこの種の回路分割方法の例と
しては、特願平０８−１３６６９９号公報に記載された
技術がある。
トを自動的に行う半導体集積回路設計装置では、レイア
ウトの対象である半導体集積回路を複数のクラスタに分
割し、当該クラスタを配置することによって自動レイア
ウトを行っている。従来のこの種の回路分割方法の例と
しては、特願平０８−１３６６９９号公報に記載された
技術がある。
【０００３】従来の回路分割方法による回路の分割例を
図８に示す。図８を参照すると、従来の分割方法では、
回路を構成するトランジスタ群を、電源と接地以外で拡
散層を共有するトランジスタどうしを一まとめにして、
クラスタという小ブロックに分割する。図８の例では、
回路はクラスタＣ１とクラスタＣ２とに分割されてい
る。
図８に示す。図８を参照すると、従来の分割方法では、
回路を構成するトランジスタ群を、電源と接地以外で拡
散層を共有するトランジスタどうしを一まとめにして、
クラスタという小ブロックに分割する。図８の例では、
回路はクラスタＣ１とクラスタＣ２とに分割されてい
る。
【０００４】上記公報に開示された従来の回路分割方法
による動作を、図９のフローチャートに示す。図９を参
照すると、まず、１クラスタに含まれるトランジスタ群
を登録するリストを初期化する（ステップ９０１）。次
に、トランジスタを一つ選択してリストに登録し（ステ
ップ９０２）、当該トランジスタを指すポインタを設定
する（ステップ９０３）。次に、ポインタが指すトラン
ジスタの存在をチェックし（ステップ９０４）、ポイン
タが指しているトランジスタと電源または接地以外で拡
散層が同一接点になるトランジスタであって、かつリス
トに登録されていないトランジスタを全てリストに登録
する（ステップ９０５）。次に、ポインタをリストに登
録された次のトランジスタへ一つ進め（ステップ９０
６）、ステップ９０４以降の処理を繰り返す。以上のよ
うにして、リストに登録された全てのトランジスタに対
して、順次同一クラスタに含めるべきトランジスタの検
出を行ってゆき、ステップ９０４において、ポインタが
指すトランジスタが存在しなくなったならば処理を終了
する。
による動作を、図９のフローチャートに示す。図９を参
照すると、まず、１クラスタに含まれるトランジスタ群
を登録するリストを初期化する（ステップ９０１）。次
に、トランジスタを一つ選択してリストに登録し（ステ
ップ９０２）、当該トランジスタを指すポインタを設定
する（ステップ９０３）。次に、ポインタが指すトラン
ジスタの存在をチェックし（ステップ９０４）、ポイン
タが指しているトランジスタと電源または接地以外で拡
散層が同一接点になるトランジスタであって、かつリス
トに登録されていないトランジスタを全てリストに登録
する（ステップ９０５）。次に、ポインタをリストに登
録された次のトランジスタへ一つ進め（ステップ９０
６）、ステップ９０４以降の処理を繰り返す。以上のよ
うにして、リストに登録された全てのトランジスタに対
して、順次同一クラスタに含めるべきトランジスタの検
出を行ってゆき、ステップ９０４において、ポインタが
指すトランジスタが存在しなくなったならば処理を終了
する。
【０００５】
【発明が解決しようとする課題】しかし、上記従来の回
路分割方法は、ワイアードＯＲが存在する回路の分割を
正しく行うことができないという欠点があった。その理
由は、属性等が異なるために本来別のクラスタに分ける
べきトランジスタでありながら、ワイアードＯＲにおい
ては出力トランジスタの拡散層が接続する接点が同一に
なるため、従来のカイロブロック分割方法では同一のク
ラスタに含めてしまうためである。
路分割方法は、ワイアードＯＲが存在する回路の分割を
正しく行うことができないという欠点があった。その理
由は、属性等が異なるために本来別のクラスタに分ける
べきトランジスタでありながら、ワイアードＯＲにおい
ては出力トランジスタの拡散層が接続する接点が同一に
なるため、従来のカイロブロック分割方法では同一のク
ラスタに含めてしまうためである。
【０００６】本発明の目的は、上記従来の欠点を解決
し、ワイアードＯＲが存在する回路においてもクラスタ
への分割を正しくできる半導体集積回路設計装置及びそ
の回路分割方法ならびに回路分割用プログラムを記録し
た記録媒体を提供することにある。
し、ワイアードＯＲが存在する回路においてもクラスタ
への分割を正しくできる半導体集積回路設計装置及びそ
の回路分割方法ならびに回路分割用プログラムを記録し
た記録媒体を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成する本
発明は、解析対象の回路を分割してクラスタを生成し、
該クラスタを配置することによって半導体集積回路のレ
イアウトを行う半導体集積回路設計装置において、前記
回路を分割し、電源または接地以外で拡散層が同一接点
になるトランジスタをまとめてクラスタを生成する回路
分割手段と、所定のトランジスタに関して、同一のクラ
スタに含めるべきトランジスタを判断する一定の規則に
基づいて定義されたクラスを判定するトランジスタクラ
ス判定手段とを備え、前記回路分割手段が、前記回路を
トランジスタレベルに分割し、該トランジスタをまとめ
てクラスタを生成する処理において、所定のトランジス
タに関して処理中のクラスタに含めるべきかどうかを判
断する場合に、前記トランジスタクラス判定手段に対し
て着目中のトランジスタのクラスの判定を依頼し、前記
トランジスタクラス判定手段による判定結果に応じて着
目中の該トランジスタを処理中の該クラスタに含めるか
どうかを判断し、前記回路分割手段によって検出するト
ランジスタに関する属性と前記トランジスタの前記クラ
スとの対応関係を予め記述したテーブルをさらに備え、
前記トランジスタクラス判定手段が、前記回路分割手段
から判定を依頼されたトランジスタについて 、 前記テー
ブルを参照することにより 、 前記回路分割手段で検出さ
れた前記トランジスタに関する属性に対応する前記クラ
スを判定することを特徴とする。
発明は、解析対象の回路を分割してクラスタを生成し、
該クラスタを配置することによって半導体集積回路のレ
イアウトを行う半導体集積回路設計装置において、前記
回路を分割し、電源または接地以外で拡散層が同一接点
になるトランジスタをまとめてクラスタを生成する回路
分割手段と、所定のトランジスタに関して、同一のクラ
スタに含めるべきトランジスタを判断する一定の規則に
基づいて定義されたクラスを判定するトランジスタクラ
ス判定手段とを備え、前記回路分割手段が、前記回路を
トランジスタレベルに分割し、該トランジスタをまとめ
てクラスタを生成する処理において、所定のトランジス
タに関して処理中のクラスタに含めるべきかどうかを判
断する場合に、前記トランジスタクラス判定手段に対し
て着目中のトランジスタのクラスの判定を依頼し、前記
トランジスタクラス判定手段による判定結果に応じて着
目中の該トランジスタを処理中の該クラスタに含めるか
どうかを判断し、前記回路分割手段によって検出するト
ランジスタに関する属性と前記トランジスタの前記クラ
スとの対応関係を予め記述したテーブルをさらに備え、
前記トランジスタクラス判定手段が、前記回路分割手段
から判定を依頼されたトランジスタについて 、 前記テー
ブルを参照することにより 、 前記回路分割手段で検出さ
れた前記トランジスタに関する属性に対応する前記クラ
スを判定することを特徴とする。
【０００８】請求項２の本発明の半導体集積回路設計装
置は、前記テーブルに 、 前記トランジスタに関する属性
である前記トランジスタのモデル名と前記クラスとの対
応関係を予め記述し 、 前記トランジスタクラス判定手段
が、トランジスタのモデル名に基づいて前記クラスの判
定を行うことを特徴とする。
置は、前記テーブルに 、 前記トランジスタに関する属性
である前記トランジスタのモデル名と前記クラスとの対
応関係を予め記述し 、 前記トランジスタクラス判定手段
が、トランジスタのモデル名に基づいて前記クラスの判
定を行うことを特徴とする。
【０００９】請求項３の本発明の半導体集積回路設計装
置は、前記テーブルに 、 前記トランジスタに関する属性
である前記トランジスタのインスタンス名と前記クラス
との対応関係を予め記述し 、 前記トランジスタクラス判
定手段が、トランジスタのインスタンス名に基づいて前
記クラスの判定を行うことを特徴とする。
置は、前記テーブルに 、 前記トランジスタに関する属性
である前記トランジスタのインスタンス名と前記クラス
との対応関係を予め記述し 、 前記トランジスタクラス判
定手段が、トランジスタのインスタンス名に基づいて前
記クラスの判定を行うことを特徴とする。
【００１０】上記の目的を達成する他の本発明は、解析
対象の回路を分割して生成したクラスタを配置すること
によって半導体集積回路のレイアウトを行う半導体集積
回路設計装置における、解析対象の回路を分割してクラ
スタを生成する回路分割方法において、トランジスタレ
ベルに分割した前記回路の内、所定のトランジスタに着
目し、該トランジスタと電源または接地以外で拡散層が
同一接点になるトランジスタを検出する工程と、前記着
目中のトランジスタ及び前記検出された各トランジスタ
に関して、同一のクラスタに含めるべきトランジスタを
判断する一定の規則に基づいて定義されたクラスを判定
する工程と、前記判定の結果、前記検出された各トラン
ジスタの内、前記着目中のトランジスタと同じクラスの
トランジスタを前記着目中のトランジスタと同一のクラ
スタに含めることによりクラスタを生成する工程とを含
み 、 前記トランジスタ検出工程で検出されるトランジス
タに関する属性と前記トランジスタの前記クラスとの対
応関係を予めテーブルに記述し、前記クラス判定工程に
おいて 、 トランジスタについて 、 前記テーブルを参照する
ことにより 、 検出された前記トランジスタに関する属性
に対応する前記クラスを判定することを特徴とする。
対象の回路を分割して生成したクラスタを配置すること
によって半導体集積回路のレイアウトを行う半導体集積
回路設計装置における、解析対象の回路を分割してクラ
スタを生成する回路分割方法において、トランジスタレ
ベルに分割した前記回路の内、所定のトランジスタに着
目し、該トランジスタと電源または接地以外で拡散層が
同一接点になるトランジスタを検出する工程と、前記着
目中のトランジスタ及び前記検出された各トランジスタ
に関して、同一のクラスタに含めるべきトランジスタを
判断する一定の規則に基づいて定義されたクラスを判定
する工程と、前記判定の結果、前記検出された各トラン
ジスタの内、前記着目中のトランジスタと同じクラスの
トランジスタを前記着目中のトランジスタと同一のクラ
スタに含めることによりクラスタを生成する工程とを含
み 、 前記トランジスタ検出工程で検出されるトランジス
タに関する属性と前記トランジスタの前記クラスとの対
応関係を予めテーブルに記述し、前記クラス判定工程に
おいて 、 トランジスタについて 、 前記テーブルを参照する
ことにより 、 検出された前記トランジスタに関する属性
に対応する前記クラスを判定することを特徴とする。
【００１１】請求項５の本発明の回路分割方法は 、 前記
テーブルに 、 前記トランジスタに関する属性である前記
トランジスタのモデル名と前記クラスとの対応関係を予
め記述し 、 前記トランジスタクラスを判定する工程にお
いて、トランジスタのモデル名に基づいて前記クラスの
判定を行うことを特徴とする。
テーブルに 、 前記トランジスタに関する属性である前記
トランジスタのモデル名と前記クラスとの対応関係を予
め記述し 、 前記トランジスタクラスを判定する工程にお
いて、トランジスタのモデル名に基づいて前記クラスの
判定を行うことを特徴とする。
【００１２】請求項６の本発明の回路分割方法は 、 前記
テーブルに 、 前記トランジスタに関する属性である前記
トランジスタのインスタンス名と前記クラスとの対応関
係を予め記述し 、 前記トランジスタクラスを判定する工
程において、トランジスタのインスタンス名に基づいて
前記クラスの判定を行うことを特徴とする。
テーブルに 、 前記トランジスタに関する属性である前記
トランジスタのインスタンス名と前記クラスとの対応関
係を予め記述し 、 前記トランジスタクラスを判定する工
程において、トランジスタのインスタンス名に基づいて
前記クラスの判定を行うことを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】図１は、本発明の一実施形態による半導体
集積回路設計装置の構成を示すブロック図である。図示
のように、本実施形態の半導体集積回路設計装置１００
は、ワークステーションやパーソナルコンピュータ等の
コンピュータシステムのデータ処理装置１１０と記憶装
置１２０とで実現される。
集積回路設計装置の構成を示すブロック図である。図示
のように、本実施形態の半導体集積回路設計装置１００
は、ワークステーションやパーソナルコンピュータ等の
コンピュータシステムのデータ処理装置１１０と記憶装
置１２０とで実現される。
【００１５】データ処理装置１１０は、トランジスタの
属性（以下、トランジスタクラスと称す）を判定するト
ランジスタクラス判定部１１１と、トランジスタクラス
判定部１１１による判定結果に基づいて回路を分割する
回路分割部１１２とを備える。また、記憶装置１２０
は、トランジスタクラス判定部１１１によるトランジス
タクラスの判定に用いるトランジスタクラステーブル１
２１と、回路分割部１１２により回路を分割して作成さ
れた回路ブロック（クラスタ）のリストを格納するクラ
スタリスト記憶部１２２とを備える。なお、図１には本
実施例における特徴的な構成のみを記載し、他の一般的
な構成については記載を省略してある。実際には、例え
ば、回路分割によって得られたクラスタを配置して半導
体集積回路のレイアウトを行うレイアウト実行手段等が
存在することは言うまでもない。
属性（以下、トランジスタクラスと称す）を判定するト
ランジスタクラス判定部１１１と、トランジスタクラス
判定部１１１による判定結果に基づいて回路を分割する
回路分割部１１２とを備える。また、記憶装置１２０
は、トランジスタクラス判定部１１１によるトランジス
タクラスの判定に用いるトランジスタクラステーブル１
２１と、回路分割部１１２により回路を分割して作成さ
れた回路ブロック（クラスタ）のリストを格納するクラ
スタリスト記憶部１２２とを備える。なお、図１には本
実施例における特徴的な構成のみを記載し、他の一般的
な構成については記載を省略してある。実際には、例え
ば、回路分割によって得られたクラスタを配置して半導
体集積回路のレイアウトを行うレイアウト実行手段等が
存在することは言うまでもない。
【００１６】トランジスタクラス判定部１１１は、回路
分割部１１２による回路分割処理の最中に、必要に応じ
て回路分割部１１２から渡されたトランジスタに関し
て、トランジスタクラスを判定する。トランジスタクラ
スの判定は、記憶装置１２０に格納されたトランジスタ
クラステーブル１２１を参照して行う。トランジスタク
ラステーブル１２１には、同一のクラスタに含めるべき
トランジスタを判断するための一定の規則に基づいて定
義されたトランジスタクラスの分類表が格納されてい
る。例えば、トランジスタのモデルに応じてトランジス
タクラスを定義する場合は、トランジスタのモデル名と
トランジスタクラスとの対応表が格納される。また、個
々のトランジスタごとにトランジスタクラスを定義する
場合は、トランジスタのインスタンス名とトランジスタ
クラスとの対応表が格納される。
分割部１１２による回路分割処理の最中に、必要に応じ
て回路分割部１１２から渡されたトランジスタに関し
て、トランジスタクラスを判定する。トランジスタクラ
スの判定は、記憶装置１２０に格納されたトランジスタ
クラステーブル１２１を参照して行う。トランジスタク
ラステーブル１２１には、同一のクラスタに含めるべき
トランジスタを判断するための一定の規則に基づいて定
義されたトランジスタクラスの分類表が格納されてい
る。例えば、トランジスタのモデルに応じてトランジス
タクラスを定義する場合は、トランジスタのモデル名と
トランジスタクラスとの対応表が格納される。また、個
々のトランジスタごとにトランジスタクラスを定義する
場合は、トランジスタのインスタンス名とトランジスタ
クラスとの対応表が格納される。
【００１７】回路分割部１１２は、従来の回路分割方法
と同様の手法により設計対象である半導体回路をクラス
タに分割する。ただし、同一クラスタに含めるトランジ
スタを検出する際、従来の分割基準に合致するトランジ
スタすなわち電源と接地以外で拡散層を共有するトラン
ジスタに関して、トランジスタクラス判定部１１１にト
ランジスタクラスの判定を依頼し、判定結果に基づいて
当該クラスタに含めるかどうかを決定する。回路分割部
１１２により作成されたクラスタは、回路分割の結果と
してクラスタリスト記憶部１２２に格納される。
と同様の手法により設計対象である半導体回路をクラス
タに分割する。ただし、同一クラスタに含めるトランジ
スタを検出する際、従来の分割基準に合致するトランジ
スタすなわち電源と接地以外で拡散層を共有するトラン
ジスタに関して、トランジスタクラス判定部１１１にト
ランジスタクラスの判定を依頼し、判定結果に基づいて
当該クラスタに含めるかどうかを決定する。回路分割部
１１２により作成されたクラスタは、回路分割の結果と
してクラスタリスト記憶部１２２に格納される。
【００１８】上記構成において、データ処理装置１１０
は、プログラム制御されたＣＰＵ及びＲＡＭその他の内
部メモリで構成される。記憶装置１２０は、ＲＡＭその
他の内部メモリや磁気ディスク装置、光磁気ディスク装
置その他の外部記憶装置で構成される。データ処理装置
１１０のＣＰＵを制御するコンピュータプログラムは、
図１に示す記憶媒体２００に格納して提供され、データ
処理装置１１０にロードされてトランジスタクラス判定
部１１１及び回路分割部１１２の機能を実行する。記憶
媒体２００としては、磁気ディスクや光ディスク、半導
体メモリ、その他の一般的なデータ記憶媒体を用いるこ
とができる。
は、プログラム制御されたＣＰＵ及びＲＡＭその他の内
部メモリで構成される。記憶装置１２０は、ＲＡＭその
他の内部メモリや磁気ディスク装置、光磁気ディスク装
置その他の外部記憶装置で構成される。データ処理装置
１１０のＣＰＵを制御するコンピュータプログラムは、
図１に示す記憶媒体２００に格納して提供され、データ
処理装置１１０にロードされてトランジスタクラス判定
部１１１及び回路分割部１１２の機能を実行する。記憶
媒体２００としては、磁気ディスクや光ディスク、半導
体メモリ、その他の一般的なデータ記憶媒体を用いるこ
とができる。
【００１９】また、半導体集積回路設計装置１００に
は、データ処理装置１１０に対して種々のコマンドやデ
ータを入力し、トランジスタクラス判定部１１１や回路
分割部１１２の処理結果を出力するための入出力装置３
００が接続されている。入出力装置３００は、例えば、
キーボードやマウスなどの入力デバイスとディスプレイ
装置とで構成される。
は、データ処理装置１１０に対して種々のコマンドやデ
ータを入力し、トランジスタクラス判定部１１１や回路
分割部１１２の処理結果を出力するための入出力装置３
００が接続されている。入出力装置３００は、例えば、
キーボードやマウスなどの入力デバイスとディスプレイ
装置とで構成される。
【００２０】次に、図２及び図３のフローチャートを参
照して本実施形態の動作について説明する。
照して本実施形態の動作について説明する。
【００２１】まず、回路分割部１１２において、１クラ
スタに含まれるトランジスタ群を登録するリストを初期
化する（図２、ステップ２０１）。また、予め記憶装置
１２０からトランジスタクラステーブル１２１を読み出
してトランジスタクラス判定部１１１に渡しておく。次
に、トランジスタを一つ選択してリストに登録し（ステ
ップ２０２）、当該トランジスタを指すポインタを設定
する（ステップ２０３）。この際、トランジスタクラス
判定部１１１により当該トランジスタのトランジスタク
ラスを判定し、記憶しておく。
スタに含まれるトランジスタ群を登録するリストを初期
化する（図２、ステップ２０１）。また、予め記憶装置
１２０からトランジスタクラステーブル１２１を読み出
してトランジスタクラス判定部１１１に渡しておく。次
に、トランジスタを一つ選択してリストに登録し（ステ
ップ２０２）、当該トランジスタを指すポインタを設定
する（ステップ２０３）。この際、トランジスタクラス
判定部１１１により当該トランジスタのトランジスタク
ラスを判定し、記憶しておく。
【００２２】次に、ポインタが指すトランジスタの存在
をチェックし（ステップ２０４）、ポインタが指してい
るトランジスタと同一のクラスタに含めるべきトランジ
スタを検出し、リストに登録する。本実施形態では、ま
ず、ポインタが指しているトランジスタと電源または接
地以外で拡散層が同一接点になるトランジスタであっ
て、かつリストに登録されていないトランジスタを検出
する（ステップ２０５）。そして、検出されたトランジ
スタに関する情報と共にトランジスタクラス判定部１１
１へ送り、トランジスタクラスの判定を依頼する（ステ
ップ２０６）。
をチェックし（ステップ２０４）、ポインタが指してい
るトランジスタと同一のクラスタに含めるべきトランジ
スタを検出し、リストに登録する。本実施形態では、ま
ず、ポインタが指しているトランジスタと電源または接
地以外で拡散層が同一接点になるトランジスタであっ
て、かつリストに登録されていないトランジスタを検出
する（ステップ２０５）。そして、検出されたトランジ
スタに関する情報と共にトランジスタクラス判定部１１
１へ送り、トランジスタクラスの判定を依頼する（ステ
ップ２０６）。
【００２３】トランジスタクラス判定部１１１は、回路
分割部１１２からトランジスタに関する情報を受け取り
（図３、ステップ３０１）、予め回路分割部１１２から
受け取って保持しているトランジスタクラステーブル１
２１を参照して、当該トランジスタのトランジスタクラ
スを判定する（ステップ３０２）。そして、判定結果を
回路分割部１１２へ返す（ステップ３０３）。
分割部１１２からトランジスタに関する情報を受け取り
（図３、ステップ３０１）、予め回路分割部１１２から
受け取って保持しているトランジスタクラステーブル１
２１を参照して、当該トランジスタのトランジスタクラ
スを判定する（ステップ３０２）。そして、判定結果を
回路分割部１１２へ返す（ステップ３０３）。
【００２４】回路分割部１１２は、トランジスタクラス
テーブル１２１の判定結果を参照し、先に検出したトラ
ンジスタの内でポインタが指しているトランジスタと同
一のクラスのトランジスタを全てリストに登録する（ス
テップ２０７）。
テーブル１２１の判定結果を参照し、先に検出したトラ
ンジスタの内でポインタが指しているトランジスタと同
一のクラスのトランジスタを全てリストに登録する（ス
テップ２０７）。
【００２５】次に、回路分割部１１２は、ポインタをリ
ストに登録された次のトランジスタへ一つ進め（ステッ
プ２０８）、ステップ２０４以降の処理を繰り返す。以
上のようにして、リストに登録された全てのトランジス
タに対して、順次同一クラスタに含めるべきトランジス
タの検出を行ってゆき、ステップ２０４において、ポイ
ンタが指すトランジスタが存在しなくなったならば処理
を終了する。
ストに登録された次のトランジスタへ一つ進め（ステッ
プ２０８）、ステップ２０４以降の処理を繰り返す。以
上のようにして、リストに登録された全てのトランジス
タに対して、順次同一クラスタに含めるべきトランジス
タの検出を行ってゆき、ステップ２０４において、ポイ
ンタが指すトランジスタが存在しなくなったならば処理
を終了する。
【００２６】
【実施例】次に、本実施形態による具体的な動作例を挙
げて、本発明の実施例について説明する。
げて、本発明の実施例について説明する。
【００２７】図４は、本発明の一実施例による回路分割
の対象である回路図を示す。本実施例では、図４の回路
をクラスタに分割するために、図５に示すようなトラン
ジスタのモデル名とトランジスタクラスとを対応づけた
トランジスタクラステーブル１２１を用意する。
の対象である回路図を示す。本実施例では、図４の回路
をクラスタに分割するために、図５に示すようなトラン
ジスタのモデル名とトランジスタクラスとを対応づけた
トランジスタクラステーブル１２１を用意する。
【００２８】回路分割部１１２は、リストを初期化した
後、トランジスタＴＰ１を選択してリストに登録し（図
２、ステップ２０２参照）、トランジスタクラス判定部
１１１により判定されたトランジスタＴＰ１のクラスを
記憶する。トランジスタクラス判定部１１１は、図５に
示すトランジスタクラステーブル１２１を用いて、トラ
ンジスタＴＰ１のモデル名が「ＭＰ」であることから、
トランジスタＴＰ１のクラスを「クラス１」と判定す
る。
後、トランジスタＴＰ１を選択してリストに登録し（図
２、ステップ２０２参照）、トランジスタクラス判定部
１１１により判定されたトランジスタＴＰ１のクラスを
記憶する。トランジスタクラス判定部１１１は、図５に
示すトランジスタクラステーブル１２１を用いて、トラ
ンジスタＴＰ１のモデル名が「ＭＰ」であることから、
トランジスタＴＰ１のクラスを「クラス１」と判定す
る。
【００２９】次に、回路分割部１１２は、トランジスタ
ＴＰ１に電源及び接地以外の接点で拡散層同志が接続し
ているトランジスタを検出し、トランジスタクラス判定
部１１１により当該トランジスタのクラスを判定して、
クラスが「クラス１」であるトランジスタをリストに追
加する（図２、ステップ２０４参照）。図５のトランジ
スタクラステーブル１２１を参照すると、モデル名「Ｍ
Ｎ」のトランジスタのクラスがモデル名「ＭＰ」のトラ
ンジスタのクラスと同じ「クラス１」であるため、本実
施例では、モデル名「ＭＮ」を有するトランジスタＴＮ
１がリストに追加される。また、トランジスタＴＰ３は
モデル名が「ＭＰ’」であり、トランジスタＴＮ３はモ
デル名が「ＭＮ’」であるため、図５を参照すると、い
ずれもクラスが「クラス２」となり、リストには追加さ
れない。
ＴＰ１に電源及び接地以外の接点で拡散層同志が接続し
ているトランジスタを検出し、トランジスタクラス判定
部１１１により当該トランジスタのクラスを判定して、
クラスが「クラス１」であるトランジスタをリストに追
加する（図２、ステップ２０４参照）。図５のトランジ
スタクラステーブル１２１を参照すると、モデル名「Ｍ
Ｎ」のトランジスタのクラスがモデル名「ＭＰ」のトラ
ンジスタのクラスと同じ「クラス１」であるため、本実
施例では、モデル名「ＭＮ」を有するトランジスタＴＮ
１がリストに追加される。また、トランジスタＴＰ３は
モデル名が「ＭＰ’」であり、トランジスタＴＮ３はモ
デル名が「ＭＮ’」であるため、図５を参照すると、い
ずれもクラスが「クラス２」となり、リストには追加さ
れない。
【００３０】以上の動作で、一つのクラスタが生成され
る。同様の動作を他のトランジスタに対して繰り返すこ
とにより、トランジスタＴＰ２とトランジスタＴＮ２に
よって一つのクラスタを生成し、トランジスタＴＰ３と
トランジスタＴＮ３によって一つのクラスタを生成す
る。
る。同様の動作を他のトランジスタに対して繰り返すこ
とにより、トランジスタＴＰ２とトランジスタＴＮ２に
よって一つのクラスタを生成し、トランジスタＴＰ３と
トランジスタＴＮ３によって一つのクラスタを生成す
る。
【００３１】図６は、本発明の他の実施例による回路分
割の対象である回路図を示す。本実施例では、図６の回
路をクラスタに分割するために、図７に示すようなトラ
ンジスタのインスタンス名とトランジスタクラスとを対
応づけたトランジスタクラステーブル１２１を用意す
る。
割の対象である回路図を示す。本実施例では、図６の回
路をクラスタに分割するために、図７に示すようなトラ
ンジスタのインスタンス名とトランジスタクラスとを対
応づけたトランジスタクラステーブル１２１を用意す
る。
【００３２】回路分割部１１２は、リストを初期化した
後、トランジスタＴＰ１を選択してリストに登録し（図
２、ステップ２０２参照）、トランジスタクラス判定部
１１１により判定されたトランジスタＴＰ１のクラスを
記憶する。トランジスタクラス判定部１１１は、図７に
示すトランジスタクラステーブル１２１を用いて、トラ
ンジスタＴＰ１のインスタンス名「ＴＰ１」に基づい
て、トランジスタＴＰ１のクラスを「クラス１」と判定
する。
後、トランジスタＴＰ１を選択してリストに登録し（図
２、ステップ２０２参照）、トランジスタクラス判定部
１１１により判定されたトランジスタＴＰ１のクラスを
記憶する。トランジスタクラス判定部１１１は、図７に
示すトランジスタクラステーブル１２１を用いて、トラ
ンジスタＴＰ１のインスタンス名「ＴＰ１」に基づい
て、トランジスタＴＰ１のクラスを「クラス１」と判定
する。
【００３３】次に、回路分割部１１２は、トランジスタ
ＴＰ１に電源及び接地以外の接点で拡散層同志が接続し
ているトランジスタを検出し、トランジスタクラス判定
部１１２により当該トランジスタのクラスを判定して、
クラスが「クラス１」であるトランジスタをリストに追
加する（図２、ステップ２０４参照）。図７のトランジ
スタクラステーブル１２１を参照すると、インスタンス
名「ＴＮ１」のトランジスタのクラスがインスタンス名
「ＴＰ１」のトランジスタのクラスと同じ「クラス１」
であるため、本実施例では、インスタンス名「ＴＮ１」
を有するトランジスタＴＮ１がリストに追加される。
ＴＰ１に電源及び接地以外の接点で拡散層同志が接続し
ているトランジスタを検出し、トランジスタクラス判定
部１１２により当該トランジスタのクラスを判定して、
クラスが「クラス１」であるトランジスタをリストに追
加する（図２、ステップ２０４参照）。図７のトランジ
スタクラステーブル１２１を参照すると、インスタンス
名「ＴＮ１」のトランジスタのクラスがインスタンス名
「ＴＰ１」のトランジスタのクラスと同じ「クラス１」
であるため、本実施例では、インスタンス名「ＴＮ１」
を有するトランジスタＴＮ１がリストに追加される。
【００３４】以上の動作で、一つのクラスタが生成され
る。同様の動作を他のトランジスタに対して繰り返すこ
とにより、トランジスタＴＰ２とトランジスタＴＮ２に
よって一つのクラスタを生成する。
る。同様の動作を他のトランジスタに対して繰り返すこ
とにより、トランジスタＴＰ２とトランジスタＴＮ２に
よって一つのクラスタを生成する。
【００３５】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
【００３６】
【発明の効果】以上説明したように、本発明の半導体集
積回路設計装置及びその回路分割方法ならびに回路分割
用プログラムを記録した記録媒体によれば、属性等が異
なるために本来別のクラスタに分けるべきトランジスタ
でありながら、出力トランジスタの拡散層が接続する接
点が同一になるため、従来の回路分割方法では同一のク
ラスタに含めてしまっていたワイアードＯＲを含む回路
に対しても、正確な回路分割を行うことができるという
効果がある。
積回路設計装置及びその回路分割方法ならびに回路分割
用プログラムを記録した記録媒体によれば、属性等が異
なるために本来別のクラスタに分けるべきトランジスタ
でありながら、出力トランジスタの拡散層が接続する接
点が同一になるため、従来の回路分割方法では同一のク
ラスタに含めてしまっていたワイアードＯＲを含む回路
に対しても、正確な回路分割を行うことができるという
効果がある。
【００３７】その理由は、トランジスタの属性等に基づ
いてトランジスタのクラス判定を行い、一つのクラスタ
には同一のクラスのトランジスタのみを含めるようにし
てクラスタを生成するためである。
いてトランジスタのクラス判定を行い、一つのクラスタ
には同一のクラスのトランジスタのみを含めるようにし
てクラスタを生成するためである。
【図１】 本発明の一実施形態による半導体集積回路設
計装置の構成を示すブロック図である。
計装置の構成を示すブロック図である。
【図２】 本実施形態の回路分割部の動作を示すフロー
チャートである。
チャートである。
【図３】 本実施形態のトランジスタクラス判定部の動
作を示すフローチャートである。
作を示すフローチャートである。
【図４】 本発明の一実施例による回路分割の対象の回
路を示す回路図である。
路を示す回路図である。
【図５】 図４の回路を分割するために用いるトランジ
スタクラステーブルの例を示す図である。
スタクラステーブルの例を示す図である。
【図６】 本発明の他の実施例による回路分割の対象の
回路を示す回路図である。
回路を示す回路図である。
【図７】 図６の回路を分割するために用いるトランジ
スタクラステーブルの例を示す図である。
スタクラステーブルの例を示す図である。
【図８】
【図９】 従来の回路分割方法を示すフローチャートで
ある。
ある。
１００ 半導体集積回路設計装置 １１０ データ処理装置 １１１ トランジスタクラス判定部 １１２ 回路分割部 １２０ 記憶装置 １２１ トランジスタクラステーブル １２２ クラスタリスト記憶部 ２００ 記憶媒体 ３００ 入出力装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 G06F 17/50 H01L 21/822 H01L 27/04
Claims (9)
- 【請求項１】 解析対象の回路を分割してクラスタを生
成し、該クラスタを配置することによって半導体集積回
路のレイアウトを行う半導体集積回路設計装置におい
て、 前記回路を分割し、電源または接地以外で拡散層が同一
接点になるトランジスタをまとめてクラスタを生成する
回路分割手段と、 所定のトランジスタに関して、同一のクラスタに含める
べきトランジスタを判断する一定の規則に基づいて定義
されたクラスを判定するトランジスタクラス判定手段と
を備え、 前記回路分割手段が、前記回路をトランジスタレベルに
分割し、該トランジスタをまとめてクラスタを生成する
処理において、所定のトランジスタに関して処理中のク
ラスタに含めるべきかどうかを判断する場合に、前記ト
ランジスタクラス判定手段に対して着目中のトランジス
タのクラスの判定を依頼し、前記トランジスタクラス判
定手段による判定結果に応じて着目中の該トランジスタ
を処理中の該クラスタに含めるかどうかを判断し、前記回路分割手段によって検出するトランジスタに関す
る属性と前記トランジスタの前記クラスとの対応関係を
予め記述したテーブルをさらに備え、 前記トランジスタクラス判定手段が、前記回路分割手段
から判定を依頼されたトランジスタについて 、 前記テー
ブルを参照することにより 、 前記回路分割手段で検出さ
れた前記トランジスタの属性に対応する前記クラスを判
定する ことを特徴とする半導体集積回路設計装置。 - 【請求項２】 前記テーブルに 、 前記トランジスタに関
する属性である前記トランジスタのモデル名と前記クラ
スとの対応関係を予め記述し 、前記トランジスタクラス
判定手段が、トランジスタのモデル名に基づいて前記ク
ラスの判定を行うことを特徴とする請求項１に記載の半
導体集積回路設計装置。 - 【請求項３】 前記テーブルに 、 前記トランジスタに関
する属性である前記トランジスタのインスタンス名と前
記クラスとの対応関係を予め記述し 、前記トランジスタ
クラス判定手段が、トランジスタのインスタンス名に基
づいて前記クラスの判定を行うことを特徴とする請求項
１に記載の半導体集積回路設計装置。 - 【請求項４】 解析対象の回路を分割して生成したクラ
スタを配置することによって半導体集積回路のレイアウ
トを行う半導体集積回路設計装置における、解析対象の
回路を分割してクラスタを生成する回路分割方法におい
て、トランジスタレベルに分割した前記回路の内、所定
のトランジスタに着目し、該トランジスタと電源または
接地以外で拡散層が同一接点になるトランジスタを検出
する工程と、前記着目中のトランジスタ及び前記検出さ
れた各トランジスタに関して、同一のクラスタに含める
べきトランジスタを判断する一定の規則に基づいて定義
されたクラスを判定する工程と、前記判定の結果、前記
検出された各トランジスタの内、前記着目中のトランジ
スタと同じクラスのトランジスタを前記着目中のトラン
ジスタと同一のクラスタに含めることによりクラスタを
生成する工程とを含み、前記トランジスタ検出工程で検
出されるトランジスタに関する属性と前記トランジスタ
の前記クラスとの対応関係を予めテーブルに記述し、 前
記クラス判定工程において 、 トランジスタについて 、 前記
テーブルを参照することにより 、 検出された前記トラン
ジスタに関する属性に対応する前記クラスを判定するこ
とを特徴とする回路分割方法。 - 【請求項５】 前記テーブルに 、 前記トランジスタに関
する属性である前記トランジスタのモデル名と前記クラ
スとの対応関係を予め記述し 、前記トランジスタクラス
を判定する工程において、トランジスタのモデル名に基
づいて前記クラスの判定を行うことを特徴とする請求項
４に記載の回路分割方法。 - 【請求項６】 前記テーブルに 、 前記トランジスタに関
する属性である前記トランジスタのインスタンス名と前
記クラスとの対応関係を予め記述し 、前記トランジスタ
クラスを判定する工程において、トランジスタのインス
タンス名に基づいて前記クラスの判定を行うことを特徴
とする請求項４に記載の回路分割方法。 - 【請求項７】 解析対象の回路を分割して生成したクラ
スタを配置することによって半導体集積回路のレイアウ
トを行う半導体集積回路設計装置を制御し、解析対象の
回路を分割してクラスタを生成する回路分割用プログラ
ムを格納した記憶媒体において、トランジスタレベルに
分割した前記回路の内、所定のトランジスタに着目し、
該トランジスタと電源または接地以外で拡散層が同一接
点になるトランジスタを検出する工程と、前記着目中の
トランジスタ及び前記検出された各トランジスタに関し
て、同一のクラスタに含めるべきトランジスタを判断す
る一定の規則に基づいて定義されたクラスを判定する工
程と、前記判定の結果、前記検出された各トランジスタ
の内、前記着目中のトランジスタと同じクラスのトラン
ジスタを前記着目中のトランジスタと同一のクラスタに
含めることによりクラスタを生成する工程とを含み、前
記トランジスタ検出工程で検出されるトランジスタに関
する属性と前記トランジスタの前記クラスとの対応関係
を予めテーブルに記述し、 前記クラス判定工程におい
て 、 トランジスタについて 、 前記テーブルを参照すること
により 、 検出された前記トランジスタに関する属性に対
応する前記クラスを判定することを特徴とする回路分割
用プログラムを格納した記憶媒体。 - 【請求項８】 前記テーブルに 、 前記トランジスタに関
する属性である前記トランジスタのモデル名と前記クラ
スとの対応関係を予め記述し 、前記トランジスタクラス
を判定する工程において、トランジスタのモデル名に基
づいて前記クラスの判定を行うことを特徴とする請求項
７に記載の回路分割用プログラムを格納した記憶媒体。 - 【請求項９】 前記テーブルに 、 前記トランジスタに関
する属性である前記トランジスタのインスタンス名と前
記クラスとの対応関係を予め記述し 、前記トランジスタ
クラスを判定する工程において、トランジスタのインス
タンス名に基づいて前記クラスの判定を行うことを特徴
とする請求項７に記載の回路分割用プログラムを格納し
た記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31696198A JP3185978B2 (ja) | 1998-10-20 | 1998-10-20 | 半導体集積回路設計装置及びその回路分割方法ならびに回路分割用プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31696198A JP3185978B2 (ja) | 1998-10-20 | 1998-10-20 | 半導体集積回路設計装置及びその回路分割方法ならびに回路分割用プログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124322A JP2000124322A (ja) | 2000-04-28 |
| JP3185978B2 true JP3185978B2 (ja) | 2001-07-11 |
Family
ID=18082876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31696198A Expired - Fee Related JP3185978B2 (ja) | 1998-10-20 | 1998-10-20 | 半導体集積回路設計装置及びその回路分割方法ならびに回路分割用プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185978B2 (ja) |
-
1998
- 1998-10-20 JP JP31696198A patent/JP3185978B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124322A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7114132B2 (en) | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device | |
| US6446246B1 (en) | Method and apparatus for detail routing using obstacle carving around terminals | |
| US7561164B2 (en) | Texture map editing | |
| US6751785B1 (en) | System and method for limiting increase in capacitance due to dummy metal fills utilized for improving planar profile uniformity | |
| US8161440B2 (en) | Highly specialized scenarios in random test generation | |
| US6286126B1 (en) | Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits using best and worst case delay models for nets therein | |
| US20070030286A1 (en) | Method, system, and program product for controlling a display on a data editing screen | |
| US6996794B2 (en) | Method of designing layout of semiconductor device | |
| US7013247B2 (en) | Method of designing forms of cable clamp and cables using three-dimensional CAD system, and computer readable storage medium storing relevant processes | |
| RU2406136C2 (ru) | Метод и механизм экстракции и распознавания многоугольников при проектировании интегральных схем | |
| US20040167650A1 (en) | Partial reprojection method and device in three-dimensional CAD system and computer program | |
| JPH10116911A (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| US6608335B2 (en) | Grounded fill in a large scale integrated circuit | |
| JP3185978B2 (ja) | 半導体集積回路設計装置及びその回路分割方法ならびに回路分割用プログラムを記録した記録媒体 | |
| US7370303B2 (en) | Method for determining the arrangement of contact areas on the active top side of a semiconductor chip | |
| US20030136840A1 (en) | Method and system for managing integrated circuit test programs using bar codes | |
| US6259963B1 (en) | Equipment, method and computer program product for determining positions of inspection terminals on printed wiring board | |
| JP3345324B2 (ja) | 半導体回路のセル配置を決定する配置装置および方法 | |
| US6243848B1 (en) | Process for analyzing complex structures and system for implementing a process of this type | |
| US20030070152A1 (en) | Data processing system for designing a layout of an integrated electronic circuit having a multiplicity of electronic components and method of designing a layout | |
| JP2001155497A (ja) | Ｌｓｉテストパターンプログラム自動生成方法およびその装置並びにｌｓｉテスト方法 | |
| CN109471410A (zh) | 产品生命周期管理环境中的动态预览生成 | |
| US20080180444A1 (en) | Cad-system projection method, cad-system, and recording medium | |
| US20050050504A1 (en) | Create modified view of existing IP so routing resources may be used if IP is not used and base layers will remain unchanged |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |