JP3183377B2 - Ｐｄｐの輝度特性補正回路 - Google Patents
Ｐｄｐの輝度特性補正回路Info
- Publication number
- JP3183377B2 JP3183377B2 JP31736794A JP31736794A JP3183377B2 JP 3183377 B2 JP3183377 B2 JP 3183377B2 JP 31736794 A JP31736794 A JP 31736794A JP 31736794 A JP31736794 A JP 31736794A JP 3183377 B2 JP3183377 B2 JP 3183377B2
- Authority
- JP
- Japan
- Prior art keywords
- pdp
- data
- correction circuit
- subfield
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、情報装置やパソコンの
ディスプレイ、あるいはテレビジョンの画像表示等に用
いられるプラズマディスプレイ（ＰＤＰ）に係わり、特
に、アドレス・表示分離型サブフィールド駆動法によっ
て表示するＰＤＰの輝度特性補正回路に関する。
ディスプレイ、あるいはテレビジョンの画像表示等に用
いられるプラズマディスプレイ（ＰＤＰ）に係わり、特
に、アドレス・表示分離型サブフィールド駆動法によっ
て表示するＰＤＰの輝度特性補正回路に関する。
【０００２】
【従来の技術】ＰＤＰパネルはフラットディスプレイの
中でも大画面化が容易、応答速度が速い、視野角が広い
などの特徴を備えていて、大画面ディスプレイに適して
いる。特に、ＡＣ型ＰＤＰパネルはメモリ特性を有し高
効率、長寿命なパネルであり、多階調でフルカラー表示
を実現した表示装置が既に商品化されている。ＡＣ型Ｐ
ＤＰパネルは、以下に述べるアドレス・表示分離型サブ
フィールド法と呼ばれる表示駆動方法を使って表示制御
している。アドレス・表示分離型サブフィールド法の駆
動シーケンスを、３２階調表示の場合の例を図５に示
し、同図を参照して説明する。１フレームは、輝度の相
対比が、１、２、４、８、１６の５個のサブフィールド
で構成され、５画面の輝度の組み合わせで３２階調の表
示を行う。それぞれのサブフィールドは、リフレッシュ
した１画面分のデータの書き込みを行うアドレス期間と
そのサブフィールドの輝度レベルを決めるサステイン期
間で構成される。アドレス期間では、最初全画面同時に
各画素に初期的に壁電荷が形成され、その後、サステイ
ンパルスが全画面に与えられ表示が行う。サブフィール
ドの明るさはサステインパルスの数に比例し、所定の輝
度に設定される。より詳細にのべる。１フレームの明る
さはバイナリの重み付けをした５枚のサブフィールドで
構成されている。つまり、図４に示すように、先ず最初
のサブフィールド：ＳＦ１の明るさを１とすると、つぎ
のサブフィールド：ＳＦ２は２となり、５枚目のサブフ
ィールド：ＳＦ５は１６となる。各サブフィールドはア
ドレス期間とサステイン期間で構成され、アドレス期間
はそれぞれ１．５ミリ秒であり、１フレームにかかる時
間は１２ミリ秒となる。１フレーム期間の残り４．７ミ
リ秒がサステイン期間に使われる。輝度はサステインサ
イクルに比例し、最初のサブフィールド：ＳＦ１のサス
テインサイクル数は２サイクル、つぎのサブフィール
ド：ＳＦ２のサステインサイクル数は４サイクル、５枚
目のサブフィールド：ＳＦ５のサステインサイクル数は
３２サイクルである。
中でも大画面化が容易、応答速度が速い、視野角が広い
などの特徴を備えていて、大画面ディスプレイに適して
いる。特に、ＡＣ型ＰＤＰパネルはメモリ特性を有し高
効率、長寿命なパネルであり、多階調でフルカラー表示
を実現した表示装置が既に商品化されている。ＡＣ型Ｐ
ＤＰパネルは、以下に述べるアドレス・表示分離型サブ
フィールド法と呼ばれる表示駆動方法を使って表示制御
している。アドレス・表示分離型サブフィールド法の駆
動シーケンスを、３２階調表示の場合の例を図５に示
し、同図を参照して説明する。１フレームは、輝度の相
対比が、１、２、４、８、１６の５個のサブフィールド
で構成され、５画面の輝度の組み合わせで３２階調の表
示を行う。それぞれのサブフィールドは、リフレッシュ
した１画面分のデータの書き込みを行うアドレス期間と
そのサブフィールドの輝度レベルを決めるサステイン期
間で構成される。アドレス期間では、最初全画面同時に
各画素に初期的に壁電荷が形成され、その後、サステイ
ンパルスが全画面に与えられ表示が行う。サブフィール
ドの明るさはサステインパルスの数に比例し、所定の輝
度に設定される。より詳細にのべる。１フレームの明る
さはバイナリの重み付けをした５枚のサブフィールドで
構成されている。つまり、図４に示すように、先ず最初
のサブフィールド：ＳＦ１の明るさを１とすると、つぎ
のサブフィールド：ＳＦ２は２となり、５枚目のサブフ
ィールド：ＳＦ５は１６となる。各サブフィールドはア
ドレス期間とサステイン期間で構成され、アドレス期間
はそれぞれ１．５ミリ秒であり、１フレームにかかる時
間は１２ミリ秒となる。１フレーム期間の残り４．７ミ
リ秒がサステイン期間に使われる。輝度はサステインサ
イクルに比例し、最初のサブフィールド：ＳＦ１のサス
テインサイクル数は２サイクル、つぎのサブフィール
ド：ＳＦ２のサステインサイクル数は４サイクル、５枚
目のサブフィールド：ＳＦ５のサステインサイクル数は
３２サイクルである。
【０００３】アドレスの方法は、以下の手順で行われ
る。全画面消去、全画面点灯（書き込み放電）全
画面消去、線順次書き込みアドレス（３マイクロ秒×
４８０行）以上のサイクルを繰り返す。駆動波形図を図
６に示す。最初の全画面消去では、前のサブフィール
ドのサステイン期間における点灯状態の影響を受けない
ようにするため、すべてのセルの消去放電が行われる。
つぎの全画面点灯（書き込み放電）はＸとＹの電極間
で行われる。この瞬間、アドレス電極が０Ｖに維持され
ているので、イオンの一部が蛍光体の表面に蓄積する。
さらに全画面消去では、つぎの書き込みアドレスに不
要な壁電荷を消去する。この消去パルスは、放電終了後
もアドレス電極上の蛍光体表面の壁電荷が残留する。最
後は、線順次の選択書き込みを行う。Ｙ電極としてア
ドレス電極間のアドレス放電は、蛍光体表面に残留して
いるイオンとＹ電極側のＭｇＯ面に残留している電子
が、外部印加電圧に積み重なった形で効果的に放電に関
与するため、非常に低いアドレス電圧での書き込み放電
が可能となる。
る。全画面消去、全画面点灯（書き込み放電）全
画面消去、線順次書き込みアドレス（３マイクロ秒×
４８０行）以上のサイクルを繰り返す。駆動波形図を図
６に示す。最初の全画面消去では、前のサブフィール
ドのサステイン期間における点灯状態の影響を受けない
ようにするため、すべてのセルの消去放電が行われる。
つぎの全画面点灯（書き込み放電）はＸとＹの電極間
で行われる。この瞬間、アドレス電極が０Ｖに維持され
ているので、イオンの一部が蛍光体の表面に蓄積する。
さらに全画面消去では、つぎの書き込みアドレスに不
要な壁電荷を消去する。この消去パルスは、放電終了後
もアドレス電極上の蛍光体表面の壁電荷が残留する。最
後は、線順次の選択書き込みを行う。Ｙ電極としてア
ドレス電極間のアドレス放電は、蛍光体表面に残留して
いるイオンとＹ電極側のＭｇＯ面に残留している電子
が、外部印加電圧に積み重なった形で効果的に放電に関
与するため、非常に低いアドレス電圧での書き込み放電
が可能となる。
【０００４】ところで、上述したようにサブフィールド
の明るさ（輝度）はバイナリの重み付けをしたサブフィ
ールドの数をビット数とする２進数に対応させることが
でき、その場合、１フレームの明るさ（輝度）は同２進
数の論理和に対応することになる。しかし、実際のＡＣ
型ＰＤＰパネルでは高周波数のサステインパルスを供給
する電源の特性、あるいは、ＰＤＰパネルを構成する蛍
光体の発光特性及び残光特性等が充分に理想的なもので
はない。そのためそれらの影響の結果、各サブフィール
ドの明るさは、全ての２進数値において必ずしもサステ
インパルスの数に比例した明るさとならず、例えば、図
４に示すように点灯したサブフィールドの２進数値の全
てのビット値が反転（大きく変化）する「０１１１１」
と「１００００」等の箇所では、平均輝度特性との誤差
が最大のプラス誤差とマイナス誤差を発生することにな
りし、フレームの明るさの逆転現象が起こる。
の明るさ（輝度）はバイナリの重み付けをしたサブフィ
ールドの数をビット数とする２進数に対応させることが
でき、その場合、１フレームの明るさ（輝度）は同２進
数の論理和に対応することになる。しかし、実際のＡＣ
型ＰＤＰパネルでは高周波数のサステインパルスを供給
する電源の特性、あるいは、ＰＤＰパネルを構成する蛍
光体の発光特性及び残光特性等が充分に理想的なもので
はない。そのためそれらの影響の結果、各サブフィール
ドの明るさは、全ての２進数値において必ずしもサステ
インパルスの数に比例した明るさとならず、例えば、図
４に示すように点灯したサブフィールドの２進数値の全
てのビット値が反転（大きく変化）する「０１１１１」
と「１００００」等の箇所では、平均輝度特性との誤差
が最大のプラス誤差とマイナス誤差を発生することにな
りし、フレームの明るさの逆転現象が起こる。
【０００５】そのため、上記の輝度特性を備えた、従来
のＡＣ型ＰＤＰパネルに、パソコンの画像や、テレビの
画像などを表示させると、輝度階調の表示誤動作が発生
し、適正な画像を得ることが困難である問題があった。
のＡＣ型ＰＤＰパネルに、パソコンの画像や、テレビの
画像などを表示させると、輝度階調の表示誤動作が発生
し、適正な画像を得ることが困難である問題があった。
【０００６】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、従来のＡＣ型ＰＤＰパネルの外部
に設け、フレームの明るさが直線的に変化するように輝
度補正するＰＤＰの輝度特性補正回路を提供することを
目的とする。
鑑みなされたもので、従来のＡＣ型ＰＤＰパネルの外部
に設け、フレームの明るさが直線的に変化するように輝
度補正するＰＤＰの輝度特性補正回路を提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、供給されたビデオデータから所定のデータを判定す
る判定部と、前記判定部の判定結果に基づき前記ビデオ
データに加算或いは減算を行い補正する演算部とでな
る。
に、供給されたビデオデータから所定のデータを判定す
る判定部と、前記判定部の判定結果に基づき前記ビデオ
データに加算或いは減算を行い補正する演算部とでな
る。
【０００８】
【作用】以上のように構成したので、判定部に最上位ビ
ットが１で他のビットが全て０のデータ及び最上位ビッ
トが０で他のビットが全て１のデータなるデータ、例え
ば、５ビットの場合は「０１１１１」及び「１０００
０」を設定しておき、供給されたビデオデータが「０
１１１１」であると判定すると、演算部は同ビデオデー
タ「０１１１１」から所定値の減算を実施し、供給さ
れたビデオデータが「１００００」であると判定する
と、演算部は同ビデオデータ「１００００」に所定値の
加算を実施する。
ットが１で他のビットが全て０のデータ及び最上位ビッ
トが０で他のビットが全て１のデータなるデータ、例え
ば、５ビットの場合は「０１１１１」及び「１０００
０」を設定しておき、供給されたビデオデータが「０
１１１１」であると判定すると、演算部は同ビデオデー
タ「０１１１１」から所定値の減算を実施し、供給さ
れたビデオデータが「１００００」であると判定する
と、演算部は同ビデオデータ「１００００」に所定値の
加算を実施する。
【０００９】
【実施例】以下、本発明によるＰＤＰの輝度特性補正回
路について、図を用いて詳細に説明する。図１は、本発
明によるＰＤＰの輝度特性補正回路の実施例ブロック図
である。１は複数のデコーダで構成され、供給されたビ
デオ信号からデコーダ毎に所定データを判定してデコー
ド信号を出力する判定部である。２は前記判定部１のデ
コード信号４を入力し、同デコード信号４毎に、前記供
給されたビデオ信号に所要の値を演算する演算部であ
る。
路について、図を用いて詳細に説明する。図１は、本発
明によるＰＤＰの輝度特性補正回路の実施例ブロック図
である。１は複数のデコーダで構成され、供給されたビ
デオ信号からデコーダ毎に所定データを判定してデコー
ド信号を出力する判定部である。２は前記判定部１のデ
コード信号４を入力し、同デコード信号４毎に、前記供
給されたビデオ信号に所要の値を演算する演算部であ
る。
【００１０】本発明によるＰＤＰの輝度特性補正回路の
動作を図１に従い説明する。供給されたビデオ信号がデ
コーダ３毎に予め設定している値のどれかである場合、
相応のデコーダ３から所定のデコード信号４が演算部２
に転送される。演算部２は、前記デコード信号４毎に相
応の演算を実施する。具体例で説明する。デコーダ１
と、デコーダ２と、デコーダ３と、デコーダ４との４つ
のデコーダが設けられ、それぞれの設定値が順に、「１
０」と、「２０」と、「３０」と、「４０」であるとす
る。供給されたビデオ信号が、例えば、「１０」である
と、デコーダ２から「１０」に相応したデコード信号４
が演算部２に転送され、演算部２では、例えば、前記ビ
デオ信号（「１０」）に定数、例えば、０．５を加算す
る。また、例えば、「２０」であると、デコーダ２から
「２０」に相応したデコード信号４が演算部２に転送さ
れ、演算部２では定数、例えば２を減算する。他の設定
値も同様にして、供給されたビデオ信号がそれらのどれ
かに一致するとき、相応のデコード信号４を演算部２へ
転送すると、同演算部２ではデコード信号４毎に予め設
定した定数と演算することにより補正を行う。尚、上記
説明は補正の概念を説明したもので、数値は１０進数を
使用した。
動作を図１に従い説明する。供給されたビデオ信号がデ
コーダ３毎に予め設定している値のどれかである場合、
相応のデコーダ３から所定のデコード信号４が演算部２
に転送される。演算部２は、前記デコード信号４毎に相
応の演算を実施する。具体例で説明する。デコーダ１
と、デコーダ２と、デコーダ３と、デコーダ４との４つ
のデコーダが設けられ、それぞれの設定値が順に、「１
０」と、「２０」と、「３０」と、「４０」であるとす
る。供給されたビデオ信号が、例えば、「１０」である
と、デコーダ２から「１０」に相応したデコード信号４
が演算部２に転送され、演算部２では、例えば、前記ビ
デオ信号（「１０」）に定数、例えば、０．５を加算す
る。また、例えば、「２０」であると、デコーダ２から
「２０」に相応したデコード信号４が演算部２に転送さ
れ、演算部２では定数、例えば２を減算する。他の設定
値も同様にして、供給されたビデオ信号がそれらのどれ
かに一致するとき、相応のデコード信号４を演算部２へ
転送すると、同演算部２ではデコード信号４毎に予め設
定した定数と演算することにより補正を行う。尚、上記
説明は補正の概念を説明したもので、数値は１０進数を
使用した。
【００１１】図２は、本発明によるＰＤＰの輝度特性補
正回路の他の実施例ブロック図である。１１は供給され
たビデオ信号から所定データ「０１１１１」を検出し、
Ｓ１を出力するＮＡＮＤ回路１３と、所定データ「１０
０００」を検出し、Ｓ２を出力するＡＮＤ回路１４とで
構成されたデータ検出部である。１２は前記データ検出
部１１の検出結果の信号Ｓ１と、Ｓ２とに基づき、前記
ビデオ信号のデータ「０１１１１」から、例えば１を減
算し、データ「１００００」には、例えば１を加算する
加算／減算部である。
正回路の他の実施例ブロック図である。１１は供給され
たビデオ信号から所定データ「０１１１１」を検出し、
Ｓ１を出力するＮＡＮＤ回路１３と、所定データ「１０
０００」を検出し、Ｓ２を出力するＡＮＤ回路１４とで
構成されたデータ検出部である。１２は前記データ検出
部１１の検出結果の信号Ｓ１と、Ｓ２とに基づき、前記
ビデオ信号のデータ「０１１１１」から、例えば１を減
算し、データ「１００００」には、例えば１を加算する
加算／減算部である。
【００１２】本発明によるＰＤＰの輝度特性補正回路の
他の実施例の動作を図２、図３に従い説明する。ビデオ
信号が供給され、そのデータが「０１１１１」である場
合、データ検出部１１のＮＡＮＤ回路１３の出力Ｓ１が
０で、ＡＮＤ回路１４の出力Ｓ２が０となる。加算／減
算部１２では、図３に示したように、Ｓ１、Ｓ２が共に
０で、「０１１１１」に対して、例えば、１の減算を行
う。また、データが「１００００」である場合、データ
検出部１１のＮＡＮＤ回路１３の出力Ｓ１が１で、ＡＮ
Ｄ回路１４の出力Ｓ２が１となる。加算／減算部１２で
は、図３に示したように、Ｓ１、Ｓ２が共に１で、「１
００００」に対して、例えば、１の加算を行う。尚、そ
れ以外のデータでは、データ検出部１１はＳ１が１でＳ
２を出力し、その状態では、加算／減算部１２はなにも
演算を行わない。
他の実施例の動作を図２、図３に従い説明する。ビデオ
信号が供給され、そのデータが「０１１１１」である場
合、データ検出部１１のＮＡＮＤ回路１３の出力Ｓ１が
０で、ＡＮＤ回路１４の出力Ｓ２が０となる。加算／減
算部１２では、図３に示したように、Ｓ１、Ｓ２が共に
０で、「０１１１１」に対して、例えば、１の減算を行
う。また、データが「１００００」である場合、データ
検出部１１のＮＡＮＤ回路１３の出力Ｓ１が１で、ＡＮ
Ｄ回路１４の出力Ｓ２が１となる。加算／減算部１２で
は、図３に示したように、Ｓ１、Ｓ２が共に１で、「１
００００」に対して、例えば、１の加算を行う。尚、そ
れ以外のデータでは、データ検出部１１はＳ１が１でＳ
２を出力し、その状態では、加算／減算部１２はなにも
演算を行わない。
【００１３】上述したように、複数のデコーダで構成
し、同デコーダの出力に応じた定数で加算或いは減算等
の演算を実施することにより、図４に示したサブフィー
ルドの相応の２進数にたいする複数の誤差を補正する。
特に、データ「０１１１１」及びデータ「１００００」
を判定し、所定値を加算或いは減算することにより、図
４に示した、サブフィールドの相応２進数が１５（「０
１１１１」）の所で発生する平均輝度特性に対する最大
プラス誤差及び、同１６（「１００００」）の所で発生
する平均輝度特性に対する最大マイナス誤差を解消す
る。
し、同デコーダの出力に応じた定数で加算或いは減算等
の演算を実施することにより、図４に示したサブフィー
ルドの相応の２進数にたいする複数の誤差を補正する。
特に、データ「０１１１１」及びデータ「１００００」
を判定し、所定値を加算或いは減算することにより、図
４に示した、サブフィールドの相応２進数が１５（「０
１１１１」）の所で発生する平均輝度特性に対する最大
プラス誤差及び、同１６（「１００００」）の所で発生
する平均輝度特性に対する最大マイナス誤差を解消す
る。
【００１４】
【発明の効果】以上説明したように、本発明は従来のＡ
Ｃ型ＰＤＰパネルの外部に設け、フレームの明るさが直
線的に変化するように輝度補正するＰＤＰの輝度特性補
正回路を提供する。従って、本発明によるＰＤＰの輝度
特性補正回路を使用することにより、従来のＡＣ型ＰＤ
Ｐパネルでも、パソコンの画像や、テレビの画像などを
適正な輝度階調の画像で表示できるメリットがある。
Ｃ型ＰＤＰパネルの外部に設け、フレームの明るさが直
線的に変化するように輝度補正するＰＤＰの輝度特性補
正回路を提供する。従って、本発明によるＰＤＰの輝度
特性補正回路を使用することにより、従来のＡＣ型ＰＤ
Ｐパネルでも、パソコンの画像や、テレビの画像などを
適正な輝度階調の画像で表示できるメリットがある。
【図１】本発明によるＰＤＰの輝度特性補正回路の実施
例ブロック図である。
例ブロック図である。
【図２】本発明によるＰＤＰの輝度特性補正回路の他の
実施例ブロック図である。
実施例ブロック図である。
【図３】本発明によるＰＤＰの輝度特性補正回路の補正
動作を説明する真理値図である。
動作を説明する真理値図である。
【図４】従来のＰＤＰの輝度特性を説明する図である。
【図５】従来のＰＤＰの３２階調の場合の駆動シーケン
スを説明する図である。
スを説明する図である。
【図６】従来のＰＤＰの駆動波形を説明する図である。
１ 判定部 ２ 演算部 ３ デコーダ ４ デコード信号 １１ データ検出部 １２ 加算／減算部 １３ ＮＡＮＤ回路 １４ ＡＮＤ回路
Claims (1)
- 【請求項１】 供給されたビデオデータから最上位ビッ
トが１で他のビットが全て０のデータ及び最上位ビット
が０で他のビットが全て１のデータを判定する判定部
と、前記判定部の判定結果に基づき前記最上位ビットが
１で他のビットが全て０のデータの場合は加算補正し、
最上位ビットが０で他のビットが全て１のデータの場合
は減算補正する演算部とでなることを特徴としたＰＤＰ
の輝度特性補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31736794A JP3183377B2 (ja) | 1994-12-20 | 1994-12-20 | Ｐｄｐの輝度特性補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31736794A JP3183377B2 (ja) | 1994-12-20 | 1994-12-20 | Ｐｄｐの輝度特性補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179725A JPH08179725A (ja) | 1996-07-12 |
| JP3183377B2 true JP3183377B2 (ja) | 2001-07-09 |
Family
ID=18087460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31736794A Expired - Fee Related JP3183377B2 (ja) | 1994-12-20 | 1994-12-20 | Ｐｄｐの輝度特性補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183377B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101577295B1 (ko) * | 2015-08-03 | 2015-12-15 | (주)이노하이텍 | 이액형 정량 토출 장치 |
| KR101629239B1 (ko) * | 2014-09-23 | 2016-06-21 | 한석인 | 미량용 2액 혼합 주입기 |
-
1994
- 1994-12-20 JP JP31736794A patent/JP3183377B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101629239B1 (ko) * | 2014-09-23 | 2016-06-21 | 한석인 | 미량용 2액 혼합 주입기 |
| KR101577295B1 (ko) * | 2015-08-03 | 2015-12-15 | (주)이노하이텍 | 이액형 정량 토출 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08179725A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000911B1 (ko) | 플라즈마 표시장치의 그레이스케일 제어방법 및 제어장치 | |
| US6104362A (en) | Panel display in which the number of sustaining discharge pulses is adjusted according to the quantity of display data, and a driving method for the panel display | |
| US5943032A (en) | Method and apparatus for controlling the gray scale of plasma display device | |
| JP3307486B2 (ja) | 平面表示装置及びその制御方法 | |
| JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| US7525513B2 (en) | Method and apparatus for driving plasma display panel having operation mode selection based on motion detected | |
| JP4456038B2 (ja) | プラズマディスプレイおよびその駆動方法 | |
| JP3183377B2 (ja) | Ｐｄｐの輝度特性補正回路 | |
| KR20030091046A (ko) | 디스플레이 디바이스 상에서의 디스플레이를 위해 비디오화상을 처리하기 위한 방법 | |
| JP2007316483A (ja) | 映像表示装置、映像表示装置用の駆動回路及び映像表示方法 | |
| KR20050049676A (ko) | 패널구동방법 및 장치 | |
| US20050093777A1 (en) | Panel driving apparatus | |
| JPH10177365A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| JPH10171403A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| JP2007025635A (ja) | プラズマディスプレイ装置及びその処理方法 | |
| JPH10177364A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| KR100267216B1 (ko) | 플라즈마디스플레이패널의구동장치 | |
| KR100570656B1 (ko) | 플라즈마 표시 패널 및 그의 자동 전력 제어 방법 | |
| JP2006301556A (ja) | 表示装置 | |
| JP2006528791A (ja) | プラズマディスプレイパネルの駆動装置およびその方法 | |
| JPH07210113A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10177366A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| JPH10228259A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| JP2003015596A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4697377B2 (ja) | プラズマ表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |