JP3181070B2 - 量子箱半導体素子 - Google Patents
量子箱半導体素子Info
- Publication number
- JP3181070B2 JP3181070B2 JP14801691A JP14801691A JP3181070B2 JP 3181070 B2 JP3181070 B2 JP 3181070B2 JP 14801691 A JP14801691 A JP 14801691A JP 14801691 A JP14801691 A JP 14801691A JP 3181070 B2 JP3181070 B2 JP 3181070B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum box
- semiconductor device
- semiconductor
- quantum
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、トンネル効果や共鳴ト
ンネル効果などを利用した半導体素子ないし量子箱構造
の半導体素子に関するものである。
ンネル効果などを利用した半導体素子ないし量子箱構造
の半導体素子に関するものである。
【０００２】
【従来の技術】従来、半導体中における電子の自由度を
制限することにより、電子のエネルギーが量子化され且
つフォノンとの結合が抑制されるために、高い効率の半
導体レーザや電子の波動性を利用した超高速デバイスが
可能となることが知られている。電子の自由度を、二次
元（いわゆる超格子）に、一次元（量子細線）に、更に
零次元（量子箱）にするほどに、エネルギーが離散化さ
れ波動性が強められるが、量子化の効果が現れるために
は、閉じ込め方向のサイズを１０ｎｍオーダー以下にす
ることが必要である。
制限することにより、電子のエネルギーが量子化され且
つフォノンとの結合が抑制されるために、高い効率の半
導体レーザや電子の波動性を利用した超高速デバイスが
可能となることが知られている。電子の自由度を、二次
元（いわゆる超格子）に、一次元（量子細線）に、更に
零次元（量子箱）にするほどに、エネルギーが離散化さ
れ波動性が強められるが、量子化の効果が現れるために
は、閉じ込め方向のサイズを１０ｎｍオーダー以下にす
ることが必要である。
【０００３】
【発明が解決しようとしている課題】しかし、超格子構
造の分野では、分子線エピタキシー法など精密な膜厚及
び界面制御によるデバイスの作製が実現されているが、
現状の成膜、フォトリソグラフィ技術では、より低次元
（電子の自由度について）の量子箱構造を作製するのは
困難である。
造の分野では、分子線エピタキシー法など精密な膜厚及
び界面制御によるデバイスの作製が実現されているが、
現状の成膜、フォトリソグラフィ技術では、より低次元
（電子の自由度について）の量子箱構造を作製するのは
困難である。
【０００４】もちろん、ＧａＡｓの原子ステップに沿っ
てエピタキシャル成長をさせて量子箱を形成する方法が
提案されているが、この場合には、より精密な製造管理
が必要となる。更に、１０ｎｍオ−ダ−の量子箱をデバ
イスとして利用し、量子波あるいはトンネル効果を有効
に作用させるためには、デバイス全体がサブミクロンの
サイズであることが必要とされる。
てエピタキシャル成長をさせて量子箱を形成する方法が
提案されているが、この場合には、より精密な製造管理
が必要となる。更に、１０ｎｍオ−ダ−の量子箱をデバ
イスとして利用し、量子波あるいはトンネル効果を有効
に作用させるためには、デバイス全体がサブミクロンの
サイズであることが必要とされる。
【０００５】従って、本発明は、上記の課題に鑑み、個
々の微結晶が広バンドギャップ物質によって隔てられた
半導体微結晶を含む層を段差壁面に堆積して量子効果を
発揮するのに十分小さいサイズの量子箱半導体素子を提
供することを目的とする。
々の微結晶が広バンドギャップ物質によって隔てられた
半導体微結晶を含む層を段差壁面に堆積して量子効果を
発揮するのに十分小さいサイズの量子箱半導体素子を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明の量子箱半導体素子は、段差上面、段差下面及び段差
壁面を含む部材に形成された量子箱半導体素子であっ
て、個々の結晶が広バンドギャップ物質によって隔てら
れた半導体微結晶を含む領域を該段差壁面に堆積し、且
つ該段差上下面にある電極層に該領域が接するように構
成されていることを特徴とする。
明の量子箱半導体素子は、段差上面、段差下面及び段差
壁面を含む部材に形成された量子箱半導体素子であっ
て、個々の結晶が広バンドギャップ物質によって隔てら
れた半導体微結晶を含む領域を該段差壁面に堆積し、且
つ該段差上下面にある電極層に該領域が接するように構
成されていることを特徴とする。
【０００７】
【作用】上記構成の本発明によれば、基板に微小な段差
を形成し、この段差壁面に個々の微結晶が大バンドギャ
ップ物質で隔てられた半導体微結晶を配置した構造を有
しているので、容易に量子箱半導体素子を実現できる。
を形成し、この段差壁面に個々の微結晶が大バンドギャ
ップ物質で隔てられた半導体微結晶を配置した構造を有
しているので、容易に量子箱半導体素子を実現できる。
【０００８】
【実施例】以下に、本発明の実施例について図面と共に
説明する。まず、図１は本発明の量子箱半導体素子の断
面概念図である。同図において、基板３には、石英ガラ
ス、絶縁性Ｓｉウエハー、熱酸化膜付Ｓｉウエハー、そ
の他の平坦な絶縁性材料を用いる。段差部は、基板表面
の一部を例えばレジストで被覆し、露出部をエッチング
することにより形成される。段差の高さｈは、数十ｎｍ
ないし数百ｎｍの範囲に制御される。電極４は、Ａｕ，
Ａｌ，Ｃｕ等の金属あるいは合金であり、真空蒸着法や
スパッタリング法などの薄膜堆積により形成され、その
厚さδは（ｈ−δ）が１０〜２００ｎｍになるように制
御される。
説明する。まず、図１は本発明の量子箱半導体素子の断
面概念図である。同図において、基板３には、石英ガラ
ス、絶縁性Ｓｉウエハー、熱酸化膜付Ｓｉウエハー、そ
の他の平坦な絶縁性材料を用いる。段差部は、基板表面
の一部を例えばレジストで被覆し、露出部をエッチング
することにより形成される。段差の高さｈは、数十ｎｍ
ないし数百ｎｍの範囲に制御される。電極４は、Ａｕ，
Ａｌ，Ｃｕ等の金属あるいは合金であり、真空蒸着法や
スパッタリング法などの薄膜堆積により形成され、その
厚さδは（ｈ−δ）が１０〜２００ｎｍになるように制
御される。
【０００９】図示するように、段差壁面が基板３に対し
略垂直で、電極膜厚が段差高さの２〜３倍以下であれ
ば、垂直入射の蒸着法やスパッタ法では段をはさんで上
下の電極が導通するほどには、電極材料が壁面を被覆し
ない。
略垂直で、電極膜厚が段差高さの２〜３倍以下であれ
ば、垂直入射の蒸着法やスパッタ法では段をはさんで上
下の電極が導通するほどには、電極材料が壁面を被覆し
ない。
【００１０】なお、段差部は、必ずしも基板３に対して
略垂直でなくてもよい。又、壁面に付着した微量な電極
材料は短時間のエッチングで容易に除去される。
略垂直でなくてもよい。又、壁面に付着した微量な電極
材料は短時間のエッチングで容易に除去される。
【００１１】段差部に形成される半導体微結晶１は、Ｓ
ｉ，Ｇｅや、それらの元素を含む合金や、Ｉ族−ＶＩＩ
族、ＩＩ族−ＶＩ族、ＩＩＩ族ーＶ族の化合物半導体で
ある。微結晶１のサイズは、１０〜１ｎｍオーダーの大
きさが好ましく、大きくても５０ｎｍ以下である。この
サイズは、キャリアが微結晶中の格子欠陥やフォノンに
よる散乱を受けずに高速で微結晶間をトンネル伝導をす
ることができるサイズであって、閉じ込め効果によって
できたミニバンド間のエネルギーがフォノンエネルギー
よりも大きくなるサイズである。
ｉ，Ｇｅや、それらの元素を含む合金や、Ｉ族−ＶＩＩ
族、ＩＩ族−ＶＩ族、ＩＩＩ族ーＶ族の化合物半導体で
ある。微結晶１のサイズは、１０〜１ｎｍオーダーの大
きさが好ましく、大きくても５０ｎｍ以下である。この
サイズは、キャリアが微結晶中の格子欠陥やフォノンに
よる散乱を受けずに高速で微結晶間をトンネル伝導をす
ることができるサイズであって、閉じ込め効果によって
できたミニバンド間のエネルギーがフォノンエネルギー
よりも大きくなるサイズである。
【００１２】個々の半導体微結晶１は、そのバンドギャ
ップより広いバンドギャップの材料２（代表的には絶縁
体材料、以下ギャップ材という）で隔てられる。微結晶
１間の距離により半導体素子の動作電圧が変化するた
め、微結晶１を適切に制御して均一に分散させることが
重要である。ギャップ材２中に均一に微結晶１を分散さ
せる方法としては、微粒子状半導体をガラス材や高分子
材中に溶融させて塗布する手段とか、半導体材料とギャ
ップ材とを同時スパッタする方法とかがある。しかし、
微結晶１の間隔を均一に保つためには、予め微粒子状結
晶の表面をギャップ材２でコーティングするか、微粒子
１の表面を高バントギャップ材に変質させる方が望まし
い。
ップより広いバンドギャップの材料２（代表的には絶縁
体材料、以下ギャップ材という）で隔てられる。微結晶
１間の距離により半導体素子の動作電圧が変化するた
め、微結晶１を適切に制御して均一に分散させることが
重要である。ギャップ材２中に均一に微結晶１を分散さ
せる方法としては、微粒子状半導体をガラス材や高分子
材中に溶融させて塗布する手段とか、半導体材料とギャ
ップ材とを同時スパッタする方法とかがある。しかし、
微結晶１の間隔を均一に保つためには、予め微粒子状結
晶の表面をギャップ材２でコーティングするか、微粒子
１の表面を高バントギャップ材に変質させる方が望まし
い。
【００１３】表面処理方法として、通常の酸化処理、還
元処理、窒化処理、炭化処理が適用できる。気相中での
反応で微粒子間の空げきに反応分子等が拡散し、均一に
微粒子の表面処理を行なうことができる。微粒子表面を
後処理で変質させるためには、もともとの微粒子が、内
側に変質しにくいもので外側が変質しやすいという二重
構造であると、容易に所望の構造を形成することができ
る。又、気相法で微粒子を形成し基板上に堆積させると
いう方法には、一般に強い付着力が得られないという欠
点があることを鑑みるならば、付着力を向上させるため
には大きな運動エネルギーを微粒子に与えることが有効
であることが判る。そのためには、微粒子を帯電し電界
で加速するといった手段や、微粒子を気体に分散し気体
をノズルで加速するといった手段等段が用いられる。
元処理、窒化処理、炭化処理が適用できる。気相中での
反応で微粒子間の空げきに反応分子等が拡散し、均一に
微粒子の表面処理を行なうことができる。微粒子表面を
後処理で変質させるためには、もともとの微粒子が、内
側に変質しにくいもので外側が変質しやすいという二重
構造であると、容易に所望の構造を形成することができ
る。又、気相法で微粒子を形成し基板上に堆積させると
いう方法には、一般に強い付着力が得られないという欠
点があることを鑑みるならば、付着力を向上させるため
には大きな運動エネルギーを微粒子に与えることが有効
であることが判る。そのためには、微粒子を帯電し電界
で加速するといった手段や、微粒子を気体に分散し気体
をノズルで加速するといった手段等段が用いられる。
【００１４】次に、量子箱半導体素子の作製例を示す。
まず、第１の作製例について説明する。
まず、第１の作製例について説明する。
【００１５】最初に、熱酸化膜付Ｓｉウエハの半面をレ
ジストで被覆し、Ｓｉ０2をＨＦ水溶液でエッチングし
て、１５００Åの段差を有する基板を作製した。続い
て、下びき層５０ÅのＣｒとＡｕを約１０００Åの厚
さ、連続蒸着して電極４を形成した。この電極段差部
に、Ｓｉ結晶の超微粒子を堆積させる。Ｓｉ超微粒子
は、ＳｉＨ4をマイクロ波プラズマ中で分解して生成し
たもので、ＳｉＨ4分圧＝１５ｍＴｏｒｒ、Ｈ2分圧＝
０．４Ｔｏｒｒの条件下で、ラバールノズルより原料ガ
スと共に基板３に入射角３０°で噴きつけて作製され
た。
ジストで被覆し、Ｓｉ０2をＨＦ水溶液でエッチングし
て、１５００Åの段差を有する基板を作製した。続い
て、下びき層５０ÅのＣｒとＡｕを約１０００Åの厚
さ、連続蒸着して電極４を形成した。この電極段差部
に、Ｓｉ結晶の超微粒子を堆積させる。Ｓｉ超微粒子
は、ＳｉＨ4をマイクロ波プラズマ中で分解して生成し
たもので、ＳｉＨ4分圧＝１５ｍＴｏｒｒ、Ｈ2分圧＝
０．４Ｔｏｒｒの条件下で、ラバールノズルより原料ガ
スと共に基板３に入射角３０°で噴きつけて作製され
た。
【００１６】図２に示すように、上記条件で生成した超
微粒子は、平均結晶粒径約４２ÅのＳｉ単結晶５と、こ
の結晶を取り囲むおよそ１０Åの厚みのＳｉ及びＨの化
合物６とから成り立っている。
微粒子は、平均結晶粒径約４２ÅのＳｉ単結晶５と、こ
の結晶を取り囲むおよそ１０Åの厚みのＳｉ及びＨの化
合物６とから成り立っている。
【００１７】以上の工程で作製したＳｉ超微粒子及びＡ
ｕ電極付きのＳｉ基板３を、７５°Ｃ、８０％ＲＨ中で
５時間、１８０°Ｃ、Ｎ2中で１２時間、処理する。高
湿処理により結晶外側のＳｉ−Ｈ化合物が酸化物に変化
し、更に高温処理で吸着した水分を除去した。これで、
図１に示すように、段差部分に薄いＳｉＯ2で絶縁され
たＳｉ微結晶を有する量子箱半導体が作製された。
ｕ電極付きのＳｉ基板３を、７５°Ｃ、８０％ＲＨ中で
５時間、１８０°Ｃ、Ｎ2中で１２時間、処理する。高
湿処理により結晶外側のＳｉ−Ｈ化合物が酸化物に変化
し、更に高温処理で吸着した水分を除去した。これで、
図１に示すように、段差部分に薄いＳｉＯ2で絶縁され
たＳｉ微結晶を有する量子箱半導体が作製された。
【００１８】第２の作製例について説明する。最初に、
石英基板の一部をフッ酸でエッチングを行うことで高さ
２００ｎｍの段差を形成し、約５０Å厚のＣｒを下びき
層として、厚み１００ｎｍのＡｕＧｅ電極を蒸着するこ
とにより、基板３を作製した。
石英基板の一部をフッ酸でエッチングを行うことで高さ
２００ｎｍの段差を形成し、約５０Å厚のＣｒを下びき
層として、厚み１００ｎｍのＡｕＧｅ電極を蒸着するこ
とにより、基板３を作製した。
【００１９】続いて、二つの反応室を直列に有するＣＶ
Ｄ装置を用いて、ＡｌxＧａ1-xＡｓギャップ材でＧａＡ
ｓ微結晶を被覆したＧａＡｓ超微粒子を作製して、上記
基板上に堆積させた。以下、この工程の詳細について説
明する。
Ｄ装置を用いて、ＡｌxＧａ1-xＡｓギャップ材でＧａＡ
ｓ微結晶を被覆したＧａＡｓ超微粒子を作製して、上記
基板上に堆積させた。以下、この工程の詳細について説
明する。
【００２０】まず、ＧａＡｓとＡｌxＧａ1-xＡｓとの二
重構造をなす超微粒子は、直列の二つの反応室をもつＣ
ＶＤ装置により作製された。上流側の反応室には、原料
ガスとしてＡｓＨ3（１．４×１０-5ｍｏｌ／ｍｉｎ）
及びトリメチルガリウム（ＴＭＧ、２．４×１０-5ｍｏ
ｌ／ｍｉｎ）を、Ｈ2ガスと共に供給し、反応室圧力を
５Ｔｏｒｒ、反応室温度は７００°Ｃとして、平均粒径
１４０ÅのＧａＡｓ微結晶粒子を作製した。
重構造をなす超微粒子は、直列の二つの反応室をもつＣ
ＶＤ装置により作製された。上流側の反応室には、原料
ガスとしてＡｓＨ3（１．４×１０-5ｍｏｌ／ｍｉｎ）
及びトリメチルガリウム（ＴＭＧ、２．４×１０-5ｍｏ
ｌ／ｍｉｎ）を、Ｈ2ガスと共に供給し、反応室圧力を
５Ｔｏｒｒ、反応室温度は７００°Ｃとして、平均粒径
１４０ÅのＧａＡｓ微結晶粒子を作製した。
【００２１】作製されたＧａＡｓ微結晶粒子は、未反応
ガスと共ににオリフィスを通して下流側の反応室に運ば
れる。下流側反応室にトリメチルアルミニウム（ＴＭ
Ａ）を１．２×１０-5ｍｏｌ／ｍｉｎ加え、その反応室
温度を６５０°ＣとしてＧａＡｓ微結晶上にＡｌxＧａ
1-xＡｓを成長させた。これを基板３上に堆積して、図
１と同様な量子箱半導体素子を作製した。
ガスと共ににオリフィスを通して下流側の反応室に運ば
れる。下流側反応室にトリメチルアルミニウム（ＴＭ
Ａ）を１．２×１０-5ｍｏｌ／ｍｉｎ加え、その反応室
温度を６５０°ＣとしてＧａＡｓ微結晶上にＡｌxＧａ
1-xＡｓを成長させた。これを基板３上に堆積して、図
１と同様な量子箱半導体素子を作製した。
【００２２】図に示すように、作製した微粒子は、透過
型電子顕微鏡観察により、ＧａＡｓ結晶核の周囲にＡｌ
xＧａ1-xＡｓのギャップ層２が成長した二重構造である
ことが確かめられた。又ギャップ層の組成は、ＳＩＭＳ
分析よってＡｌ含有率ｘは、およそ０．７であることが
確かめられた。
型電子顕微鏡観察により、ＧａＡｓ結晶核の周囲にＡｌ
xＧａ1-xＡｓのギャップ層２が成長した二重構造である
ことが確かめられた。又ギャップ層の組成は、ＳＩＭＳ
分析よってＡｌ含有率ｘは、およそ０．７であることが
確かめられた。
【００２３】
【発明の効果】以上詳述したように本発明によれば、微
小段差部壁面に広バンドギャップで隔てられた半導体微
結晶を堆積して段差上下に在る電極と接することによ
り、量子効果を発揮するのに十分小さいサイズの量子箱
半導体素子を実現することができる。
小段差部壁面に広バンドギャップで隔てられた半導体微
結晶を堆積して段差上下に在る電極と接することによ
り、量子効果を発揮するのに十分小さいサイズの量子箱
半導体素子を実現することができる。
【図１】本発明の量子箱半導体素子の実施例を表す断面
概念図である。
概念図である。
【図２】実施例の作製例１で作製した超微粒子の断面図
である。
である。
１ 半導体微結晶 ２ 広ギャップ材 ３ 基板 ４ 電極 ５ Ｓｉ結晶 ６ Ｓｉ−Ｈ化合物
フロントページの続き (56)参考文献 特開 平３−116822（ＪＰ，Ａ) 特開 平１−319985（ＪＰ，Ａ) 特開 昭63−29989（ＪＰ，Ａ) 特開 平２−244726（ＪＰ，Ａ) Ｍｉｎｏｒｕ Ｆｕｊｉｉ，ｅｔ．ａ ｌ．，”Ｒａｍａｎ ｓｃａｔｔｅｒｉ ｎｇ ｆｒｏｍ ｑｕａｎｔｕｍ ｄｏ ｔｓ ｏｆ Ｇｅ ｅｍｂｅｄｄｅｄ ｉｎ ＳｉＯ２ ｔｈｉｎ ｆｉｌｍ ｓ”Ａｐｐｌｅ．Ｐｈｙｓ．Ｌｅｔ ｔ．，ｖｏｌ．57，Ｎｏ25，1990，ｐ 2692−2694 Ｒ．Ｋ．Ｊａｉｎ，ｅｔ．ａｌ．，" Ｄｅｇｅｎｅｒａｔｉｏｎ ｆｏｕｒ− ｗａｖｅ ｍｉｘｉｎｇ ｉｎ ｓｅｍ ｉｃｏｎｄｕｃｔｏｒ−ｄｏｐｅｄ ｇ ｌａｓｓｅｓ”，Ｊ．ｏｐｔ．Ｓｏｃ. Ａｍ．，ｖｏｌ．73，Ｎｏ．５，1983, ｐ647−653 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/329 H01L 21/33 - 21/331 H01L 29/00 - 29/267 H01L 29/30 - 29/38 H01L 29/68 - 29/737 H01L 29/86 - 29/87 H01L 29/88 - 29/96
Claims (7)
- 【請求項１】段差上面、段差下面及び段差壁面を含む部
材に形成された量子箱半導体素子であって、個々の結晶
が広バンドギャップ物質によって隔てられた半導体微結
晶を含む領域を該段差壁面に堆積し、且つ該段差上下面
にある電極層に該領域が接するように構成されているこ
とを特徴とする量子箱半導体素子。 - 【請求項２】前記段差上下面間の高さと前記電極層の厚
さの差が10〜200nmである請求項1記載の量子箱半導体素
子。 - 【請求項３】前記半導体微結晶のサイズが10〜1nmの大
きさである請求項1記載の量子箱半導体素子。 - 【請求項４】前記領域は、前記半導体微結晶の表面を酸
化処理、還元処理、窒化処理、あるいは炭化処理して形
成されている請求項1記載の量子箱半導体素子。 - 【請求項５】前記半導体微結晶は、Si、Ge、Siあるいは
Geを含む合金、または化合物半導体からなる請求項１記
載の量子箱半導体素子。 - 【請求項６】前記領域は、気相法で堆積させて成る請求
項1記載の量子箱半導体素子。 - 【請求項７】前記段差上下面に電極層を形成した後、前
記領域を形成して成る請求項１記載の量子箱半導体素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14801691A JP3181070B2 (ja) | 1991-05-23 | 1991-05-23 | 量子箱半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14801691A JP3181070B2 (ja) | 1991-05-23 | 1991-05-23 | 量子箱半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120481A JPH06120481A (ja) | 1994-04-28 |
| JP3181070B2 true JP3181070B2 (ja) | 2001-07-03 |
Family
ID=15443223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14801691A Expired - Fee Related JP3181070B2 (ja) | 1991-05-23 | 1991-05-23 | 量子箱半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181070B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0881691B1 (en) | 1997-05-30 | 2004-09-01 | Matsushita Electric Industrial Co., Ltd. | Quantum dot device |
| EP0926260A3 (en) * | 1997-12-12 | 2001-04-11 | Matsushita Electric Industrial Co., Ltd. | Using antibody - antigen interaction for formation of a patterened metal film |
-
1991
- 1991-05-23 JP JP14801691A patent/JP3181070B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｍｉｎｏｒｕ Ｆｕｊｉｉ，ｅｔ．ａｌ．，"Ｒａｍａｎ ｓｃａｔｔｅｒｉｎｇ ｆｒｏｍ ｑｕａｎｔｕｍ ｄｏｔｓ ｏｆ Ｇｅ ｅｍｂｅｄｄｅｄ ｉｎ ＳｉＯ２ ｔｈｉｎ ｆｉｌｍｓ"Ａｐｐｌｅ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．５７，Ｎｏ２５，１９９０，ｐ２６９２−２６９４ |
| Ｒ．Ｋ．Ｊａｉｎ，ｅｔ．ａｌ．，"Ｄｅｇｅｎｅｒａｔｉｏｎ ｆｏｕｒ−ｗａｖｅ ｍｉｘｉｎｇ ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｄｏｐｅｄ ｇｌａｓｓｅｓ"，Ｊ．ｏｐｔ．Ｓｏｃ．Ａｍ．，ｖｏｌ．７３，Ｎｏ．５，１９８３，ｐ６４７−６５３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120481A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120235119A1 (en) | Method to Improve Nucleation of Materials on Graphene and Carbon Nanotubes | |
| JP4428921B2 (ja) | ナノ構造体、電子デバイス、及びその製造方法 | |
| JPH11345959A (ja) | 微細構造の製造方法およびその微細構造を用いた半導体素子 | |
| KR102109347B1 (ko) | 도핑된 금속 칼코게나이드 박막의 제조 방법 | |
| GB2129020A (en) | Method of vapour deposition of multiconstituent material | |
| JP3181070B2 (ja) | 量子箱半導体素子 | |
| US5904553A (en) | Fabrication method for a gate quality oxide-compound semiconductor structure | |
| JP2692804B2 (ja) | 結晶性堆積膜の形成方法 | |
| JP3525137B2 (ja) | 半導体微粒子集合体の製造方法 | |
| KR102434399B1 (ko) | 플라즈마를 이용한 전이금속 디칼코게나이드-그래핀 이종접합 복합체 제조 방법 | |
| JP3149966B2 (ja) | 量子箱構造の半導体素子の製造方法 | |
| KR102562513B1 (ko) | 그래핀 나노구조 성장을 이용한 가스센서 및 이의 제조방법 | |
| KR102480374B1 (ko) | 압광전 단일 소자 및 이의 제조방법 | |
| JP2577544B2 (ja) | 半導体装置の製造方法 | |
| JPH06310428A (ja) | 量子箱の製造方法 | |
| CN108502840A (zh) | 一种高效率制备环状纳米间隙有序阵列的方法 | |
| KR102576569B1 (ko) | 전이금속 디칼코게나이드의 제조 방법 | |
| JPH0473720A (ja) | 非線形光学材料の製造方法 | |
| JP3240021B2 (ja) | 化合物半導体結晶の成長方法 | |
| Zhang et al. | Microstructure and conductivity of large area nanocrystalline silicon films grown by specially designed thermal-assisted chemical vapor deposition | |
| JPH11106290A (ja) | 単結晶ダイヤモンド膜の形成方法及び単結晶ダイヤモンド膜気相合成用基板 | |
| JP3092821B2 (ja) | 化合物半導体表面構造およびその製造方法 | |
| KR101018537B1 (ko) | 게르마늄 나노결정립의 제조방법 | |
| JPH04204425A (ja) | 非線形光学材料およびその製造方法 | |
| Mashin et al. | Conductivity and absorption edge of amorphous silicyne |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100420 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110420 |
|
| LAPS | Cancellation because of no payment of annual fees |