JP3179164B2 - High frequency power amplifier - Google Patents

High frequency power amplifier

Info

Publication number
JP3179164B2
JP3179164B2 JP02316292A JP2316292A JP3179164B2 JP 3179164 B2 JP3179164 B2 JP 3179164B2 JP 02316292 A JP02316292 A JP 02316292A JP 2316292 A JP2316292 A JP 2316292A JP 3179164 B2 JP3179164 B2 JP 3179164B2
Authority
JP
Japan
Prior art keywords
power
frequency
line
harmonic
amplifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02316292A
Other languages
Japanese (ja)
Other versions
JPH05191175A (en
Inventor
雅也 桑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP02316292A priority Critical patent/JP3179164B2/en
Publication of JPH05191175A publication Critical patent/JPH05191175A/en
Application granted granted Critical
Publication of JP3179164B2 publication Critical patent/JP3179164B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は高周波信号の電力増幅器
に関するものであり、具体的には、移動無線通信機等に
使用される電力効率の高い送信用電力増幅器を提供せん
とするものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier for a high-frequency signal, and more particularly to a transmission power amplifier having high power efficiency used for a mobile radio communication device or the like. .

【0002】[0002]

【従来の技術】無線装置の送信機には、高いレベルの高
周波電力を出力するための高周波電力増幅器が組み込ま
れている。無線装置が消費する直流電力の大部分は、こ
の高周波電力増幅器が必要とする電力であり、無線装置
の低消費電力化のためには高周波電力への変換効率を高
めることが不可欠である。このことはとくに、電池によ
り動作する携帯電話機において極めて重要な事項であ
る。
2. Description of the Related Art A high frequency power amplifier for outputting a high level of high frequency power is incorporated in a transmitter of a radio apparatus. Most of the DC power consumed by the wireless device is the power required by the high-frequency power amplifier, and it is indispensable to increase the conversion efficiency to the high-frequency power in order to reduce the power consumption of the wireless device. This is particularly important for a battery-operated mobile phone.

【0003】通常、A級あるいはAB級の高周波電力増
幅器では、UHF帯変換効率30ないし50%が得られ
ているが、能動素子からみた負荷側の高周波信号に対す
るインピーダンスを適切に選べば、さらに高い変換効率
を得ることができる。
Normally, a class A or class AB high-frequency power amplifier achieves a UHF band conversion efficiency of 30 to 50%. However, if the impedance for a high-frequency signal on the load side as viewed from the active element is properly selected, it will be higher. Conversion efficiency can be obtained.

【0004】この変換効率と負荷側のインピーダンスと
の関係について、図10を用いて説明する。図10は電
力増幅器の基本構成を示しており、入力端子121から
の高周波信号をソースSが接地された電界効果トランジ
スタ101でのゲートGに印加し増幅された高周波信号
はそのドレインDから得られて、基本波におけるインピ
ーダンス整合をとるための基本波整合回路134を介し
て負荷インピーダンス150へ高周波電力が供給され
る。ここでL6およびL7はインダクタンスであり、そ
れぞれ直流電源VGS,VDSをゲートGおよびドレインD
に供給している。ここでIDCはドレインDへの直流電
流、VD(t) は高周波ドレイン電圧、ID(t)はド
レインDへの高周波電流、IM(t) は基本波整合回路
134への高周波電流、IOUT(t) は負荷インピーダ
ンス150への高周波電流である。
The relationship between the conversion efficiency and the impedance on the load side will be described with reference to FIG. FIG. 10 shows a basic configuration of a power amplifier. A high-frequency signal from an input terminal 121 is applied to a gate G of a field-effect transistor 101 whose source S is grounded, and an amplified high-frequency signal is obtained from its drain D. Thus, high-frequency power is supplied to the load impedance 150 via a fundamental wave matching circuit 134 for impedance matching of the fundamental wave. Here, L6 and L7 are inductances, which connect the DC power supplies V GS and V DS to the gate G and the drain D, respectively.
To supply. Here, I DC is a DC current to the drain D, V D (t) is a high-frequency drain voltage, I D (t) is a high-frequency current to the drain D, and I M (t) is a high-frequency current to the fundamental matching circuit 134. , I OUT (t) are the high frequency currents to the load impedance 150.

【0005】図11(a)には図10のドレインDへの
高周波電流ID(t) の電流波形171が、図11
(b)には図10の高周波ドレイン電圧VD(t) の電
圧波形172が示されている。高周波電流ID(t)
は、 ID(t)=ΣICk exp(jkωt)=I0 +I1 +I2 +I3 +I4 +… (1) ここで゛、 I1 =Re{2IC1 exp(jωt)} I2 =Re{2IC2 exp(j2ωt)} I3 =Re{2IC3 exp(j3ωt)} I4 =Re{2IC4 exp(j4ωt)} … と表わすことができる。ここでΣはkを−∞から+∞ま
で変えて加算することを表わし、IC は実部および虚部
を含む複素電流を示し、Reはその実部を示している。
FIG. 11A shows a current waveform 171 of the high-frequency current I D (t) to the drain D in FIG.
(B) shows a voltage waveform 172 of the high-frequency drain voltage V D (t) in FIG. High frequency current I D (t)
I D (t) = {I Ck exp (jkωt) = I 0 + I 1 + I 2 + I 3 + I 4 +... (1) where, I 1 = Re {2I C1 exp (jωt)} I 2 = Re {2I C2 exp (j2ωt)} I 3 = Re {2I C3 exp (j3ωt)} I 4 = Re {2I C4 exp (j4ωt)}. Here, Σ indicates that k is changed from −∞ to + ∞ and added, I C indicates a complex current including a real part and an imaginary part, and Re indicates the real part.

【0006】同様に高周波ドレイン電圧VD(t) は、 VD(t)=ΣVCk exp(jkωt)=V0 +V1 +V2 +V3 +V4 +… (2) ここで、 V1 =Re{2VC1 exp(jωt)} V2 =Re{2VC2 exp(j2ωt)} V3 =Re{2VC3 exp(j3ωt)} V4 =Re{2VC4 exp(j4ωt)} … と表わすことができる。ここでΣはkを−∞から+∞ま
で変えて加算することを表わし、VC は実部および虚部
を含む複素電流を示し、Reはその実部を示している。
図10の点181から、基本波整合回路134側をみた
インピーダンスをZM (ω)とし、ω=2πfとするな
らば、式(1)および(2)の各電流IC および電圧V
C の間には、 VC1=−ZM (ω)IC1C2=−ZM (2ω)IC2C3=−ZM (3ω)IC3C4=−ZM (4ω)IC4 …… (3) の関係があるので、点181から右側を見た各調波に対
するインピーダンスZM (kω)により式(1)および
(2)の高周波電流ID(t) および高周波ドレイン電
圧VD(t)の波形が変化することがわかる。
Similarly, the high-frequency drain voltage V D (t) is expressed as follows: V D (t) = ΣV Ck exp (jkωt) = V 0 + V 1 + V 2 + V 3 + V 4 + (2) where V 1 = Re {2V C1 exp (jωt)} V 2 = Re {2V C2 exp (j2ωt)} V 3 = Re {2V C3 exp (j3ωt)} V 4 = Re {2V C4 exp (j4ωt)} . Here Σ represents the adding by changing k from -∞ to + ∞, V C is the real part and shows the complex current containing the imaginary part, Re denotes the real part.
Assuming that the impedance seen from the point 181 in FIG. 10 on the fundamental wave matching circuit 134 side is Z M (ω) and ω = 2πf, each current I C and voltage V in equations (1) and (2) are obtained.
Between C , V C1 = −Z M (ω) I C1 V C2 = −Z M (2ω) I C2 V C3 = −Z M (3ω) I C3 V C4 = −Z M (4ω) I C4 ... (3), the high-frequency current ID (t) and the high-frequency drain voltage V of the equations (1) and (2) are obtained from the impedance Z M (kω) for each harmonic viewed from the point 181 to the right. It can be seen that the waveform of D (t) changes.

【0007】電界効果トランジスタ101の電力損失P
F は、 PF =T-1∫ VD(t)ID(t)dt (4) ここで、T=2π/ω,ω=2πfであり、∫は0から
Tまでの期間積分することを表わしている。
The power loss P of the field effect transistor 101
F is P F = T -1 ∫ V D (t) ID (t) dt (4) where T = 2π / ω, ω = 2πf, and ∫ is to be integrated from 0 to T Is represented.

【0008】基本波の周波数f0 における電界効果トラ
ンジスタ101のドレインDからの出力POUT(1)
は、 ω0 =2πf0 とすると、 POUT(1)=2Re{ZM (ω0 )}|IC12 (5) k次の高調波の周波数kf0 における電界効果トランジ
スタ101のドレインDからの出力電力POUT(k)
は、 OUT(k)=2Re{ZM (kω0 )}|ICk2 (6)
The output P OUT (1) from the drain D of the field effect transistor 101 at the frequency f 0 of the fundamental wave
Is Assuming that ω 0 = 2πf 0 , P OUT (1) = 2Re {Z M0 )} | I C1 | 2 (5) From the drain D of the field-effect transistor 101 at the k-th harmonic frequency kf 0 Output power P OUT (k)
Is P OUT (k) = 2Re {Z M (kω 0 )} | I Ck | 2 (6)

【0009】図10の回路の直流電源VDSから供給され
る消費電力PDCDC=VDSDC=PF+ΣPOUT(k) (7) となる。ここでVDSは直流電源VDSの電圧であり、Σは
k=1から∞まで変えたときの合計を表わしている。電
界効果トランジスタ101のドレインDにおける基本波
の周波数f0 の出力電力を得るドレイン効率ηは、 η=POUT(1)/PDC (8) である。
The power consumption P DC P DC = V DS I DC = P F + ΣP OUT (k) supplied from the DC power supply V DS in the circuit of FIG. Here, V DS is the voltage of the DC power supply V DS , and Σ represents the sum when k = 1 to ∞. The drain efficiency η for obtaining output power at the frequency f 0 of the fundamental wave at the drain D of the field effect transistor 101 is η = P OUT (1) / P DC (8)

【0010】式(8)に示したドレイン効率ηを大きく
して高効率化を図るためには、消費電力PDCの減少と、
基本波の周波数f0の出力電力POUT(1)の増大が必要
となる。
In order to increase the drain efficiency η shown in the equation (8) to increase the efficiency, it is necessary to reduce the power consumption P DC ,
It is necessary to increase the output power P OUT (1) at the frequency f 0 of the fundamental wave.

【0011】そこで消費電力PDCを減少せしめるため
に、式(7)の電界効果トランジスタ101の電力損失
F を減少することが必要であり、それには、式(4)
に示された電力損失PF の原因となる高周波ドレイン電
圧VD(t) とドレインDの高周波電流ID(t) の
積、すなわち、図11のID(t)とVD(t)が時間的
に重なっている部分(電流波形171aの立下り部分と
電圧波形172aの立上り部分、同じく172aの立下
り部分と171bの立上り部分、171bの立下り部分
と172bの立上り部分)を小さくするように図10の
点181から右(負荷側)を見たインピーダンスを設定
する必要がある。図11においてID(t)を表わす電
流波形171a,171bと、VD(t) を表わす電圧
波形172a,172bとの時間的な重なりが無くなれ
ば、式(4)の電力損失PF を除去することができる。
また式(7)の基本波(k=1)を除くk次の高調波の
出力電力POUT(k) (ただしkは2以上)を0にする
ために、式(6)のk次の高調波における抵抗分Re
{ZM(kω0 )} を0にするか、あるいはk次の高調
波における高周波電流である複素電流ICkを0にすれば
よい。
[0011] Therefore in order to allowed to reduce the power consumption P DC, it is necessary to reduce the power loss P F of the field effect transistor 101 of the formula (7), to, Formula (4)
The product of the high-frequency drain voltage V D (t) causing the power loss P F and the high-frequency current I D (t) of the drain D, ie, I D (t) and V D (t) in FIG. Are temporally overlapped (a falling portion of the current waveform 171a and a rising portion of the voltage waveform 172a, a falling portion of the 172a and a rising portion of the 171b, a falling portion of the 171b and a rising portion of the 172b). Thus, it is necessary to set the impedance as viewed from the point 181 in FIG. 10 to the right (load side). In FIG. 11, if there is no temporal overlap between the current waveforms 171a and 171b representing I D (t) and the voltage waveforms 172a and 172b representing V D (t), the power loss P F in equation (4) is removed. can do.
Further, in order to set the output power P OUT (k) (where k is 2 or more) of the k-th harmonic except the fundamental wave (k = 1) of the equation (7) to 0, the k-th order of the equation (6) Resistance component Re in harmonics
{Z M (kω 0 )} may be set to 0, or the complex current I Ck which is a high-frequency current at the k-th harmonic may be set to 0.

【0012】このような条件を実現する方法として、ド
レインDの高周波電流ID(t) を流通角180°の半
波整流波形とし、偶数次のインピーダンスを0とするた
めのB級増幅器が使用されている。半波整流時のドレイ
ンDの高周波電流ID(t)は、 ID(t)=1/π +(1/2) cos ω0 t +(2/3π) cos(2ω0 t) −(2/7π) cos(4ω0 t) +(2/35π) cos(6ω0 t) −… (9) となる。式(9)を見ると、この高周波電流ID(t)
はω0 で示される基本波と、たとえば2ω0 ,4ω0
…などで示される偶数次の高調波成分を含むから、偶数
次高調波に対するインピーダンスを0にすれば偶数次高
調波における電圧は0になるから高周波ドレイン電圧V
D(t) は基本波成分のみになり、式(8)に示すドレ
イン効率ηは高くなることが知られている。
As a method of realizing such a condition, a class B amplifier is used to make the high-frequency current I D (t) of the drain D a half-wave rectified waveform having a flow angle of 180 ° and to make the even-order impedance zero. Have been. High frequency current I D of the drain D during half-wave rectification (t) is, I D (t) = 1 / π + (1/2) cos ω 0 t + (2 / 3π) cos (2ω 0 t) - ( 2 / 7π) cos (4ω 0 t) + (2 / 35π) cos (6ω 0 t)-(9) Looking at equation (9), this high-frequency current I D (t)
Is a fundamental wave represented by ω 0 and, for example, 2ω 0 , 4ω 0 ,
.., Etc., the impedance at the even-order harmonic becomes 0, and the voltage at the even-order harmonic becomes 0. Therefore, the high-frequency drain voltage V
It is known that D (t) has only the fundamental wave component, and the drain efficiency η shown in Expression (8) increases.

【0013】実際には、k=3以上の高次の高調波にお
ける高調波電力はk=2の場合に比べて比較的小さいの
で、2次高調波(k=2)に対して、式(6)のインピ
ーダンス Re{ZM(2ω0 )} を0にして高いドレイン効率ηを得ようとしている。現
実には、図10の電界効果トランジスタ101のドレイ
ンDの点181から右を見た基本波の2倍の周波数2f
0 (2次高調波)に対するインピーダンスを0に近づけ
ることで実現しようとしている。
In practice, the harmonic power at higher harmonics of k = 3 or higher is relatively small as compared with the case of k = 2. It is intended to obtain a high drain efficiency η by setting the impedance Re {Z M (2ω 0 )} of 6) to 0. In reality, the frequency 2f which is twice the fundamental wave as seen from the point 181 of the drain D of the field effect transistor 101 in FIG.
This is intended to be realized by bringing the impedance to 0 (second harmonic) close to 0.

【0014】基本波の2倍の周波数2f0 (2次高調
波)に対するインピーダンスを0にしようとする回路
(以下第1の従来例という)が図12(a)に、図12
(b)には(a)に示した回路における2次高調波の定
在波が示されている。(a)の回路においては、インダ
クタンスL6,L7や直流電源VDS,VGSは記載が省略
されている。
FIG. 12A shows a circuit (hereinafter referred to as a first conventional example) which attempts to reduce the impedance to a frequency 2f 0 (second harmonic) twice the fundamental wave.
(B) shows the standing wave of the second harmonic in the circuit shown in (a). In the circuit of (a), the descriptions of the inductances L6 and L7 and the DC power supplies V DS and V GS are omitted.

【0015】図12(a)において、入力端子121に
印加された高周波信号は、ソースSが接地された電界効
果トランジスタ101のゲートGに印加され増幅され
て、高周波電力はドレインDに得られる。その高周波電
力は、伝送路114を通り、オープン・スタブ118の
接続された点182を通過して、基本波整合回路134
を介してインピーダンス整合がなされて、負荷インピー
ダンス150に印加されている。
In FIG. 12A, a high-frequency signal applied to an input terminal 121 is applied to a gate G of a field-effect transistor 101 whose source S is grounded and amplified, and high-frequency power is obtained at a drain D. The high-frequency power passes through the transmission line 114, passes through the point 182 where the open stub 118 is connected, and passes through the fundamental wave matching circuit 134.
, And is applied to the load impedance 150.

【0016】伝送路114およびオープン・スタブ11
8における2次高調波の定在波は図12(b)に示され
ており、点191と点182との間に接続された伝送路
114の電気長は2次高調波の波長λの2分の1であ
り、点182に接続されたオープン・スタブ118の開
放端の点192までの電気長はλの4分の1である。点
192においては、2次高調波の振幅は最大であり、点
182および点191ではその振幅は0すなわち仮想接
地となる。この回路では点191を仮想接地するために
λの2分の1の長い伝送路114を用いているために、
高い周波数におけるばかりでなく低い周波数においても
位相の回転が生ずることになるから、点191における
インピ−ダンスは高周波信号の周波数によって大きく変
化する。このために、2次高調波(周波数2f0 )に対
する仮想接地の条件は狭い周波数領域においてのみ実現
される。したがって、たとえば、無線チャネルの変更に
より高周波信号の周波数が変化して2次高調波の周波数
が2f0 よりはずれた場合には、損失が発生して急激に
電力効率が悪化する。
Transmission line 114 and open stub 11
The standing wave of the second harmonic at 8 is shown in FIG. 12 (b), and the electrical length of the transmission line 114 connected between the points 191 and 182 is 2 times the wavelength λ of the second harmonic. The electrical length of the open stub 118 connected to the point 182 to the point 192 at the open end is で of λ. At point 192, the amplitude of the second harmonic is at a maximum, and at points 182 and 191 the amplitude is zero, ie, virtual ground. In this circuit, a long transmission line 114 having a half of λ is used to virtually ground the point 191.
Since phase rotation will occur not only at high frequencies but also at low frequencies, the impedance at point 191 will vary greatly with the frequency of the high frequency signal. For this reason, the virtual ground condition for the second harmonic (frequency 2f 0 ) is realized only in a narrow frequency range. Therefore, for example, when the frequency of the high-frequency signal changes due to the change of the radio channel and the frequency of the second harmonic deviates from 2f 0 , a loss occurs and the power efficiency deteriorates rapidly.

【0017】このような 問題を解決する回路(以下第
2の従来例という)が図13(a)に、その高周波信号
の位相図が図13(b)にスミス・チャートとして示さ
れている。(a)の回路においてはインダクタンスL
6,L7や直流電源VDS,VGSは省略されている。電界
効果トランジスタ101は増幅素子部102とボンディ
ング・ワイヤやパッケージのリードおよび接続のための
リードなどによる寄生線路103を含んでいる。電界効
果トランジスタ101のドレインDには、基本波の周波
数f0 の2次高調波のλ/4(λ=1/(2f0 ))の
電気長を有するオープン・スタブ118が接続され、点
182における 2f0に対するインピーダンスを0にし
ようとしている。
FIG. 13A shows a circuit for solving such a problem (hereinafter referred to as a second conventional example), and FIG. 13B shows a Smith chart of a phase diagram of the high-frequency signal. In the circuit of FIG.
6, L7 and DC power supplies V DS and V GS are omitted. The field-effect transistor 101 includes an amplifying element section 102 and a parasitic line 103 such as a bonding wire, a package lead, and a lead for connection. An open stub 118 having an electrical length of λ / 4 (λ = 1 / (2f 0 )) of the second harmonic of the frequency f 0 of the fundamental wave is connected to the drain D of the field effect transistor 101. Is trying to make the impedance for 2f 0 zero .

【0018】しかしながら、寄生線路103の電気長Δ
θがあるために、点183ではその往復の2Δθの電気
長が加わり、2f0 =3ギガ・ヘルツ(f0 =1.5ギ
ガ・ヘルツ)において20°〜40°の位相ずれを生
じ、図13(b)の点Aのように、点Cから2Δθ(2
0°〜40°)ずれて、140°〜160°となり、2
次高調波に対するインピーダンスが0にはならないこと
になる。したがって、点183における2次高調波のイ
ンピーダンスを0にするためには、寄生線路103の影
響を見込んで電界効果トランジスタ101のドレイン端
子Dから右方の負荷側を見たインピーダンスは、図13
(b)の点Cよりも2Δθ(20°〜40°)回転した
点Bが最適なインピーダンス条件となる。このことは位
相角の最適値を示しているつぎの文献の実験結果からも
裏付けられる。
However, the electric length Δ of the parasitic line 103
Due to the presence of θ, the electrical length of the round trip 2Δθ is added at the point 183, and a phase shift of 20 ° to 40 ° occurs at 2f 0 = 3 GHz (f 0 = 1.5 GHz). As shown in point A of FIG. 13 (b), 2Δθ (2
0 ° to 40 °) to 140 ° to 160 °.
The impedance for the second harmonic will not be zero. Therefore, in order to make the impedance of the second harmonic at point 183 zero, the impedance seen from the right side of the load from the drain terminal D of the field effect transistor 101 in consideration of the effect of the parasitic line 103 is as shown in FIG.
The point B rotated by 2Δθ (20 ° to 40 °) from the point C in (b) is the optimum impedance condition. This is supported by the experimental results in the following literature showing the optimum value of the phase angle.

【0019】文献1. 池田 他、 信学会 春季全国
大会 C−64 1990年
Reference 1. Ikeda et al., IEICE Spring Conference, C-64, 1990

【0020】図13(a)の第1の従来例の回路には、
前記問題の他に、つぎのような基本波に対するインピー
ダンス整合上の問題もある。
The circuit of the first conventional example shown in FIG.
In addition to the above problem, there is another problem in impedance matching with the fundamental wave as follows.

【0021】図14には図13(a)に示した第2の従
来例の回路の周波数f0 の基本波に対する等価回路が示
されている。ここで高周波信号源107は、電界効果ト
ランジスタ101の基本波における等価回路である。そ
こには、高周波定電流源108と信号源インピーダンス
109が含まれており、図13(a)のオープン・スタ
ブ118は基本波においてはキャパシタンスC6と等価
である。
FIG. 14 shows an equivalent circuit of the second conventional circuit shown in FIG. 13A for a fundamental wave of frequency f 0 . Here, the high-frequency signal source 107 is an equivalent circuit of the field-effect transistor 101 at the fundamental wave. It includes a high-frequency constant current source 108 and a signal source impedance 109, and the open stub 118 in FIG. 13A is equivalent to a capacitance C6 in a fundamental wave.

【0022】ドレイン効率ηを最大とするB級電力増幅
器である高周波信号源107の基本波における負荷イン
ピーダンスZM(ω0 ) は、直流電源VDS の電圧VDS
(図10参照)と、点184における出力電力P0UT
ら、 ZM (ω0 )=VDS 2 /(2POUT ) の関係がある。たとえば無線増幅器の動作条件として、
DS =5ボルト,P0UT=1ワットのときには、ZM
(ω0 )=12.5オームとなる。負荷インピーダンス
150の値は50オームであり、もし、キャパシタンス
C6の存在がなければ、50オーム対12.5オームの
VSWR(電圧定在波比)は4である。
The load impedance Z M0) in the fundamental wave of the high-frequency signal source 107 and the drain efficiency η is a class B power amplifier to the maximum, the voltage V DS of the DC power supply V DS
(See FIG. 10) and the output power P 0UT at point 184, there is a relationship Z M0 ) = V DS 2 / (2P OUT ). For example, as operating conditions of a wireless amplifier,
When V DS = 5 volts and P 0UT = 1 watt, Z M
0 ) = 12.5 ohms. The value of the load impedance 150 is 50 ohms, and if there is no capacitance C6, the VSWR (voltage standing wave ratio) of 50 ohms to 12.5 ohms is 4.

【0023】ところが、オープンスタブ118の存在に
より、基本波においてはキャパシタンスC6が存在する
から、図14の点185から高周波信号源側を見たイン
ピーダンスは信号源インピーダンス109にキャパシタ
ンスC6のインピーダンスが並列に接続されたものとな
り、その値は9.8オーム程度になる。したがって、基
本波整合回路134は、50オームの負荷インピーダン
ス150と、VSWRが5.1程度の点185から高周
波信号源107側を見たインピーダンとの整合をとらな
ければならない。このVSWRの値が大きくなるほど基
本波整合回路134の帯域幅は狭くなる。そのために基
本波整合回路134は構成部品が多くなり、この整合回
路134における電力損失も増大し、電力効率が低下し
ている。
However, because of the presence of the open stub 118, the capacitance C6 exists in the fundamental wave. Therefore, when the high-frequency signal source side is viewed from the point 185 in FIG. It is connected and its value is about 9.8 ohms. Therefore, the fundamental wave matching circuit 134 must match the load impedance 150 of 50 ohms with the impedance looking at the high-frequency signal source 107 from the point 185 where the VSWR is about 5.1. As the value of the VSWR increases, the bandwidth of the fundamental wave matching circuit 134 decreases. For this reason, the fundamental wave matching circuit 134 has many components, the power loss in the matching circuit 134 increases, and the power efficiency decreases.

【0024】図15には第3の従来例(特開昭62−1
68404)が示されている。電界効果トランジスタ1
01のドレインDと基本波整合回路134との間の伝送
線路115の途中をキャパシタンスC7により接地して
いる。伝送線路115のうちのキャパシタンスC7とド
レインDとの間の部分伝送路116によってキャパシタ
ンスC7のアドミッタンスをインピーダンス変換し、ド
レインDにおいて2次高調波に対してショートを実現し
ようとしている。
FIG. 15 shows a third conventional example (JP-A-62-1).
68404). Field effect transistor 1
In the middle of the transmission line 115 between the drain D of No. 01 and the fundamental matching circuit 134, a capacitance C7 is grounded. The admittance of the capacitance C7 is impedance-converted by the partial transmission line 116 between the capacitance C7 and the drain D in the transmission line 115, and a short circuit is realized at the drain D with respect to the second harmonic.

【0025】しかしながら、基本波に対して整合をとろ
うとすれば、キャパシタンスC7の値は大きくすること
はできず、キャパシタンスC7の2次高調波におけるイ
ンピーダンスは十分に小さなものとはならないから、キ
ャパシタンスC7により2次高調波をショートすること
ができない。したがって、伝送路115とキャパシタン
スC7との接続点である点186より基本波整合回路1
34側へ2次高調波が伝送されるため基本波以外の不要
波(2倍波)が出力される。
However, if an attempt is made to match the fundamental wave, the value of the capacitance C7 cannot be increased, and the impedance at the second harmonic of the capacitance C7 is not sufficiently small. As a result, the second harmonic cannot be short-circuited. Therefore, from the point 186 which is the connection point between the transmission line 115 and the capacitance C7, the fundamental wave matching circuit 1
Since the second harmonic is transmitted to the side 34, unnecessary waves (second harmonics) other than the fundamental wave are output.

【0026】[0026]

【発明が解決しようとする課題】第1の従来例(図12
(a))においては寄生線路は、伝送路114の一部と
みなして処理できるために、寄生線路の存在は問題とは
ならなかったが、長い伝送路114を使用するから帯域
幅が狭くなるという問題があった。
A first conventional example (FIG. 12)
In (a)), the existence of the parasitic line is not a problem because the parasitic line can be regarded as a part of the transmission line 114, but the bandwidth is narrow because the long transmission line 114 is used. There was a problem.

【0027】第2の従来例(図13(a))において
は、第1の従来例の帯域幅が狭くなるという問題は解決
されてはいるものの、2次高調波を図13(a)の点1
83において仮想接地しているから、寄生線路103の
存在のために、点182における2次高調波に対するイ
ンピーダンスを0にすることができず、2次高調波が基
本整合回路134側へも流れ、これが電力損失となる。
また、基本波整合回路134においても、基本波のみを
通過せしめて、2次高調波を遮断するようにしなければ
ならないから回路構成が複雑になり、そのために電力損
失がさらに増加していた。基本波に対しては、オープン
・スタブ118は図14のキャパシタンスC6と等価に
なり、点185から高周波信号源107側を見たインピ
ーダンスはキャパシタンスC6が存在しないときよりも
小さくなるために、VSWRが大きな値となり、このイ
ンピーダンス整合をとるための基本波整合回路134は
狭帯域となり、そのインピーダンスの整合度もキャパシ
タンスC6が存在しないときよりも悪くなり、電力効率
が十分には上らないという解決されるべき課題があっ
た。
In the second conventional example (FIG. 13 (a)), although the problem of narrowing the bandwidth of the first conventional example has been solved, the second harmonic is shown in FIG. 13 (a). Point 1
Since the virtual ground is established at 83, the impedance for the second harmonic at the point 182 cannot be set to 0 due to the existence of the parasitic line 103, and the second harmonic also flows to the basic matching circuit 134 side, This results in power loss.
Also in the fundamental wave matching circuit 134, it is necessary to pass only the fundamental wave so as to cut off the second harmonic, so that the circuit configuration is complicated, and the power loss is further increased. For the fundamental wave, the open stub 118 is equivalent to the capacitance C6 in FIG. 14, and the impedance when the high frequency signal source 107 side from the point 185 is smaller than when the capacitance C6 does not exist. The value becomes a large value, and the fundamental wave matching circuit 134 for achieving this impedance matching has a narrow band, the impedance matching degree becomes worse than when the capacitance C6 does not exist, and the power efficiency is not sufficiently improved. There were issues to be addressed.

【0028】第3の従来例(図15)においては、伝送
路115およびキャパシタンスC7を基本波に対して整
合をとるように選ぶと、2次高調波に対してキャパシタ
ンスC7のインピーダンスが十分に小さな値とはならな
いためにドレインDにおいて2次高調波の成分をショー
トすることができず、また、2次高調波が基本波整合回
路134の方向へ伝送され、2次高調波電力損が発生
し、さらに不要な2次高調波までも出力してしまうとい
う解決されるべき課題があった。
In the third conventional example (FIG. 15), when the transmission line 115 and the capacitance C7 are selected so as to match the fundamental wave, the impedance of the capacitance C7 is sufficiently small with respect to the second harmonic. Since the value does not reach the value, the second harmonic component cannot be short-circuited at the drain D, and the second harmonic is transmitted in the direction of the fundamental wave matching circuit 134, and the second harmonic power loss occurs. Further, there is a problem to be solved in that even unnecessary second harmonics are output.

【0029】[0029]

【課題を解決するための手段】本発明はこのような課題
を解決するためになされたものであり、電力増幅をする
電界効果トランジスタと、電界効果トランジスタのドレ
インと負荷インピーダンスと基本波における整合をとる
ための基本波整合回路との間を接続するための電界効果
トランジスタの寄生線路を含む電気長が2次高調波の4
分の1波長である第1の結合線路と、この第1の結合線
路に平行し相互に結合を有し、電界効果トランジスタに
近い側の端子が接地され他端が開放された第2の結合線
路とを含むように構成した。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a field effect transistor for amplifying electric power, a drain of the field effect transistor, a load impedance, and a matching in a fundamental wave. The electric length including the parasitic line of the field-effect transistor for connecting with the fundamental wave matching circuit for taking
A first coupling line having a one-half wavelength, and a second coupling parallel to the first coupling line and having mutual coupling, a terminal near the field-effect transistor being grounded and the other end being open. It was configured to include a track.

【0030】[0030]

【作用】2次高調波に対しては、寄生線路と結合線路の
電気長が4分の1波長となり、第2の結合線路が第1の
結合線路と結合しているために、ドレイン側から負荷側
を見込んだ、反射係数の位相角を所要値に設定した。そ
の結果、高い電力効率が得られるようになった。第1の
結合線路とドレイン端子との間に2次高調波の4分の1
波長より若干短い伝送路を挿入し、その伝送路の一端を
接地し、他端にキャパシタンスを接続することにより、
ドレイン端子をショートすることもできる。
With respect to the second harmonic, the electric length of the parasitic line and the coupling line becomes a quarter wavelength, and the second coupling line is coupled with the first coupling line. The phase angle of the reflection coefficient was set to a required value in anticipation of the load side. As a result, high power efficiency can be obtained. 1/4 of the second harmonic between the first coupled line and the drain terminal
By inserting a transmission line slightly shorter than the wavelength, grounding one end of the transmission line and connecting a capacitance to the other end,
The drain terminal can be short-circuited.

【0031】[0031]

【実施例】本発明の一実施例を図1に示し、これを用い
て説明する。ここにおいて図10および図13の構成要
素に対応するものについては同じ記号を付した。また、
図10のインダクタンスL6,L7および直流電源
GS,VDSは記載を省略している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention is shown in FIG. Here, components corresponding to those in FIGS. 10 and 13 are denoted by the same reference numerals. Also,
The illustration of the inductances L6 and L7 and the DC power supplies V GS and V DS in FIG. 10 is omitted.

【0032】入力端子121に印加された高周波信号
は、ソースSを接地された電界効果トランジスタ101
のゲートGに印加される。高周波電力が得られる電界効
果トランジスタ101のドレインDは結合線路20aに
点193で接続され、結合線路20aの他端は点194
において負荷インピーダンス150とインピーダンス整
合をとるための基本波整合回路134に接続されてい
る。結合線路20aに並行して結合線路20bがあり、
点193側の結合線路20bの一端は接地され、点19
4の他端はオープンになっている。この2つの結合線路
20a,20bは一体となって結合線路素子を構成して
いる。両結合線路20a,20bの電気長は、基本波の
2倍の周波数を有する2次高調波の波長の4分の1であ
り、結合線路20bが20aに電磁結合しているから、
2次高調波に対しては点193をショート(仮想接地)
し、結合線路20a,20b以外の線路を必要とせず回
路寸法を小型にすることができる。
The high frequency signal applied to the input terminal 121 is applied to the field effect transistor 101 whose source S is grounded.
Is applied to the gate G. The drain D of the field-effect transistor 101 from which high-frequency power is obtained is connected to the coupling line 20a at a point 193, and the other end of the coupling line 20a is connected to a point 194.
Is connected to a fundamental wave matching circuit 134 for impedance matching with the load impedance 150. There is a coupling line 20b in parallel with the coupling line 20a,
One end of the coupling line 20b on the side of the point 193 is grounded.
The other end of 4 is open. The two coupled lines 20a and 20b are integrated to form a coupled line element. The electrical length of both coupling lines 20a and 20b is one-fourth of the wavelength of the second harmonic having twice the frequency of the fundamental wave, and the coupling line 20b is electromagnetically coupled to 20a.
Short the point 193 for the second harmonic (virtual ground)
However, the circuit size can be reduced without requiring any lines other than the coupling lines 20a and 20b.

【0033】図1(b)は図1(a)に示した回路の基
本波における等価回路を示したものであり、θ3,θ4
は電気長で2次高調波の波長λの4分の1の長さであ
り、θ3=θ4である。図1の実施例は、結合線路20
aの電気長がλの4分の1と短い。図12に示した第1
の従来例の場合には、点191を仮想接地するためにλ
の2分の1の電気長を用いていたから、図1の回路は、
第1の従来例(図12)に対して、周波数の変化に対す
る線路のインピーダンスの変化が小さく、帯域幅は2倍
弱広いものが得られる。
FIG. 1B shows an equivalent circuit of a fundamental wave of the circuit shown in FIG.
Is an electrical length, which is a quarter of the wavelength λ of the second harmonic, and θ3 = θ4. The embodiment of FIG.
The electrical length of a is as short as 4 of λ. The first shown in FIG.
In the case of the conventional example of FIG.
Since the electric length of one half of the circuit was used, the circuit of FIG.
As compared with the first conventional example (FIG. 12), the change in the impedance of the line with respect to the change in frequency is small, and the bandwidth is slightly less than twice as wide.

【0034】図2には本発明の他の実施例が示されてい
る。ここで図1の回路と異なる点は、電界効果トランジ
スタ101は、ソースSを接地された理想的な増幅素子
部102とボンディング・ワイヤや半田付けのためのリ
ード線などによる電気長Δθで表わされた寄生線路10
3で等価的に表わされており、結合線路20bにおける
点194側の端子がキャパシタC4により接地されてい
る点である。結合線路20a,20bの電気長と寄生線
路103の電気長Δθを加えたものが、2次高調波の波
長λの4分の1と等価となるようにしている。キャパシ
タC4の効果と結合線路20bとによって点183を仮
想接地している。
FIG. 2 shows another embodiment of the present invention. Here, the difference from the circuit of FIG. 1 is that the field effect transistor 101 is represented by an electrical length Δθ of an ideal amplifying element portion 102 whose source S is grounded and a bonding wire or a lead wire for soldering. Parasitic line 10
3 in that the terminal on the point 194 side of the coupling line 20b is grounded by the capacitor C4. The sum of the electric lengths of the coupling lines 20a and 20b and the electric length Δθ of the parasitic line 103 is set to be equivalent to a quarter of the wavelength λ of the second harmonic. The point 183 is virtually grounded by the effect of the capacitor C4 and the coupling line 20b.

【0035】図3は図2に示した回路の等価回路であ
り、図1(b)に対応している。図1(b)と異なるの
は、電気長θ6とその効果により得られた電気長θ5
(=θ6)の長さが、2次高調波の波長λの4分の1に
なっており、キャパシタンスC4の効果としてキャパシ
タンスC5が等価的に付加されている点である。キャパ
シタンスC5は2つの結合線路20a,20b間の結合
度0<k≦1によって定まり、C5=kC4の関係にあ
る。図2および図3の回路においては、2次高調波に対
しては点183で完全にショートを実現しており、基本
波に対しては短い結合線路20a,20bのために広帯
域が得られるという特徴がある。
FIG. 3 is an equivalent circuit of the circuit shown in FIG. 2 and corresponds to FIG. The difference from FIG. 1B is that the electrical length θ6 and the electrical length θ5 obtained by the effect thereof are shown.
(= Θ6) is a quarter of the wavelength λ of the second harmonic, and the capacitance C5 is equivalently added as an effect of the capacitance C4. The capacitance C5 is determined by the degree of coupling 0 <k ≦ 1 between the two coupling lines 20a and 20b, and has a relationship of C5 = kC4. In the circuits of FIGS. 2 and 3, a short circuit is completely realized at the point 183 for the second harmonic, and a wide band is obtained for the fundamental wave due to the short coupling lines 20a and 20b. There are features.

【0036】図4には本発明のさらに他の実施例が示さ
れている。ここで図2に示したものとの差異を説明する
と、ドレインDの点196と結合線路20aの一端の点
195との間に伝送路141を追加し、結合線路20b
の両端をショート,オープン,キャパシタンス,インダ
クタンスからなるリアクティブ素子であるインピーダン
ス158,159で接地している点である。
FIG. 4 shows still another embodiment of the present invention. Here, the difference from the one shown in FIG. 2 will be described. A transmission line 141 is added between a point 196 of the drain D and a point 195 at one end of the coupling line 20a, and the coupling line 20b is added.
Are grounded at impedances 158 and 159, which are reactive elements composed of short, open, capacitance and inductance.

【0037】ここで伝送路141の電気長と寄生線路1
03の電気長Δθとの和は、2次高調波の波長λの4分
の1と等価となるように設定され、インピーダンス15
8はオープンすなわち、何も接続せず、インピーダンス
159はショートすなわち、短絡接地する。すると2次
高調波に対しては、両結合線路20a,20bが密に結
合しているために点195はオープン、点183ではシ
ョートが得られる。インピーダンス158としてキャパ
シタンスを用い、このキャパシタンスと結合線路20b
のインダクタンスとで形成する共振回路の共振周波数が
2次高調波の周波数(2f0 )となるように設定して
も、インピーダンス158をオープンにした場合と同じ
効果が得られる。結合線路20bのインダクタンスとリ
アクティブ素子であるインピーダンス158,159の
構成する回路が2次高調波の周波数(2f0 )に対して
共振するように、これらのリアクティブ素子であるイン
ピーダンス158,159を選ぶことができる。
Here, the electrical length of the transmission line 141 and the parasitic line 1
03 and the electrical length Δθ are set to be equivalent to a quarter of the wavelength λ of the second harmonic.
8 is open, that is, nothing is connected, and the impedance 159 is short-circuited, that is, short-circuited to ground. Then, for the second harmonic, the point 195 is open and the point 183 is short-circuited because the two coupled lines 20a and 20b are tightly coupled. The capacitance is used as the impedance 158, and this capacitance and the coupling line 20b are used.
Even if the resonance frequency of the resonance circuit formed by the above-described inductance is set to be the frequency of the second harmonic (2f 0 ), the same effect as when the impedance 158 is opened can be obtained. The impedances 158 and 159 of the reactive elements are adjusted so that the circuit formed by the inductance of the coupling line 20b and the impedances 158 and 159 of the reactive elements resonates at the frequency of the second harmonic (2f 0 ). You can choose.

【0038】図5には図1〜図4において重要な役割を
果たしている結合線路20a,20bを構成する結合線
路素子の第1の実施例の構造が示されている。ここで1
0は外部導体、20a,20bは帯状の結合線路、70
は結合線路20aと20bとの間および両結合線路20
a,20bと外部導体10との間に充填された、たとえ
ば4フッ化エチレンやポリエチレンなどの高周波損失の
少ない誘電体である。
FIG. 5 shows the structure of the first embodiment of the coupling line elements constituting the coupling lines 20a and 20b which play an important role in FIGS. Where 1
0 is an outer conductor, 20a and 20b are strip-shaped coupled lines, 70
Is between the coupled lines 20a and 20b and between the coupled lines 20a and 20b.
A dielectric material such as, for example, ethylene tetrafluoride or polyethylene, which has a small high-frequency loss and is filled between the a and 20b and the outer conductor 10.

【0039】図6には図5の結合線路素子の断面図とそ
こにおける電界が図示されている。(a)には偶モード
(イーブン・モード)における電界31〜34が、
(b)には奇モード(オッド・モード)における電界3
5〜37が示されている。(a)において、結合線路2
0a,20bは同電位にあるために、その間に電界は無
く、周辺の外部導体10との間でその電位差にもとづい
て電界31〜34が発生する。それに対して、(b)に
おいては奇モードであるために、結合線路20aと20
bとの間に強い電界37が発生し、これにもとづいて、
両結合線路20a,20b間には大きな結合容量が形成
される。両結合線路20a,20bと周辺の外部導体1
0との間には弱い電界35,36が発生する。図6
(a),(b)の場合には、結合線路20a,20bは
外部導体10により全周を被われているから、漏洩電界
が無く、それによる電力損失は無い。
FIG. 6 shows a cross-sectional view of the coupled line device of FIG. 5 and an electric field there. (A) shows electric fields 31 to 34 in even mode (even mode),
(B) shows an electric field 3 in an odd mode (odd mode).
5-37 are shown. In (a), the coupled line 2
Since 0a and 20b are at the same potential, there is no electric field between them, and electric fields 31 to 34 are generated based on the potential difference with the peripheral external conductor 10. On the other hand, since the mode is an odd mode in FIG.
b, a strong electric field 37 is generated, and based on this,
A large coupling capacitance is formed between the two coupling lines 20a and 20b. Both coupled lines 20a, 20b and peripheral outer conductor 1
Weak electric fields 35 and 36 are generated between 0 and 0. FIG.
In the cases (a) and (b), since the coupling lines 20a and 20b are entirely covered by the outer conductor 10, there is no leakage electric field and no power loss due to the leakage electric field.

【0040】図5に示した構造は、たとえば基本周波数
をf0 、2倍波の周波数2f0 の波長をλとすると、λ
/4(λ=(2f0-1)の結合線路素子として使用
し、誘電体70としてポリエチレン、f0 =5ギガ・ヘ
ルツのとき断面が2×2mm程度であり、長さが5mm
程度である。この結合線路素子はチップ部品として扱う
ことができるから、プリント基板やハイブリッド集積回
路基板上に簡単に搭載することができ、搭載工程の簡素
化が図られる。さらに プリント基板などの基板の材質
とは異なるものを誘電体70として選択できるから、高
周波信号に対して低損失で高誘電率の材料(たとえばセ
ラミックス)を用いるならば結合線路素子の小型化が可
能となる。
In the structure shown in FIG. 5, for example, if the fundamental frequency is f 0 , and the wavelength of the second harmonic frequency 2f 0 is λ, λ
/ 4 (λ = (2f 0 ) −1 ), polyethylene is used as the dielectric 70, the cross section is about 2 × 2 mm when f 0 = 5 GHz, and the length is 5 mm
It is about. Since this coupled line element can be handled as a chip component, it can be easily mounted on a printed circuit board or a hybrid integrated circuit board, and the mounting process is simplified. Further, since a material different from the material of the substrate such as a printed circuit board can be selected as the dielectric 70, the use of a low-loss, high-dielectric-constant material (for example, ceramics) for a high-frequency signal can reduce the size of the coupled line element. Becomes

【0041】図7には、図5の結合線路素子をプリント
基板やハイブリッド集積回路基板の基板上に表面実装し
易くするために電極を設けた例を示している。図7
(a)は結合線路素子の正面図、(b)はB−B′断面
を示す図、(c)は(a)に示した図の底面図、(d)
は電極41a,41bおよびその周辺部を示すための部
分斜視図である。図7に示した各構成要素のうち図5に
示したものに対応するものについては同じ記号を付し
た。
FIG. 7 shows an example in which electrodes are provided for facilitating surface mounting of the coupled line device of FIG. 5 on a printed circuit board or a hybrid integrated circuit board. FIG.
(A) is a front view of the coupled line element, (b) is a view showing a BB 'cross section, (c) is a bottom view of the view shown in (a), (d)
FIG. 3 is a partial perspective view showing electrodes 41a and 41b and peripheral portions thereof. Among the components shown in FIG. 7, those corresponding to those shown in FIG. 5 are denoted by the same reference numerals.

【0042】図7において、図5に示した結合線路素子
と異なる部分について説明すると、結合線路20a,2
0bの両端に電極41a,41bを設けたことであり、
それにともない、電極41a,41bの部分を逃げるた
めの切り欠き部51を外部導体11に設けた点である。
Referring to FIG. 7, parts different from the coupled line elements shown in FIG.
0b are provided with electrodes 41a and 41b at both ends.
Accordingly, a notch 51 for escaping the electrodes 41 a and 41 b is provided in the external conductor 11.

【0043】図8には、図5に示した第1の実施例とは
異なる第2の実施例の構造が示されている。ここでは、
外部導体12の下部は、結合線路20a,20bの下部
と同じ水準の位置にあり、両結合線路20a,20bの
間および両結合線路20a,20bと外部導体12との
間には誘電体71が充填されている。72は誘電体であ
り、その底面には外部導体13が設けられている。この
構造によって、図6に示した電界の分布と近似の電界分
布が得られる。すなわち、誘電体を通って空中へ漏洩す
る電磁界はほとんど生じない。この構造においては、誘
電体72および外部導体13は、プリント基板やハイブ
リッド集積回路基板をそのまま用いてもよい。
FIG. 8 shows a structure of a second embodiment different from the first embodiment shown in FIG. here,
The lower part of the outer conductor 12 is at the same level as the lower part of the coupling lines 20a and 20b, and a dielectric 71 is provided between the two coupling lines 20a and 20b and between the two coupling lines 20a and 20b and the outer conductor 12. Is filled. Reference numeral 72 denotes a dielectric, on the bottom surface of which an external conductor 13 is provided. With this structure, an electric field distribution similar to the electric field distribution shown in FIG. 6 can be obtained. That is, almost no electromagnetic field leaks into the air through the dielectric. In this structure, the printed circuit board or the hybrid integrated circuit board may be used as the dielectric 72 and the external conductor 13 as they are.

【0044】図9には、図8の結合線路素子をプリント
基板やハイブリッド集積回路基板の基板上に表面実装し
易くするために電極を設けた例を示している。図9
(a)は結合線路素子の正面図、(b)はC−C′断面
を示す図、(c)は(a)に示した図の底面図、(d)
は電極を示すための部分斜視図である。図9に示した各
構成要素のうち図8に示したものに対応するものについ
ては同じ記号を付した。図7において、図8に示した結
合線路素子と異なる部分について説明すると、結合線路
20a,20bの両端に電極42a,42bを設けたこ
とである。
FIG. 9 shows an example in which electrodes are provided for facilitating surface mounting of the coupled line device of FIG. 8 on a printed circuit board or a hybrid integrated circuit board. FIG.
(A) is a front view of the coupled line element, (b) is a view showing a cross section taken along the line CC ', (c) is a bottom view of the view shown in (a), (d)
FIG. 2 is a partial perspective view showing an electrode. Components corresponding to those shown in FIG. 8 among the components shown in FIG. 9 are denoted by the same reference numerals. In FIG. 7, a description will be given of a portion different from the coupled line element shown in FIG. 8 in that electrodes 42a and 42b are provided at both ends of the coupled lines 20a and 20b.

【0045】図5ないし図9により説明した結合線路素
子においては偶モードと奇モードの位相速度を一致させ
ることができ、結合線路20a,20bが面対向してい
るために結合容量が大きく、接地した外部導体10〜1
3から外部へ高周波信号の電磁界が漏洩することもな
く、それによる電力損失が生じない。また、チップ部品
として取り扱うことができ、誘電体70〜72のそれぞ
れの材質も、図1ないし図4の回路を構成するプリント
基板やハイブリッド集積回路基板の材質とは別個の材質
を誘電体材料として選択することも可能である。たとえ
ば、セラミックなどの比誘電率の大きな材料を用いるな
らば、極めて小型の結合線路素子となるので高効率の高
周波信号の電力増幅器の小型化に有用である。
In the coupled line elements described with reference to FIGS. 5 to 9, the phase velocities of the even mode and the odd mode can be matched, and since the coupled lines 20a and 20b face each other, the coupling capacitance is large and the ground is grounded. Outer conductor 10-1
There is no leakage of the electromagnetic field of the high-frequency signal from 3 to the outside, so that no power loss occurs. In addition, each of the dielectrics 70 to 72 can be handled as a chip component, and a material different from the material of the printed circuit board or the hybrid integrated circuit board constituting the circuit of FIGS. It is also possible to select. For example, if a material having a large relative permittivity such as ceramic is used, the coupling line element becomes extremely small, which is useful for reducing the size of a high-efficiency high-frequency signal power amplifier.

【0046】以上の説明においては、増幅素子として電
界効果トランジスタを用いた場合について説明したが、
それに代えてバイポーラ・トランジスタを用いても同様
の効果が得られることは以上の説明から明らかであろ
う。
In the above description, the case where the field effect transistor is used as the amplifying element has been described.
It will be apparent from the above description that a similar effect can be obtained by using a bipolar transistor instead.

【0047】[0047]

【発明の効果】以上の説明から明らかなように本発明に
よるならば、高周波電力増幅器の効率を悪化する1つの
要因である基本波の2次高調波に対して増幅素子の出力
端子を仮想接地することができるようにした。このよう
な効果をさらに高めるために面対向した帯状の2つの結
合線路を外部導体で被い、誘電体を充填した結合線路素
子を用いたので小型で広帯域で高効率の高周波における
電力増幅器の製作が可能となった。したがって、本発明
の効果は極めて大きい。
As is apparent from the above description, according to the present invention, the output terminal of the amplifying element is virtually grounded with respect to the second harmonic of the fundamental wave, which is one factor that deteriorates the efficiency of the high-frequency power amplifier. I can do it. In order to further enhance such an effect, a small-sized, wide-band, high-efficiency, high-frequency power amplifier is manufactured by using two line-shaped coupled lines facing each other with an outer conductor and using a coupled line element filled with a dielectric material. Became possible. Therefore, the effect of the present invention is extremely large.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路図およびその等価
回路図である。
FIG. 1 is a circuit diagram showing an embodiment of the present invention and an equivalent circuit diagram thereof.

【図2】本発明の他の実施例を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】図2の等価回路を示す回路図である。FIG. 3 is a circuit diagram showing an equivalent circuit of FIG. 2;

【図4】本発明のさらに他の実施例を示す回路図であ
る。
FIG. 4 is a circuit diagram showing still another embodiment of the present invention.

【図5】図1の構成要素である結合線路素子の一実施例
を示す透視斜視図である。
FIG. 5 is a perspective view showing one embodiment of a coupled line element which is a component of FIG. 1;

【図6】図3の結合線路素子の偶モードおよび奇モード
の電界分布を示す電界図である。
6 is an electric field diagram showing an even mode and an odd mode electric field distribution of the coupled line element of FIG. 3;

【図7】図3の結合線路素子の具体的な構造を示す構造
図である。
FIG. 7 is a structural diagram showing a specific structure of the coupled line element of FIG. 3;

【図8】図1の結合線路素子の他の実施例を示す透視斜
視図である。
FIG. 8 is a perspective view showing another embodiment of the coupled line device of FIG. 1;

【図9】図6の結合線路素子の具体的な構造を示す構造
図である。
FIG. 9 is a structural diagram showing a specific structure of the coupled line element of FIG. 6;

【図10】従来例の増幅器の動作原理を説明するための
回路図である。
FIG. 10 is a circuit diagram for explaining the operation principle of a conventional amplifier.

【図11】図8の増幅器のドレイン電流波形およびドレ
イン電圧波形を示す波形図である。
11 is a waveform diagram showing a drain current waveform and a drain voltage waveform of the amplifier of FIG.

【図12】他の従来例を示す回路図および第2高調波の
定在波図である。
FIG. 12 is a circuit diagram showing another conventional example and a standing wave diagram of a second harmonic.

【図13】実装された従来の増幅器の回路図と高周波信
号の位相角を示す位相図である。
FIG. 13 is a circuit diagram of a mounted conventional amplifier and a phase diagram showing a phase angle of a high-frequency signal.

【図14】図10の回路の基本波における等価回路図で
ある。
14 is an equivalent circuit diagram of the circuit in FIG. 10 at a fundamental wave.

【図15】他の従来例を示す回路図である。FIG. 15 is a circuit diagram showing another conventional example.

【符号の説明】[Explanation of symbols]

10〜13 外部導体 20 結合線路 31〜37 電界 41,42 電極 51 切り欠き部 70〜72 誘電体 101 電界効果トランジスタ 102 増幅素子部 103 寄生線路 106,107 高周波信号源 108 高周波定電流源 109 信号源インピーダンス 110 主伝送路 111,112 部分伝送路 113〜115 伝送路 116 部分伝送路 118 オープン・スタブ 121 入力端子 134 基本波整合回路 141 伝送路 150 負荷インピーダンス 156〜159 インピーダンス 171 電流波形 172 電圧波形 181〜196 点 C1〜C5,C6,C7 キャパシタンス IDC 直流電流 ID (t),IM (t),IOUT (t) 高周波電流 L1〜L3,L6,L7 インダクタンス Δθ,θ1〜θ6 電気長 VDS ,VGS 直流電源 VD (t) 高周波ドレイン電圧10-13 External conductor 20 Coupling line 31-37 Electric field 41,42 Electrode 51 Notch 70-72 Dielectric 101 Field effect transistor 102 Amplifying element 103 Parasitic line 106,107 High frequency signal source 108 High frequency constant current source 109 Signal source Impedance 110 Main transmission path 111,112 Partial transmission path 113-115 Transmission path 116 Partial transmission path 118 Open stub 121 Input terminal 134 Fundamental wave matching circuit 141 Transmission path 150 Load impedance 156-159 Impedance 171 Current waveform 172 Voltage waveform 181- 196 points C1 to C5, C6, C7 capacitance I DC direct current I D (t), I M (t), I OUT (t) a high-frequency current L1 to L3, L6, L7 inductance Δθ, θ1~θ6 electrical length V DS , V GS DC power supply V D t) high frequency drain voltage

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−111(JP,A) 特開 平4−83408(JP,A) 特開 平1−279612(JP,A) 米国特許4647878(US,A) 小泉「高周波帯域用フィルタの設計 法」,雑誌トランジスタ技術1988年2月 号、pp.403−412(図5、図6) (58)調査した分野(Int.Cl.7,DB名) H03F 3/60 H01P 5/18 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-62-111 (JP, A) JP-A-4-83408 (JP, A) JP-A-1-279612 (JP, A) US Patent 4647878 (US , A) Koizumi, "Design Method of Filter for High Frequency Band", Transistor Technology, February 1988, pp. 403-412 (Figs. 5 and 6) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 3/60 H01P 5/18

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高周波信号を増幅素子部(102)にお
いて電力増幅して高周波電力を出力端子(D)に得るた
めの電力増幅手段(101)と、 前記電力増幅手段の出力端子である第1の接続点(19
3)と、この第1の接続点から第1の電気長を有し、高
周波信号の出力を得る第2の接続点(194)までの第
1の結合線路手段(20a)と、 前記第1の電気長と同じ長さであり、相互に結合を有
し、前記増幅素子部と前記出力端子との間に寄生する寄
生線路(103)を含む電気長が、前記電力増幅手段に
おいて増幅する高周波信号の基本波の2次高調波に対し
て前記増幅素子部の出力が仮想接地されるような電気長
であり、前記増幅素子部の出力が仮想接地されるように
作用する第2の結合線路手段(20b)とを含む高周波
電力増幅器において、 前記第1および第2の結合線路手段が、 2つの帯状の導体の面を対向して並行に配置された結合
線路と、 底面に基板外部導体(13)を有する基板誘電体(7
2)からなる基板の上面に設置して、前記2つの結合線
路の電界を実質的に封じ込めるための前記帯状の導体の
面を前記基板に垂直にした前記2つの結合線路に沿って
前記基板誘電体に面していない前記2つの結合線路の周
辺を被う外部導体(12)と、 前記2つの結合線路間
および前記2つの結合線路と前記外部導体との間を充填
する誘電体(71)とを含む高周波電力増幅器。
1. A power amplifying means (101) for power-amplifying a high-frequency signal in an amplifying element part (102) to obtain high-frequency power at an output terminal (D), and a first amplifying means serving as an output terminal of the power amplifying means. Connection point (19
3) and first coupling line means (20a) from the first connection point to a second connection point (194) having a first electrical length and obtaining an output of a high-frequency signal; The electric length including the parasitic line (103), which has the same length as the electric length and has a mutual coupling and is parasitic between the amplifying element unit and the output terminal, is amplified by the power amplifying means. A second coupling line that has an electrical length such that an output of the amplifying element is virtually grounded with respect to a second harmonic of a fundamental wave of the signal, and acts so that the output of the amplifying element is virtually grounded; Means (20b) , wherein the first and second coupling line means are arranged in parallel with the surfaces of two strip-shaped conductors facing each other.
A substrate dielectric (7) having a line and a substrate outer conductor (13) on the bottom surface.
2) setting the two connection lines on the upper surface of the substrate
Of the strip-shaped conductor to substantially contain the electric field of the path.
Along the two coupled lines whose plane is perpendicular to the substrate
Around the two coupled lines not facing the substrate dielectric
An outer conductor (12) covering the side, between the two coupled lines
And filling between the two coupled lines and the outer conductor
A high-frequency power amplifier comprising:
【請求項2】 高周波信号を増幅素子部(102)にお
いて電力増幅して高周波電力を出力端子(D)に得るた
めの電力増幅手段(101)と、 前記電力増幅手段の出力端子に一端(196)を接続さ
れ、前記増幅素子部と前記出力端子との間の電気長が、
前記電力増幅手段において増幅する高周波信号の基本波
の2次高調波の波長の4分の1より長くはない伝送路手
段(141)と、 前記伝送路手段の他端(195)と高周波信号の基本波
出力を得る点(194)を接続する第1の結合線路手段
(20a)と、 前記第1の結合線路手段に同じ電気長を有し、相互に結
合を有して、前記2次高調波に対して前記伝送路手段の
他端(195)をオープンにすることにより前記増幅素
子部の出力を仮想接地するように作用する第2の結合線
路手段(20b)とを含む高周波電力増幅器において、 前記第1および第2の結合線路手段が、 2つの帯状の導体の面を対向して並行に配置された結合
線路と、 底面に基板外部導体(13)を有する基板誘電体(7
2)からなる基板の上面に設置して、前記2つの結合線
路の電界を実質的に封じ込めるための前記帯状の導体の
面を前記基板に垂直にした前記2つの結合線路に沿って
前記基板誘電体に面していない前記2つの結合線路の周
辺を被う外部導体(12)と、 前記2つの結合線路間
および前記2つの結合線路と前記外部導体との間を充填
する誘電体(71)とを含む高周波電力増幅器。
2. A power amplifying means (101) for power-amplifying a high-frequency signal in an amplifying element section (102) to obtain a high-frequency power at an output terminal (D), and one end (196) at an output terminal of the power amplifying means. ) Is connected, and the electrical length between the amplification element unit and the output terminal is
A transmission path unit (141) that is not longer than a quarter of the wavelength of the second harmonic of the fundamental wave of the high-frequency signal amplified by the power amplification unit; A first coupled line means (20a) for connecting a point (194) for obtaining a fundamental wave output; and the first coupled line means having the same electrical length, having mutual coupling, and providing the second harmonic. A second coupling line means (20b) that acts to open the other end (195) of the transmission path means to a wave to virtually ground the output of the amplifying element unit . , said first and second coupling line means are arranged in parallel to face surfaces of the two strip-shaped conductor coupling
A substrate dielectric (7) having a line and a substrate outer conductor (13) on the bottom surface.
2) setting the two connection lines on the upper surface of the substrate
Of the strip-shaped conductor to substantially contain the electric field of the path.
Along the two coupled lines whose plane is perpendicular to the substrate
Around the two coupled lines not facing the substrate dielectric
An outer conductor (12) covering the side, between the two coupled lines
And filling between the two coupled lines and the outer conductor
A high-frequency power amplifier comprising:
JP02316292A 1992-01-13 1992-01-13 High frequency power amplifier Expired - Fee Related JP3179164B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02316292A JP3179164B2 (en) 1992-01-13 1992-01-13 High frequency power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02316292A JP3179164B2 (en) 1992-01-13 1992-01-13 High frequency power amplifier

Publications (2)

Publication Number Publication Date
JPH05191175A JPH05191175A (en) 1993-07-30
JP3179164B2 true JP3179164B2 (en) 2001-06-25

Family

ID=12102920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02316292A Expired - Fee Related JP3179164B2 (en) 1992-01-13 1992-01-13 High frequency power amplifier

Country Status (1)

Country Link
JP (1) JP3179164B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183360B2 (en) * 1992-06-25 2001-07-09 日本電信電話株式会社 Power amplifier
JP3306834B2 (en) * 1993-01-27 2002-07-24 日本電信電話株式会社 Power amplifier
JP3706485B2 (en) * 1998-10-29 2005-10-12 京セラ株式会社 Surface acoustic wave device
JP2006515723A (en) * 2002-10-08 2006-06-01 メイコム インコーポレイテッド Multiband signal processing apparatus, processing method and product
JP2011066822A (en) 2009-09-18 2011-03-31 Fujitsu Ltd Filter and amplifier circuit
JP2018142827A (en) * 2017-02-27 2018-09-13 三菱電機特機システム株式会社 Semiconductor device and electronic equipment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小泉「高周波帯域用フィルタの設計法」,雑誌トランジスタ技術1988年2月号、pp.403−412(図5、図6)

Also Published As

Publication number Publication date
JPH05191175A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
JP3888785B2 (en) High frequency power amplifier
CA2074126C (en) High-frequency power amplifier
CN102035058B (en) Filter, transmission-receiver and amplifying circuit
TWI234342B (en) Micro-wave power amplifier
JP2513146B2 (en) High efficiency amplifier circuit
JP3462760B2 (en) Distributed constant circuit, high frequency circuit, bias application circuit, and impedance adjustment method
CN107644852A (en) Integrated passive devices for RF power amplifier package parts
US6833771B1 (en) High efficiency amplifier with amplifier element, radio transmission device therewith and measuring device therefor
JP3179164B2 (en) High frequency power amplifier
US6552620B2 (en) Power oscillator
US8643438B2 (en) Class-AB power amplifier
US20120218045A1 (en) Class-c power amplifier
CN111181506A (en) Broadband efficient J-type power amplifier with novel output matching method
JP2998837B2 (en) Microwave frequency doubler
US6670801B2 (en) Second harmonic tuning of an active RF device
JP2627113B2 (en) High frequency power amplifier
JPH04326206A (en) Power amplifier
JP3187503B2 (en) High frequency power amplifier
KR100369086B1 (en) Compact Hybrid Microwave Chokes
JPH11234062A (en) High frequency amplifier
WO2000035084A1 (en) Microwave amplifier
CN110971200B (en) Novel dual-band efficient F-type power amplifier
US6788447B2 (en) Off-chip matching circuit for electroabsorption optical modulator
JP6452315B2 (en) amplifier
WO2023083383A1 (en) Power amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees