JP3170186B2 - Resistance measuring method and device - Google Patents

Resistance measuring method and device

Info

Publication number
JP3170186B2
JP3170186B2 JP26538495A JP26538495A JP3170186B2 JP 3170186 B2 JP3170186 B2 JP 3170186B2 JP 26538495 A JP26538495 A JP 26538495A JP 26538495 A JP26538495 A JP 26538495A JP 3170186 B2 JP3170186 B2 JP 3170186B2
Authority
JP
Japan
Prior art keywords
wiring
resistance
row
column
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26538495A
Other languages
Japanese (ja)
Other versions
JPH09113552A (en
Inventor
治 嵯峨野
陽平 八木
朗 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP26538495A priority Critical patent/JP3170186B2/en
Publication of JPH09113552A publication Critical patent/JPH09113552A/en
Application granted granted Critical
Publication of JP3170186B2 publication Critical patent/JP3170186B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/366Aluminium nitride

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、抵抗測定方法及び
装置に関し、特にマトリクス回路内の抵抗性素子の抵抗
値を測定するのに好適な抵抗測定方法及びその装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for measuring resistance, and more particularly to a method and an apparatus suitable for measuring the resistance of a resistive element in a matrix circuit.

【0002】[0002]

【従来の技術】従来、電気回路の素子の抵抗測定方法と
してはいろいろな方法が考案されているが、その代表的
な方法としては電圧降下法とブリッジ法とがある。電圧
降下法は測定する素子に既知電流を流したときに生じる
素子の両端に生じる電圧降下を測定することにより抵抗
値を測定するものである。
2. Description of the Related Art Conventionally, various methods have been devised as methods for measuring the resistance of elements of an electric circuit. Typical methods include the voltage drop method and the bridge method. In the voltage drop method, a resistance value is measured by measuring a voltage drop that occurs at both ends of an element when a known current flows through the element to be measured.

【0003】また、ブリッジ法は、よく知られているホ
イートストンブリッジのように被測定素子と、既知の抵
抗値をもつ抵抗とでブリッジの辺を形成して、既知の抵
抗の抵抗値を加減し、ブリッジを平衡状態として測定素
子の抵抗値を測定するものである。
In the bridge method, a side of a bridge is formed by an element to be measured and a resistor having a known resistance, as in a well-known Wheatstone bridge, and the resistance of the known resistor is adjusted. , The bridge is in an equilibrium state and the resistance value of the measuring element is measured.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た電圧降下法やブリッジ法を応用した従来の抵抗測定方
法では、格子上に配置されたm本の行方向配線とn本の
列方向配線との交差する位置に配置された抵抗性素子の
抵抗値を測定することは、不可能であった。なぜなら、
このような複雑なマトリクス回路では、複雑でかつ非常
に多数の電流経路があるため、この回路上のある素子の
抵抗を測定する際に、その素子の接続されている行方向
配線と列方向配線との間の抵抗値を上述した方法で測定
しても、正確な抵抗値は測定できなかった。このため、
個々の素子の抵抗値を測定するには、回路を破壊してこ
この抵抗性素子の抵抗値を直接測定する以外に方法はな
かった。
However, in the conventional resistance measuring method to which the voltage drop method or the bridge method described above is applied, the number of row-directional wirings and the number n of column-directional wirings arranged on a grid are different from each other. It has not been possible to measure the resistance of the resistive elements located at the intersections. Because
In such a complicated matrix circuit, since there are a large number of complicated current paths, when measuring the resistance of a certain element on this circuit, the wiring in the row direction and the wiring in the column direction are connected to the element. Even if the resistance value between the two was measured by the method described above, an accurate resistance value could not be measured. For this reason,
There was no other way to measure the resistance of each element, except to break the circuit and directly measure the resistance of the resistive element.

【0005】本発明は、上記従来例に鑑みてなされたも
ので、抵抗値を有する抵抗性素子を含むマトリクス回路
において、回路を破壊することなく、個々の抵抗性素子
の抵抗値を高速かつ精度よく測定することが可能な抵抗
測定方法及び装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional example. In a matrix circuit including a resistive element having a resistance value, the resistance value of each resistive element can be quickly and accurately determined without breaking the circuit. It is an object of the present invention to provide a resistance measuring method and device capable of measuring well.

【0006】[0006]

【0007】[0007]

【課題を解決するための手段】上記の目的を達成する本
発明の抵抗測定装置は以下の構成を備えている。すなわ
ち、複数の抵抗素子がマトリクス状にレイアウトされた
マトリクス回路の抵抗測定装置であって、前記マトリク
ス回路の各行方向配線を所定の抵抗値を有する抵抗性素
子を介して接地する接続手段と、前記マトリクス回路の
列方向配線の選択された一つの配線に所定の電圧を印加
し、他の配線を所定の抵抗値を有する抵抗性素子を介し
て接地する切替手段と、前記切替手段による配線の選択
を切り替えることで前記列方向配線の接続状態を切り替
え、得られる全ての接続状態のそれぞれにおいて前記列
方向配線及び行方向配線の全てについて端部の電圧を測
定する測定手段と、前記測定手段によって得られた電圧
値に基づいて前記複数の抵抗素子の各々の抵抗値を算出
する算出手段とを備える。
The resistance measuring apparatus of the present invention for achieving the above object has the following arrangement. That is, a resistance measuring device for a matrix circuit in which a plurality of resistive elements are laid out in a matrix, wherein a connection means for grounding each row direction wiring of the matrix circuit via a resistive element having a predetermined resistance value; Switching means for applying a predetermined voltage to a selected one of the column-directional wirings of the matrix circuit and grounding the other wiring through a resistive element having a predetermined resistance value, and selecting the wiring by the switching means By switching the connection state of the column-directional wiring, the measuring means for measuring the voltage at the end of all of the column-directional wiring and the row-directional wiring in each of the obtained connection states, Calculating means for calculating a resistance value of each of the plurality of resistance elements based on the obtained voltage value.

【0008】また、好ましくは、前記マトリクス回路は
m本の行方向配線とn本の列方向配線、及びm×n個の
抵抗性素子で構成され、前記算出手段は、前記測定工程
より得られた電圧値を元に、前記抵抗素子の各々の抵抗
値を未知数とする、m個のn元1次連立方程式である節
点解析方程式を作成して、前記複数の抵抗性素子の各々
の抵抗値を算出する。
Preferably, the matrix circuit includes m row-directional wirings, n column-directional wirings, and m × n resistive elements, and the calculating means is obtained by the measuring step. Based on the obtained voltage value, a node analysis equation, which is an m number of n-ary linear simultaneous equations, in which each resistance value of the resistance element is an unknown number, is created, and the resistance value of each of the plurality of resistance elements is calculated. Is calculated.

【0009】また、好ましくは、前記行方向配線及び列
方向配線の各配線毎にその両端部を短絡する短絡手段を
更に備える。
Preferably, the apparatus further comprises short-circuit means for short-circuiting both ends of each of the row wiring and the column wiring.

【0010】また、好ましくは、前記マトリクス回路の
全行方向配線の端部同士をすべてショートした状態にお
ける該行方向配線の端部と列方向配線の端部との間の抵
抗値をRxl、前記行方向配線の本数をmとしたとき、前
記接続手段において前記行方向配線を接地するための抵
抗性素子の値Rsが、 0.001×Rxl×m<Rs<0.05×Rxl×m の条件を満たす。
Preferably, the resistance value between the end of the row wiring and the end of the column wiring in a state where all ends of all the row wirings of the matrix circuit are short-circuited is Rxl. When the number of the row wirings is m, the value Rs of the resistive element for grounding the row wirings in the connection means is 0.001 × Rxl × m <Rs <0.05 × Rxl × m. Meet the conditions.

【0011】[0011]

【0012】[0012]

【発明の実施の形態】以下に添付の図面を参照して本発
明の好適な実施の形態を説明する。なお、以下の実施の
形態において被測定対象となるマトリクス回路は、たと
えば複数の画素を駆動するための回路であり、画像表示
装置などで用いられるものである。
Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. In the following embodiments, a matrix circuit to be measured is a circuit for driving a plurality of pixels, for example, and is used in an image display device or the like.

【0013】はじめに、本発明に係る実施形態の抵抗性
素子を含む回路網において、抵抗性素子の個々の抵抗値
を測定する抵抗測定装置の基本構成について概説した
後、詳細な説明に移る。
First, in a circuit network including a resistive element according to an embodiment of the present invention, a basic configuration of a resistance measuring device for measuring individual resistance values of the resistive element will be outlined, and then the detailed description will proceed.

【0014】本実施形態における抵抗測定装置は、大き
く2つの部分に分けられる。その一つは、基板上の各配
線と電気的にコンタクトをとるためのコンタクトプロー
ブや各配線に電圧を印加したり、その電圧を測定するた
めの計測部である。また、もう一つは、上記計測部によ
って測定された電圧値から抵抗値の算出を行う演算部で
ある。なお、演算部は、抵抗値の算出を行うためのソフ
トウェアを備えたコンピュータ装置等によって実現され
る。
The resistance measuring device according to the present embodiment is roughly divided into two parts. One of them is a contact probe for making electrical contact with each wiring on the substrate and a measuring unit for applying a voltage to each wiring and measuring the voltage. The other is an operation unit that calculates a resistance value from the voltage value measured by the measurement unit. Note that the calculation unit is realized by a computer device or the like including software for calculating the resistance value.

【0015】図1は本実施形態の抵抗測定装置における
計測部の概観を示す図である。同図において、3021
はプローブ針であり、測定対象となる被測定基板の各配
線と直接コンタクトをとる。3021は測定回路であ
り、プローブを介して接続された被測定基板に対する電
圧の印加や、データの収集を制御する。測定回路302
1については図3を参照して後述する。3023は被測
定基板をのせるためのステージである。ステージ302
3には、更に、プローブ針3021と被測定基板の配線
との位置合わせを行うための調整機構(不図示)が設け
られている。
FIG. 1 is a diagram showing an overview of a measuring unit in the resistance measuring apparatus according to the present embodiment. In the figure, 3021
Is a probe needle, which makes direct contact with each wiring of a substrate to be measured as a measurement target. Reference numeral 3021 denotes a measurement circuit which controls application of a voltage to a substrate to be measured connected via a probe and collection of data. Measurement circuit 302
1 will be described later with reference to FIG. Reference numeral 3023 denotes a stage on which a substrate to be measured is placed. Stage 302
3 is further provided with an adjustment mechanism (not shown) for aligning the probe needle 3021 with the wiring of the substrate to be measured.

【0016】被測定基板には、後述するように行方向に
m本、列方向にn本の配線を有するマトリクス回路が形
成されている。プローブ針3021は、被測定基板上の
回路の列方向配線および行方向配線に対応したピッチ
で、行方向にm本、列方向にn本配置されている。
As will be described later, a matrix circuit having m wirings in the row direction and n wirings in the column direction is formed on the substrate to be measured. The probe needles 3021 are arranged m rows in the row direction and n rows in the column direction at a pitch corresponding to the column wiring and the row wiring of the circuit on the substrate to be measured.

【0017】図2は本実施形態における被測定基板の回
路を説明する図である。同図に示されるように、被測定
基板上の回路は、m本の行方向配線とn本の列方向配線
とからなるマトリクス構造を有し、各行方向配線と列方
向配線が抵抗性素子で接続されている。本実施形態で
は、抵抗性素子が図2に示すようなマトリクス回路上に
組み込まれた場合に、各抵抗性素子の抵抗を個別に測定
するものである。
FIG. 2 is a diagram for explaining a circuit of a substrate to be measured in the present embodiment. As shown in the figure, the circuit on the substrate to be measured has a matrix structure including m row-directional wirings and n column-directional wirings, and each row-directional wiring and column-directional wiring is a resistive element. It is connected. In the present embodiment, when the resistive elements are mounted on a matrix circuit as shown in FIG. 2, the resistance of each resistive element is measured individually.

【0018】図3は、測定回路3022の構成を説明す
るブロック図である。同図において、3031は、印加
パターン切り替えスイッチであり、n本の列方向配線に
対する電圧の印加を制御信号に基づいて制御する。30
32はデータセレクタであり、m本の行方向配線の各々
より得られる電圧測定値のいずれかを制御信号に基づい
て選択し、選択された電圧測定値を出力する。データセ
レクタ3033は、列方向配線用のデータセレクタであ
り、n本の列方向配線の各々より得られる電圧測定値の
いずれかを制御信号に基づいて選択し、選択された電圧
測定値を出力する。
FIG. 3 is a block diagram illustrating the configuration of the measuring circuit 3022. In the figure, reference numeral 3031 denotes an application pattern changeover switch, which controls application of a voltage to n column wirings based on a control signal. 30
A data selector 32 selects any one of the voltage measurement values obtained from each of the m row-directional wirings based on the control signal, and outputs the selected voltage measurement value. The data selector 3033 is a data selector for column-directional wiring, selects one of the voltage measurement values obtained from each of the n column-directional wirings based on a control signal, and outputs the selected voltage measurement value. .

【0019】3034は計測制御用コンピュータであ
り、CPU3032a、測定回路3022を制御するた
めの制御プログラムを格納するROM3034b、測定
データを格納するRAM3034bc等で構成される。
計測制御用コンピュータ3034は印加パターン切り替
えスイッチ3031、データセレクタ3032、303
3を制御するための制御信号を出力するとともに、測定
の結果得られた測定データを格納し、上位のコンピュー
タへ測定結果を出力する。
Reference numeral 3034 denotes a measurement control computer, which comprises a CPU 3032a, a ROM 3034b for storing a control program for controlling the measurement circuit 3022, a RAM 3034bc for storing measurement data, and the like.
The measurement control computer 3034 includes an application pattern changeover switch 3031, data selectors 3032 and 303.
In addition to outputting a control signal for controlling 3, the measurement data obtained as a result of the measurement is stored, and the measurement result is output to a host computer.

【0020】3035は行方向配線用のA/Dコンバー
タであり、データセレクタ3032より出力された電圧
値をデジタルデータに変換し、これを測定データとして
計測制御用コンピュータ3034へ出力する。同様に3
036は列方向配線用のA/Dコンバータであり、デー
タセレクタ3033より出力される電圧値をデジタルに
変換し、測定データとして計測用コンピュータ3034
へ出力する。
Reference numeral 3035 denotes an A / D converter for row wiring, which converts the voltage value output from the data selector 3032 into digital data, and outputs this to the measurement control computer 3034 as measurement data. Similarly 3
Reference numeral 036 denotes an A / D converter for column wiring, which converts a voltage value output from the data selector 3033 into a digital signal, and outputs the digital value as measurement data to a measurement computer 3034.
Output to

【0021】3037、3038はそれぞれ行方向配線
側のモニタ抵抗、列方向配線側のモニタ抵抗である。こ
れらのモニタ抵抗は、既知の抵抗値を有する。印加パタ
ーン切り替えスイッチ3031、行方向選択用のデータ
セレクタ3032、列方向選択用のデータセレクタ30
33は、いずれも計測制御用コンピュータ3034から
供給される制御信号により接続が切り替えられる。30
39は電源であり、所定の電圧を供給する。
Reference numerals 3037 and 3038 denote monitor resistances on the row direction wiring side and monitor resistances on the column direction wiring side, respectively. These monitor resistors have a known resistance value. Application pattern changeover switch 3031, data selector 3032 for row direction selection, data selector 30 for column direction selection
The connections of all 33 are switched by a control signal supplied from a measurement control computer 3034. 30
A power supply 39 supplies a predetermined voltage.

【0022】以上のような構成の測定部を有する本実施
形態の抵抗測定の手順を以下に説明する。
The procedure of the resistance measurement according to the present embodiment having the measuring section having the above configuration will be described below.

【0023】まず、印加パターン切り替えスイッチによ
り1番目の列方向配線を選択して、電源3039より所
定の電圧を印加する。一方、それ以外の列方向配線は、
モニタ抵抗3038を通して接地し、また行方向配線も
モニタ抵抗3037を介して接地する(印加パターン
1)。以上の状態において、データセレクタ3031,
3032を切り替えることにより、全ての行方向および
列方向配線の端部の電圧を測定する。測定結果はA/D
コンバータ3035によりデジタルデータに変換されて
計測用コンピュータ3034へ入力される。
First, the first column direction wiring is selected by the application pattern changeover switch, and a predetermined voltage is applied from the power supply 3039. On the other hand, other column direction wiring
The monitor resistor 3038 is grounded, and the row wiring is also grounded via the monitor resistor 3037 (application pattern 1). In the above state, the data selector 3031
By switching 3032, the voltages at the ends of all the row and column wirings are measured. Measurement result is A / D
The data is converted into digital data by the converter 3035 and input to the measurement computer 3034.

【0024】つづいて、印加パターン切り替えスイッチ
により2番目の列方向配線に所定電圧を印加し、それ以
外の列方向配線をモニタ抵抗3038を通して接地し、
行方向配線の各々はモニタ抵抗3037を通して接地す
る(印加パターン2)。以上の状態に対して、印加パタ
ーン1と同様に各配線の端子電圧を測定する。以降、印
加パターンnまで同じ様に各配線の端子電圧を測定す
る。
Subsequently, a predetermined voltage is applied to the second column direction wiring by the application pattern changeover switch, and the other column direction wirings are grounded through the monitor resistor 3038,
Each of the row wirings is grounded through the monitor resistor 3037 (application pattern 2). In the above state, the terminal voltage of each wiring is measured as in the case of the application pattern 1. Thereafter, the terminal voltage of each wiring is measured in the same manner until the application pattern n.

【0025】測定データの個数は、1つの印加パターン
に対して、行方向配線本数m、列方向配線本数nの和、
すなわちm+n個であるから、全パターン(1測定)に
対してはn×(m+n)個の測定データが得られること
になる。
The number of measurement data is the sum of the number m of row wirings and the number n of column wirings for one applied pattern.
That is, since there are m + n pieces, n × (m + n) pieces of measurement data are obtained for all patterns (one measurement).

【0026】以上のようにして得られた測定データは計
測制御用コンピュータ3034のRAM3034cに格
納される。格納された測定データは、抵抗値算出計算を
行うために演算部のコンピュータに転送され、抵抗値算
出計算が行われる。
The measurement data obtained as described above is stored in the RAM 3034c of the measurement control computer 3034. The stored measurement data is transferred to a computer of an arithmetic unit in order to perform a resistance value calculation, and the resistance value calculation is performed.

【0027】以降、抵抗値算出計算の手順を数式を用い
て説明する。なお、説明の簡便化のため、上述した測定
データの呼び方を定式化しておく。印加パターンk(k
はn以下の正の整数)のとき、 i番目の列方向配線の端部の電圧:Vx(i,k)、(1≦i≦n) j番目の行方向配線の端部の電圧:Vy(j,k)、(1≦j≦m) と表すことにする。
Hereinafter, the procedure for calculating the resistance value will be described using mathematical expressions. Note that, for simplicity of description, the above-mentioned method of calling the measurement data is formulated. The applied pattern k (k
Is a positive integer equal to or less than n) Voltage at the end of the i-th column direction wiring: Vx (i, k), (1 ≦ i ≦ n) Voltage at the end of the j-th row direction wiring: Vy (J, k) and (1 ≦ j ≦ m).

【0028】また抵抗値の計算において未知数となる各
抵抗性素子の抵抗値を以下のように表す。即ち、 Rd(i,j) 但し、iはその素子が配置されている列方向配線の番号
を表し、jはその素子が配置されている行方向配線の番
号を表す。
The resistance value of each resistive element, which becomes an unknown in the calculation of the resistance value, is expressed as follows. That is, Rd (i, j) where i represents the number of the column wiring in which the element is arranged, and j represents the number of the row wiring in which the element is arranged.

【0029】以上のように定式化するとき、j番目の行
方向配線に接続されている抵抗性素子Rd(i,j)、
(但し、i=1,…n)に対して以下のような節点方程
式が作成できる。
When formulating as described above, the resistive elements Rd (i, j) connected to the j-th row direction wiring,
(However, the following nodal equations can be created for i = 1,... N).

【0030】[0030]

【数1】 (Equation 1)

【0031】上記した節点方程式はn個の印加パターン
に対していつも成り立つから、以上からn個の連立方程
式が作成できる。j番目の行方向配線に接続されている
抵抗性素子の個数はn個であるから、未知数はn個であ
る。したがって、n個の未知数に対してn個の方程式が
立つことになるのでj番目の行方向配線に接続されてい
る抵抗性素子の抵抗値を推定することができる。以上の
計算を1行目からm行目までの各行方向配線に対して繰
り返すことにより、m×n個の抵抗性素子の抵抗値を推
定することができる。
Since the above nodal equations always hold for n applied patterns, n simultaneous equations can be created from the above. Since the number of resistive elements connected to the j-th row direction wiring is n, the unknown is n. Therefore, since n equations are established for n unknowns, the resistance value of the resistive element connected to the j-th row direction wiring can be estimated. By repeating the above calculation for each row-direction wiring from the first row to the m-th row, it is possible to estimate the resistance values of m × n resistive elements.

【0032】以上の処理手順を図4のフローチャートに
示す。図4は本実施形態における抵抗値測定手順を説明
するフローチャートである。同図において、ステップS
1〜ステップS7の処理は、計測部制御用コンピュータ
3034のCPU3034aによって実行されるもので
あり、これらの処理を実現する制御プログラムはROM
3034bに格納されている。また、ステップS8の処
理は演算部のコンピュータが実行する処理を示してい
る。
The above procedure is shown in the flowchart of FIG. FIG. 4 is a flowchart illustrating a resistance value measurement procedure according to the present embodiment. In FIG.
The processing of steps 1 to S7 is executed by the CPU 3034a of the computer 3034 for controlling the measuring section, and the control program for realizing these processing is a ROM.
3034b. The processing in step S8 indicates processing executed by the computer of the arithmetic unit.

【0033】ステップS1では、カウンタkを1に設定
する。なお、カウンタkは、RAM3034c上に形成
される。ステップS2では印加パターン切り替えスイッ
チ3031を制御して印加パターンkを設定する。印加
パターンkの設定では、k番目の列方向配線に電源30
39よりの電圧が印加され、他の列方向配線はモニタ抵
抗3038を介して接地される。また、全ての行方向配
線はモニタ抵抗3037を介して接地される。
In step S1, a counter k is set to one. Note that the counter k is formed on the RAM 3034c. In step S2, the application pattern changeover switch 3031 is controlled to set the application pattern k. In setting the application pattern k, the power supply 30 is connected to the k-th column direction wiring.
A voltage from 39 is applied, and the other column direction wiring is grounded via a monitor resistor 3038. Further, all the row wirings are grounded via the monitor resistor 3037.

【0034】続いてステップS3では、データセレクタ
3032を制御してすべての行方向配線にいついて端子
電圧を測定し、測定結果をRAM3034cに格納す
る。この結果、m個のデータが得られる。そして、ステ
ップS4において、データセレクタ3033を制御して
全ての列方向配線について端子電圧を測定し、その測定
結果をRAM3034cに格納する。この結果、n個の
データが得られる。
Next, in step S3, the data selector 3032 is controlled to measure the terminal voltages of all the row wirings, and the measurement results are stored in the RAM 3034c. As a result, m data are obtained. Then, in step S4, the data selector 3033 is controlled to measure the terminal voltages of all the column wirings, and the measurement results are stored in the RAM 3034c. As a result, n data are obtained.

【0035】ステップS5では、カウンタkが列方向配
線数nと等しいか否かを判断し、等しくなければ(即ち
k<n)ステップS6へすすみ、カウンタkを1つ加算
し、ステップS2に戻る。また、k=nであればステッ
プS7へ進む。この結果、カウンタkが1〜nの全ての
印加パターンについて全行方向端子電圧、全列方向端子
電圧が獲得され、n×(m+n)個の測定データが揃っ
た場合にステップS7へ進み、これらの測定データが演
算部のコンピュータへ転送される。
In step S5, it is determined whether or not the counter k is equal to the number of wirings n in the column direction. If not equal (ie, k <n), the process proceeds to step S6, one is added to the counter k, and the process returns to step S2. . If k = n, the process proceeds to step S7. As a result, the counter k obtains all the row direction terminal voltages and all the column direction terminal voltages for all the applied patterns 1 to n, and when n × (m + n) pieces of measurement data are obtained, the process proceeds to step S7. Is transferred to the computer of the arithmetic unit.

【0036】ステップS8は演算部のコンピュータによ
る処理であり、上述したようにn×m個の接点方程式か
らn×m個の各抵抗性素子の抵抗値を算出する。
Step S8 is processing by the computer of the arithmetic unit, and calculates the resistance values of each of the n × m resistive elements from the n × m contact equations as described above.

【0037】次に、演算部に用いられるコンピュータ装
置について簡単に説明する。図5は本実施形態において
用いられる演算部用コンピュータの構成を説明するブロ
ック図である。同図において、4000は演算用コンピ
ュータ全体を表す。演算用コンピュータ4000として
は、一般的なパーソナルコンピュータ等を用いることが
可能である。
Next, a brief description will be given of a computer device used in the arithmetic unit. FIG. 5 is a block diagram illustrating a configuration of a computer for an arithmetic unit used in the present embodiment. In the figure, reference numeral 4000 denotes the entire computing computer. As the computing computer 4000, a general personal computer or the like can be used.

【0038】4001はCPUであり、ROM4002
あるいはRAM4003に格納された制御プログラムを
実行することにより、各種の制御を実現する。また、R
AM4003はCPU4001が処理を実行するに際し
て必要な作業領域を提供する。4007はディスク装置
であり、例えばフロッピーディスクドライバ等で構成さ
れる。フロッピーディスク等の記憶媒体に格納された制
御プログラムは、ディスク装置4007より読み出され
てRAM4003にロードされ、CPU4001によっ
て実行される。即ち、上述の抵抗値算出のための演算処
理もこのような記憶媒体に格納されて提供することが可
能である。
Reference numeral 4001 denotes a CPU, and a ROM 4002
Alternatively, various controls are realized by executing a control program stored in the RAM 4003. Also, R
The AM 4003 provides a work area necessary for the CPU 4001 to execute processing. Reference numeral 4007 denotes a disk device, which is composed of, for example, a floppy disk driver. The control program stored in a storage medium such as a floppy disk is read from the disk device 4007, loaded into the RAM 4003, and executed by the CPU 4001. That is, the above-described calculation processing for calculating the resistance value can be provided by being stored in such a storage medium.

【0039】4004はインターフェースであり、計測
制御用コンピュータ3034との間でデータの授受を行
う。4005はディスプレイであり、演算結果の表示
等、各種の表示を行う。4006はキーボードであり、
各種操作入力を行う。本実施形態では、抵抗測定の開始
を本キーボード4006より行うことが可能である。4
008はバスであり、上記各構成間のデータ転送線であ
る。
An interface 4004 transmits and receives data to and from the measurement control computer 3034. Reference numeral 4005 denotes a display, which performs various displays such as a display of a calculation result. 4006 is a keyboard,
Perform various operation inputs. In this embodiment, it is possible to start the resistance measurement from the keyboard 4006. 4
Reference numeral 008 denotes a bus, which is a data transfer line between the components.

【0040】次に、以上説明した本実施形態の抵抗測定
装置の測定精度を確かめるために、図6に示すような、
列方向の抵抗性素子数が4、行方向の抵抗性素子数が3
のマトリクス回路の各素子の抵抗値を測定した具体例を
示す。
Next, in order to confirm the measurement accuracy of the resistance measuring apparatus of the present embodiment described above, as shown in FIG.
The number of resistive elements in the column direction is 4, and the number of resistive elements in the row direction is 3
A specific example in which the resistance value of each element of the matrix circuit of FIG.

【0041】この例では、抵抗値が2kΩの抵抗性素子
Rd(i,j)(i=1,…4,j=1,…,3)を配
置した。また、行方向配線および列方向配線の端子は1
0Ωのモニタ抵抗(3037、3038)を介して接地
されており、配線抵抗は、いずれもほぼ0Ωである。
In this example, a resistive element Rd (i, j) (i = 1,... 4, j = 1,..., 3) having a resistance value of 2 kΩ is arranged. Also, the terminals of the row direction wiring and the column direction wiring are 1
It is grounded via a 0Ω monitor resistor (3037, 3038), and the wiring resistance is almost 0Ω.

【0042】表1は、上記マトリクスに対して抵抗測定
を行なったとき、測定回路により測定された電圧データ
を示す。表1において、データの並びは各印加パターン
に対して、列方向配線の端子電圧(列方向配線番号の小
さい順)、行方向配線の端子電圧(行方向配線番号の小
さい順)に示してある(単位V)。表1に示した電圧デ
ータに対して抵抗値算出計算を行なった結果が表2であ
る。各行、列はマトリクス上の各素子の行、列に対応し
ている(単位Ω)。
Table 1 shows the voltage data measured by the measuring circuit when the resistance was measured for the matrix. In Table 1, for each applied pattern, the data arrangement is shown as the terminal voltage of the column wiring (in ascending order of the wiring number in the column direction) and the terminal voltage of the wiring in the row (ascending order of the wiring number in the row). (Unit V). Table 2 shows the result of resistance value calculation performed on the voltage data shown in Table 1. Each row and column corresponds to the row and column of each element on the matrix (unit: Ω).

【0043】[0043]

【表1】 [Table 1]

【0044】[0044]

【表2】[Table 2]

【0045】 [0045]

【0046】以上のように、本抵抗推定装置を用いるこ
とにより、回路を破壊することなく、非常に精度よく上
記マトリクス回路網内に配置された抵抗性素子の抵抗値
を測定することができる。
As described above, by using the present resistance estimating apparatus, it is possible to measure the resistance value of the resistive elements arranged in the matrix network very accurately without breaking the circuit.

【0047】<実施形態2>実施形態1では、電圧の印
加方法として被測定回路の行方向配線及び列方向配線の
一方の端子に電圧を供給したり、モニタ抵抗を接続して
いるが、各配線の両端をショートした後に、同様に接続
しても構わない。とくにこれは、配線抵抗が大きい場合
やマトリクスの規模が大きい場合には、配線上での電圧
勾配が軽減されるため、非常に効果があった。
<Second Embodiment> In the first embodiment, a voltage is applied to one terminal of the row direction wiring and the column direction wiring of the circuit to be measured, or a monitor resistor is connected. After both ends of the wiring are short-circuited, they may be connected in the same manner. In particular, this is very effective when the wiring resistance is large or when the size of the matrix is large, because the voltage gradient on the wiring is reduced.

【0048】<実施形態3>実施形態1では4×3のマ
トリクスについて測定を行なった例について述べたが、
発明者らはさらに大きいマトリクス網に対しても上述し
た抵抗測定が可能であることを確認している。とくにマ
トリクスを構成する列方向配線および行方向配線が配線
抵抗としてある程度の抵抗値をもっている場合でも抵抗
推定ができることを以下に示す検討実験を通して確認し
た。
<Third Embodiment> In the first embodiment, an example in which measurement is performed on a 4 × 3 matrix has been described.
The inventors have confirmed that the above-described resistance measurement is possible even for a larger matrix network. In particular, it was confirmed through the following experiment that the resistance can be estimated even when the column wiring and the row wiring forming the matrix have a certain resistance value as the wiring resistance.

【0049】まず、既知の抵抗値2kΩをもつ3万個の
抵抗性素子を列方向配線300本、行方向配線100本
で構成される上述のマトリクス回路上に配置し、被測定
基板を作製した。このとき配線抵抗を測定したところ列
方向配線は9Ω、行方向配線は4Ωであり、列方向配線
も行方向配線も、その一配線上で均一に作製することが
できた。
First, 30,000 resistive elements having a known resistance value of 2 kΩ were arranged on the above-described matrix circuit composed of 300 column wirings and 100 row wirings, and a substrate to be measured was manufactured. . At this time, when the wiring resistance was measured, the wiring in the column direction was 9Ω and the wiring in the row direction was 4Ω, and both the column direction wiring and the row direction wiring could be formed uniformly on one of the wirings.

【0050】以上の被測定回路に対して実施形態2で述
べた抵抗測定装置を接続し(即ち各行方向配線及び列方
向配線の両側の端子を短絡して測定する)、抵抗推定を
試みた。この検討実験では、上述した測定回路で、行方
向配線に接続するモニタ抵抗の抵抗値を何通りか変え
て、測定を試みた。その結果を表3に示す。表3では、
左の列から、上記モニタ抵抗の値(以降Rsとする)、
推定された抵抗の最大値、最小値、推定値の最大誤差、
推定値の平均値、推定値の平均誤差が示されている。
The resistance measurement apparatus described in the second embodiment was connected to the circuit to be measured (that is, measurement was performed by short-circuiting the terminals on both sides of each row-direction wiring and column-direction wiring), and the resistance was estimated. In this examination experiment, measurement was attempted by changing the resistance value of the monitor resistor connected to the row direction wiring in the measurement circuit described above in several ways. Table 3 shows the results. In Table 3,
From the left column, the value of the monitor resistance (hereinafter referred to as Rs),
The maximum and minimum values of the estimated resistance, the maximum error of the estimated value,
The average of the estimated values and the average error of the estimated values are shown.

【0051】[0051]

【表3】 [Table 3]

【0052】以上のように、上述した測定回路の行方向
配線に接続するモニタ抵抗の値によって算出される抵抗
値の誤差がかわる。とくにこのモニタ抵抗の大きさが大
きくなると測定値の誤差が大きくなる傾向がある。原因
としては、配線抵抗の抵抗分による電圧効果を計算に取
り込んでいないことが関係していて、特にこのモニタ抵
抗の値が大きくなるとその影響が大きく出てしまい、測
定値の誤差が増加する原因となっているのではないかと
発明者らは考えている。
As described above, the error in the resistance value calculated based on the value of the monitor resistance connected to the row-direction wiring of the measurement circuit described above changes. In particular, as the size of the monitor resistor increases, the error in the measured value tends to increase. The cause is related to the fact that the voltage effect due to the resistance of the wiring resistance is not included in the calculation. Particularly, when the value of the monitor resistor is large, the effect is large and the error of the measured value increases. The inventors think that it might be.

【0053】このため、上述したような配線抵抗をもつ
マトリクス網の抵抗推定を行う上では、少なくとも以下
のような条件を満たす行方向モニタ抵抗Rsを選定し、
抵抗測定を行うことが好ましい。
For this reason, in estimating the resistance of a matrix network having the above-described wiring resistance, a row-direction monitor resistance Rs that satisfies at least the following conditions is selected.
Preferably, a resistance measurement is performed.

【0054】 0.001×Rxl×m<Rs<0.05×Rxl×m ここでRxlは、被測定回路の行方向配線のすべてをショ
ートしそれと列方向配線の任意の1本との間の抵抗を測
定することにより得られる量である。以降では、これを
ライン抵抗と呼ぶ。図7はライン抵抗Rxlの測定方法を
示す図である。したがって上記m×nのマトリクスに対
してはn個のライン抵抗Rxlがあることになるが、上式
に用いるRxlの値としては、それらの平均値が用いられ
る。
0.001 × Rxl × m <Rs <0.05 × Rxl × m Here, Rxl is a short circuit between all the row wirings of the circuit to be measured and any one of the column wirings. It is the amount obtained by measuring the resistance. Hereinafter, this is called a line resistance. FIG. 7 is a diagram illustrating a method of measuring the line resistance Rxl. Therefore, there are n line resistances Rxl for the mxn matrix, but the average value of Rxl used in the above equation is used.

【0055】ここで、図7の行と列の関係を逆転させた
量として、Rylという量も定義しておく。列方向のモニ
タ抵抗3038は、測定誤差を低減するためにはあるほ
うが好ましい。また、行方向のモニタ抵抗3037は、
それに代る手段として、電圧電流変換器や電流計を接続
することも考えられるが、電流計の内部抵抗による電圧
降下などが問題となるため、ここでは使用していない。
Here, an amount called Ryl is also defined as an amount obtained by reversing the relationship between the rows and columns in FIG. It is preferable that the monitor resistor 3038 in the column direction is provided to reduce measurement errors. Also, the monitor resistor 3037 in the row direction is
As an alternative, a voltage-current converter or an ammeter may be connected. However, since a voltage drop due to the internal resistance of the ammeter becomes a problem, it is not used here.

【0056】上述した不等式においてRsの下限を規定
しているのは測定精度の問題である。すなわちRsがあ
まり小さすぎるとそこでの電圧降下が少なくなるため、
抵抗推定に必要な精度が十分得られなくなることによ
る。また、上限を決めているのは、配線抵抗の影響によ
る誤差である。ただし上述の条件が守られていても、測
定対象の配線抵抗が大きい場合には誤差が生じてしまう
ため、抵抗測定を行う被測定回路としては、 Rxl>Rh(列) Ryl>Rh(行) であることが望ましい。ただしRh(列)は列方向配線
の配線抵抗、Rh(行)は行方向配線の配線抵抗であ
る。
The reason for defining the lower limit of Rs in the above inequality is a problem of measurement accuracy. That is, if Rs is too small, the voltage drop there will be small,
This is because the accuracy required for estimating the resistance cannot be sufficiently obtained. Also, the upper limit is determined by an error due to the influence of the wiring resistance. However, even if the above conditions are satisfied, an error occurs if the wiring resistance of the measurement target is large. Therefore, as a circuit to be measured for resistance measurement, Rxl> Rh (column) Ryl> Rh (row) It is desirable that Here, Rh (column) is the wiring resistance of the column wiring, and Rh (row) is the wiring resistance of the row wiring.

【0057】以上のように、本実施形態によれば、抵抗
性素子を含むマトリクス回路網において、マトリクス配
線が配線抵抗を有する場合でも、回路を破壊することな
く、個々の抵抗性素子の抵抗値を精度よく測定すること
ができる。
As described above, according to the present embodiment, in a matrix circuit network including resistive elements, even if the matrix wiring has wiring resistance, the resistance value of each resistive element can be maintained without breaking the circuit. Can be accurately measured.

【0058】<実施形態4>発明者らは、上述した抵抗
性素子のかわりに表面伝導型放出素子を多数、基板上に
マトリックス状に配設して構成されるマルチ電子源およ
びその応用である画像表示装置の研究を行ってきた。そ
の際、上記各実施形態の抵抗測定装置は、表示パネルを
製造する際の製造装置の一部として、具体的には製造検
査装置として用いることができる。
<Fourth Embodiment> The inventors of the present invention are a multi-electron source constituted by arranging a large number of surface conduction electron-emitting devices in a matrix on a substrate instead of the above-described resistive device, and an application thereof. I have been studying image display devices. In that case, the resistance measuring device of each of the above embodiments can be used as a part of a manufacturing device for manufacturing a display panel, specifically, as a manufacturing inspection device.

【0059】本実施形態ではまず上述の画像表示装置の
表示パネルの製造工程について述べ、その後、この製造
検査装置についてさらに詳しく説明する。
In the present embodiment, first, a manufacturing process of the display panel of the above-described image display device will be described, and then the manufacturing inspection device will be described in more detail.

【0060】(表示パネルの構成と製造法)次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。
(Structure and Manufacturing Method of Display Panel) Next, the structure and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.

【0061】図8は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの1部を切り
欠いて示している。
FIG. 8 is a perspective view of the display panel used in the embodiment, in which a part of the panel is cut away to show the internal structure.

【0062】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0063】リアプレート1005には、基板1001
が固定されているが、該基板上には冷陰極素子1002
がNxM個形成されている。(N,Mは2以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、N=3000,M=1000以上
の数を設定することが望ましい。本実施形態において
は、N=3072,M=1024とした。)前記NxM
個の冷陰極素子は、M本の行方向配線1003とN本の
列方向配線1004により単純マトリクス配線されてい
る。前記、1001〜1004によって構成される部分
をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム
源の製造方法や構造については、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Is fixed, but the cold cathode device 1002 is provided on the substrate.
N × M are formed. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, M It is desirable to set a number equal to or greater than 1000. In the present embodiment, N = 3072 and M = 1024.)
The cold cathode elements are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004. The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【0064】本実施形態においては、気密容器のリアプ
レート1005にマルチ電子ビーム源の基板1001を
固定する構成としたが、マルチ電子ビーム源の基板10
01が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
01自体を用いてもよい。
In this embodiment, the multi electron beam source substrate 1001 is fixed to the rear plate 1005 of the airtight container.
01 has sufficient strength, the substrate 10 of the multi-electron beam source is used as a rear plate of the hermetic container.
01 itself may be used.

【0065】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1008の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図9
の(a)に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体1010が設け
てある。黒色の導電体1010を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
1010には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the present embodiment is a color display device, the fluorescent film 1008 has C
Phosphors of three primary colors of red, green and blue used in the field of RT are separately applied. The phosphor of each color is, for example, as shown in FIG.
(A), a black conductor 1010 is provided between stripes of the phosphor, which are separately applied in stripes. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0066】また、3原色の蛍光体の塗り分け方は前記
図9(a)に示したストライプ状の配列に限られるもの
ではなく、たとえば図9の(b)に示すようなデルタ状
配列や、それ以外の配列であってもよい。
The method of applying the three primary color phosphors is not limited to the stripe arrangement shown in FIG. 9A, but may be, for example, a delta arrangement as shown in FIG. 9B. , Or any other array.

【0067】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1008に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【0068】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAl(アルミ)を真空蒸着する方法により
形成した。なお、蛍光膜1008に低電圧用の蛍光体材
料を用いた場合には、メタルバック1009は用いな
い。
Also, a metal back 1009 known in the CRT field is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al (aluminum) thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0069】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in the present embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, a transparent material made of, for example, ITO is provided between the face plate substrate 1007 and the fluorescent film 1008. Electrodes may be provided.

【0070】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
03と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1004と、Hvはフェースプレートのメタルバック1
009と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). Dx1 to Dxm are the row wirings 10 of the multi-electron beam source.
03, Dy1 to Dyn are the column direction wirings 1004 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
009 electrically.

【0071】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1x10マ
イナス5乗ないしは1x10マイナス7乗[Torr]
の真空度に維持される。
In order to evacuate the inside of the hermetic container, after the hermetic container is assembled, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [T
orr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorbing action of the getter film, the inside of the airtight container is 1 × 10 −5 or 1 × 10 −7 [Torr].
Is maintained at a vacuum degree.

【0072】以上、本実施形態の表示パネルの基本構成
と製法を説明した。
The basic configuration and manufacturing method of the display panel according to the present embodiment have been described above.

【0073】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本実
施形態の画像表示装置に用いるマルチ電子ビーム源は、
冷陰極素子を単純マトリクス配線した電子源であれば、
冷陰極素子の材料や形状あるいは製法に制限はない。し
たがって、たとえば表面伝導型放出素子やFE型、ある
いはMIM型などの冷陰極素子を用いることができる。
Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The multi-electron beam source used in the image display device according to the present embodiment includes:
If the cold cathode device is an electron source with a simple matrix wiring,
There is no limitation on the material, shape or manufacturing method of the cold cathode device. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used.

【0074】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、FE型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、本発明
者らは、表面伝導型放出素子の中でも、電子放出部もし
くはその周辺部を微粒子膜から形成したものがとりわけ
電子放出特性に優れ、しかも製造が容易に行えることを
見いだしている。したがって、高輝度で大画面の画像表
示装置のマルチ電子ビーム源に用いるには、最も好適で
あると言える。
However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. The present inventors have also found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device.

【0075】そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。
Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.

【0076】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Type Emission Device) A typical configuration of a surface conduction type emission device in which an electron emission portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Kinds are given.

【0077】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図10に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)および断
面図(b)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 10 is a plan view (a) and a cross-sectional view (b) for explaining the configuration of the planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 denotes a thin film formed by the activation process.

【0078】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the various substrates described above. Substrate or the like can be used.

【0079】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2 O3 −SnO2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法(たとえ
ば印刷技術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
The material may be appropriately selected from metals such as Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, and semiconductors such as polysilicon. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0080】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0081】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual fine particles are spaced apart, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0082】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
The particle diameter of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, but preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0083】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
Specifically, the setting is made in the range of several Angstroms to several thousand Angstroms, and the most preferable one is between 10 Angstroms and 500 Angstroms.

【0084】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In2 O3 ,PbO,Sb2 O3 ,などをはじ
めとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,C
eB6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO2, In2 O3, PbO, Sb2 O3, etc .; HfB2, ZrB2, LaB6, C
Borides such as eB6, YB4, GdB4, etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0085】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].

【0086】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図10の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0087】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図10においては模式的に示した。
The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0088】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0089】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0090】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図10においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。
Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.

【0091】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.

【0092】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0093】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
Pd or P is used as the main material of the fine particle film.
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0094】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図11の(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は図10と同一である。
Next, a description will be given of a method of manufacturing a suitable flat surface conduction electron-emitting device. (A) to (d) of FIG.
Is a cross-sectional view for explaining a manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as FIG.

【0095】1)まず、図11(a)に示すように、基
板1101上に素子電極1102および1103を形成
する。
1) First, as shown in FIG. 11A, device electrodes 1102 and 1103 are formed on a substrate 1101.

【0096】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
Before forming, the substrate 1
After sufficiently washing 101 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and as shown in FIG. The illustrated pair of device electrodes (1102 and 110)
Form 3).

【0097】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。
2) Next, a conductive thin film 1104 is formed as shown in FIG.

【0098】形成するにあたっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である(具体的に
は、本実施形態では主要元素としてPdを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。)。
In the formation, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. . here,
The organic metal solution is a solution of an organic metal compound whose main element is a material of fine particles used for the conductive thin film (specifically, Pd is used as a main element in the present embodiment. In the embodiment, coating is performed. As the method, a dipping method was used, but other methods such as a spinner method and a spray method may be used.)

【0099】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
As a method for forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method Method may be used.

【0100】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。
3) Next, as shown in FIG. 10C, a forming power supply 1110 supplies the device electrodes 1102 and 110
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105.

【0101】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち、電子放出を行うのに
好適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately break, deform, or alter a part of the conductive thin film 1104, thereby changing the structure to a structure suitable for emitting electrons. This is the process that causes A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0102】通電方法をより詳しく説明するために、図
12に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
FIG. 12 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 1111.

【0103】実施形態においては、たとえば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、た
とえばパルス幅T1を1[ミリ秒]、パルス間隔T2を
10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割りで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1x10の6乗[オーム]になった段階、す
なわちモニターパルス印加時に電流計1111で計測さ
れる電流が1x10のマイナス7乗[A]以下になった
段階で、フォーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond], the pulse interval T2 is set to 10 [millisecond], and the peak value Vpf is set. The voltage was increased by 0.1 [V] for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1 × 10 −7 [A] or less. At this stage, the energization related to the forming process was terminated.

【0104】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0105】4)次に、図11の(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。
4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
Improve electron emission characteristics.

【0106】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。(本図においては、
炭素もしくは炭素化合物よりなる堆積物を部材1113
として模式的に示した。)なお、通電活性化処理を行う
ことにより、行う前と比較して、同じ印加電圧における
放出電流を典型的には100倍以上に増加させることが
できる。
The energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In this figure,
The deposit made of carbon or carbon compound is
This is schematically shown as In addition, by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared to before the activation process.

【0107】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 minus the fourth power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0108】通電方法をより詳しく説明するために、図
13の(a)に、活性化用電源1112から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は1[ミリ秒],パルス間隔T4
は10[ミリ秒]とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
FIG. 13A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to explain the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed,
It is desirable to change the conditions accordingly.

【0109】図11の(d)に示す1114は該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。)活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニターし、活性化用電源11
12の動作を制御する。電流計1116で計測された放
出電流Ieの一例を図13(b)に示すが、活性化電源
1112からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ieは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ieが
ほぼ飽和した時点で活性化用電源1112からの電圧印
加を停止し、通電活性化処理を終了する。
An anode electrode 1114 shown in FIG. 11D for capturing an emission current Ie emitted from the surface conduction electron-emitting device is connected to a DC high voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process.
12 is controlled. FIG. 13B shows an example of the emission current Ie measured by the ammeter 1116. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the passage of time, but eventually saturates. And hardly increase. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0110】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0111】以上のようにして、図11の(e)に示す
平面型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 11E was manufactured.

【0112】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical Surface Conduction Emitting Element) Next, another typical structure of a surface conduction electron emitting element in which the electron emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface conduction electron emitting element. The configuration of the element will be described.

【0113】図14は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜である。
FIG. 14 is a schematic cross-sectional view for explaining the basic structure of a vertical type. In FIG.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【0114】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図10の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2 のような電気的に絶
縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the device electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO2 is used.

【0115】次に、垂直型の表面伝導型放出素子の製法
について説明する。図15の(a)〜(f)は、製造工
程を説明するための断面図で、各部材の表記は前記図1
4と同一である。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 15A to 15F are cross-sectional views for explaining a manufacturing process.
Same as 4.

【0116】1)まず、図15の(a)に示すように、
基板1201上に素子電極1203を形成する。
1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.

【0117】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.

【0118】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 13C, an element electrode 1202 is formed on the insulating layer.

【0119】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 14D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【0120】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 14E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0121】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
11(c)を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい)。
6) Next, as in the case of the flat type, the energization forming process is performed to form an electron emission portion (the same process as the flat type energization forming process described with reference to FIG. 11C). Just do it.)

【0122】7)次に、前記平面型の場合と同じく、通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる(図11(d)を用いて説明した
平面型の通電活性化処理と同様の処理を行えばよい)。
7) Next, similarly to the case of the above-mentioned flat type, an activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the flat type current described with reference to FIG. The same processing as the activation processing may be performed).

【0123】以上のようにして、図15(f)に示す垂
直型の表面伝導型放出素子を製造した。
As described above, a vertical surface conduction electron-emitting device shown in FIG. 15F was manufactured.

【0124】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emission Device Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.

【0125】図16に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 16 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0126】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0127】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。すな
わち、放出電流Ieに関して、明確な閾値電圧Vthを
持った非線形素子である。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0128】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie varies with the voltage Vf.
The magnitude of e can be controlled.

【0129】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0130】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Because of the above-mentioned characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0131】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, gradation display can be performed.

【0132】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
(Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, a structure of a multi-electron beam source in which the above-described surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix will be described.

【0133】図17に示すのは、前記図8の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図10で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極1003
と列方向配線電極1004により単純マトリクス状に配
線されている。行方向配線電極1003と列方向配線電
極1004の交差する部分には、電極間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。
FIG. 17 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction type emission elements similar to those shown in FIG. 10 are arranged.
And a column-directional wiring electrode 1004 for wiring in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0134】図17のA−A’に沿った断面図を、図1
8に示す。
FIG. 1 is a sectional view taken along the line AA ′ of FIG.
FIG.

【0135】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
Incidentally, the multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode of a surface conduction type emission device and a conductive thin film on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying current to each element through the device and performing an energization forming process and an energization activation process.

【0136】各表面伝導型放出素子の特性は前述した通
電フォーミング処理や通電活性化処理工程の影響を非常
に強く受ける。特に通電フォーミング処理は、微粒子膜
で作られた導電性薄膜1104に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことで微粒子
膜で作られた導電性薄膜のうち電子放出を行うのに好適
な構造に変化した部分(即ち電子放出部1105)にお
いては、薄膜に適当な亀裂が形成されていることについ
ては前にも述べた。
The characteristics of each surface conduction electron-emitting device are greatly affected by the above-described energization forming process and energization activation process. In particular, the energization forming process is a process of energizing the conductive thin film 1104 made of a fine particle film, and appropriately breaking, deforming, or altering a part of the conductive thin film 1104 to change the structure to a structure suitable for electron emission. Therefore, in the conductive thin film made of the fine particle film, in a portion changed to a structure suitable for emitting electrons (that is, the electron emitting portion 1105), it is previously determined that an appropriate crack is formed in the thin film. I also mentioned.

【0137】個々の表面伝導型放出素子の電子放出特性
はこの亀裂の形成状態とも関係があるため、一表示パネ
ル内の電子放出特性は通電フォーミング処理と強い相関
がある。更に、この通電フォーミング処理は、各素子の
有する抵抗値によってその処理の度合が大きく左右され
る。従って、マルチ電子源の各素子の有する抵抗値に基
づいてフォーミングを制御することで、均一なフォーミ
ングを達成できる。
Since the electron emission characteristics of each surface conduction electron-emitting device are also related to the state of formation of the cracks, the electron emission characteristics in one display panel have a strong correlation with the energization forming process. Further, the degree of the energization forming process is greatly influenced by the resistance value of each element. Therefore, uniform forming can be achieved by controlling the forming based on the resistance value of each element of the multi-electron source.

【0138】図19は実施形態4における電子源製造装
置を表すブロック図である。同図において、5000は
導電性薄膜状態のマルチ電子源を表し、これが通電フォ
ーミング処理を受けることにより亀裂作成後のマルチ電
子源5001になる。
FIG. 19 is a block diagram showing an electron source manufacturing apparatus according to the fourth embodiment. In the same figure, reference numeral 5000 denotes a multi-electron source in a conductive thin film state, which becomes a multi-electron source 5001 after crack formation by being subjected to an energization forming process.

【0139】本製造装置では、マルチ電子源5000は
通電フォーミング処理に先立って抵抗測定装置5010
の計測部5011にロードされ、当該マルチ電子源の各
素子の抵抗値が測定される。計測部5011は図1で示
した通りであり、電子源5000はステージ3020に
配置される。計測部5011と演算部5012により、
電子源5000の各素子の抵抗値が獲得されると、抵抗
値データは通電フォーミング処理装置5020に転送さ
れる。
In this manufacturing apparatus, the multi-electron source 5000 is connected to the resistance measuring device 5010 prior to the energization forming process.
And the resistance of each element of the multi-electron source is measured. The measurement unit 5011 is as shown in FIG. 1, and the electron source 5000 is arranged on the stage 3020. By the measuring unit 5011 and the calculating unit 5012,
When the resistance value of each element of the electron source 5000 is obtained, the resistance value data is transferred to the energization forming processing device 5020.

【0140】その後、当該マルチ電子源5000は通電
フォーミング処理装置5020にロードされフォーミン
グ処理が施される。ここで、通電フォーミング処理装置
5020は、転送された抵抗値データに基づいてフォー
ミング電圧の印加を制御する。
Thereafter, the multi-electron source 5000 is loaded into the energization forming device 5020 and subjected to the forming process. Here, the energization forming processing device 5020 controls the application of the forming voltage based on the transferred resistance value data.

【0141】フォーミング電圧の印加制御の一例を説明
する。ここでは、測定された各素子の抵抗値に基づい
て、フォーミングの際の各素子に投入される電力が一定
になるように、フォーミング電圧を操作してフォーミン
グが行われる。
An example of the forming voltage application control will be described. Here, the forming is performed by operating the forming voltage based on the measured resistance value of each element so that the power supplied to each element at the time of forming is constant.

【0142】図20は、本実施形態の電子源製造装置に
おけるフォーミング処理を説明する図である。同図に示
されるように、ある行方向配線に接続されている素子群
をフォーミングする際には、その行方向配線には一様な
波高値のフォーミングパルスを印加する。そして、列方
向配線には行方向配線とは反対の極性を持つフォーミン
グパルスを印加する。このとき、各列方向配線には行方
向配線とは反対の極性を持つフォーミングパルスを印加
する。このとき、各列方向配線に印加するフォーミング
パルスの波高値としては、現在フォーミングしている行
に接続されている素子の抵抗値に合わせて、各素子が同
じフォーミングパワーでフォーミングされように各列方
向配線毎に波高値を制御する。
FIG. 20 is a diagram for explaining a forming process in the electron source manufacturing apparatus of the present embodiment. As shown in the figure, when forming an element group connected to a certain row-direction wiring, a forming pulse having a uniform peak value is applied to the row-direction wiring. Then, a forming pulse having a polarity opposite to that of the row wiring is applied to the column wiring. At this time, a forming pulse having a polarity opposite to that of the row direction wiring is applied to each column direction wiring. At this time, the peak value of the forming pulse applied to each column-direction wiring is adjusted so that each element is formed with the same forming power according to the resistance value of the element connected to the currently forming row. The crest value is controlled for each direction wiring.

【0143】ここで、フォーミングパワーは、(印加電
圧の2乗)/(素子の初期抵抗値)で示される。
Here, the forming power is represented by (the square of the applied voltage) / (the initial resistance value of the element).

【0144】このようにして、各マルチ電子源の素子抵
抗のばらつきに応じてフォーミング電圧の印加が制御さ
れるので、均一なフォーミングを達成することが可能と
なる。
As described above, since the application of the forming voltage is controlled according to the variation of the element resistance of each multi electron source, it is possible to achieve uniform forming.

【0145】[0145]

【発明の効果】以上説明したように本発明によれば、抵
抗性素子を含むマトリクス回路において、回路を破壊す
ることなく、個々の素子抵抗や素子抵抗と配線との節点
電圧を高速かつ精度よく測定できる。
As described above, according to the present invention, in a matrix circuit including a resistive element, the individual element resistances and the node voltage between the element resistances and the wiring can be quickly and accurately determined without breaking the circuit. Can be measured.

【0146】また、本発明によれば、マルチ電子源の製
造過程において、個々の素子抵抗に基づいて適切なフォ
ーミング処理を行うことが可能となり、品質の安定した
マルチ電子源を製造することが可能となる。
Further, according to the present invention, in the process of manufacturing a multi-electron source, it is possible to perform an appropriate forming process based on the individual element resistance, and to manufacture a multi-electron source with stable quality. Becomes

【0147】[0147]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実子形態の抵抗測定装置における計測部の概
観を示す図である。
FIG. 1 is a diagram showing an overview of a measuring unit in a resistance measuring apparatus according to the present embodiment.

【図2】本実施形態における被測定基板の回路を説明す
る図である。
FIG. 2 is a diagram illustrating a circuit of a substrate to be measured in the present embodiment.

【図3】測定回路3022の構成を説明するブロック図
である。
FIG. 3 is a block diagram illustrating a configuration of a measurement circuit 3022.

【図4】本実施形態における抵抗値測定手順を説明する
フローチャートである。
FIG. 4 is a flowchart illustrating a resistance value measurement procedure according to the embodiment.

【図5】本実施形態において用いられる演算部用コンピ
ュータの構成を説明するブロック図である。
FIG. 5 is a block diagram illustrating a configuration of a computer for an arithmetic unit used in the present embodiment.

【図6】列方向の抵抗性素子数が4、行方向の抵抗性素
子数が3のマトリクス回路を示す図である。
FIG. 6 is a diagram showing a matrix circuit in which the number of resistive elements in a column direction is four and the number of resistive elements in a row direction is three;

【図7】ライン抵抗Rxlの測定方法を示す図である。FIG. 7 is a diagram illustrating a method of measuring a line resistance Rxl.

【図8】実施形態におけるマルチ電子源を用いた表示パ
ネルの斜視図である。
FIG. 8 is a perspective view of a display panel using a multi-electron source according to the embodiment.

【図9】図8の表示パネルのフェースプレート上の蛍光
体、黒色導電材の配置形態を説明する図である。
FIG. 9 is a diagram illustrating an arrangement of a phosphor and a black conductive material on a face plate of the display panel of FIG. 8;

【図10】平面型の表面伝導型放出素子の構成を説明す
るための平面図(a)及び断面図(b)である。
FIGS. 10A and 10B are a plan view and a cross-sectional view, respectively, for explaining the configuration of a planar surface conduction electron-emitting device.

【図11】図10の表面伝導型放出素子の製造工程を説
明する図である。
FIG. 11 is a diagram illustrating a manufacturing process of the surface conduction electron-emitting device of FIG.

【図12】フォーミング用電源1110から印加する適
宜の電圧波形の一例を示す図である。
FIG. 12 is a diagram illustrating an example of an appropriate voltage waveform applied from a forming power supply 1110.

【図13】表面伝導型放出素子に対する活性化処理を説
明する図である。
FIG. 13 is a diagram illustrating an activation process for a surface conduction electron-emitting device.

【図14】垂直型の表面伝導型放出素子の模式的な断面
図である。
FIG. 14 is a schematic sectional view of a vertical surface conduction electron-emitting device.

【図15】図14に示した垂直型の表面伝導型放出素子
の製造過程を説明する図である。
FIG. 15 is a view for explaining a manufacturing process of the vertical surface conduction electron-emitting device shown in FIG. 14;

【図16】表示装置に用いた素子の、(放出電流Ie)
対(素子印加電圧Vf)特性、および(素子電流If)
対(素子印加電圧Vf)特性の典型的な例を示す図であ
る。
FIG. 16 shows (emission current Ie) of an element used for a display device.
Pair (device applied voltage Vf) characteristics and (device current If)
FIG. 9 is a diagram showing a typical example of a pair (element applied voltage Vf) characteristic.

【図17】図8の表示パネルに適用したマルチ電子源を
表す図である。
FIG. 17 is a diagram illustrating a multi-electron source applied to the display panel of FIG.

【図18】図17のマルチ電子源におけるA−A’断面
を表す図である。
18 is a diagram illustrating a cross section taken along line AA ′ of the multi-electron source in FIG.

【図19】実施形態4における電子源製造装置を表すブ
ロック図である。
FIG. 19 is a block diagram illustrating an electron source manufacturing apparatus according to a fourth embodiment.

【図20】本実施形態の電子源製造装置におけるフォー
ミング処理を説明する図である。
FIG. 20 is a diagram illustrating a forming process in the electron source manufacturing apparatus of the present embodiment.

【符号の説明】[Explanation of symbols]

3031 印加パターン切り替えスイッチ 3032、3033 データセレクタ 3034 計測制御用コンピュータ 3035、3036 A/Dコンバータ 3037、3038 モニタ抵抗 3039 電源 3031 Application pattern changeover switch 3032, 3033 Data selector 3034 Measurement control computer 3035, 3036 A / D converter 3037, 3038 Monitor resistor 3039 Power supply

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−334535(JP,A) 特開 昭63−142915(JP,A) 特開 昭61−145464(JP,A) 特開 昭57−207870(JP,A) 特開 昭49−115374(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 27/02 H01J 9/02 H01J 9/42 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-8-334535 (JP, A) JP-A-63-142915 (JP, A) JP-A-61-145464 (JP, A) JP-A 57-142 207870 (JP, A) JP-A-49-115374 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G01R 27/02 H01J 9/02 H01J 9/42

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数の抵抗素子がマトリクス状にレイア
ウトされたマトリクス回路の抵抗測定装置であって、 前記マトリクス回路の各行方向配線を所定の抵抗値を有
する抵抗性素子を介して接地する接続手段と、 前記マトリクス回路の列方向配線の選択された一つの配
線に所定の電圧を印加し、他の配線を所定の抵抗値を有
する抵抗性素子を介して接地する切替手段と、 前記切替手段による配線の選択を切り替えることで前記
列方向配線の接続状態を切り替え、得られる全ての接続
状態のそれぞれにおいて前記列方向配線及び行方向配線
の全てについて端部の電圧を測定する測定手段と、 前記測定手段によって得られた電圧値に基づいて前記複
数の抵抗素子の各々の抵抗値を算出する算出手段とを備
えることを特徴とする抵抗測定装置。
1. A resistance measuring device for a matrix circuit in which a plurality of resistive elements are laid out in a matrix, wherein connection means for grounding each row direction wiring of the matrix circuit via a resistive element having a predetermined resistance value. Switching means for applying a predetermined voltage to one selected wiring in the column direction wiring of the matrix circuit, and grounding the other wiring through a resistive element having a predetermined resistance value; A switching unit that switches a connection state of the column-directional wiring by switching a selection of a wiring, and that measures a voltage at an end of all of the column-directional wiring and the row-directional wiring in each of all obtained connection states; Calculating means for calculating the resistance value of each of the plurality of resistance elements based on the voltage value obtained by the means.
【請求項2】 前記マトリクス回路はm本の行方向配線
とn本の列方向配線、及びm×n個の抵抗性素子で構成
され、 前記算出手段は、前記測定工程より得られた電圧値を元
に、前記抵抗素子の各々の抵抗値を未知数とする、m個
のn元1次連立方程式である節点解析方程式を作成し
て、前記複数の抵抗性素子の各々の抵抗値を算出するこ
とを特徴とする請求項1に記載の抵抗測定装置。
2. The matrix circuit includes m row wirings and n column wirings, and m × n resistive elements, and the calculating unit calculates a voltage value obtained in the measuring step. Based on the above, a node analysis equation, which is m n-ary linear simultaneous equations, in which the resistance value of each of the resistance elements is an unknown number, is created, and the resistance value of each of the plurality of resistance elements is calculated. The resistance measuring device according to claim 1, wherein:
【請求項3】 前記行方向配線及び列方向配線の各配線
毎にその両端部を短絡する短絡手段を更に備えることを
特徴とする請求項1又は2に記載の抵抗測定装置。
3. The resistance measuring apparatus according to claim 1, further comprising a short-circuit means for short-circuiting both ends of each of the row wiring and the column wiring.
【請求項4】 前記マトリクス回路の全行方向配線の端
部同士をすべてショートした状態における該行方向配線
の端部と列方向配線の端部との間の抵抗値をRxl、前記
行方向配線の本数をmとしたとき、前記接続手段におい
て前記行方向配線を接地するための抵抗性素子の値Rs
が、 0.001×Rxl×m<Rs<0.05×Rxl×m の条件を満たすことを特徴とする請求項1乃至3のいず
れかに記載の抵抗測定装置。
4. A resistance value between the end of the row wiring and the end of the column wiring in a state where all ends of all the row wirings of the matrix circuit are short-circuited, Rxl, and the row wiring. Is the number Rs of the resistive element for grounding the row-directional wiring in the connection means, where m is
The resistance measuring apparatus according to any one of claims 1 to 3, wherein the following condition is satisfied: 0.001 x Rxl x m <Rs <0.05 x Rxl x m.
【請求項5】 複数の抵抗素子がマトリクス状にレイア
ウトされたマトリクス回路の抵抗測定方法であって、 前記マトリクス回路の各行方向配線を所定の抵抗値を有
する抵抗性素子を介して接地する接続工程と、 前記マトリクス回路の列方向配線の選択された一つの配
線に所定の電圧を印加するとともに、他の配線を所定の
抵抗値を有する抵抗性素子を介して接地する切替工程
と、 前記切替工程による配線の選択を切り替えることで前記
列方向配線の接続状態を切り替え、得られる全ての接続
状態のそれぞれにおいて前記列方向配線及び行方向配線
の全てについて端部の電圧を測定する測定工程と、 前記測定工程によって得られた電圧値に基づいて前記複
数の抵抗素子の各々の抵抗値を算出する算出工程とを備
えることを特徴とする抵抗測定方法。
5. A resistance measuring method for a matrix circuit in which a plurality of resistive elements are laid out in a matrix, wherein a connection step of grounding each row-directional wiring of the matrix circuit via a resistive element having a predetermined resistance value. A switching step of applying a predetermined voltage to a selected one of the column-directional wirings of the matrix circuit and grounding the other wiring via a resistive element having a predetermined resistance value; The connection state of the column-directional wiring is switched by switching the selection of the wiring according to, a measuring step of measuring an end voltage for all of the column-directional wiring and the row-directional wiring in each of the obtained connection states; Calculating a resistance value of each of the plurality of resistance elements based on the voltage value obtained in the measurement step. Method.
【請求項6】 前記マトリクス回路はm本の行方向配線
とn本の列方向配線、及びm×n個の抵抗性素子で構成
され、 前記算出工程は、前記測定工程より得られた電圧値を元
に、前記抵抗素子の各々の抵抗値を未知数とする、m個
のn元1次連立方程式である節点解析方程式を作成し
て、前記複数の抵抗性素子の各々の抵抗値を算出するこ
とを特徴とする請求項5に記載の抵抗測定方法。
6. The matrix circuit includes m row-directional wirings, n column-directional wirings, and m × n resistive elements, and in the calculating step, a voltage value obtained in the measuring step is used. Based on the above, a node analysis equation, which is m n-ary linear simultaneous equations, in which the resistance value of each of the resistance elements is an unknown number, is created, and the resistance value of each of the plurality of resistance elements is calculated. The resistance measuring method according to claim 5, wherein:
【請求項7】 前記行方向配線及び列方向配線の各配線
毎にその両端部を短絡する短絡工程を更に備えることを
特徴とする請求項5又は6に記載の抵抗測定方法。
7. The resistance measuring method according to claim 5, further comprising a short-circuiting step of short-circuiting both ends of each of the row direction wiring and the column direction wiring.
【請求項8】 前記マトリクス回路の全行方向配線の端
部同士をすべてショートした状態における該行方向配線
の端部と列方向配線の端部との間の抵抗値をRxl、前記
行方向配線の本数をmとしたとき、前記接続工程におい
て前記行方向配線を接地するための抵抗性素子の値Rs
が、 0.001×Rxl×m<Rs<0.05×Rxl×m の条件を満たすことを特徴とする請求項5乃至7のいず
れかに記載の抵抗測定方法。
8. A resistance value between an end of a row wiring and an end of a column wiring in a state in which all ends of all the row wirings of the matrix circuit are short-circuited, and the resistance value of the row wiring is Rxl. Is the number Rs of the resistive element for grounding the row direction wiring in the connection step,
8. The resistance measuring method according to claim 5, wherein the following condition is satisfied: 0.001 × Rxl × m <Rs <0.05 × Rxl × m.
【請求項9】 マトリクス状に配線された複数の電子放
出素子を有するマルチ電子源に電子放出部を形成するた
めのフォーミング処理に用いられる抵抗測定装置であっ
て、 請求項1乃至請求項4のいずれかに記載の抵抗測定装置
によって前記複数の電子放出素子の個々の抵抗値を測定
する測定手段と、 前記測定手段による測定結果を、前記フォーミング処理
におけるフォーミング電圧の印加を制御する制御手段
対して提供する提供手段とを備えることを特徴とする
抗測定装置。
9. A resistance measuring apparatus used in forming processing for forming an electron emitting portion in a multi-electron source having a plurality of electron emitting elements wired in a matrix, wherein A measuring unit that measures individual resistance values of the plurality of electron-emitting devices by the resistance measuring device according to any one of the above, and a measurement result obtained by the measuring unit, and a control unit that controls application of a forming voltage in the forming process.
Resistor, characterized in that it comprises a providing means for providing for
Anti-measuring device.
【請求項10】 マトリクス状に配線された複数の電子
放出素子を有するマルチ電子源に電子放出部を形成する
ためのフォーミング処理に用いられる抵抗測定方法であ
って、 請求項1乃至請求項4のいずれかに記載の抵抗測定装置
によって、前記複数の電子放出素子の個々の抵抗値を測
定する測定工程と、 前記測定工程による測定結果を、前記フォーミング処理
におけるフォーミング電圧の印加を制御する制御手段に
提供する提供工程とを備えることを特徴とする抵抗測定
方法。
10. A resistance measuring method used for forming processing for forming an electron-emitting portion in a multi-electron source having a plurality of electron-emitting devices wired in a matrix. The resistance measuring device according to any one of the above, a measurement step of measuring individual resistance values of the plurality of electron-emitting devices, and a measurement result of the measurement step, a control unit that controls application of a forming voltage in the forming process.
Providing a resistance measurement method.
JP26538495A 1995-10-13 1995-10-13 Resistance measuring method and device Expired - Fee Related JP3170186B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26538495A JP3170186B2 (en) 1995-10-13 1995-10-13 Resistance measuring method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26538495A JP3170186B2 (en) 1995-10-13 1995-10-13 Resistance measuring method and device

Publications (2)

Publication Number Publication Date
JPH09113552A JPH09113552A (en) 1997-05-02
JP3170186B2 true JP3170186B2 (en) 2001-05-28

Family

ID=17416435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26538495A Expired - Fee Related JP3170186B2 (en) 1995-10-13 1995-10-13 Resistance measuring method and device

Country Status (1)

Country Link
JP (1) JP3170186B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106550301A (en) * 2015-09-21 2017-03-29 中兴通讯股份有限公司 A kind of control method and circuit of earphone output

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434525B1 (en) * 1998-04-10 2004-07-16 삼성에스디아이 주식회사 Characteristic measuring system for field emission display device, including waveform generator, resistor, electron focusing unit, waveform detection unit and computation unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106550301A (en) * 2015-09-21 2017-03-29 中兴通讯股份有限公司 A kind of control method and circuit of earphone output

Also Published As

Publication number Publication date
JPH09113552A (en) 1997-05-02

Similar Documents

Publication Publication Date Title
EP0605881B1 (en) Method of manufacturing a display apparatus
US6121942A (en) Image-forming apparatus with correction in accordance with positional deviations between electron-emitting devices and image-forming members
JP3170186B2 (en) Resistance measuring method and device
US6743066B1 (en) Method and apparatus of manufacturing electron source, and adjusting method of the electron source, and method of manufacturing an image forming apparatus having the electron source
JP3372720B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3397569B2 (en) Surface conduction electron-emitting device, method of manufacturing the same, electron source equipped with the electron-emitting device, and image forming apparatus
JPH11287831A (en) Method and device for measuring resistance, and device of electronic source and its manufacture
JP3387714B2 (en) Electron source, its manufacturing apparatus, manufacturing method, and image forming apparatus
JP2805326B2 (en) Electron source and image forming apparatus using the same
JP3332703B2 (en) Image forming device
JP3287713B2 (en) Image forming device
US6638128B1 (en) Apparatus and method for manufacturing electron source, and method of manufacturing image-forming apparatus
JP3679642B2 (en) Image forming apparatus
JPH08190852A (en) Electron source, its manufacturing device, and its manufacture
JPH11185654A (en) Display board and image display device with display board
JPH08248921A (en) Electron beam generating device and image forming device using the same
JP2000251672A (en) Electron source, manufacturing device of the electron source, manufacture of the electron source and image forming device
JP2000113842A (en) Image forming device
JPH09231920A (en) Electron generating device and image displaying device using the same
JP2000243288A (en) Inspection system of image formation device
JP2000251733A (en) Inspection method for electron source and image display device, its inspection device, and recording medium
JPH09190765A (en) Electron source, device for manufacturing electron source, its manufacture, and image forming device using the same
JPH07321110A (en) Method of forming interconnection, electron source and manufacture thereof, and image forming device
JPH0955160A (en) Electron emission element, electron source substrate, image forming device, and manufacture of these components
JP2000251694A (en) Manufacture of electron emission element, electron source and image forming device, and manufacturing apparatus of the electron emission element, the electron source, and image forming device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees