JP3167980B2 - コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体 - Google Patents

コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体

Info

Publication number
JP3167980B2
JP3167980B2 JP06800499A JP6800499A JP3167980B2 JP 3167980 B2 JP3167980 B2 JP 3167980B2 JP 06800499 A JP06800499 A JP 06800499A JP 6800499 A JP6800499 A JP 6800499A JP 3167980 B2 JP3167980 B2 JP 3167980B2
Authority
JP
Japan
Prior art keywords
component
components
connection information
cells
candidate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06800499A
Other languages
English (en)
Other versions
JP2000268060A (ja
Inventor
木 誠 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP06800499A priority Critical patent/JP3167980B2/ja
Priority to US09/520,729 priority patent/US6529791B1/en
Publication of JP2000268060A publication Critical patent/JP2000268060A/ja
Application granted granted Critical
Publication of JP3167980B2 publication Critical patent/JP3167980B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、情報処理方法に関
し、詳しくは、コンポーネントの最適配置方式に関す
る。
【０００２】
【従来の技術】特開平０９−１８１１８５号公報のよう
に、従来より、プリント基板の設計等、コンポーネント
の配置を決定するに際し、コンピュータを用いている。
しかし、コンポーネント数が多い場合やコンポーネント
間の相関関係複雑な場合には、従来の方法では、局所的
なコンポーネント配置の最適性の影響を受けることによ
り、最適値よりも評価値の悪い配置を最適値であるとし
て出力することが多かった。
【０００３】ＩＣ１０３の設計に関しては、図２に示す
ように、 （１）１６ないし３２本程度のピン１０５があり、大き
さは同じである。 （２）基盤には必ずコネクター１１１がありそれにもピ
ンがある。 （３）ＩＣのピン１０５同士、あるいはコネクター１１
１のピンとの接続は基盤の論理設計で決まっている。 （４）配線１０７は基盤の表と裏を使って、表は縦線の
み裏は横線のみプリントすることにより実現する。 （５）表から裏（あるいはその逆）へは基盤を貫通する
穴が空けられる。 （６）配線の線１０７同士は、一定の距離以上の間隔が
空いていることが必要となる。 といった制約があり、
【０００４】どうしても配線できないものがあれば、そ
の配線なしでプリント基板を作成し、別工程で直接導線
をハンダ付けして結線する（これをジャンパー１０９と
いう）。ジャンパー１０９が必要だと工程が増えるので
コストがそれだけ高くなる。また、配置が適切でない場
合一部の配線がプリントできなくなるといった問題が発
生する。
【０００５】
【発明が解決しようとする課題】本発明の一つの目的
は、計算量を可能な限り削減しつつ、評価値の高いコン
ポーネントの配置を行うことにある。
【０００６】本発明の他の一つの目的は、実行するシス
テムのプラットフォームに依存することなく評価値の高
いコンポーネントの配置を決定するシステムを提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明の一態様において
は、１つ１つのコンポーネントに、それが配置される候
補地というものが想定される。最初はすべてのセルが候
補地である。そして、なんらかの方法で、コンポーネン
ト毎にその候補地を狭めていく（例えば、固定コンポー
ネントと直接関係があるコンポーネントについては固定
コンポーネントに最も遠いセルを候補地からはずす、な
ど）。もとの配置問題から近似問題を作り、この近似問
題を最適化する解を得る。同時に、この解はもとの配置
問題の実行可能解にもなっている。候補地を狭めること
と、近似問題を解くことを繰り返し、最終的に候補地を
１つ（または同等の評価値を有する複数の候補地）に絞
ることにより、配置を決定する。
【０００８】本発明の一態様において、複数のセルの位
置情報と、前記セルの何れかに配置する複数のコンポー
ネントの内の所定のコンポーネント同士の結線情報（コ
ンポーネント間結線情報）とを格納するコンポーネント
配置装置で実行されるコンポーネントの配置方法であっ
て、（ａ）各コンポーネントの現在の候補地（最適解を
構成する可能性があると判断されているセルの集合）に
基づいて、各コンポーネントの重心を計算する段階と、
（ｂ）各コンポーネントについて、現在の候補地に含ま
れる各セルにおける評価値を前記コンポーネント間結線
情報に基づいて計算する段階と、（ｃ）前記段階（ｂ）
で計算された評価値に基づいて、前記複数のコンポーネ
ントの内、何れかのコンポーネントの候補地を縮小でき
るか否かを判断する段階と、（ｄ）前記段階（ｃ）で何
れかのコンポーネントの候補地を縮小できると判断され
た場合には、前記段階（ａ）〜（ｄ）を繰り返す段階
と、（ｅ）前記段階（ｃ）で何れのコンポーネントの候
補地も縮小でないと判断された場合には、各コンポーネ
ントの現在の候補地に基づいて、前記複数のコンポーネ
ントの配置を行う段階と、を含むコンポーネントの配置
方法が提供される。
【０００９】本発明の他の一態様においては、複数のセ
ルの位置情報と、前記セルの何れかに配置する複数のコ
ンポーネントの内の所定のコンポーネント同士の結線情
報（コンポーネント間結線情報）と所定の位置に固定さ
れた固定コンポーネントと前記複数のコンポーネントの
内の所定のコンポーネントとの間の結線情報（固定コン
ポーネント結線情報）とを格納するコンポーネント配置
装置で実行されるコンポーネントの配置方法であって、
（ａ）各コンポーネントの現在の候補地（最適解を構成
する可能性があると判断されているセルの集合）に基づ
いて、各コンポーネントの重心を計算する段階と、
（ｂ）各コンポーネントについて、現在の候補地に含ま
れる各セルにおける評価値を前記コンポーネント間結線
情報と固定コンポーネント結線情報に基づいて計算する
段階と、（ｃ）前記段階（ｂ）で計算された評価値に基
づいて、前記複数のコンポーネントの内、何れかのコン
ポーネントの候補地を縮小できるか否かを判断する段階
と、（ｄ）前記段階（ｃ）で何れかのコンポーネントの
候補地を縮小できると判断された場合には、前記段階
（ａ）〜（ｄ）を繰り返す段階と、（ｅ）前記段階
（ｃ）で何れのコンポーネントの候補地も縮小でないと
判断された場合には、各コンポーネントの現在の候補地
に基づいて、前記複数のコンポーネントの配置を行う段
階と、を含むコンポーネントの配置方法が提供される。
【００１０】本発明の他の一態様においては、複数のセ
ルの位置情報と、前記セルの何れかに配置する複数のコ
ンポーネントの内の所定のコンポーネント同士の結線情
報（コンポーネント間結線情報）とを格納するコンポー
ネント配置装置であって、（ａ）各コンポーネントの現
在の候補地（最適解を構成する可能性があると判断され
ているセルの集合）に基づいて、各コンポーネントの重
心を計算する手段と、（ｂ）各コンポーネントについ
て、現在の候補地に含まれる各セルにおける評価値を前
記コンポーネント間結線情報に基づいて計算する手段
と、（ｃ）前記段階（ｂ）で計算された評価値に基づい
て、前記複数のコンポーネントの内、何れかのコンポー
ネントの候補地を縮小できるか否かを判断する手段と、
（ｄ）前記段階（ｃ）で何れかのコンポーネントの候補
地を縮小できると判断された場合には、前記段階（ａ）
〜（ｄ）を繰り返す手段と、（ｅ）前記段階（ｃ）で何
れのコンポーネントの候補地も縮小でないと判断された
場合には、各コンポーネントの現在の候補地に基づい
て、前記複数のコンポーネントの配置を行う手段と、を
含むコンポーネントの配置装置が提供される。
【００１１】本発明の他の一態様においては、複数のセ
ルの位置情報と、前記セルの何れかに配置する複数のコ
ンポーネントの内の所定のコンポーネント同士の結線情
報（コンポーネント間結線情報）とを格納するコンポー
ネント配置装置で実行されるコンポーネントの配置制御
プログラムを格納した記憶媒体であって、該プログラム
は、（ａ）各コンポーネントの現在の候補地（最適解を
構成する可能性があると判断されているセルの集合）に
基づいて、各コンポーネントの重心を計算することを前
記コンポーネント配置装置に指示するプログラムコード
と、（ｂ）各コンポーネントについて、現在の候補地に
含まれる各セルにおける評価値を前記コンポーネント間
結線情報に基づいて計算することを前記コンポーネント
配置装置に指示するプログラムコードと、（ｃ）前記
（ｂ）で計算された評価値に基づいて、前記複数のコン
ポーネントの内、何れかのコンポーネントの候補地を縮
小できるか否かを判断することを前記コンポーネント配
置装置に指示するプログラムコードと、（ｄ）前記
（ｃ）で何れかのコンポーネントの候補地を縮小できる
と判断された場合には、前記（ａ）〜（ｄ）を繰り返す
ことを前記コンポーネント配置装置に指示するプログラ
ムコードと、（ｅ）前記（ｃ）で何れのコンポーネント
の候補地も縮小でないと判断された場合には、各コンポ
ーネントの現在の候補地に基づいて、前記複数のコンポ
ーネントの配置を行うことを前記コンポーネント配置装
置に指示するプログラムコードと、を含む記憶媒体が提
供される。
【００１２】本発明の他の一態様においては、複数のセ
ルの位置情報と、前記セルの何れかに配置する複数のコ
ンポーネントの内の所定のコンポーネント同士の結線情
報（コンポーネント間結線情報）と所定の位置に固定さ
れた固定コンポーネントと前記複数のコンポーネントの
内の所定のコンポーネントとの間の結線情報（固定コン
ポーネント結線情報）とを格納するコンポーネント配置
装置で実行されるコンポーネントの配置制御プログラム
を格納した記憶媒体であって、該プログラムは、（ａ）
各コンポーネントの現在の候補地（最適解を構成する可
能性があると判断されているセルの集合）に基づいて、
各コンポーネントの重心を計算することを前記コンポー
ネント配置装置に指示するプログラムコードと、（ｂ）
各コンポーネントについて、現在の候補地に含まれる各
セルにおける評価値を前記コンポーネント間結線情報と
固定コンポーネント結線情報に基づいて計算することを
前記コンポーネント配置装置に指示するプログラムコー
ドと、（ｃ）前記（ｂ）で計算された評価値に基づい
て、前記複数のコンポーネントの内、何れかのコンポー
ネントの候補地を縮小できるか否かを判断することを前
記コンポーネント配置装置に指示するプログラムコード
と、（ｄ）前記（ｃ）で何れかのコンポーネントの候補
地を縮小できると判断された場合には、前記（ａ）〜
（ｄ）を繰り返すことを前記コンポーネント配置装置に
指示するプログラムコードと、（ｅ）前記（ｃ）で何れ
のコンポーネントの候補地も縮小でないと判断された場
合には、各コンポーネントの現在の候補地に基づいて、
前記複数のコンポーネントの配置を行うことを前記コン
ポーネント配置装置に指示するプログラムコードと、を
含む記憶媒体が提供される。
【実施例】
【００１３】Ａ．ハードウエア構成 図１を参照すると、本発明において使用される最適配置
決定システム１００のハードウェア構成の一実施例を示
す概観図が示されている。最適配置決定システム１００
は、中央処理装置（ＣＰＵ）１とメモリ４とを含んでい
る。ＣＰＵ１とメモリ４は、バス２を介して、補助記憶
装置としてのハードディスク装置１３とを接続してあ
る。フロッピーディスク装置（またはＭＯ、ＣＤ−ＲＯ
Ｍ等の記録媒体駆動装置２６、２８、２９）２０はフロ
ッピーディスクコントローラ１９（またはＩＤＥコント
ローラ２５、ＳＣＳＩコントローラ２７等）を介してバ
ス２へ接続されている。
【００１４】フロッピー（商標）ディスク装置（または
ＭＯ、ＣＤ−ＲＯＭ等の記録媒体駆動装置）２０には、
フロッピーディスク（またはＭＯ、ＣＤ−ＲＯＭ等の記
録媒体）が挿入され、このフロッピーディスク等やハー
ドディスク装置１３、３０、ＲＯＭ１４には、オペレー
ティングシステムと協働してＣＰＵ等に命令を与え、本
発明を実施するためのコンピュータ・プログラムのコー
ドを記録することができ、メモリ４にロードされること
によって実行される。このコンピュータ・プログラムの
コードは圧縮し、または、複数に分割して、複数の媒体
に記録することもできる。
【００１５】最適配置決定システム１００は更に、ユー
ザ・インターフェース・ハードウェアを備え、入力をす
るためのポインティング・デバイス（マウス、ジョイス
ティック等）７またはキーボード６や、視覚データをユ
ーザに提示するためのディスプレイ１２を有することが
できる。タッチ・パネルを入力手段とすることもでき
る。また、パラレルポート１６を介してプリンタを接続
することや、シリアルポート１５を介してモデムを接続
することが可能である。この情報端末支援サーバ１００
は、シリアルポート１５およびモデムまたは通信アダプ
タ１８（イーサネット（商標）やトークンリング・カー
ド）等を介してネットワークに接続し、他のコンピュー
タ等と通信を行うことが可能である。
【００１６】スピーカ２３は、オーディオ・コントロー
ラ２１によってＤ／Ａ（デジタル／アナログ変換）変換
された音声信号を、アンプ２２を介して受領し、音声と
して出力する。また、オーディオ・コントローラ２１
は、マイクロフォン２４から受領した音声情報をＡ／Ｄ
（アナログ／デジタル）変換し、システム外部の音声情
報をシステムにとり込むことを可能にしている。
【００１７】このように、本発明の最適配置決定システ
ム１００は、通常のパーソナルコンピュータ（ＰＣ）や
汎用コンピュータ、ワークステーション、ノートブック
ＰＣ、パームトップＰＣ、ネットワークコンピュータ等
を含む通信機能有する情報端末、または、これらの組合
せによって実施可能であることを容易に理解できるであ
ろう。ただし、これらの構成要素は例示であり、その全
ての構成要素が本発明の必須の構成要素となるわけでは
ない。
【００１８】特に、ここで説明したハードウエア構成
は、コンポーネントの配置を決定するものであるため、
音声の処理に必要なオーディオ・コントローラ２１、ア
ンプ２２、スピーカ２３、マイクロフォン２４やオペレ
ータからの直接的な入力を可能にするキーボード６、マ
ウス７、キーボード／マウスコントローラ５、各種記録
媒体処理装置１９、２５、２７等はなくてもよい。ま
た、この最適配置決定システム１００の各構成要素は、
複数のマシンを組合せ、それらに機能を配分し実施する
等の種々の変更は当業者によって容易に想定されるもの
であって、それらの変更は、本発明の思想に包含される
概念である。
【００１９】最適配置決定システム１００のオペレーテ
ィング・システムとしては、ＷｉｎｄｏｗｓＮＴ（マイ
クロソフトの商標）、Ｗｉｎｄｏｗｓ９ｘ（マイクロソ
フトの商標）、Ｗｉｎｄｏｗｓ３．ｘ（マイクロソフト
の商標）、ＯＳ／２（ＩＢＭの商標）、ＭＶＳ（ＩＢＭ
の商標）、ＭａｃＯＳ（Ａｐｐｌｅ社の商標）、ＡＩＸ
（ＩＢＭの商標）上のＸ−ＷＩＮＤＯＷシステム（ＭＩ
Ｔの商標）などの、標準でＧＵＩマルチウインドウ環境
をサポートするものや、ＰＣ−ＤＯＳ（ＩＢＭの商
標）、ＭＳ−ＤＯＳ（マイクロソフトの商標）などのキ
ャラクタ・ベース環境のもの、さらにはＯＳ／Ｏｐｅｎ
（ＩＢＭの商標）、ＶｘＷｏｒｋｓ（Ｗｉｎｄ Ｒｉｖ
ｅｒ Ｓｙｓｔｅｍｓ， Ｉｎｃ．の商標）等のリアル
タイムＯＳ、ＪａｖａＯＳ等のネットワークコンピュー
タに組み込まれたＯＳでも実現可能であり、特定のオペ
レーティング・システム環境に限定されるものではな
い。
【００２０】Ｃ．最適配置対象モデル 本発明におけるコンポーネントの最適配置の対象モデル
を、ＩＣの最適配置手順を例に説明する。
【００２１】１．本発明の好適な実施例における最適配
置の対象となるモデルにおいては、各ＩＣの形状も方向
も無視し、単にＩＣ同士、コネクターのピンとＩＣの結
線情報だけを基に関係あるものほど近くに配置できれば
最適であるとする。図３は、各コンポーネント（ＩＣ）
１２１の形状と方向を無視した状態の概念図である。
【００２２】２．また、その評価関数として、接続すべ
きピンをもつＩＣ同士の距離、およびコネクターのピン
１２５とそれに接続すべきピンをもつＩＣ１２１の距離
の総和を用いる。ＩＣ と接続相手のＩＣ あるいはコ
ネクターのピンに複数の接続すべきピンがある場合、そ
れに応じて距離を重みづけして評価する。ここで、接続
すべきコンポーネントの情報を（コンポーネント間結線
情報）と固定コンポーネントとコンポーネントとの間の
結線情報（固定コンポーネント結線情報）は予めシステ
ムに入力される。
【００２３】３．ＩＣの配置場所である基盤を、適当な
区画に区切り、１つの区画（セル）１２３に最大１つの
ＩＣ（コンポーネント）が配置できるものとする。
【００２４】４．コンポーネントの数をｍ、セルの数を
ｎとする。
【００２５】５．Comp ｉがCell ｊにあるとき、Ｘｉｊ
＝１、それ以外のときは、Ｘｉｊ＝０ （ｉ＝１，２，．．．，ｍ、ｊ＝１，２，．．．，ｎ）
【００２６】６．また、あるコンポーネントは、どこか
１つのセルに配置するので、
【数１】
【００２７】７．１つのセルには最大１コンポーネント
しか配置できないので、
【数２】
【００２８】８．固定コンポーネントＦｉｘ kからセ
ル:Ｃｅｌｌ jまでの距離をＤｆ(k,j)とすると、 Ｄｆ(k,j) ＝ ｜Ｆｋ（ｘ）−Ｃｊ（ｘ）｜＋ ｜Ｆ
ｋ（ｙ）−Ｃｊ（ｙ）｜ ここで、Ｆｋ（ｘ），Ｃｊ（ｘ）、Ｆｋ（ｙ），Ｃｊ
（ｙ）はそれぞれＦｉｘ ｋとＣｅｌｌ ｊのｘ座標値、
ｙ座標値である。
【００２９】９．図４に示すように、Ｃｏｍｐ ｉとＦ
ｉｘ ｋとの接続すべき線数をＲｆ(k,i)とすると、Ｃｏ
ｍｐ i が Ｃｅｌｌ ｊ に配置された時のコスト評
価値Ｌ１は、 Ｌ１ ＝ Ｒｆ(k,i)・Ｄｆ(k,j)
【００３０】１０．Ｃｅｌｌ j1からＣｅｌｌ j２まで
の距離を、Ｄｃ（j1，j2）とすると、 Ｄｃ（j1，j2）
= ｜Ｃj1（ｘ）−Ｃj2（ｘ）｜＋ ｜Ｃj1（ｙ）−
Ｃj2（ｙ）｜
【００３１】１１．また、図５に示すように、Ｃｏｍｐ
i1とＣｏｍｐ i2との間に接続すべき線の数をＲｃ（i
1，i2）とすると、Ｃｏｍｐ i１がＣｅｌｌ j1に、Ｃｏ
ｍｐ i2がＣｅｌｌ j2に配置された時のコスト評価値Ｌ
２は、 Ｌ２ ＝ Ｒｃ（i1，i2）・Ｄｃ（j1，j2）
【００３２】１２．従って、本発明の好適な実施例にお
いて最小化する目標関数は、
【数３】
【００３３】なお、上記モデルをさらに一般化すること
もできる。コンポーネント間の接続線必要本数は、より
一般的にはコンポーネントの関係の強さと考えられる。
つまり関係がつよいものほど近くに配置することにな
る。ここで、 （１）Ｆｉｘ ｋ からみた Ｃｏｍｐ ｉ との関係の
強さをＰ(k,i) （２）Ｃｏｍｐ ｉから見たＦｉｘ ｋとの関係の強さ
を、Ｑ（ｉ，ｋ） （３）Ｃｏｍｐ i1からみたＣｏｍｐ i2との関係の強さ
を、Ｒ（i1，i2） （４）Ｃｏｍｐ i2からみたＣｏｍｐ i1との関係の強さ
を、Ｒ（i2，i1） と表すことにする。
【００３４】また、これら関係の強さＰ，Ｑ，Ｒはマイ
ナスの値をとることも許すものとする。マイナスの値の
関係なら、より離して配置するほうがよいことになる。
また、配置コンポーネントにより一般なものを想定すれ
ば、関係の強さＲｆやＲｃが双方向に対象であるとは限
らない。また、距離Ｄｆ(k,j)およびＤｃ（j1，j2）
は、一般的なものとする。
【００３５】このとき、Ｃｏｍｐ ｉが Ｃｅｌｌ ｊに
配置された場合の評価値は、Ｆｉｘ ｋからは、 Ｐ(k,i)・Ｄｆ(k,j) Ｃｏｍｐ ｉからは、 Ｑ（ｉ，ｋ）・Ｄｆ(k,j) となる。
【００３６】また、Ｃｏｍｐ i1がＣｅｌｌ j1に Ｃｏ
ｍｐ i2が Ｃｅｌｌ j2に配置された場合の評価値は、
Ｃｏｍｐ i1からは、 Ｒ（i1，i2）・Ｄｃ（j1，j2） Ｃｏｍｐ i2からは、 Ｒ（i2，i1）・Ｄｃ（j2，j1） となる。
【００３７】この場合、最小化する目標関数Ｌは、
【数４】 となる。
【００３８】Ｄ．最適配置手順
【００３９】Ｄ−１．最適配置手順の概要 本発明の好適な実施例におけるコンポーネントの最適配
置手順の概要は、次のようなものである。 １．１つ１つのコンポーネントに、それが配置される候
補地をというものを想定する。 ２．最初はすべてのセルが候補地とする。 ３．そして、なんらかの方法で、コンポーネント毎にそ
の候補地を狭めていく（例えば、固定コンポーネントと
直接関係があるコンポーネントについては、固定コンポ
ーネントに最も遠いセルを候補地からはずす等）。 ４．もとの配置問題から近似問題を作り、この近似問題
を最適化する解を得る。同時に、この解はもとの配置問
題の実行可能解にもなっている。 ５．候補地を狭めることと、近似問題を解くことを繰り
返し最終的に候補地が１つに絞られたとき配置が決ま
る。
【００４０】図６は、本発明の好適な実施例における最
適配置手順を示すフローチャートである。この例におい
ては、図７に示すように、初期設定時において、各コン
ポーネント、固定コンポーネントの関係やセルの状態等
の情報が最適配置決定システムに入力される（ステップ
４０３）。また、各コンポーネントの候補地の初期設定
がなされる。
【００４１】次に、各コンポーネントの重心が算出され
（ステップ４０５）、この値を基に、評価値Ａｉｊが計
算される。
【００４２】計算された評価値Ａｉｊに基づいて、各コ
ンポーネントの縮小が試みられる。所定の計算回数が行
われた場合や、候補地の縮小が検出されない場合には
（ステップ４１１）、最適配置に至ったと判断して、最
適値の出力等の後処理を行った後（ステップ４１７）、
処理を終了する（ステップ４１９）。
【００４３】所定の計算回数は行われず、候補地の縮小
が検出された場合には、確定した（候補地が１つになっ
た）コンポーネントが存在するか否かが判断される（ス
テップ４１３）。確定したコンポーネントが存在しない
場合には、ステップ４０５に返り、確定したコンポーネ
ントが存在する場合には、他のコンポーネントの候補地
から確定したコンポーネントを除外し、ステップ４０５
に返る（ステップ４１５）。
【００４４】Ｄ−２．候補地 いま、最適な配置が得られている状況から、１つのコン
ポーネント（カレント・コンポーネント、仮にＡとす
る）１３１だけを除いた状態を想定してみる（図８）。
この状態から最適配置に戻るにはどうすればよいだろう
か。
【００４５】Ａ以外のコンポーネントはすでに配置され
ているので、それらが占めているセルを除いたセルがコ
ンポーネントＡを配置しうる候補地である（図の影をつ
けたセル）。
【００４６】候補地である１つのセルＣｅｌｌ ｊにコ
ンポーネントＡがある場合、Ａに関する配置の評価値
は、
【数５】
【００４７】ここで、コンポーネントＡ以外のコンポー
ネントＣｏｍｐ i2については、それぞれが配置された
セルＣｅｌｌ j2がわかっている。候補地のセルの中で
最小の評価値をあたえるものがＣｅｌｌ ｊ0すなわち、 とすればこの最小値を与えるセルはすべてＡの最適配置
であり（図９）、それらの１つには元の最適解が含まれ
るはずである。
【００４８】コンポーネントＡを配置する問題は、Comp
ｉがCell ｊにあるとき、ＸＡｊ ＝ １、それ以外の
とき、ＸＡｊ ＝０となる。また、ｊ ∈ E［Ａ］と
いう条件がある。
【００４９】ここでE［Ａ］は配置できるセルの番号の
すべて。つまり、全セルからコンポーネントＡ以外のコ
ンポーネントが配置されているセルを除いた集合であ
る。
【００５０】このため、以下の条件式が成立する。
【数６】
【００５１】また、このとき最小化する目標関数ＬＡ
は、
【数７】
【００５２】ここで Ｊ(i2) は Compi2 が配置され
ているセルの番号であるが、このセルの位置をComp i2
が配置される可能性があるセルの重心Ｇ（i2）と考え
て、Ｄｃ（ｊ，Ｊ(i2)）をＤ（ｊ，Ｇ(i2)）と書き直せ
ば、
【数８】 である。
【００５３】こんどは、図１０に示すように、コンポー
ネントＡ 以外のコンポーネントもそれぞれ最終的に配
置されたセルの近傍の複数のセルを候補地として持って
いる状態を想定しよう。たとえば図１０は、Ｃｏｍｐ i
2は、その候補地として４つのセルをもち、Ｃｏｍｐ ｉ
３がその候補地として５つのセルをもっている様子を表
現している（図１１）。
【００５４】このような状態で、Ａ以外のコンポーネン
トＣｏｍｐ i2の候補地の重心をＧ（i2）として評価関
数はＬ'Ａは、
【数９】 となる。
【００５５】これはＡ以外のコンポーネントＣｏｍｐ i
2がそれぞれの候補地の重心にあると仮定したことにな
る。もし、Ｃｏｍｐ i2のそれぞれの候補地の重心が、
それぞれの最適配置セルの位置に十分近ければ、この
Ｌ'Ａを最小にするＡの配置もやはり最適解に近いこと
が期待できる。
【００５６】ここまでは、コンポーネントＡを基準に考
えてきたが、任意のコンポーネントについて同様に考え
ることができる。
【００５７】Ｃｏｍｐ ｉの配置の評価関数は、
【数１０】
【００５８】したがって、配置全体の評価関数として、
【数１１】 が目的の評価関数Ｌの１つの近似値とすることができ
る。
【００５９】コンポーネントの数ｍとセルの数ｎの関係
は、ｎ≧ｍなので、割当て問題の形式にするために、
（ｎ−ｍ）個のダミーコンポーネントを導入して条件を
以下のように書き換えることができる。
【００６０】まず、どこか１つのセルに配置されるの
で、
【数１２】
【００６１】また、１つのセルにはかならず１コンポー
ネントが配置されるので、
【数１３】
【００６２】最小化する目標関数Ｌ'は、
【数１４】
【００６３】ダミーコンポーネントに対する Rf およ
び Ｒｃ をすべて０ とすれば、
【数１５】
【００６４】この式は、割り当て問題に他ならない。こ
の割当て問題の解は、元の配置問題の制限式を満たすの
で、元の配置問題の実行可能解であることは明らかであ
る。
【００６５】Ｄ−３．候補縮小化アルゴリズム もしコンポーネントの配置候補地のセルの中で、実行可
能解を持ちながらより小さくなるように徐々に減少さ
せ、それぞれのコンポーネントの候補地が１つになるよ
うにすれば、最適解に近づいてよりよい解が得られるこ
とが期待できる。問題はどのような基準で候補地のセル
を減らすかである。Ｃｏｍｐ ｉについてみればＣｅｌ
ｌ ｊに配置したときの評価値は、
【数１６】 であるが、Ａｉｊが大きいセルは配置候補としては好ま
しくないと考える。
【００６６】本発明の好適な実施例において、好ましく
ないセルの内どのような基準でそれを削除するかを削除
基準と呼ぶこととする。削除基準によって解に至るスピ
ードも解の精度（最適解との差）も当然変わりうるので
非常に重要である。最も自然な削除基準は最大のＡｉｊ
を削除するというものなのでこれをまず採用する。
【００６７】つまり、ある時点でのＣｏｍｐ ｉの候補
セル集合をＣ［ｉ］とするとき、 Ａｉｊｍａｘ ＝ Ｍａｘ｛Ａｉｊ ｜ ｊ∈Ｃ
［ｉ］｝ を配置に不適当なセルと見てＣ［ｉ］から除く。 １．すべてのコンポーネントそれぞれの配置候補地が最
初は全セルとする。 ２．それぞれのコンポーネントＣｏｍｐ ｉ（ｉ＝１，
２，．．．，ｍ）の候補地の全てのセルの位置の重心Ｇ
（ｉ）を求める。 ３．つぎの Ａｉｊを計算する。
【数１７】 なお、ｉ＝ｍ＋１，．．．，ｎについてはＡｉｊ＝０と
する。
【００６８】４．Ａｉｊ を行列要素にして 割り当て
問題を解く。その解のうちＣｏｍｐｉ（ｉ＝１，
２，．．．，ｍ）とそれが割り当てられたセルの番号の
組合わせの集合を実行可能解Ｓとする。 Ｓ ＝ ｛j1，j2，．．．，jm｝
【００６９】５．すべてのｉについて、 Ａｉjmax ＝ Ｍａｘ｛Ａｉｊ ｜ ｊ∈Ｃ［ｉ］｝ を求め、ｊｍａｘをＣ［ｉ］から削除したものを新たな
Ｃ［ｉ］とする。ただし、実行可能解Ｓにあるｊｉは除
かない。これ以上候補地を削除できなくなれば、その時
の実行可能解を最善解とする。最善解が得られていない
なら、２．に戻る。
【００７０】Ｄ−４．例題 本発明の好適な実施例における最適配置決定手順を図１
２の例を用いて説明する。この例では、３つの固定コン
ポーネント（Ｆｉｘ１〜３）が存在し、９個のセル（Ｃ
ｅｌｌ１〜９）の何れかに４つのコンポーネント（Ｃｏ
ｍｐ１〜４）を配置する。
【００７１】固定コンポーネントとコンポーネントとの
関係・コンポーネント同士の関係を図１３、１４に示
す。図に示すように、この例では、Ｃｏｍｐ１とＦｉｘ
１を、Ｃｏｍｐ３とＦｉｘ２を、Ｃｏｍｐ４とＦｉｘ３
を夫々接続する必要があり、また、Ｃｏｍｐ１とＣｏｍ
ｐ２を、Ｃｏｍｐ２とＣｏｍｐ３を、Ｃｏｍｐ２とＣｏ
ｍｐ４を夫々接続する必要がある。
【００７２】ここで、各固定コンポーネントと各セルの
座標は、 Ｆｉｘ１：（３，９） Ｆｉｘ２：（９，７） Ｆｉｘ３：（５，１） Ｃｅｌｌ１：（３，３） Ｃｅｌｌ２：（５，３） Ｃｅｌｌ３：（７，３） Ｃｅｌｌ４：（３，５） Ｃｅｌｌ５：（５，５） Ｃｅｌｌ６：（７，５） Ｃｅｌｌ７：（３，７） Ｃｅｌｌ８：（５，７） Ｃｅｌｌ９：（７，７） であるとする。
【００７３】１−１．まず、４つのコンポーネントの候
補地の初期値は、候補地の除外を行っていないため、 C1[1]={1,2,3,4,5,6,7,8,9} C2[1]={1,2,3,4,5,6,7,8,9} C3[1]={1,2,3,4,5,6,7,8,9} C4[1]={1,2,3,4,5,6,7,8,9} である。
【００７４】２−１．このとき、候補地の重心は、それ
ぞれ G1(1)=(5,5) G1(2)=(5,5) G1(3)=(5,5) G1(4)=(5,5) である。
【００７５】３−１．このときの評価値Aijを計算する
と、
【表１】 8.8 8.3 10.0 6.0 4.5 7.7 4.8 4.8 7.3 8.5 6.0 8.5 6.0 0 6.0 8.5 6.0 8.5 10.0 7.7 7.3 8.3 4.5 4.8 8.8 6.0 4.8 5.7 4.0 5.7 6.5 4.0 6.5 9.2 8.0 9.2 なお、この行列式は、ＣｏｍｐｉをＣｅｌｌｊに配置
し、他のコンポーネントを重心の位置に配置したときの
評価値である。
【００７６】例えば、Ａ１２は、Ｃｏｍｐ１をＣｅｌｌ
２に配置し、他のコンポーネントを位置（５，５）に配
置したときの評価値であので、 Ａｉｊ ＝ （Comp1、Fix1間の線数×Comp1、Fix1間の距離） ＋（Comp1、Comp2間の線数×Comp1、Comp2間の距離） ＝ （１×（（３−５）2＋（９−３）2）1/2) ＋（１×（（５−５）2＋（３−５）2）1/2) ＝ ８．３２４６
【００７７】４−１．割当て問題を解く。 Ａｉｊの各行から同じ値を引いても最適解は変らないの
で、各行の最小値（４．５、０、４．５、４）を引く
と、
【表２】 4.3 3.8 5.5 1.5 0 3.2 0.3 0.3 2.8 8.5 6.0 8.5 6.0 0 6.0 8.5 6.0 8.5 5.5 3.2 2.8 3.8 0 0.3 4.3 1.5 0.3 1.7 0 1.7 2.5 0 2.5 5.2 4.0 5.2
【００７８】Ａｉｊの各列から同じ値を引いても最適解
は変らないので、各列の最小値（１．７、０、１．７、
１．５、０、０．３、０．３、０．３）を引くと、
【表３】 2.6 3.8 3.8 0 0 2.9 0 0 2.5 6.8 6.0 6.8 4.5 0 5.7 8.2 5.7 8.2 3.8 3.2 1.1 2.3 0 0 4.0 1.2 0 0 0 0 1.0 0 2.2 4.9 3.7 4.9
【００７９】同じ行、同じ列から２つ以上０を選ばない
ように４つの０がとれれば、それが最適解となる。行１
から列４の０を取るとすると、行２は５、行３は、６か
９、行４は１か２か３。行１から列７の０を取るとする
と、行２は５、行３は、６か９、行４は１か２か３。行
１から列８の０を取るとすると、行２は５、行３は、６
か９、行４は１か２か３。ここでは、最適解のなかの１
つであるS1={7,5,9,2}を解としておく。
【００８０】５−１．候補を縮少する Aijの行1の最大値は列3の「10.0」なので候補からCell3
を削除して、C2[1]={1,2,4,5,6,7,8,9}とする（図１
５）。Aijの行2の最大値は列1,3,7,9の8.5なのでCell1,
3,7,9を削除して、C2[2]={2,4,5,6,8}とする（図１
６）。Aijの行3の最大値は列1の10.0なのでCell1を削除
して、C2[3]={2,3,4,5,6,7,8,9}とする（図１７）。Aij
の行4の最大値は列7,9の9.2なのでCell7,9を削除して、
C2[4]={1,2,3,4,5,6,8}とする（図１８）。
【００８１】２−２．再び候補地の重心を計算すると、 G2(1)=(4.8,5.3) G2(2)=(5,5) G2(3)=(5.3,5.3) G2(4)=(5,4.4)
【００８２】３−２．また、評価値Aijは、
【表４】 8.8 8.3 10.0 6.0 4.5 7.7 4.8 4.8 7.3 8.5 6.0 8.5 6.1 1.3 6.1 8.6 6.0 8.6 10.0 7.7 7.3 8.3 4.5 4.8 8.8 6.0 4.8 5.7 4.0 5.7 6.5 4.0 6.5 9.2 8.0 9.2
【００８３】４−２．配置問題の解を４−１．と同様に
解くと、S2={7,5,9,2}
【００８４】５−２．候補地を減少 Aij の行1の最大値は候補地1,2,4,5,6,7,8,9に対応す
る列の中では列1の8.8なのでCell1を削除して（図１
９）、 C3[1]={2,4,5,6,7,8,9} 同様に行2,3,4に対して候補地に対応する列の中の最大
値を削除すると（図２０〜２２）、 C3[2]={2,5,8} C3[3]={2,3,4,5,6,8,9} C3[4]={1,2,3,4,5,6}
【００８５】２−３．候補地の重心 G3(1)=(5,5.6) G3(2)=(5,5) G3(3)=(5.6,5) G3(4)=(5,4)
【００８６】３−３．評価値Aijは
【表５】 8.8 8.3 10.0 6.0 4.5 7.7 4.8 4.8 7.3 8.8 5.7 8.0 6.9 2.1 5.7 9.3 6.5 8.5 10.0 7.7 7.3 8.3 4.5 4.8 8.8 6.0 4.8 5.7 4.0 5.7 6.5 4.0 6.5 9.2 8.0 9.2
【００８７】４−３．配置問題の解を４−１．と同様に
解くと、S3={7,5,9,2}
【００８８】５−３．候補地を縮小する（図２３〜２
６）。 Aijの行1の最大値は候補地2,4,5,6,7,8,9に対応する列
の中では列2の 8.3 なのでCell 2を削除して、 C3[1]={4,5,6,7,8,9} 同様に行2,3,4に対して候補地に対応する列の中の最大
値から C3[2]={2,5} C3[3]={2,3,5,6,8,9} C3[4]={1,2,3,5}
【００８９】２−４．これにより、候補地の重心は、 G4(1)=(5,6) G4(2)=(5,4) G4(3)=(6,5) G4(4)=(5,3.5)
【００９０】３−４．このときの評価値Aijは、
【表６】 8.2 7.3 9.4 6.2 5.5 7.9 5.6 5.8 8.1 9.3 5.7 7.9 7.7 3.5 5.7 9.9 6.7 8.5 9.4 6.7 6.7 8.6 5.5 5.1 9.6 7.0 5.6 5.1 3.0 5.1 6.7 5.0 6.7 9.9 9.0 9.9
【００９１】４−４．配置問題の解を４−１．と同様に
解くと、S4={7,5,9,2}
【００９２】５−４．候補地を縮小する Aijの行1の最大値は候補地4,5,6,7,8,9に対応する列の
中では、列9の8.1なのでCell9を削除して、C4[1]={4,5,
6,7,8}となる。同様に行2,3,4に対して候補地に対応す
る列の中の最大値から候補地を縮小すると、C4[2]=
{5}、C4[3]={2,3,5,6,9}、C4[4]={2,5}となる。
【００９３】ここで、C4[2]={5}からComp2の候補地はCe
ll5だけなので、これを確定して他のコンポーネントの
候補地から除外すると、Comp4の候補地がＣｅｌｌ２だ
けとなって確定するためやはりこれを他の候補地から除
外すると、C4[1]={4,6,7,8}、C4[2]={5}、C4[3]={3,6,
9}、C4[4]={2}となる（図２７〜３０）。
【００９４】２−５．これにより、候補地の重心は、 G5(1)=(4.5,6) G5(2)=(5,5) G5(3)=(7,5) G5(4)=(5,3)
【００９５】３−５．このときの評価値Aijは、
【表７】 8.8 8.3 10.0 6.0 4.5 7.7 4.8 4.8 7.3 9.8 5.9 7.9 8.6 5.1 5.5 10.7 7.9 9.2 10.0 7.7 7.3 8.3 4.5 4.8 8.8 6.0 4.8 5.7 4.0 5.7 6.5 4.0 6.5 9.2 8.0 9.2
【００９６】４−５．配置問題の解を４−１．と同様に
解くと、S5={7,5,9,2}
【００９７】５−５．候補地を縮小する。 Aijの行1の最大値は候補地4,6,7,8に対応する列の中で
最大のものは、列6の7.7なのでCell6を削除して、C4[1]
={4,7,8}となる。同様に行3に対して候補地に対応する
列の中の最大値を除外すると、C4[3]={6,9}となる。C4
[2]={5}、C4[4]={2}は確定している（図３１〜３４）。
【００９８】２−６．このとき候補地の重心は、 G6(1)=(3.7,6.3) G6(2)=(5,5) G6(3)=(7,6) G6(4)=(5,3)
【００９９】３−６．評価値Aijは、
【表８】 8.8 8.3 10.0 6.0 4.5 7.7 4.8 4.8 7.3 10.4 7.2 9.7 8.4 6.1 7.4 9.5 7.7 8.9 10.0 7.7 7.3 8.3 4.5 4.8 8.8 6.0 4.8 5.7 4.0 5.7 6.5 4.0 6.5 9.2 8.0 9.2
【０１００】４−６．配置問題の解を４−１．と同様に
解くと、S6={7,5,9,2}
【０１０１】５−６．候補地を縮小する。 Aijの行1の最大値は候補地4,7,8に対応する列の中では
列4の6.0が最大であるのでCell4を削除して、C4[1]={7,
8}とする。行3に対して候補地に対応する列の中の最大
値はともに4.8なので、そのままそれらを候補地として
残し、C4[3]={6,9}とする（図３４〜３８）。
【０１０２】２−７．候補地の重心は、 G7(1)=(4,7) G7(2)=(5,5) G7(3)=(7,6) G7(4)=(5,3)
【０１０３】３−７．評価値Aijは、
【表９】 8.8 8.3 10.0 6.0 4.5 7.7 4.8 4.8 7.3 11.1 7.7 10.0 9.2 6.5 7.4 9.6 7.2 8.5 10.0 7.7 7.3 8.3 4.5 4.8 8.8 6.0 4.8 5.7 4.0 5.7 6.5 4.0 6.5 9.2 8.0 9.2
【０１０４】４−７．割当問題の解を４−１．と同様に
解くと、S6={7,5,9,2}
【０１０５】５−７．候補地を縮小する。 Aijの行1の候補地7,8に対応する列の値は、いずれも4.8
なのでそのまま残し、C7[1]={7,8}とする。行3に対し
て候補地6,9に対応する列の値もともに4.8なので、その
ままそれらを候補地として残し、C7[3]={6,9}とする。C
7[2]={5}と、C7[4]={2}は、変更なし。
【０１０６】これ以上候補地は減らないので割当問題の
解を採用して、C[1]={7},C[2]={5},C[3]={6},C[4]={2}
を配置問題の最善解とする。５−７．によれば、C[1]=
{8}もC[3]={9}も解になりうるので、 C[1]={8},C[2]={5},C[3]={6},C[4]={2} C[1]={7},C[2]={5},C[3]={9},C[4]={2} C[1]={8},C[2]={5},C[3]={9},C[4]={2} も最善解といえる（図３９〜４２）。
【０１０７】配置の評価関数Lはそれぞれ La= Df(1,7)+Df(2,6)+Df(3,2) +1/2(D(7,5)+D(5,7)+D(5,6)+D(5,2)+D(6,5)+D(2,5)) = 2 + √8 + 2 + 1/2(√8 + √8 + 2 + 2 + 2 + 2) = 8+ 2√8
【０１０８】 Lb= Df(1,8)+Df(2,6)+Df(3,2) +1/2(D(8,5)+D(5,8)+D(5,6)+D(5,2)+D(6,5)+D(2,5)) = √8 + √8 + 2 + 1/2(2 + 2 + 2 + 2 + 2 + 2) = 8 + 2√8
【０１０９】 Lc= Df(1,7)+Df(2,9)+Df(3,2) +1/2(D(7,5)+D(5,7)+D(5,9)+D(5,2)+D(9,5)+D(2,5)) = 2 + 2 + 2 + 1/2(√8 + √8 + √8 + 2 +√8 + 2) = 8+ 2√8
【０１１０】 Ld= Df(1,8)+Df(2,9)+Df(3,2) +1/2(D(8,5)+D(5,8)+D(5,9)+D(5,2)+D(9,5)+D(2,5)) = √8 + 2 + 2 + 1/2(2 + 2 + √8 + 2 + √8 + 2) = 8 + 2√8 ですべて等しい。
【０１１１】
【発明の効果】以上説明したように、本発明によれば、
計算量を可能な限り削減しつつ、評価値の高いコンポー
ネントの配置を高速に行うことができる。
【０１１２】
【図面の簡単な説明】
【図１】 本発明の最適配置決定システムのハードウェ
ア構成の一実施例を示す概観図が示されている。
【図２】 コンポーネントがＩＣである場合における配
置上の制約を説明する図である。
【図３】 コンポーネントがＩＣである場合における問
題の簡略化を説明する図である。
【図４】 本発明の好適な実施例における固定コンポー
ネントとコンポーネントの結線状況を説明する概念図で
ある。
【図５】 本発明の好適な実施例におけるコンポーネン
ト同士の結線状況を説明する概念図である。
【図６】 本発明の好適な実施例における最適配置方法
の計算過程を説明するための概念図である。
【図７】 本発明の好適な実施例における最適配置方法
の計算過程を説明するための概念図である。
【図８】 本発明の好適な実施例における最適配置方法
の計算過程を説明するための概念図である。
【図９】 本発明の好適な実施例における最適配置方法
の計算過程を説明するための概念図である。
【図１０】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図１１】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図１２】 本発明の好適な実施例における最適配置方
法の対象となるモデルを説明するための概念図である。
【図１３】 本発明の好適な実施例における最適配置方
法の対象となるモデルを説明するための概念図である。
【図１４】 本発明の好適な実施例における最適配置方
法の対象となるモデルを説明するための概念図である。
【図１５】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図１６】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図１７】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図１８】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図１９】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２０】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２１】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２２】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２３】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２４】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２５】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２６】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２７】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２８】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図２９】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３０】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３１】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３２】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３３】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３４】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３５】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３６】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３７】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３８】 本発明の好適な実施例における最適配置方
法の計算過程を説明するための概念図である。
【図３９】 本発明の好適な実施例における最適配置方
法の計算結果を説明するための概念図である。
【図４０】 本発明の好適な実施例における最適配置方
法の計算結果を説明するための概念図である。
【図４１】 本発明の好適な実施例における最適配置方
法の計算結果を説明するための概念図である。
【図４２】 本発明の好適な実施例における最適配置方
法の計算結果を説明するための概念図である。
【符号の説明】
、 １０１ プリント基盤 １０３ ＩＣ １０５ ピン １０７ 配線 １０９ ジャンパ １１１ コネクタ １２１ コンポーネント １２３ セル １２５ 固定コンポーネント １２７ 結線
フロントページの続き (56)参考文献 特開2000−259682（ＪＰ，Ａ) 特開 平３−215962（ＪＰ，Ａ) 特開 平３−91943（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のセルの位置情報と、前記セルの何れ
    かに配置する複数のコンポーネントの内の所定のコンポ
    ーネント同士の結線情報（コンポーネント間結線情報）
    とを格納するコンポーネント配置装置で実行されるコン
    ポーネントの配置方法であって、 （ａ）各コンポーネントの現在の候補地（最適解を構成
    する可能性があると判断されているセルの集合）に基づ
    いて、各コンポーネントの重心を計算する段階と、 （ｂ）各コンポーネントについて、現在の候補地に含ま
    れる各セルにおける評価値を前記コンポーネント間結線
    情報に基づいて計算する段階と、 （ｃ）前記段階（ｂ）で計算された評価値に基づいて、
    前記複数のコンポーネントの内、何れかのコンポーネン
    トの候補地を縮小できるか否かを判断する段階と、 （ｄ）前記段階（ｃ）で何れかのコンポーネントの候補
    地を縮小できると判断された場合には、前記段階（ａ）
    〜（ｄ）を繰り返す段階と、 （ｅ）前記段階（ｃ）で何れのコンポーネントの候補地
    も縮小でないと判断された場合には、各コンポーネント
    の現在の候補地に基づいて、前記複数のコンポーネント
    の配置を行う段階と、 を含むコンポーネントの配置方法。
  2. 【請求項２】複数のセルの位置情報と、前記セルの何れ
    かに配置する複数のコンポーネントの内の所定のコンポ
    ーネント同士の結線情報（コンポーネント間結線情報）
    と所定の位置に固定された固定コンポーネントと前記複
    数のコンポーネントの内の所定のコンポーネントとの間
    の結線情報（固定コンポーネント結線情報）とを格納す
    るコンポーネント配置装置で実行されるコンポーネント
    の配置方法であって、 （ａ）各コンポーネントの現在の候補地（最適解を構成
    する可能性があると判断されているセルの集合）に基づ
    いて、各コンポーネントの重心を計算する段階と、 （ｂ）各コンポーネントについて、現在の候補地に含ま
    れる各セルにおける評価値を前記コンポーネント間結線
    情報と固定コンポーネント結線情報に基づいて計算する
    段階と、 （ｃ）前記段階（ｂ）で計算された評価値に基づいて、
    前記複数のコンポーネントの内、何れかのコンポーネン
    トの候補地を縮小できるか否かを判断する段階と、 （ｄ）前記段階（ｃ）で何れかのコンポーネントの候補
    地を縮小できると判断された場合には、前記段階（ａ）
    〜（ｄ）を繰り返す段階と、 （ｅ）前記段階（ｃ）で何れのコンポーネントの候補地
    も縮小でないと判断された場合には、各コンポーネント
    の現在の候補地に基づいて、前記複数のコンポーネント
    の配置を行う段階と、 を含むコンポーネントの配置方法。
  3. 【請求項３】複数のセルの位置情報と、前記セルの何れ
    かに配置する複数のコンポーネントの内の所定のコンポ
    ーネント同士の結線情報（コンポーネント間結線情報）
    とを格納するコンポーネント配置装置であって、 （ａ）各コンポーネントの現在の候補地（最適解を構成
    する可能性があると判断されているセルの集合）に基づ
    いて、各コンポーネントの重心を計算する手段と、 （ｂ）各コンポーネントについて、現在の候補地に含ま
    れる各セルにおける評価値を前記コンポーネント間結線
    情報に基づいて計算する手段と、 （ｃ）前記段階（ｂ）で計算された評価値に基づいて、
    前記複数のコンポーネントの内、何れかのコンポーネン
    トの候補地を縮小できるか否かを判断する手段と、 （ｄ）前記段階（ｃ）で何れかのコンポーネントの候補
    地を縮小できると判断された場合には、前記段階（ａ）
    〜（ｄ）を繰り返す手段と、 （ｅ）前記段階（ｃ）で何れのコンポーネントの候補地
    も縮小でないと判断された場合には、各コンポーネント
    の現在の候補地に基づいて、前記複数のコンポーネント
    の配置を行う手段と、 を含むコンポーネントの配置装置。
  4. 【請求項４】複数のセルの位置情報と、前記セルの何れ
    かに配置する複数のコンポーネントの内の所定のコンポ
    ーネント同士の結線情報（コンポーネント間結線情報）
    とを格納するコンポーネント配置装置で実行されるコン
    ポーネントの配置制御プログラムを格納した記憶媒体で
    あって、 該プログラムは、 （ａ）各コンポーネントの現在の候補地（最適解を構成
    する可能性があると判断されているセルの集合）に基づ
    いて、各コンポーネントの重心を計算することを前記コ
    ンポーネント配置装置に指示するプログラムコードと、 （ｂ）各コンポーネントについて、現在の候補地に含ま
    れる各セルにおける評価値を前記コンポーネント間結線
    情報に基づいて計算することを前記コンポーネント配置
    装置に指示するプログラムコードと、 （ｃ）前記（ｂ）で計算された評価値に基づいて、前記
    複数のコンポーネントの内、何れかのコンポーネントの
    候補地を縮小できるか否かを判断することを前記コンポ
    ーネント配置装置に指示するプログラムコードと、 （ｄ）前記（ｃ）で何れかのコンポーネントの候補地を
    縮小できると判断された場合には、前記（ａ）〜（ｄ）
    を繰り返すことを前記コンポーネント配置装置に指示す
    るプログラムコードと、 （ｅ）前記（ｃ）で何れのコンポーネントの候補地も縮
    小でないと判断された場合には、各コンポーネントの現
    在の候補地に基づいて、前記複数のコンポーネントの配
    置を行うことを前記コンポーネント配置装置に指示する
    プログラムコードと、 を含む記憶媒体。
  5. 【請求項５】複数のセルの位置情報と、前記セルの何れ
    かに配置する複数のコンポーネントの内の所定のコンポ
    ーネント同士の結線情報（コンポーネント間結線情報）
    と所定の位置に固定された固定コンポーネントと前記複
    数のコンポーネントの内の所定のコンポーネントとの間
    の結線情報（固定コンポーネント結線情報）とを格納す
    るコンポーネント配置装置で実行されるコンポーネント
    の配置制御プログラムを格納した記憶媒体であって、 該プログラムは、 （ａ）各コンポーネントの現在の候補地（最適解を構成
    する可能性があると判断されているセルの集合）に基づ
    いて、各コンポーネントの重心を計算することを前記コ
    ンポーネント配置装置に指示するプログラムコードと、 （ｂ）各コンポーネントについて、現在の候補地に含ま
    れる各セルにおける評価値を前記コンポーネント間結線
    情報と固定コンポーネント結線情報に基づいて計算する
    ことを前記コンポーネント配置装置に指示するプログラ
    ムコードと、 （ｃ）前記（ｂ）で計算された評価値に基づいて、前記
    複数のコンポーネントの内、何れかのコンポーネントの
    候補地を縮小できるか否かを判断することを前記コンポ
    ーネント配置装置に指示するプログラムコードと、 （ｄ）前記（ｃ）で何れかのコンポーネントの候補地を
    縮小できると判断された場合には、前記（ａ）〜（ｄ）
    を繰り返すことを前記コンポーネント配置装置に指示す
    るプログラムコードと、 （ｅ）前記（ｃ）で何れのコンポーネントの候補地も縮
    小でないと判断された場合には、各コンポーネントの現
    在の候補地に基づいて、前記複数のコンポーネントの配
    置を行うことを前記コンポーネント配置装置に指示する
    プログラムコードと、 を含む記憶媒体。
JP06800499A 1999-03-15 1999-03-15 コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体 Expired - Fee Related JP3167980B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06800499A JP3167980B2 (ja) 1999-03-15 1999-03-15 コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体
US09/520,729 US6529791B1 (en) 1999-03-15 2000-03-08 Apparatus and method for placing a component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06800499A JP3167980B2 (ja) 1999-03-15 1999-03-15 コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体

Publications (2)

Publication Number Publication Date
JP2000268060A JP2000268060A (ja) 2000-09-29
JP3167980B2 true JP3167980B2 (ja) 2001-05-21

Family

ID=13361301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06800499A Expired - Fee Related JP3167980B2 (ja) 1999-03-15 1999-03-15 コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体

Country Status (2)

Country Link
US (1) US6529791B1 (ja)
JP (1) JP3167980B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
FR2865052B1 (fr) * 2004-01-09 2006-03-31 Airbus France Procede de realisation d'un schema de cable electrique
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US20050216109A1 (en) * 2004-03-29 2005-09-29 Radigan Thomas J Integrated precision machine design system and method
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1502554A (ja) * 1965-12-01 1968-02-07
JPH05216962A (ja) * 1992-02-06 1993-08-27 Nec Corp 領域見積り方式
US5550750A (en) * 1993-05-28 1996-08-27 Mentor Graphics Corporation Method and system for integrating component analysis with multiple component placement
US6363518B1 (en) * 1993-11-04 2002-03-26 Cadence Design Systems, Inc. Automated positioning of relative instances along a given dimension
JPH09205149A (ja) * 1996-01-25 1997-08-05 Nec Corp 半導体集積回路のレイアウト方法
US5781446A (en) * 1996-05-07 1998-07-14 Flexible Solutions, Inc. System and method for multi-constraint domain electronic system design mapping

Also Published As

Publication number Publication date
US6529791B1 (en) 2003-03-04
JP2000268060A (ja) 2000-09-29

Similar Documents

Publication Publication Date Title
JP3167980B2 (ja) コンポーネントの配置方法、コンポーネント配置装置、コンポーネント配置制御プログラムを格納した記憶媒体
US11847397B1 (en) Barycenter compact model to determine IR drop exact solution for circuit network
CN107943777A (zh) 一种协同编辑、协同处理方法、装置、设备及存储介质
US6571152B1 (en) Creation method and apparatus of network configuration for power system
JP2009054172A (ja) 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体
US8006219B2 (en) Wiring path information creating method and wiring path information creating apparatus
JP2002532693A5 (ja)
US20040128638A1 (en) Method and apparatus for selecting and aligning cells using a placement tool
US8930869B2 (en) Method, program, and apparatus for aiding wiring design
US6651237B2 (en) System and method for H-Tree clocking layout
US6425114B1 (en) Systematic skew reduction through buffer resizing
US20050050500A1 (en) The use of a layout-optimization tool to increase the yield and reliability of vlsi designs
US6510542B1 (en) Method of placing a repeater cell in an electricalcircuit
US20020010692A1 (en) Layout method arranging nodes corresponding to lsi elements having a connecting relationship
US20060090152A1 (en) Schematic diagram generation and display system
US8060853B2 (en) Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method and semiconductor device
JP3147045B2 (ja) Ｌｓｉレイアウトのセル階層検証方法およびその装置
JP5326471B2 (ja) クロック信号供給回路の設計方法、情報処理装置およびプログラム
US20090292517A1 (en) Molecular design method and computer-readable storage medium
US20050050501A1 (en) The use of a layout-optimization tool to increase the yield and reliability of vlsi designs
JP4268694B2 (ja) 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体
JP4778339B2 (ja) 自動配置方法、装置、及びプログラム
JP2009146175A (ja) クロック配線処理装置、クロック配線処理方法、及びプログラム
CN100377056C (zh) 图像显示控制设备以及其程序和方法
US20050048677A1 (en) The use of a layout-optimization tool to increase the yield and reliability of vlsi designs

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees