JP3158923B2 - Display device - Google Patents

Display device

Info

Publication number
JP3158923B2
JP3158923B2 JP33743894A JP33743894A JP3158923B2 JP 3158923 B2 JP3158923 B2 JP 3158923B2 JP 33743894 A JP33743894 A JP 33743894A JP 33743894 A JP33743894 A JP 33743894A JP 3158923 B2 JP3158923 B2 JP 3158923B2
Authority
JP
Japan
Prior art keywords
cathode
electrode
substrate
anode
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33743894A
Other languages
Japanese (ja)
Other versions
JPH08185816A (en
Inventor
行雄 小川
武 利根川
彰 井上
克俊 向後
辰雄 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP33743894A priority Critical patent/JP3158923B2/en
Publication of JPH08185816A publication Critical patent/JPH08185816A/en
Application granted granted Critical
Publication of JP3158923B2 publication Critical patent/JP3158923B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、画像等を表示するため
の蛍光体と、この蛍光体を励起する電子源を収納する表
示用外囲器において、対向するアノード基板とカソード
基板との間隔が所定間隔に保持されるよう、その内部に
絶縁支柱を備える表示装置に関するものであり、特に電
界放出カソードを備える表示装置に適用して好適なもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phosphor for displaying an image or the like and a display envelope for accommodating an electron source for exciting the phosphor. The present invention relates to a display device having an insulating support inside so that is maintained at a predetermined interval, and is particularly suitable for a display device having a field emission cathode.

【0002】[0002]

【従来の技術】金属または半導体表面の印加電界を10
9 [V/m]程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
この現象は電界放出(Field Emission)といわれており
古くから知られた現象であるが、このような原理を利用
して電子を放出するカソードを電界放出カソード(Fiel
d Emission Cathode)と呼んでいる。近年、半導体微細
加工技術を駆使して、ミクロンサイズの前記電界放出カ
ソードの作成が可能となり、この電界放出カソードを基
板上に多数形成することにより、面放出型の電界放出ア
レイを作成することが可能となっている。このような電
界放出アレイは、表示装置、CRT、電子顕微鏡や電子
ビーム装置の電子源として適用することが提案されてい
る。
2. Description of the Related Art An electric field applied to a metal or semiconductor surface is 10
At about 9 [V / m], electrons pass through the barrier and emit electrons in a vacuum even at room temperature due to the tunnel effect.
This phenomenon has been known for a long time as field emission (Field Emission), and a cathode that emits electrons by using such a principle is called a field emission cathode (Fiel Emission).
d Emission Cathode). In recent years, it has become possible to make the above-described micron-sized field emission cathode by making full use of semiconductor microfabrication technology. By forming a large number of field emission cathodes on a substrate, it is possible to create a surface emission type field emission array. It is possible. It has been proposed to apply such a field emission array as an electron source for a display device, a CRT, an electron microscope, or an electron beam device.

【0003】その適用例の一例である従来の表示装置を
図9に示すが、この表示装置において、電界放出アレイ
が形成されたガラス製のカソード基板115と、蛍光体
が形成された透明ガラス製のアノード基板104とが所
定間隔をもって対向配置されることにより、内部を高真
空に保持する外囲器が形成されている。このカソード基
板115に形成された電界放出アレイは、スパッタ等に
より形成されたストライプ状のカソードライン電極11
1と、その上に形成された抵抗層114と、さらにその
上に複数形成されたエミッタコーン群112と、このエ
ミッタコーン群112の先端近傍に形成されたゲートラ
イン電極110とにより構成されたスピント(Spindt)
型の電界放出アレイとされている。なお、抵抗層114
上に絶縁層113が積層されて、この絶縁層113上に
ゲートライン電極110は形成されている。
FIG. 9 shows a conventional display device as an example of an application example. In this display device, a glass cathode substrate 115 on which a field emission array is formed and a transparent glass substrate on which a phosphor is formed are shown. Are arranged facing each other at a predetermined interval, thereby forming an envelope for maintaining the inside at a high vacuum. The field emission array formed on the cathode substrate 115 has a stripe-shaped cathode line electrode 11 formed by sputtering or the like.
1, a resistor layer 114 formed thereon, a plurality of emitter cone groups 112 formed thereon, and a gate line electrode 110 formed near the tip of the emitter cone group 112. (Spindt)
Field emission array. Note that the resistance layer 114
An insulating layer 113 is stacked thereon, and a gate line electrode 110 is formed on the insulating layer 113.

【0004】このエミッタコーン群112のエミッタコ
ーン間のピッチは10ミクロン以下の寸法で作成するこ
とが出来、このようなエミッタコーンを数万ないし数1
0万個、1枚のカソード基板115上に設けるようにし
ている。なお、この電界放出アレイにおいては、ゲート
・カソード間の距離をサブミクロンとすることが出来る
ため、ゲート・カソード間に僅か数10ボルトの電圧V
GEを印加することによりエミッタコーン群112から電
子を放出することが出来る。
The pitch between the emitter cones of the emitter cone group 112 can be formed with a dimension of 10 μm or less.
It is arranged to provide 100,000 pieces on one cathode substrate 115. In this field emission array, since the distance between the gate and the cathode can be made submicron, a voltage V of only several tens of volts is applied between the gate and the cathode.
Electrons can be emitted from the emitter cone group 112 by applying GE .

【0005】ところで、アノード基板104にはアノー
ド電極101が形成されており、その上に蛍光体ドット
パターン102が積層して形成されている。そこで、ア
ノード電極101に正電圧VA を印加するようにする
と、エミッタコーン群112から放出された電子は、ア
ノード電極101により捕捉されるようになり、この
時、捕捉される電子がアノード電極101上に積層され
ている蛍光体ドットパターン102に衝突してこれを励
起するため、蛍光体ドットパターン102が発光するよ
うになる。この発光は透明のアノード基板104を通し
て観察することができる。
[0005] An anode electrode 101 is formed on an anode substrate 104, and a phosphor dot pattern 102 is formed on the anode electrode 101. Therefore, when a positive voltage VA is applied to the anode electrode 101, electrons emitted from the emitter cone group 112 are captured by the anode electrode 101. At this time, the captured electrons are captured by the anode electrode 101. The phosphor dot pattern 102 illuminates because it collides with and excites the phosphor dot pattern 102 laminated thereon. This emission can be observed through the transparent anode substrate 104.

【0006】さらに、この表示装置においては、カソー
ド基板115とアノード基板104とにより構成される
外囲器の内部が高真空とされて、大気圧の影響によりカ
ソード基板115とアノード基板104とが所定間隔を
保持できない場合が生じるので、カソード基板115と
アノード基板104との間に絶縁支柱103が配設され
ている。この絶縁支柱103はガラス等の絶縁体により
形成されて、カソード基板115とアノード基板104
との間に所定間隔毎に複数個配設されている。
Further, in this display device, the inside of an envelope formed by the cathode substrate 115 and the anode substrate 104 is made to have a high vacuum, so that the cathode substrate 115 and the anode substrate 104 are separated from each other by the influence of atmospheric pressure. Since the gap may not be maintained, the insulating pillar 103 is provided between the cathode substrate 115 and the anode substrate 104. The insulating pillar 103 is formed of an insulator such as glass, and has a cathode substrate 115 and an anode substrate 104.
Are provided at predetermined intervals.

【0007】そして、絶縁支柱103の上端はアノード
基板104上に形成されているアノード電極101に当
接するように配設されており、絶縁支柱103の下端は
カソード基板115における絶縁層113上に形成され
たゲートライン電極111に当接するよう配設されてい
る。
The upper end of the insulating column 103 is disposed so as to contact the anode electrode 101 formed on the anode substrate 104, and the lower end of the insulating column 103 is formed on the insulating layer 113 of the cathode substrate 115. The gate line electrode 111 is disposed so as to contact the gate line electrode 111.

【0008】なお、カソード基板115上に形成された
ストライプ状の複数のカソードライン電極111と、こ
のカソードライン電極111と直交するよう形成された
ストライプ状のゲートライン電極110とでマトリクス
が構成されており、このマトリクスが図示しないカソー
ド走査部とゲート走査部とで走査される。これにより、
画像信号に応じて選択的に電子がエミッタコーン群11
2から放出されて、対応する蛍光体ドットパターン10
2が発光されるようになり、アノード基板104上に画
像が表示されるようになる。この場合、例えばゲート走
査部に画像信号が印加されており、1フィールドの走査
が終了した時に1枚の画像がアノード基板104上に表
示される。
A matrix is formed by a plurality of striped cathode line electrodes 111 formed on the cathode substrate 115 and a striped gate line electrode 110 formed so as to be orthogonal to the cathode line electrodes 111. The matrix is scanned by a cathode scanning unit and a gate scanning unit (not shown). This allows
Electrons are selectively emitted from the emitter cone group 11 according to an image signal.
2 and the corresponding phosphor dot pattern 10
2 emits light, and an image is displayed on the anode substrate 104. In this case, for example, an image signal is applied to the gate scanning unit, and one image is displayed on the anode substrate 104 when scanning of one field is completed.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
表示装置においては絶縁支柱がゲートライン電極に直接
当接されていることから、大気圧により絶縁支柱が加圧
された場合に、ゲートライン電極が変形されて、ゲート
ライン電極の下に設けられている絶縁層が破壊され、ゲ
ートライン電極とカソードライン電極とが短絡してしま
う恐れがあるという問題点があった。また、絶縁支柱の
一端がアノード電極に直接当接され、他端がゲートライ
ン電極に直接当接されていることから、絶縁支柱が帯電
されると表面リークを起こしやすく、アノード電極とゲ
ートライン電極とを電気的にアイソレートすることがで
きないという問題点があった。
However, in the conventional display device, since the insulating pillar is directly in contact with the gate line electrode, when the insulating pillar is pressurized by the atmospheric pressure, the gate line electrode is turned off. There is a problem in that the gate line electrode and the cathode line electrode may be short-circuited due to the deformation, and the insulating layer provided below the gate line electrode may be broken. In addition, since one end of the insulating support is directly in contact with the anode electrode and the other end is directly in contact with the gate line electrode, surface charging easily occurs when the insulating support is charged, and the anode electrode and the gate line electrode are easily charged. There is a problem that it is not possible to electrically isolate the above.

【0010】そこで、本発明は絶縁支柱を設けるように
しても、ゲートライン電極とカソードライン電極とが短
絡を起こすことがないと共に、アノード電極とゲートラ
イン電極とを電気的にアイソレートすることのできる表
示装置を提供することを目的としている。
Therefore, according to the present invention, even if the insulating pillar is provided, the gate line electrode and the cathode line electrode are not short-circuited and the anode electrode and the gate line electrode are electrically isolated. It is an object of the present invention to provide a display device capable of performing such a display.

【0011】[0011]

【課題を解決するための手段】前記目的を達成するため
に、本発明の表示装置は、蛍光体を備えるアノード電極
が設けられている透明アノード基板と、前記蛍光体を励
起する電子を放出するためのゲート電極とカソード電極
が少なくとも設けられているカソード基板と、前記透明
アノード基板と前記カソード基板が所定間隔を保持して
対向するよう、前記アノード基板と前記カソード基板と
の間に複数本配設されている絶縁支柱とを備え、前記透
明アノード基板において、配設された前記絶縁支柱の当
接位置近傍の前記アノード電極のエッジ部分に切欠き部
が設けられていると共に、前記カソード基板において、
配設された前記絶縁支柱の当接位置近傍の前記ゲート電
極および前記カソード電極のエッジ部分に切欠き部が設
けられているようにしたものである。
In order to achieve the above object, a display device according to the present invention comprises a transparent anode substrate provided with an anode electrode having a phosphor, and emits electrons for exciting the phosphor. And a plurality of cathode substrates provided with at least a gate electrode and a cathode electrode for the transparent anode substrate and the cathode substrate so that the transparent anode substrate and the cathode substrate face each other at a predetermined distance. And a notch provided at an edge portion of the anode electrode in the vicinity of a contact position of the provided insulating post, and the cathode substrate has a notch. ,
A notch is provided at an edge portion of the gate electrode and the cathode electrode in the vicinity of a contact position of the insulating pillar provided.

【0012】また、前記表示装置において、前記アノー
ド電極がストライプ上に形成された透明電極により形成
されていると共に、その上に画素を形成するドットパタ
ーン上の蛍光体層が形成されているようにしたものであ
り、さらに、前記カソード基板上にストライプ状のカソ
ード電極が形成され、次いでその上に抵抗層、絶縁層が
形成されており、該絶縁層上にストライプ状のゲート電
極が、前記カソード電極に直交するよう形成されてお
り、前記絶縁支柱の一端が前記絶縁層に当接するよう配
設されるようにしたものである。
In the display device, the anode electrode may be formed of a transparent electrode formed on a stripe, and a phosphor layer on a dot pattern for forming a pixel may be formed thereon. Further, a striped cathode electrode is formed on the cathode substrate, and then a resistive layer and an insulating layer are formed thereon, and the striped gate electrode is formed on the insulating layer by the cathode. It is formed so as to be orthogonal to the electrode, and is arranged so that one end of the insulating pillar is in contact with the insulating layer.

【0013】[0013]

【作用】本発明によれば、アノード電極、カソードライ
ン電極およびゲートライン電極のエッジに設けられた切
欠き部に対応するよう絶縁支柱が配設されるため、ゲー
トライン電極の下に形成されている絶縁層が変形されて
も、ゲートライン電極とカソードライン電極とが短絡を
起こすことが防止される。また、絶縁支柱がアノード電
極およびゲートライン電極に接触して配設されることが
ないので、絶縁支柱が帯電されてもアノード電極とゲー
トライン電極とを電気的にアイソレートすることができ
る。
According to the present invention, since the insulating pillar is provided so as to correspond to the notch provided at the edge of the anode electrode, the cathode line electrode and the gate line electrode, the insulating pillar is formed below the gate line electrode. Even if the insulating layer is deformed, short circuit between the gate line electrode and the cathode line electrode is prevented. Further, since the insulating pillar is not disposed in contact with the anode electrode and the gate line electrode, the anode electrode and the gate line electrode can be electrically isolated even if the insulating pillar is charged.

【0014】[0014]

【実施例】本発明の表示装置の一実施例におけるアノー
ド基板の構成を図1に、カソード基板の構成を図2に、
側断面図を図3に示すが、この実施例の表示装置は電界
放出カソードを電子源とする電界放出型表示装置(FE
D)とされている。これらの図において、1はアノード
基板5の内表面に形成されているA1〜A9のストライ
プ状の複数のアノード電極、2はアノード電極1上にド
ット状の画素として形成された蛍光体ドットパターン、
3はアノード基板5とカソード基板16とを所定間隔で
保持するよう、その間に配設された絶縁支柱、4はアノ
ード電極1のエッジに形成された切欠部、5は透明ガラ
スからなるアノード基板である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the structure of an anode substrate and FIG. 2 shows the structure of a cathode substrate in one embodiment of the display device of the present invention.
FIG. 3 is a side sectional view. The display device of this embodiment is a field emission display device (FE) using a field emission cathode as an electron source.
D). In these figures, 1 is a plurality of stripe-shaped anode electrodes A1 to A9 formed on the inner surface of the anode substrate 5, 2 is a phosphor dot pattern formed as dot-shaped pixels on the anode electrode 1,
Reference numeral 3 denotes an insulating support provided between the anode substrate 5 and the cathode substrate 16 at a predetermined interval so as to maintain the anode substrate 5 and the cathode substrate 16 at a predetermined interval. Reference numeral 4 denotes a notch formed at an edge of the anode electrode 1, and reference numeral 5 denotes an anode substrate made of transparent glass. is there.

【0015】また、10は絶縁層13上に形成されてい
るG1〜G7のストライプ状の複数のゲートライン電
極、11はカソード基板16の内表面上に形成されてい
るK1〜K5のストライプ状の複数のカソードライン電
極、12は蛍光体ドットパターン2に対応するよう抵抗
層14上に形成されている円錐状のエミッタコーン群、
13はエミッタコーン群12が形成されている部分を除
いた抵抗層14上に形成されている絶縁層、14はカソ
ードライン電極11に供給されているカソード電圧をエ
ミッタコーン群12に印加するための抵抗層、15はカ
ソードライン電極11およびゲートライン電極10のエ
ッジに形成されている切欠部、16はガラス製のカソー
ド基板である。
Reference numeral 10 denotes a plurality of stripe-shaped gate line electrodes G1 to G7 formed on the insulating layer 13, and reference numeral 11 denotes a stripe-shaped K1 to K5 formed on the inner surface of the cathode substrate 16. A plurality of cathode line electrodes 12, a conical emitter cone group formed on the resistance layer 14 so as to correspond to the phosphor dot pattern 2;
Reference numeral 13 denotes an insulating layer formed on the resistance layer 14 excluding a portion where the emitter cone group 12 is formed, and 14 denotes a cathode voltage applied to the cathode line electrode 11 to the emitter cone group 12. The resistance layer 15 is a cutout formed at the edge of the cathode line electrode 11 and the gate line electrode 10, and 16 is a cathode substrate made of glass.

【0016】このように構成された表示装置において、
電界放出アレイが形成されたガラス製のカソード基板1
6と、透明ガラス製のアノード基板5とが所定間隔をも
って対向配置されて内部を高真空に保持する外囲器が形
成されている。このカソード基板16に形成された電界
放出アレイは、スパッタ等により形成されたストライプ
状のカソードライン電極11と、その上に形成された抵
抗層14と、さらにその上に複数形成されたエミッタコ
ーン群12と、このエミッタコーン群12の先端近傍に
形成されたゲートライン電極10とにより構成されたス
ピント(Spindt)型の電界放出アレイとされている。な
お、抵抗層14上に絶縁層13が積層されて、この絶縁
層13上にゲートライン電極10は形成されている。
In the display device configured as described above,
Glass cathode substrate 1 on which field emission array is formed
6 and an anode substrate 5 made of transparent glass are arranged to face each other at a predetermined interval to form an envelope which holds the inside at a high vacuum. The field emission array formed on the cathode substrate 16 includes a striped cathode line electrode 11 formed by sputtering or the like, a resistance layer 14 formed thereon, and a plurality of emitter cone groups formed thereon. 12 and a gate line electrode 10 formed near the tip of the emitter cone group 12 to form a Spindt-type field emission array. Note that an insulating layer 13 is stacked on the resistance layer 14, and the gate line electrode 10 is formed on the insulating layer 13.

【0017】また、図2は絶縁層13および抵抗層14
を省略してカソード基板16の下からカソード基板16
を透過して見たカソードライン電極11とゲートライン
電極10との配置を示す図である。この図に示すよう
に、カソードライン電極11に多数形成されている角形
の切抜領域に、エミッタコーン群12は形成されてお
り、このエミッタコーン群12のエミッタコーン間のピ
ッチは10ミクロン以下の寸法で作成されている。この
ようなエミッタコーンがカソードライン電極11に形成
された角形の切抜領域内に多数設けられて、数万ないし
数10万個が1枚のカソード基板15上に設けられてい
る。
FIG. 2 shows an insulating layer 13 and a resistance layer 14.
Is omitted and the cathode substrate 16 is
FIG. 3 is a diagram showing an arrangement of a cathode line electrode 11 and a gate line electrode 10 as seen through the substrate. As shown in this figure, an emitter cone group 12 is formed in a large number of square cutout regions formed in the cathode line electrode 11, and the pitch between the emitter cones of the emitter cone group 12 is 10 μm or less. It has been created in. A large number of such emitter cones are provided in a rectangular cutout region formed in the cathode line electrode 11, and tens of thousands to hundreds of thousands are provided on one cathode substrate 15.

【0018】なお、この電界放出アレイにおいては、ゲ
ート・カソード間の距離をサブミクロンとすることが出
来ると共に、カソードライン電極11に形成されている
角形の切抜領域に重なるように、ゲートライン電極10
にも角形の切抜領域が設けられているため、ゲートライ
ン電極10・カソードライン電極11間に僅か数10ボ
ルトの電圧VGEを印加することによりエミッタコーン群
12から電子を放出することが出来る。ところで、前述
したようにアノード基板5に形成されたアノード電極1
上に蛍光体ドットパターン2が積層されており、アノー
ド電極1に正電圧VA を印加するようにすると、対応す
る位置のエミッタコーン群12から放出された電子は、
アノード電極1により捕捉されるようになり、この時、
捕捉される電子がアノード電極1上に積層されている蛍
光体ドットパターン2に衝突してこれを励起するため、
蛍光体ドットパターン2が発光するようになる。この発
光は透明のアノード基板5を通して観察することができ
る。
In this field emission array, the distance between the gate and the cathode can be made submicron, and the gate line electrode 10 is formed so as to overlap the rectangular cutout area formed in the cathode line electrode 11.
Because it is provided with rectangular cutout region also it can emit electrons from the emitter cone group 12 by applying a voltage V GE of only a few 10 volts between the gate line electrode 10 and the cathode line electrodes 11. Incidentally, the anode electrode 1 formed on the anode substrate 5 as described above is used.
When the phosphor dot pattern 2 is laminated thereon and a positive voltage VA is applied to the anode electrode 1, the electrons emitted from the emitter cone group 12 at the corresponding position are:
It becomes trapped by the anode electrode 1 and at this time,
The trapped electrons collide with the phosphor dot pattern 2 laminated on the anode electrode 1 to excite it,
The phosphor dot pattern 2 emits light. This light emission can be observed through the transparent anode substrate 5.

【0019】さらに、外囲器の内部が高真空とされるた
めに、大気圧により外囲器が内側へ向かって押圧され、
カソード基板15とアノード基板104とが所定間隔を
保持できない場合が生じるので、図3に示すようにカソ
ード基板15とアノード基板5との間に絶縁支柱3を配
設して、所定間隔を保持するようにしている。この絶縁
支柱3はガラスファイバー等の絶縁体により形成され
て、カソード基板15とアノード基板5との間に所定間
隔、例えば約2mm毎に複数配設されている。そして、
配設された絶縁支柱3の上端はアノード基板104上に
直接当接するようにされている。この場合、絶縁支柱3
がアノード電極1に接触しないように、アノード電極1
のエッジには図1に示すように深さd1 、長さd2 の切
欠部4が形成されており、絶縁支柱3は同図に一部拡大
して示すように隣接するアノード電極A3,A4の切欠
部4の略中央に位置するよう配設されている。
Further, since the inside of the envelope is made to have a high vacuum, the envelope is pressed inward by the atmospheric pressure,
Since the cathode substrate 15 and the anode substrate 104 may not be able to maintain a predetermined interval, the insulating support 3 is disposed between the cathode substrate 15 and the anode substrate 5 as shown in FIG. Like that. The insulating posts 3 are formed of an insulator such as glass fiber, and a plurality of the insulating posts 3 are provided at predetermined intervals, for example, approximately every 2 mm between the cathode substrate 15 and the anode substrate 5. And
The upper end of the insulating pillar 3 is directly in contact with the anode substrate 104. In this case, the insulating support 3
So that the anode electrode 1 does not contact the anode electrode 1.
1 , a notch 4 having a depth d 1 and a length d 2 is formed at the edge of the insulating column 3 as shown in FIG. It is disposed so as to be located substantially at the center of the notch 4 of A4.

【0020】これにより、絶縁支柱3の配設位置が多少
ずれても絶縁支柱3はアノード電極1に接触することが
防止されるようになる。また図3に示すように、この絶
縁支柱3の下端はカソード基板16における絶縁層13
に当接するよう配設されている。この場合、絶縁支柱3
がゲートライン電極10に接触しないように、ゲートラ
イン電極10のエッジには図2に示すように切欠部15
が形成されており、絶縁支柱3は図2に一部拡大して示
すように隣接するゲートライン電極G6,G7の切欠部
15の略中央に位置するよう配設されている。
As a result, even if the position of the insulating column 3 is slightly shifted, the insulating column 3 is prevented from contacting the anode electrode 1. As shown in FIG. 3, the lower end of the insulating support 3 is connected to the insulating layer 13 of the cathode substrate 16.
It is arranged to abut against. In this case, the insulating support 3
Is formed at the edge of the gate line electrode 10 as shown in FIG.
The insulating pillar 3 is disposed so as to be located substantially at the center of the cutout 15 of the adjacent gate line electrodes G6 and G7 as shown in a partially enlarged view in FIG.

【0021】さらに、ゲートライン電極10の切欠部1
5に対応するカソードライン電極11のエッジにも図2
に示すように切欠部17が設けられている。したがっ
て、ゲートライン電極10のエッジに形成された切欠部
15とカソードライン電極11のエッジに形成された切
欠部17とにより図2の一部拡大図に示すように略正方
形の切欠部が形成されるようになる。これにより、外囲
器の排気時に絶縁支柱3が大気圧により加圧されて絶縁
層13が変形したとしても、絶縁支柱3の直下にはゲー
トライン電極10とカソードライン電極11とが存在し
ないため、両電極10,11間が接触することはなく、
ゲートライン電極10とカソードライン電極11間の短
絡事故を防止することができる。
Further, the notch 1 of the gate line electrode 10
2 is also shown at the edge of the cathode line electrode 11 corresponding to FIG.
A notch 17 is provided as shown in FIG. Therefore, the notch 15 formed at the edge of the gate line electrode 10 and the notch 17 formed at the edge of the cathode line electrode 11 form a substantially square notch as shown in a partially enlarged view of FIG. Become so. Thereby, even when the insulating support 3 is pressurized by the atmospheric pressure when the envelope is evacuated and the insulating layer 13 is deformed, the gate line electrode 10 and the cathode line electrode 11 do not exist immediately below the insulating support 3. , There is no contact between the two electrodes 10 and 11,
A short circuit accident between the gate line electrode 10 and the cathode line electrode 11 can be prevented.

【0022】また、絶縁支柱3がエミッタコーン群12
から放出された電子等により帯電されても、絶縁支柱3
はアノード電極1およびゲートライン電極10に接触さ
れていないため、両電極1,10間の電気的アイソレー
ションを劣化させることはない。従って、アノード電極
1に印加するアノード電圧を大幅に高くしても、アノー
ド電極1とゲートライン電極10間がリークすることが
なくなるので、表示画面の輝度を格段に向上することが
できる。
Further, the insulating support column 3 is connected to the emitter cone group 12.
Even if charged by electrons emitted from the
Is not in contact with the anode electrode 1 and the gate line electrode 10, so that the electrical isolation between the electrodes 1 and 10 does not deteriorate. Therefore, even if the anode voltage applied to the anode electrode 1 is significantly increased, no leak occurs between the anode electrode 1 and the gate line electrode 10, so that the brightness of the display screen can be remarkably improved.

【0023】なお、カソード基板15上に形成されたス
トライプ状の複数のカソードライン電極11と、このカ
ソードライン導体11と直交するよう形成されたストラ
イプ状のゲートライン電極10とで、図2に示すように
マトリクスが構成されており、このマトリクスが図示し
ないカソード走査部とゲート走査部とで走査されてい
る。これにより、画像信号に応じて電子が順次エミッタ
コーン群12から放出されて、対応する蛍光体ドットパ
ターン2が発光されるようになり、アノード基板5上に
画像が表示されるようになる。この場合、例えばゲート
走査部に画像信号が印加されており、1フィールドの走
査が終了した時に1枚の画像がアノード基板5上に表示
される。
FIG. 2 shows a plurality of striped cathode line electrodes 11 formed on the cathode substrate 15 and a striped gate line electrode 10 formed so as to be orthogonal to the cathode line conductors 11. The matrix is configured as described above, and the matrix is scanned by a cathode scanning unit and a gate scanning unit (not shown). Thereby, electrons are sequentially emitted from the emitter cone group 12 in accordance with the image signal, and the corresponding phosphor dot pattern 2 emits light, so that an image is displayed on the anode substrate 5. In this case, for example, an image signal is applied to the gate scanning unit, and one image is displayed on the anode substrate 5 when scanning of one field is completed.

【0024】また、図1〜図3に示すストライプ状のア
ノード電極1はA1〜A8の8本、ゲートライン電極1
0はG1〜G7の7本、カソード電極11はK1〜K5
の5本として示しているが、これは説明を簡単にするた
めであり、それぞれのストライプ状電極は、実際にはは
るかに多い電極本数とされている。ところで、ストライ
プ状のアノード電極1、ゲートライン電極10およびカ
ソードライン電極11のエッジに形成される切欠部は、
前記図1および図2に示したような矩形状の切欠部に限
られるものではなく、図4(a)に示す半円状、同図
(b)に示す三角状、同図(c)に示す台形状、同図
(d)に示す逆台形状としてもよい。
Also, the striped anode electrodes 1 shown in FIG. 1 to FIG.
0 is seven G1 to G7 cathode electrodes 11 are K1 to K5
However, this is for the sake of simplicity, and each striped electrode actually has a much larger number of electrodes. By the way, the cutouts formed at the edges of the striped anode electrode 1, gate line electrode 10, and cathode line electrode 11 are as follows:
The cutout is not limited to the rectangular notch as shown in FIGS. 1 and 2, but may be a semicircle as shown in FIG. 4A, a triangular shape as shown in FIG. 4B, or a triangular shape as shown in FIG. The trapezoidal shape shown in the figure or the inverted trapezoidal shape shown in FIG.

【0025】次に、本発明の一実施例の表示装置におけ
るアノード基板側の構成の変形例を図5に示すが、
(a)はアノード基板の正面図であり、(b)はアノー
ド基板の側断面図である。この図に示すアノード基板2
0は、ソーダガラス製とされており、その表面上にアル
カリイオンのパッシべーション膜24が形成されてい
る。このパッシべーション膜24は、例えばSiO2
薄膜により形成されている。
Next, FIG. 5 shows a modification of the structure on the anode substrate side in the display device according to one embodiment of the present invention.
(A) is a front view of the anode substrate, and (b) is a side sectional view of the anode substrate. Anode substrate 2 shown in this figure
Numeral 0 is made of soda glass, and an alkali ion passivation film 24 is formed on the surface thereof. The passivation film 24 is formed of, for example, a thin film of SiO 2 .

【0026】このパッシべーション膜24上にはTiO
2 薄膜25が形成されており、さらにその上にパターニ
ングされたアノード電極21が形成されている。この場
合、パターニングされたアノード電極21に接するTi
2 薄膜25は着色された着色層25−1となるように
熱処理されている。さらに、パターニングされたアノー
ド電極21を覆うように蛍光体層22が形成されてい
る。なお、アノード電極21のパターニングは同図
(a)に示すように、方形状部分がエッチングされて除
去することにより行われているが、この方形状部分はア
ノード電極21に縦横に多数設けられている。そして、
この方形状部分に照射された電子により蛍光体層22は
励起されて発光する。すなわち、方形状部分が画素とさ
れて画像が表示されるようになる。
On the passivation film 24, TiO
2 A thin film 25 is formed, and a patterned anode electrode 21 is further formed thereon. In this case, Ti in contact with the patterned anode electrode 21
The O 2 thin film 25 is heat-treated so as to form a colored layer 25-1. Further, a phosphor layer 22 is formed so as to cover the patterned anode electrode 21. As shown in FIG. 2A, the patterning of the anode electrode 21 is performed by etching and removing a square portion, and a large number of such square portions are provided on the anode electrode 21 vertically and horizontally. . And
The phosphor layer 22 is excited and emits light by the electrons applied to the square portion. That is, an image is displayed with the square portion being a pixel.

【0027】この場合、TiO2 薄膜25は透明なので
表示された画像をアノード基板20を通して観察するこ
とができるが、一般にアルミニウムを材料として形成さ
れている反射率の高いアノード電極21のパターンは着
色層25−1により覆われているので、アノード電極2
1による表示面の反射が防止されて、画像のコントラス
トが向上されている。また、絶縁支柱23が画素を避け
るよう複数本配設されているが、絶縁支柱23が配設さ
れるアノード電極21の部分もパターニングされてい
る。
In this case, since the TiO 2 thin film 25 is transparent, the displayed image can be observed through the anode substrate 20. In general, the pattern of the anode 21 having a high reflectance formed of aluminum is a colored layer. 25-1 so that the anode electrode 2
1 is prevented from being reflected on the display surface, and the contrast of the image is improved. In addition, a plurality of insulating posts 23 are provided so as to avoid pixels, and the portion of the anode electrode 21 on which the insulating posts 23 are provided is also patterned.

【0028】次に、図5に示すアノード基板側の構成を
作製する工程を図6に示す。まず、図6(A)に示すよ
うに、ソーダガラス製のアノード基板20にアルカリイ
オンのパッシべーション膜24を形成し、さらにその上
に有機チタン化合物26を塗布して乾燥する。次いで、
温度500〜600℃で約10分間焼成し、同図(B)
に示すように有機チタン化合物膜26をTiO2 薄膜2
5に変化させる。さらに、同図(C)に示すようにTi
2 薄膜25の上にアルミニウム薄膜27をスパッタリ
ング法や蒸着法等により被着する。この場合、アルミニ
ウム薄膜25は約1.1μm位の厚さとなるよう被着す
るものとする。
Next, FIG. 6 shows a process for fabricating the structure on the anode substrate side shown in FIG. First, as shown in FIG. 6A, an alkali ion passivation film 24 is formed on an anode substrate 20 made of soda glass, and an organic titanium compound 26 is further applied thereon and dried. Then
Firing at a temperature of 500 to 600 ° C for about 10 minutes, the same figure (B)
As shown in organotitanium compound film 26 of TiO 2 thin film 2
Change to 5. Further, as shown in FIG.
An aluminum thin film 27 is deposited on the O 2 thin film 25 by a sputtering method, a vapor deposition method, or the like. In this case, the aluminum thin film 25 is applied so as to have a thickness of about 1.1 μm.

【0029】そして、アルミニウム薄膜25の表面にフ
ォトレジストを塗布し、露光および現像処理を行うこと
によりフォトレジストをパターン状にパターニングした
後、エッチングを行うことにより不要部分のアルミニウ
ム薄膜25を溶解して、同図(D)に示すようにアノー
ド電極21を形成する。次いで、同図(E)に示すよう
に絶縁支柱23を配設する部分を除いてアノード電極2
1上に蛍光体層22を面状にパターニングする。そし
て、絶縁支柱を配設して、450〜550℃の温度にて
焼成工程を行うようにすると、アルミニウム製のアノー
ド電極21に接しているTiO2 薄膜25が着色されて
着色層25−1とされる。
Then, a photoresist is applied to the surface of the aluminum thin film 25, and the photoresist is patterned into a pattern by performing exposure and development treatments. Then, unnecessary portions of the aluminum thin film 25 are dissolved by etching. Then, an anode electrode 21 is formed as shown in FIG. Next, as shown in FIG. 3E, the anode electrode 2 is removed except for the portion where the insulating support 23 is provided.
The phosphor layer 22 is patterned in a planar shape on 1. When the insulating pillar is provided and the firing step is performed at a temperature of 450 to 550 ° C., the TiO 2 thin film 25 in contact with the aluminum anode electrode 21 is colored, and the colored layer 25-1 is formed. Is done.

【0030】熱処理によりアノード電極21に接してい
るTiO2 薄膜25が着色されるのは、熱処理時にアル
ミニウム製のアノード電極21が、TiO2 薄膜25に
より酸化されて酸化アルミニウムとなり、これにより、
TiO2 薄膜25が還元されて着色されるものと推定さ
れる。なお、SiO2 のパッシべーション膜24が形成
されたソーダガラスに替えて、無アルカリガラスを用い
るようにしてもよい。
The reason that the TiO 2 thin film 25 in contact with the anode electrode 21 is colored by the heat treatment is that the anode electrode 21 made of aluminum is oxidized by the TiO 2 thin film 25 into aluminum oxide during the heat treatment.
It is presumed that the TiO 2 thin film 25 is reduced and colored. It should be noted that non-alkali glass may be used instead of soda glass on which the passivation film 24 of SiO 2 is formed.

【0031】また、図5に示すアノード基板側の構成に
替えて図7に示すように、TiO2薄膜25によりパッ
シべーション膜24と着色層25−1との機能を兼用す
るようにして、アノード基板20に形成するSiO2
パッシべーション膜24を省略するようにしてもよい。
この場合のTiO2 薄膜25の膜厚は、500〜150
0オングストロームとするのが好適である。なお、アノ
ード基板20はソーダガラス製とされる。さらに、図8
に示すようにアノード電極21の電極パターンにおい
て、方形状パターンの中に十字状電極30を、さらに設
けるようにして蛍光体層22へのアノード電圧の印加
を、より確実に行うようにしてもよい。
As shown in FIG. 7 instead of the structure on the anode substrate side shown in FIG. 5, the function of the passivation film 24 and the coloring layer 25-1 is also used by the TiO 2 thin film 25. The passivation film 24 of SiO 2 formed on the anode substrate 20 may be omitted.
In this case, the thickness of the TiO 2 thin film 25 is 500 to 150.
Preferably, it is 0 Å. The anode substrate 20 is made of soda glass. Further, FIG.
As shown in (2), in the electrode pattern of the anode electrode 21, the cross-shaped electrode 30 may be further provided in the square pattern to more reliably apply the anode voltage to the phosphor layer 22. .

【0032】以上の説明においては、電解放出型表示装
置に本発明を適用した場合について説明したが、本発明
はこれに限ることはなく、外囲器内に絶縁支柱が設けら
れている表示装置、例えば蛍光表示管等に適用すること
ができるものである。
In the above description, the case where the present invention is applied to a field emission type display device has been described. However, the present invention is not limited to this, and a display device in which an insulating column is provided in an envelope. For example, it can be applied to a fluorescent display tube or the like.

【0033】[0033]

【発明の効果】本発明は以上説明したように、アノード
電極、カソードライン電極およびゲートライン電極のエ
ッジに設けられた切欠き部に絶縁支柱が配設されるた
め、ゲートライン電極の下に形成された絶縁層が変形さ
れてもゲートライン電極とカソードライン電極とが短絡
を起こすことを防止することができる。また、絶縁支柱
がアノード電極およびゲートライン電極に接触して配設
されることがないので、絶縁支柱が帯電されてもアノー
ド電極とゲートライン電極とを電気的にアイソレートす
ることができる。このため、アノード電極に印加するア
ノード電圧を高くすることができ、表示画像の輝度を格
段に向上することができる。
As described above, according to the present invention, since the insulating pillar is provided in the notch provided at the edge of the anode electrode, the cathode line electrode and the gate line electrode, the insulating pillar is formed under the gate line electrode. Even if the formed insulating layer is deformed, it is possible to prevent a short circuit between the gate line electrode and the cathode line electrode. Further, since the insulating pillar is not disposed in contact with the anode electrode and the gate line electrode, the anode electrode and the gate line electrode can be electrically isolated even if the insulating pillar is charged. Therefore, the anode voltage applied to the anode electrode can be increased, and the brightness of the displayed image can be significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の表示装置の一実施例のアノード基板側
の構成を示す図である。
FIG. 1 is a diagram showing a configuration on an anode substrate side of an embodiment of a display device of the present invention.

【図2】本発明の表示装置の一実施例のカソード基板側
の構成を示す図である。
FIG. 2 is a diagram showing a configuration on the cathode substrate side of an embodiment of the display device of the present invention.

【図3】本発明の表示装置の一実施例の側断面図であ
る。
FIG. 3 is a side sectional view of one embodiment of the display device of the present invention.

【図4】ストライプ状の電極のエッジに設けられる切欠
部の変形例である。
FIG. 4 is a modified example of a notch provided at an edge of a striped electrode.

【図5】本発明の表示装置の一実施例のアノード基板側
の構成の変形例を示す図である。
FIG. 5 is a view showing a modification of the configuration on the anode substrate side of one embodiment of the display device of the present invention.

【図6】図5に示す変形例の作製工程を示す図である。FIG. 6 is a view showing a manufacturing process of the modification shown in FIG. 5;

【図7】本発明の表示装置の一実施例のアノード基板側
の構成の他の変形例を示す図である。
FIG. 7 is a diagram showing another modification of the configuration on the anode substrate side of one embodiment of the display device of the present invention.

【図8】本発明の表示装置の一実施例のアノード基板側
の構成のさらに他の変形例を示す図である。
FIG. 8 is a diagram showing still another modification of the configuration on the anode substrate side of one embodiment of the display device of the present invention.

【図9】従来の表示装置の側断面図である。FIG. 9 is a side sectional view of a conventional display device.

【符号の説明】[Explanation of symbols]

1,21 アノード電極 2 蛍光体ドットパターン 3,23 絶縁支柱 4,15,17,41 切欠部 5,20 アノード基板 10 ゲートライン電極 11 カソードライン電極 12 エミッタコーン群 13 絶縁層 14 抵抗層 16 カソード基板 22 蛍光体層 24 パッシべーション層 25 TiO2 層 25−1 着色層 26 有機チタン化合物 27 アルミニウム薄膜 30 十字状電極 40 ストライプ状電極1, 21 Anode electrode 2 Phosphor dot pattern 3, 23 Insulating support 4, 15, 17, 41 Notch 5, 20 Anode substrate 10 Gate line electrode 11 Cathode line electrode 12 Emitter cone group 13 Insulating layer 14 Resistance layer 16 Cathode substrate Reference Signs List 22 phosphor layer 24 passivation layer 25 TiO 2 layer 25-1 coloring layer 26 organotitanium compound 27 aluminum thin film 30 cross electrode 40 stripe electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 向後 克俊 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 山浦 辰雄 千葉県茂原市大芝629 双葉電子工業株 式会社内 (56)参考文献 特開 平6−119876(JP,A) 特開 平5−114373(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/12 H01J 29/87 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Katsutoshi Muko 629 Oshiba, Mobara-shi, Chiba Futaba Electronics Industry Co., Ltd. (72) Inventor Tatsuo Yamaura 629 Oshiba, Mobara-shi, Chiba Futaba Electronics Industry Co., Ltd. 56) References JP-A-6-119876 (JP, A) JP-A-5-114373 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 31/12 H01J 29/87

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ドット状の蛍光体を備えるストライプ状
アノード電極が設けられている透明アノード基板と、 前記蛍光体を励起する電子を放出するためのストライプ
ゲート電極とストライプ状カソード電極が絶縁層を介
して直交するように形成されるカソード基板と、 前記透明アノード基板と前記カソード基板が所定間隔を
保持して対向するよう、前記透明アノード基板と前記カ
ソード基板との間に複数本配設されている絶縁支柱の一
端が前記絶縁層に当接するように配設されると共に、 前記透明アノード基板において、配設された前記絶縁支
柱の当接位置近傍の前記ストライプ状アノード電極のエ
ッジ部分に切欠き部が設けられていると共に、 前記カソード基板において、配設された前記絶縁支柱の
当接位置近傍の前記ストライプ状ゲート電極および前記
ストライプ状カソード電極のエッジ部分に切欠き部が設
けられていることを特徴とする表示装置。
1. A dot-like fluorescent and transparent anode substrate stripe <br/> anode electrode is provided with a stripe for emitting electrons exciting the phosphor
Through the insulating layer Jo gate electrode and the stripe-shaped cathode electrode
A plurality of cathode substrates are provided between the transparent anode substrate and the cathode substrate so that the transparent anode substrate and the cathode substrate face each other at a predetermined interval. One of the insulating props
A notch is provided at an edge portion of the striped anode electrode near an abutting position of the provided insulating pillar on the transparent anode substrate, and an end is provided so as to contact the insulating layer. And in the cathode substrate, the stripe-shaped gate electrode near the contact position of the insulating pillar provided and the
A display device, wherein a notch is provided at an edge portion of a striped cathode electrode.
JP33743894A 1994-12-28 1994-12-28 Display device Expired - Fee Related JP3158923B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33743894A JP3158923B2 (en) 1994-12-28 1994-12-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33743894A JP3158923B2 (en) 1994-12-28 1994-12-28 Display device

Publications (2)

Publication Number Publication Date
JPH08185816A JPH08185816A (en) 1996-07-16
JP3158923B2 true JP3158923B2 (en) 2001-04-23

Family

ID=18308639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33743894A Expired - Fee Related JP3158923B2 (en) 1994-12-28 1994-12-28 Display device

Country Status (1)

Country Link
JP (1) JP3158923B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083076B2 (en) 1995-04-21 2000-09-04 キヤノン株式会社 Image forming device
US5859502A (en) * 1996-07-17 1999-01-12 Candescent Technologies Corporation Spacer locator design for three-dimensional focusing structures in a flat panel display
TW200415665A (en) * 2002-10-09 2004-08-16 Noritake Co Ltd Flat panel display and method of manufacturing the same

Also Published As

Publication number Publication date
JPH08185816A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
US6008576A (en) Flat display and process for producing cathode plate for use in flat display
US7153177B2 (en) Flat-panel display and flat-panel display cathode manufacturing method
US5606225A (en) Tetrode arrangement for color field emission flat panel display with barrier electrodes on the anode plate
JP2001076649A (en) Image display device and its manufacture
US5509839A (en) Soft luminescence of field emission display
US6624566B2 (en) Vacuum fluorescent display
JP3347648B2 (en) Display device
JP4134361B2 (en) Thin film electron source and display device using the same
JP3158923B2 (en) Display device
JP3243471B2 (en) Method for manufacturing electron-emitting device
US20050104494A1 (en) Flat panel display and method of manufacturing the same
US7704117B2 (en) Electron emission display and method of fabricating mesh electrode structure for the same
JP3971263B2 (en) Image display device and manufacturing method thereof
JP3643503B2 (en) Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus
US20060238106A1 (en) Electron emission display
US7052350B1 (en) Field emission device having insulated column lines and method manufacture
KR20060029074A (en) Electron emission display and method of manufacturing the same
KR20010046802A (en) Field emission display device having focusing electrode and manufacturing method thereof and focusing method of electron beam using the same
KR20010046803A (en) Field emission display device and method for manufacturing of an anode plate thereof
JP2795184B2 (en) Display device
JP3487145B2 (en) Display device
JP2000268703A (en) Field emission device
KR940011723B1 (en) Method of manufacturing fed
US20060232190A1 (en) Electron emission device and method for manufacturing the same
JP3992710B2 (en) Display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010116

LAPS Cancellation because of no payment of annual fees