JP3157513B2 - 拡張記憶装置 - Google Patents

拡張記憶装置

Info

Publication number
JP3157513B2
JP3157513B2 JP16915690A JP16915690A JP3157513B2 JP 3157513 B2 JP3157513 B2 JP 3157513B2 JP 16915690 A JP16915690 A JP 16915690A JP 16915690 A JP16915690 A JP 16915690A JP 3157513 B2 JP3157513 B2 JP 3157513B2
Authority
JP
Japan
Prior art keywords
request
communication
host
storage device
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16915690A
Other languages
English (en)
Other versions
JPH0458344A (ja
Inventor
文雄 青野
一郎 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16915690A priority Critical patent/JP3157513B2/ja
Priority to DE1991627933 priority patent/DE69127933T2/de
Priority to EP19910110569 priority patent/EP0464637B1/en
Publication of JPH0458344A publication Critical patent/JPH0458344A/ja
Application granted granted Critical
Publication of JP3157513B2 publication Critical patent/JP3157513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に係り、とくにポート間の通信
媒介機能を有する拡張記憶装置に関する。
〔従来の技術〕
従来、情報処理装置の記憶階層としては、磁気ディス
ク等のファイル装置,大容量の半導体メモリを使用した
主記憶装置,高速メモリを使用した緩衝記憶の3階層構
成が一般的であった。しかし、演算処理装置の高速化と
処理対象データの増大に伴って階層間の速度差および容
量差が拡大するに至り、これらの階層間にさらに新たな
階層が形成されてきた。その新階層とは、主記憶装置,
緩衝記憶間における大容量の二次緩衝記憶、そしてファ
イル装置,主記憶装置間においては電子ディスク装置、
ディスクキャッシュなどの緩衝記憶および拡張記憶装置
である。
拡張記憶装置は電子ディスク装置と同様、ビット当り
コストの低い半導体メモリを大量に使用した半導体記憶
装置であり、主記憶装置の数倍程度の最大記憶容量を有
する。電子ディスク装置と拡張記憶装置との最も大きな
相違点は、前者が入出力チャネルに接続され高速なディ
スク装置に見えるのに対し、後者はシステム制御装置や
主記憶装置と直接に接続され、入出力手続を経ずにより
高速なアクセスが可能であるという点である。
当初、拡張記憶装置はページング記憶装置として導入
され、主記憶装置との間で一定の大きさのページを単位
とするデータの読み書きが行なわれた。ページング記憶
装置としての拡張記憶装置の構成、動作等は、特開昭58
−9276号公報に掲載されている。さらに、拡張記憶装置
の有する大容量と高速性という特長から、データベース
のキー部やジャーナルファイルを一時的に格納するため
の超高速ファイル装置としても利用されるようになっ
た。また、一部ではマルチポート化により共有メモリ装
置、あるいは共有ファイル装置としても使用されてい
る。
いずれの利用形態においても、拡張記憶装置が主記憶
装置より数倍低速であることから、中央処理装置が拡張
記憶装置上のデータを直接に参照することは少なく、通
常は専用のデータ転送機構を使用して必要なデータを主
記憶装置上へ移してから参照が行なわれる。他方、主記
憶装置上の当面不必要なデータは、前述したデータ転送
機構を逆方向に使用して拡張記憶装置へ移されるか、あ
るいは直接磁気ディスク装置などの外部記憶装置へと追
い出される。
マルチポートの拡張記憶装置を使用すれば、複数のホ
ストで拡張記憶装置を共有する一種の疎結合マルチプロ
セッサシステムを構成することが可能となる。この場
合、拡張記憶装置の各ポートに接続されたホスト相互間
の通信手段が必要となる。ホスト間の通信手段として
は、拡張記憶装置が出現する以前から入出力チャネルを
経由した通信が実現されているが、拡張記憶装置の高速
性を生かすためには拡張記憶装置を経由したより高速な
通信をサポートする方が望ましい。
拡張記憶装置にホスト間通信の媒介機能を持たせる場
合、そのために追加の内部制御論理および通信のための
インタフェースが必要となるのは当然であるが、このう
ち通信元ホストから拡張記憶装置への通信要求は、従来
の記憶データの読み書きのためのインタフェースに乗せ
ることにより、インタフェースの追加なしに発行するこ
とが容易である。すなわち、記憶データの書き込みや読
み出し等リクエストの動作種類を指定するコマンドの1
つとしてホスト間通信動作を定義するだけで、通信先な
どのパラメータや通信データは従来からあるアドレス
線、データ線を利用して送ることができる。
一方、拡張記憶装置から先の通信パスについては、ホ
スト間通信が通信先の動作とは独立,非同期に送られる
ため、新たに何らかのインタフェースを設けることが必
要である。より詳しく述べると、一般に記憶システムを
アクセスするためのインタフェースはリクエスト−リプ
ライインタフェースであり、要求元からのアクセスリク
エストに対して記憶システム側から処理結果としてのリ
プライが返される。従って、リクエスト−リプライと無
関係に通信を送りつけるためには、そのためのインタフ
ェースを新設する必要がある。
本出願の時点においては、拡張記憶装置を使用したホ
スト間通信方式の公知例はないが、実際、ホスト間通信
に必要なだけのヒット幅のインタフェースを拡張記憶装
置の各ポートとホストとの間に張ることができ、さらに
通信先ホストの内部において各中央処理装置への配信パ
スを設けることができれば、ホスト間通信は既存技術の
みを利用して容易に実現することができる。
〔発明が解決しようとする課題〕
しかし、インタフェースを新設すると、複数のポート
を有する拡張記憶装置においてはポート数との積算でイ
ンタフェース本数が増加する結果となる。一般に高集積
度の情報処理装置においては入出力信号本数の制約が厳
しく、さらにマルチポートの拡張記憶装置においては状
況はより深刻であり、通信に必要とされるビット数のイ
ンタフェースを専用に用意することは非常に困難であ
る。また、通信先において通信を受信、配信する部分に
おいても、通信インタフェースの新設はほぼ同様に困難
である。
また、通信インタフェースを節約するために拡張記憶
データの読み出しパスに通信データを乗せれば、通常の
リクエスト−リプライの制御論理に複雑さを持込む結果
となり、その影響は拡張記憶装置とホスト間のインタフ
ェース部分だけでなく最終的な通信先である通信先ホス
ト内の中央処理装置へも及ぶ。すなわち、命令実行にと
もなって発行された各種リクエストへのリプライデータ
と、割込み要因である他ホストからの通信データが混在
するためにデータの取扱いが複雑化し性能低下の要因と
なる。
さらに、通信データを直接送らずに記憶領域の一部を
使用してデータの受渡しを行なう方法も考えられるが、
ホスト間通信の前後に拡張記憶エリアへの書き込みと読
み出しを行なうため通信性能が低下するほか、通信エリ
アの設定や管理が必要なためアーキテクチャが複雑化す
るという問題がある。
このほか、ホスト間通信を発行するためには事前に通
信先と通信パスの確認を行なう必要があるが、そのため
にホスト間通信を使用することはできず、低速な入出力
チャネルを経由した通信を行なうか、通信先と通信パス
の確認を行なうための複雑な通信プロトコルを考案する
必要があるという問題もあった。
本発明の目的は、以上述べたような問題点を解決し、
よりシンプルで合理的かつ高性能なホスト間通信手段を
提供することにある。
〔課題を解決するための手段〕
本発明は、複数のポートを有し、前記各々のポートに
ホストを接続することが可能な拡張記憶装置であって、
前記ホストは前記拡張記憶装置に対してリクエスト信号
を送出しリプライ信号を受信する方式でデータの送受を
行う前記拡張記憶装置において、前記各ポートから受付
けたリクエスト処理を制御する制御部と、1個または複
数の通信データレジスタと、前記通信データレジスタか
らのデータの中から一つを選択して要求元ポートへ送出
するデータセレクタとを有し、前記制御部は、受けつけ
た前記リクエスト信号がホスト間通信要求であった場合
には前記リクエスト信号と共に送られてきたデータを前
記通信データレジスタの1つにセットした上で通信先と
して指定された前記ポートに対してホスト間通信を通知
し、また前記受けつけた前記リクエスト信号が前記通信
データレジスタの読み出し要求であった場合には要求元
によって指定された前記通信データレジスタの内容を前
記データセレクタを介して前記要求元ポートへ出力する
ことを特徴とする。
〔実施例〕
次に、本発明の第1の実施例について、図面を参照し
ながら説明する。
第1図は、拡張記憶装置を4システムで共有する情報
処理装置の構成例を示したブロック図である。拡張記憶
装置100の4つのポート106,107,108,109には、それぞれ
独立した4つのポストのシステム制御装置110〜140が接
続されている。システム制御装置110〜140は、演算処理
装置・入出力処理装置などの処理装置(112〜115,122〜
125,132〜135,142〜145)、および主記憶装置(111,12
1,131,141),拡張記憶装置100などと接続されて要求元
の処理装置からのメモリアクセス等のリクエストを集中
的に処理する装置であり、メモリ制御装置とも称せられ
る。
第2図は、第1図の拡張記憶装置100に接続された各
システム制御装置の内部構成を示したブロック図であ
る。第3図(a)は、第2図におけるシステム制御装置
200と処理装置との間のインタフェースs1〜s4の、また
第3図(b)は同じく第2図におけるシステム制御装置
200と拡張記憶装置とのインタフェースhの、それぞれ
論理的な内容を示した図である。
第3図(c)は、第3図(b)中のリクエストコマン
ド(RQC)のコード割付けの一例を示す図である。
第2図において、各要求元から送られた各種のリクエ
スト処理動作は以下のようにして実現される。すなわ
ち、例えば要求元の処理装置112からインタフェースs1
を通じて主記憶読み出しリクエストが送られてくると、
そのリクエストはシステム制御装置200のポート部/リ
クエスト競合制御部204からパス206を通じて主記憶アク
セス制御部201へ送られ、主記憶アクセス制御部201は要
求元からのリクエストアドレスにより主記憶装置210を
アクセスし、そのリプライを受取った後ポート部/リク
エスト競合制御部204を経由して要求元へリプライを返
す。読み出しデータは第3図のリプライデータ線307(R
YD)に乗せて要求元へと送られる。要求元からのリクエ
ストが主記憶装置210への書き込みリクエストの場合、
要求元からのリクエストデータ線304(RQD)により送ら
れてくる書き込みデータが、前述の主記憶装置210の読
み出しと同様の経路でリクエストアドレスとともに主記
憶装置210へ送られ、書き込みが行なわれる。書き込み
が正常に終了すると、主記憶アクセス制御部201からポ
ート部/リクエスト競合制御部204を通じて要求元の処
理装置112へリプライが返される。要求元からのリクエ
ストがプロセッサ間通信のリクエストであれば、リクエ
ストはポート部/リクエスト競合制御部204からパス205
を経てプロセッサ間通信制御部203へ送られ、プロセッ
サ間通信制御部203はインタフェース209、s1〜s4を経由
して配下の全装置112〜115へ同時にプロセッサ間通信を
送出する。
また、リクエストが拡張記憶装置100と主記憶装置210
との間のデータ転送要求である場合は、パス208を経て
拡張記憶アクセス/データ転送制御部202が起動され、
同制御部202はパス207を経てポート部/リクエスト競合
制御部204にメモリアクセスリクエストを送出し、また
インタフェースhを通じて拡張記憶装置100をアクセス
することにより、データ転送動作が実現される。
さて、拡張記憶装置100に接続されたいずれかの系の
処理装置、例えば第1図の処理装置112において系間通
信の命令が実行されると、系間通信リクエストがシステ
ム制御装置110に対して発行される。このとき、通信先
などのパラメータはリクエストアドレス線303(RQA)、
通信データはリクエストデータ線304(RQD)によって指
定される。この系間通信リクエストは、第2図における
ポート部/リクエスト競合制御部204からパス208を経て
拡張記憶アクセス/データ転送制御部202へ渡され、同
制御部202は第1図のインタフェースh1を通じて拡張記
憶装置100をアクセスする。拡張記憶装置100へのリクエ
ストは、第3図(b)に示されるリクエスト系インタフ
ェースを経て送られるが、その際のコマンド312(RQC)
としては第3図(c)に示すように系間通信を示す“01
1"が使用される。
第1図において拡張記憶装置100が配下の系のシステ
ム制御装置110から系間通信のリクエストを受け付ける
と、制御部101はセレクタ105を操作してポート1(10
6)からのリクエストデータ信号b1を選択し、同時に通
信データレジスタ103のセット信号fをアクティブにす
ることにより、要求元からの通信データを通信データレ
ジスタ103に取り込む。また制御部101は制御インタフェ
ースa2を通じて通信先(系2とする)のポート2(10
7)へ制御信号を送り、ポート2(107)からインタフェ
ースh2を経て系2のシステム制御装置120へ系間通信要
求ならびに通信元ポート番号(=1)を出力する。この
系間通信要求等の伝達経路としては、既存のインタフェ
ースの一部または全部を共用する方法と専用のパスを設
ける方法とがあるが、本実施例では第3図(b)のリプ
ライインタフェースを共用するものとする。すなわち、
リプライ信号315RLYにより系間通信が通知され、付属情
報のリプライコード信号316RYCにより通信元ポート番号
(=1)が通知される。ただし前記RLYは、リクエスト
に対するリプライと系間通信要求を区別するに十分な状
態を取り得るか、あるいはRYC等の付属情報によりリプ
ライと通信の識別が行なわれるものとする。もし、通信
先として指定された系2が拡張記憶装置100をアクセス
中であり、それに対するリプライの送出が通信の送出と
競合することがあれば、どちらか一方がポート2(10
7)内で他方を待ち合わせるよう制御される。
系2のシステム制御装置120がインタフェースh2を通
じて系間通信要求を受信した後の動作について、再び第
2図を参照して説明する。第2図において、拡張記憶装
置インタフェースhからの系間通信要求は拡張記憶アク
セス/データ転送制御部202において受信される。拡張
記憶アクセス/データ転送制御部202は、自らが要求元
となってパス207を通じてポート部/リクエスト競合制
御部204に対してプロセッサ間通信リクエストを発行
し、これを受けてポート部/リクエスト競合制御部204
は接続されているすべての処理装置に対しインタフェー
スs1〜s4を通じてプロセッサ間通信を送出する。プロセ
ッサ間通信の通信データとしては、通信の種類、拡張記
憶装置100上で通信元ホストのシステム制御装置100が接
続されているポート番号、もし拡張記憶装置が複数ある
場合には通信パスとして使用された拡張記憶装置番号な
ど必要最小限の情報が送られる。なお、ここでいうプロ
セッサ間通信とは、ホスト内部の処理装置相互間の通信
のために従来より用いられている通信手段であり、他ホ
ストより拡張記憶装置経由で送られてきたホスト間通信
は、本プロセッサ間通信パスに乗せることにより受信ホ
スト内の任意の処理装置に送致することが可能である。
通信先のホストが複数の処理装置によって構成されてい
る場合、いずれの処理装置が上記プロセッサ間通信ひい
てはホスト間通信の通信先となるかはシステム内の取り
決めによるが、本実施例においては受信機能をもつ全処
理装置に同報されることとし、最も早く受信処理動作に
入った処理装置が他の処理装置を排除して通信データを
受け取る方式をとるものとする。
上述したような手順でホスト間通信が通信先ホスト内
の処理装置122〜125によって受信されると、受信した処
理装置122〜125はシステム制御装置120経由で通信パス
として使用された拡張記憶装置100にアクセスして通信
データを取り出し、その内容に応じた処理を行なう。
このようにしてホスト間での通信をハードウェア的に
実現することができる。
ここで、拡張記憶装置100上におかれた通信データレ
ジスタの管理方法について説明する。拡張記憶装置100
上に通信データレジスタ103が1個しか存在しない場
合、拡張記憶装置100を共有するホスト間で通信データ
レジスタの排他制御が必要となる。一般に共有資源の排
他制御については従来よりさまざまな方法が提案されて
おり、それぞれのシステムで最適な方式を選択すればよ
い。また、拡張記憶装置100に複数の通信データレジス
タ103が存在する場合には、通信毎にいずれのデータレ
ジスタを使用するか選択するアルゴリズムを取りきめて
おく必要がある。具体的には、要求元が指定する方法や
拡張記憶装置が一定の方法で空いているレジスタを割当
てる方法などさまざまに考えられるが、どのような方法
を取るにせよ通信先において通信データレジスタ番号が
一意に特定できるようなアルゴリズムでない場合には、
通信先に対して通信にともなって通信レジスタ番号を通
知することが必要である。通信先は、一定のアルゴリズ
ムに基づいて通信先内部で一意に決まる、あるいは通信
の受信にともなって指定された、拡張記憶装置上の通信
データレジスタ番号を指定して通信データの読み出しを
行なうことにより、通信元からの通信データを正しく受
取ることができる。
つづいて、本発明の第2の実施例について、第4図を
参照して説明を行なう。
第4図の拡張記憶装置400の構造および動作は、ホス
ト間通信に使用される通信データレジスタの接続関係お
よびその制御論理を除いては、第1の実施例において説
明した第1図の拡張記憶装置100と全く同様である。そ
こで第2の実施例においては、ホスト間通信の場合の動
作のみについて説明を行なう。
第4図の拡張記憶装置は4個の通信データレジスタ40
3A〜403Dを備えており、その入力はポート1(406)〜
ポート4(409)にそれぞれ接続されている。すなわ
ち、ポート1(406)からの通信データは専ら通信デー
タレジスタ403Aにセットされ、ポート2(407)からの
データは専らレジスタ403Bにセットされ、以下同様にし
て拡張記憶装置の4つのポートに対応して通信データレ
ジスタがそれぞれ1個ずつ専用に存在する。
第4図において拡張記憶装置400が配下のホストのシ
ステム制御装置410からホスト間通信のリクエストを受
け付けると、制御部401はセット信号p1をアクティブに
することにより要求元からの通信データk1をレジスタ40
3Aに取り込む。また制御部は制御インタフェースj2を通
じて通信先(ホスト2とする)のポート2(407)へ制
御信号を送り、ポート2(407)からインタフェースr2
を経てホスト2のシステム制御装置420へホスト間通信
要求ならびに通信元ポート番号(=1)を出力する。
ここから先の通信動作については第1の実施例と同様
のため重複した説明は行なわず、第1の実施例との相違
点のみをのべる。本実施例におけるホスト間通信と第1
の実施例のホスト間通信との相違は、本実施例では通信
データレジスタを通信元ポート対応に置くことにより、
レジスタ選択の自由度が与えられていないことである。
また、通信データレジスタの読み出しリクエストに使用
されるレジスタ番号としては、ポート1(406)に対応
する通信データレジスタ403Aがレジスタ番号1、以下同
様にレジスタ番号4までポート番号に対応してレジスタ
番号が付与されるものとる。
従って、通信を受信した通信先ホストは、受信した通
信先ポート番号(=1)をそのままレジスタ番号として
指定して通信データレジスタ読み出しのリクエストを発
行すれば、通信元からの通信データを正しく受け取るこ
とができる。
次に、本発明の第3の実施例について、第5図および
第6図を参照しながら説明を行なう。第5図の拡張記憶
装置500は、第2の実施例において説明した第4図の拡
張記憶装置400の構成要素および機能をすべて備えた上
で、それぞれのポート506〜509の内部に、接続相手のシ
ステム制御装置510〜540から該ポートのインタフェース
の論理的有効性および該ポートに接続されたホストのID
番号を含む接続状態情報t1〜t4を受け付ける接続状態情
報受付手段551〜554を有し、さらに各ポートから受け付
けた接続状態情報をパスu1〜u4と各接続状態情報t1〜t4
の合成回路503Eとデータセレクタ504を介して、要求元
から読み出すことのできる構成となっている。なお、接
続状態情報受付手段は、受け取った情報をそのままセレ
クタに表示するだけも、あるいは何らかの保持手段によ
って受付けた情報を保持する機能を有していても良く、
いずれの場合にも本発明の目的は達成可能である。接続
状態情報の読み出しには前述した通信データレジスタ読
み出し用のリクエストを兼用し、存在しない通信データ
レジスタ番号を接続状態情報読み出し用に割付ける。第
5図において通信データレジスタは4個存在するので、
接続状態情報の読み出しにはレジスタ番号“5"が使用さ
れるものとする。
第6図(a)は第5図t1の接続状態情報の内容を示し
たものであり、t2〜t4は図示されていないがt1と同様の
内容をもつとする。また第6図(b)はセレクタ504に
入力され要求元に表示される接続状態情報のフォーマッ
トを示した図である。第6図(a)の情報のうち、C1ビ
ットとはインタフェースw1の論理的接続/切断を示す情
報(Connect)で、C1が1のときインタフェースが有効
化されていることを表わす。またID1のフィールドはポ
ート1に接続されているホストの論理的ID番号を示すも
ので、V1ビットが1の時にその内容が有効となる。
さて、あるホストが立上げ後最初に他ホストに通信を
行なう場合、通信元ホストは通信先ホストの存在や構成
状態をなんらかの方法で知ることが必要である。状態を
知るための方法としては、拡張記憶装置の全ポートに対
して無差別に問合せのための通信を発行し、それに対す
る応答の有無や応答内容によって相手先の状態を知るこ
とも可能であるが、そのような方式は手順の複雑さや所
要時間などの点から不利である。本実施例の方式では、
要求元ホストがレジスタ番号に“5"を指定して通信デー
タレジスタ読み出しのリクエストを発行すれば、全ポー
トの接続状態と各ポートに接続されたホストのID番号を
一括して知ることがきる。このようにして接続状態を知
った後は、第1、第2の実施例とまったく同様の方法で
ホスト間通信を発行すればよい。
なお、あるホストが拡張記憶装置とのインタフェース
を接続する場合には、まずC1ビットを“1"としてインタ
フェースを論理的に開通させる。
続いて、前述した方法で接続状態情報を読み出して内
容を調べ、自系固有のホストIDが他で使用されていない
ことを確認した上で自己のホストIDを新規に設定・登録
する。これによりそのホストは他のホストと拡張記憶装
置を共用する状態となる。
また、上述した接続状態情報は、ホスト間通信のパス
確認だけに限らず拡張記憶装置の共有状態の確認や構成
制御など幅広い用途に参照し利用することができる。
最後に、本発明の第4の実施例の動作について、第7
図および第8図を参照しながら説明を行なう。第7図の
拡張記憶装置は、第3の実施例で説明した第5図の拡張
記憶装置の機能をすべて備え、加えて、通信データレジ
スタ読み出しリクエストを使用して読み出される接続状
態情報の中に、要求元自身が接続されている物理ポート
番号を合わせて表示する機能を有してる。その表示内容
を第8図に示す。
各ホストにとって、そのホストが拡張記憶装置のいず
れのポートに接続されているかは内部的には知り得ない
情報であり、なんらかの形で外部から教える必要があ
る。ホストと拡張記憶装置との物理的接続状態は恒久的
なものでありシステム稼働開始時に人手で与えることも
可能であるが、その場合には不揮発な格納場所をディス
ク装置上などに用意する必要があり情報のアクセスに手
続きと時間を要する。本実施例においては、あるホスト
(ホスト1とする)が通信データレジスタ読み出しリク
エストを使用して接続状態情報を読み出すと、制御部70
1がパスyに要求元の物理ポート番号(ここでは“1")
を出力し、前述した接続状態情報とともに合成回路703
E、セレクタ704、インタフェースw1を経て要求元へ表示
される。
そこで、接続状態情報読み出しの目的がホストID登録
に先立つ他ホストのIDの確認であれば、読み出した接続
状態情報に含まれる4つのIDのどの3つが“他”ホスト
の登録しているIDかという判断を即座に行なうことがで
きる。また、テストを兼ねて自ホストに対するホスト間
通信を発行する動作なども容易に実現される。
なお、第8図は全ポートの接続状態情報と要求元の物
理ポート番号が一括して表示されるように描かれている
が、拡張記憶装置が本実施例より多数の接続ポートを有
するなどのためデータパスとして与えられたビット数で
は不足の場合には、通信データレジスタ読み出しリクエ
ストにおいて接続状態情報の割付けられるレジスタ番号
を2つ以上にふやし、一度のアクセスで一部のポートの
接続状態情報だけが読み出せるように仕様を設定すれば
よい。
〔発明の効果〕
以上説明したように本発明によれば、拡張記憶装置上
に通信データレジスタを設けて通信データの受け渡しを
行なうことによって、新規にデータ線を張ることなしに
拡張記憶装置を経由したシンプルで高速なホスト間通信
を実現することができる。また本発明によれば、通信デ
ータレジスタの割当ての自由度を制限し、通信元物理ポ
ート番号に対応したレジスタを使用するよう制御するこ
とによって、通信先が通信データレジスタを読み出す際
の手続きを簡略化するとともに通信と共に送る通信デー
タ以外の情報量を最小限に押さえることができる。また
本発明によれば、各ポートの接続状態情報をホスト側か
ら読み出せる機能を設けることによって、ホスト間通信
などに必要な構成状態情報を容易かつ高速に参照できる
という利点がある。さらに本発明によれば、ホストから
の接続状態情報のよみだしに際して要求元の接続されて
いる物理ポート番号もあわせて表示することによって、
自己の物理的ポート番号を必要とする処理を高速かつ簡
使に行なうことができるという特徴がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例の構成を示す図である。 第1図において、 100……拡張記憶装置、101……制御部、102……メモリ
部、103……通信データレジスタ、104……読み出しデー
タのセレクタ、105……書き込みデータのセレクタ、106
……ポート1、107……ポート2、108……ポート3、10
9……ポート4、110……ホスト1のシステム制御装置、
111……ホスト1のシステム主記憶装置、112……ホスト
1の処理装置1、113……ホスト1の処理装置2、114…
…ホスト1の処理装置3、115……ホスト1の処理装置
4、120……ホスト2のシステム制御装置、121……ホス
ト2の主記憶装置、122……ホスト2の処理装置1、123
……ホスト2の処理装置2、124……ホスト2の処理装
置3、125……ホスト2の処理装置4、130……ホスト3
のシステム制御装置、131……ホスト3の主記憶装置、1
32……ホスト3の処理装置1、133……ホスト3の処理
装置2、134……ホスト3の処理装置3、135……ホスト
3の処理装置4、140……ホスト4のシステム制御装
置、141……ホスト4の主記憶装置、142……ホスト4の
処理装置1、143……ホスト4の処理装置2、144……ホ
スト4の処理装置3、145……ホスト4の処理装置4、a
1……ポート1のアクセス制御パス、a2……ポート2の
アクセス制御パス、a3……ポート3のアクセス制御パ
ス、a4……ポート4のアクセス制御パス、b1……ポート
1からのリクエストデータ、b2……ポート2からのリク
エストデータ、b3……ポート3からのリクエストデー
タ、b4……ポート4からのリクエストデータ、c……セ
レクタ105のセレクト信号、d……メモリ部へのアドレ
ス信号、e……メモリ部への書き込み指示、f……通信
データレジスタのセット信号、g……セレクタ104のセ
レクト信号、h1……ホスト1とのインタフェース、h2…
…ホスト2とのインタフェース、h3……ホストとのイン
タフェース、h4……ホスト4とのインタフェースをそれ
ぞれ表わしている。 第2図は、第1図の各ホストのシステム制御装置110,12
0,130,140に共通な内部構成を示した図である。 第2図において、 200……システム制御装置、201……主記憶アクセス制御
部、202……拡張記憶アクセス/データ転送制御部、203
……プロセッサ簡通信制御部、204……ポート部/リク
エスト競合制御部、205……プロセッサ間通信送出パ
ス、206……主記憶アクセス制御部へのリクエスト/リ
プライパス、207……データ転送制御部が発行するリク
エストのリクエスト/リプライ用パス、208……拡張記
憶アクセス/データ転送制御部の起動リクエストおよび
終了リプライパスおよび終了リプライパス、209……プ
ロセッサ間通信制御部へのリクエスト/リプライパス、
210……主記憶装置、h……拡張記憶装置アクセスパ
ス、s1……処理装置1とのリクエスト/リプライ/通信
インタフェース、s2……処理装置2とのリクエスト/リ
プライ/通信インタフェース、s3……処理装置3とのリ
クエスト/リプライ/通信インタフェース、s4……処理
装置4とのリクエスト/リプライ/通信インタフェース
をそれぞれ表わしてる。 第3図(a)は、第2図中のs1〜s4に示されるシステム
制御装置−各要求元装置間のリクエスト/リプライイン
タフェースの内訳を示す図である。 第3図(a)において、 301……要求元装置からのリクエスト信号線、302……要
求元装置からのリクエスト動作指定コード信号線、303
……要求元装置からのリクエストアドレス線、304……
要求元装置からのリクエストデータ線、305……要求元
装置へのリプライ信号線、306……要求元装置へのリプ
ライコード信号線、307……要求元装置へのリプライデ
ータ線、308……要求元装置へのプロセッサ間通信信号
線、309……要求元装置へのプロセッサ間通信データ線
をそれぞれ表わす。 第3図(b)は、第2図中のhに示されるシステム制御
装置−拡張記憶装置間のリクエスト/リプライインタフ
ェースの内訳を示す図である。 第3図(b)において、 311……拡張記憶装置へのリクエスト信号線、312……拡
張記憶装置へのリクエスト動作指定コード信号線、313
……拡張記憶装置へのリクエストアドレス線、314……
拡張記憶装置へのリクエストデータ線、315……拡張記
憶装置からのリプライ信号線、316……拡張記憶装置か
らのリプライコード信号線、317……拡張記憶装置から
のリプライデータ線をそれぞれ表わす。 第3図(c)は、第3図(b)中のリクエスト動作指定
コード信号線312に示されるシステム制御装置−拡張記
憶装置間のリクエスト動作指定コードのコード割付を示
す表である。 第4図は、本発明の第2の実施例の構成を示す図であ
る。 第4図において、 400……拡張記憶装置、401……制御部、402……メモリ
部、403A……ポート1の通信データレジスタ、403B……
ポート2の通信データレジスタ、403C……ポート3の通
信データレジスタ、403D……ポート4の通信データレジ
スタ、404……読み出しデータのセレクタ、405……書き
込みデータのセレクタ、406……ポート1、407……ポー
ト2、408……ポート3、409……ポート4、410……ホ
スト1のシステム制御装置、411……ホスト1の主記憶
装置、412……ホスト1の処理装置1、413……ホスト1
の処理装置2、414……ホスト1の処理装置3、415……
ホスト1の処理装置4、420……ホスト2のシステム制
御装置、421……ホスト2の主記憶装置、422……ホスト
2の処理装置1、423……ホスト2の処理装置2、424…
…ホスト2の処理装置3、425……ホスト2の処理装置
4、430……ホスト3のシステム制御装置、431……ホス
ト3の主記憶装置、432……ホスト3の処理装置1、433
……ホスト3の処理装置2、434……ホスト3の処理装
置3、435……ホスト3の処理装置4、440……ホスト4
のシステム制御装置、441……ホスト4の主記憶装置、4
42……ホスト4の処理装置1、443……ホスト4の処理
装置2、444……ホスト4の処理装置3、445……ホスト
4の処理装置4、j1……ポート1のアクセス制御パス、
j2……ポート2のアクセス制御パス、j3……ポート3の
アクセス制御パス、j4……ポート4のアクセス制御パ
ス、k1……ポート1からのリクエストデータ、k2……ポ
ート2からのリクエストデータ、k3……ポート3からの
リクエストデータ、k4……ポート4からのリクエストデ
ータ、l……セレクタ405のセレクト信号、m……メモ
リ部へのアドレス信号、n……メモリ部への書き込み指
示、p1……通信データレジスタ403Aのセット信号、p2…
…通信データレジスタ403Bのセット信号、p3……通信デ
ータレジスタ403Cのセット信号、p4……通信データレジ
スタ403Dのセット信号、q……セレクタ404のセレクト
信号、r1……ホスト1とのインタフェース、r2……ホス
ト2とのインタフェース、r3……ホスト3とのインタフ
ェース、r4……ホスト4とのインタフェースをそれぞれ
表わしている。 第5図は、本発明の第3の実施例の構成を示した図であ
る。 第5図において、 500……拡張記憶装置、501……制御部、502……メモリ
部、503A……ポート1の通信データレジスタ、503B……
ポート2の通信データレジスタ、503C……ポート3の通
信データレジスタ、503D……ポート4の通信データレジ
スタ、503E……合成回路、504……読み出しデータのセ
レクタ、505……書き込みデータのセレクタ、506……ポ
ート1、507……ポート2、508……ポート3、509……
ポート4、510……ホスト1のシステム制御装置、520…
…ホスト2のシステム制御装置、530……ホスト3のシ
ステム制御装置、540……ホスト4のシステム制御装
置、551……ポート1の接続状態情報受付手段、552……
ポート2の接続状態情報受付手段、553……ポート3の
接続状態情報受付手段、554……ポート4の接続状態情
報受付手段、t1……ホスト1からの接続状態情報、t2…
…ホスト2からの接続状態情報、t3……ホスト3からの
接続状態情報、t4……ホスト4からの接続状態情報、u1
……ポート1の接続状態情報、u2……ポート2の接続状
態情報、u3……ポート3の接続状態情報、u4……ポート
4の接続状態情報、w1……ホスト1からのアクセスイン
タフェース、w2……ホスト2からのアクセスインタフェ
ース、w3……ホスト3からのアクセスインタフェース、
w4……ホスト4からのアクセスインタフェース、x……
全ポート分の接続状態情報を表わしている。第6図
(a)は第5図t1の接続状態情報の内容を示した図であ
る。 第6図(a)において、 600……ホスト1からの接続状態情報、601……インタフ
ェースw1の論理的接続/切断を示すC1ビット、602……I
D1フィールドの有効性を示すV1ビット、603……ホスト
1の論理ID番号フィールドID1をそれぞれ表わしてい
る。 第6図(b)は、第5図のセレクタ504に入力され要求
元に表示される接続状態情報のフォーマットを示した図
である。 第6図(b)において、 610……第5図中xで示される接続状態情報全体、611…
…ホスト1からの接続状態情報、612……ホスト2から
の接続状態情報、613……ホスト3からの接続状態情
報、614……ホスト4からの接続状態情報をそれぞれ表
わしている。 第7図は、本発明の第4の実施例の構成を示しで図であ
る。 第7図において、 700……拡張記憶装置、701……制御部、702……メモリ
部、703A……ポート1の通信データレジスタ、703B……
ポート2の通信データレジスタ、703C……ポート3の通
信データレジスタ、703D……ポート4の通信データレジ
スタ、703E……合成回路、704……読み出しデータのセ
レクタ、705……書き込みデータのセレクタ、706……ポ
ート1、707……ポート2、708……ポート3、709……
ポート4、710……ホスト1のシステム制御装置、720…
…ホスト2のシステム制御装置、730……ホスト3のシ
ステム制御装置、740……ホスト4のシステム制御装
置、751……ポート1の接続状態情報受付手段、752……
ポート2の接続状態情報受付手段、753……ポート3の
接続状態情報受付手段、754……ポート4の接続状態情
報受付手段、t1……ホスト1からの接続状態情報、t2…
…ホスト2からの接続状態情報、t3……ホスト3からの
接続状態情報、t4……ホスト4からの接続状態情報、u1
……ポート1の接続状態情報、u2……ポート2の接続状
態情報、u3……ポート3の接続状態情報、u4……ポート
4の接続状態情報、w1……ホスト1からのアクセスイン
タフェース、w2……ホスト2からのアクセスインタフェ
ース、w3……ホスト3からのアクセスインタフェース、
w4……ホスト4からのアクセスインタフェース、y……
要求元の物理ポート番号、z……全ポート分の接続状態
情報を示している。 第8図は、第7図においてセレクタ704に入力されて要
求元に表示される接続状態情報のフォーマットを示した
図である。 第8図において、 800……第7図中zで示される接続状態情報全体、801…
…ホスト1からの接続状態情報、802……ホスト2から
の接続状態情報、803……ホスト3からの接続状態情
報、804……ホスト4からの接続状態情報、805……要求
元ホストの接続されている物理ポート番号をそれぞれ表
わしている。
フロントページの続き (56)参考文献 特開 昭63−316251(JP,A) 特開 平2−155062(JP,A) 特開 昭63−153662(JP,A) 特開 昭58−163055(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 12/00 G06F 15/167

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のポートを有し、前記各々のポートに
    ホストを接続することが可能な拡張記憶装置であって、
    前記ホストは前記拡張記憶装置に対してリクエスト信号
    を送出しリプライ信号を受信する方式でデータの送受を
    行う前記拡張記憶装置において、前記各ポートから受付
    けたリクエスト処理を制御する制御部と、1個または複
    数の通信データレジスタと、前記通信データレジスタか
    らのデータの中から一つを選択して要求元ポートへ送出
    するデータセレクタとを有し、前記制御部は、受けつけ
    た前記リクエスト信号がホスト間通信要求であった場合
    には前記リクエスト信号と共に送られてきたデータを前
    記通信データレジスタの1つにセットした上で通信先と
    して指定された前記ポートに対してホスト間通信を通知
    し、また前記受けつけた前記リクエスト信号が前記通信
    データレジスタの読み出し要求であった場合には要求元
    によって指定された前記通信データレジスタの内容を前
    記データセレクタを介して前記要求元ポートへ出力する
    ことを特徴とする拡張記憶装置。
  2. 【請求項2】前記通信データレジスタを前記各ポートに
    対応して少なくとも1個ずつ備え、前記制御部は前記通
    信要求と共に送られてきた前記データを前記要求元ポー
    トに対応した前記通信データレジスタにセットすること
    を特徴とする請求項1記載の拡張記憶装置。
  3. 【請求項3】前記各ポートには前記ポートの論理的接続
    の有効無効を示す接続状態信号または前記ポートに接続
    された前記ホストの系識別番号または前記接続状態信号
    および前記系識別番号の両方を受け付ける接続状態情報
    受付手段を有し、前記データセレクタには前記通信デー
    タレジスタからのデータのほかに前記各接続状態情報受
    付手段からの信号が入力され、前記制御部は前記要求元
    からの前記リクエスト信号による接続状態情報読み出し
    要求によって前記接続状態情報を前記データセレクタを
    介して前記要求元ポートへ送出する機能を有することを
    特徴とする請求項1記載の拡張記憶装置。
  4. 【請求項4】前記制御部は前記要求元からの前記接続状
    態情報読み出し要求に対して、前記要求元が接続されて
    いる前記ポートの物理ポート番号を前記接続状態情報と
    共に前記要求元ポートへ出力することを特徴とする請求
    項3記載の拡張記憶装置。
JP16915690A 1990-06-27 1990-06-27 拡張記憶装置 Expired - Fee Related JP3157513B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16915690A JP3157513B2 (ja) 1990-06-27 1990-06-27 拡張記憶装置
DE1991627933 DE69127933T2 (de) 1990-06-27 1991-06-26 Erweiterte Speichereinheit
EP19910110569 EP0464637B1 (en) 1990-06-27 1991-06-26 Expanded memory unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16915690A JP3157513B2 (ja) 1990-06-27 1990-06-27 拡張記憶装置

Publications (2)

Publication Number Publication Date
JPH0458344A JPH0458344A (ja) 1992-02-25
JP3157513B2 true JP3157513B2 (ja) 2001-04-16

Family

ID=15881326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16915690A Expired - Fee Related JP3157513B2 (ja) 1990-06-27 1990-06-27 拡張記憶装置

Country Status (3)

Country Link
EP (1) EP0464637B1 (ja)
JP (1) JP3157513B2 (ja)
DE (1) DE69127933T2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500114B2 (ja) * 2011-04-13 2014-05-21 日本電気株式会社 アクセス装置及びアクセス方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3221908C2 (de) * 1982-06-11 1985-04-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung mit mehreren Verarbeitungseinheiten in einem Fernmeldesystem
WO1990003004A1 (en) * 1988-09-02 1990-03-22 Dallas Semiconductor Corporation Multiport memory system

Also Published As

Publication number Publication date
DE69127933T2 (de) 1998-02-19
JPH0458344A (ja) 1992-02-25
EP0464637B1 (en) 1997-10-15
EP0464637A3 (en) 1992-04-08
EP0464637A2 (en) 1992-01-08
DE69127933D1 (de) 1997-11-20

Similar Documents

Publication Publication Date Title
US5333276A (en) Method and apparatus for priority selection of commands
US6105085A (en) Lock mechanism for shared resources having associated data structure stored in common memory include a lock portion and a reserve portion
US5829052A (en) Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system
US5870625A (en) Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command
KR100432470B1 (ko) 로컬 i/o 버스에 인접한 브리지에서의 입/출력(i/o) 어드레스 번역
EP1012734B1 (en) Address translation in computer bus bridge devices
US6175888B1 (en) Dual host bridge with peer to peer support
KR20180071967A (ko) 데이터 처리
US7069394B2 (en) Dynamic data routing mechanism for a high speed memory cloner
US6546465B1 (en) Chaining directory reads and writes to reduce DRAM bandwidth in a directory based CC-NUMA protocol
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
US6295587B1 (en) Method and apparatus for multiple disk drive access in a multi-processor/multi-disk drive system
JP3157513B2 (ja) 拡張記憶装置
US6986011B2 (en) High speed memory cloner within a data processing system
US6915390B2 (en) High speed memory cloning facility via a coherently done mechanism
EP0169909B1 (en) Auxiliary memory device
US6928524B2 (en) Data processing system with naked cache line write operations
JP2505298B2 (ja) スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
JPH0348305A (ja) ロボット制御装置
US6295477B1 (en) Bus coupler between a system bus and a local bus in a multiple processor data processing system
JP2503059B2 (ja) 異種バス間接続装置
JP2798140B2 (ja) 仮想空間制御方式
JP2001075826A (ja) 並列計算機における高効率セマフォ処理方式
JPS5975354A (ja) プロセッサ装置
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees