JP3153219B2 - Semiconductor device, insulating film forming method and device therefor - Google Patents

Semiconductor device, insulating film forming method and device therefor

Info

Publication number
JP3153219B2
JP3153219B2 JP01061690A JP1061690A JP3153219B2 JP 3153219 B2 JP3153219 B2 JP 3153219B2 JP 01061690 A JP01061690 A JP 01061690A JP 1061690 A JP1061690 A JP 1061690A JP 3153219 B2 JP3153219 B2 JP 3153219B2
Authority
JP
Japan
Prior art keywords
insulating film
protective film
wiring pattern
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01061690A
Other languages
Japanese (ja)
Other versions
JPH03215941A (en
Inventor
幹雄 本郷
克郎 水越
隆 上村
秀造 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP01061690A priority Critical patent/JP3153219B2/en
Publication of JPH03215941A publication Critical patent/JPH03215941A/en
Application granted granted Critical
Publication of JP3153219B2 publication Critical patent/JP3153219B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置並びに半導体装置の修正方法及
びその装置に係り、特に試作した半導体装置に部分的に
存在する不良を修正した半導体装置並びに、不良の補修
に好適な半導体装置の修正方法及びその装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method for repairing a semiconductor device, and a device therefor. And a method of repairing a semiconductor device suitable for repairing a defect.

〔従来の技術〕[Conventional technology]

半導体装置の高性能化、高速化をめざして、半導体装
置の微細化、高集積化が行われている。これにともな
い、半導体装置の開発が難かしくなっており、開発期間
の長期化を招いている。かかる情況は、LSI設計にもカ
ットアンドトライなる回路製作技法が必要であることを
示している。すなわち、従来の設計で十分に動作しない
チップ上の不良部分を特定し、当該部分に存在する配線
を切断したり、任意の箇所に布線を施したり、不良配線
を補修して、暫定的に完全な動作が得られる半導体装置
を製造すれば、それに引き続く特性評価や、設計変更が
迅速に行え、そのまま技術サンプルとしてユーザに出荷
することも可能となる。
2. Description of the Related Art In order to achieve higher performance and higher speed of semiconductor devices, miniaturization and higher integration of semiconductor devices have been performed. Along with this, the development of semiconductor devices has become more difficult, leading to a longer development period. This situation indicates that LSI design also requires a circuit manufacturing technique of cut and try. That is, the defective part on the chip that does not operate sufficiently with the conventional design is specified, the wiring existing in the part is cut, the wiring is arbitrarily arranged, the defective wiring is repaired, and the provisional is temporarily determined. If a semiconductor device capable of obtaining a complete operation is manufactured, subsequent characteristic evaluation and design change can be quickly performed, and the device can be directly shipped to a user as a technical sample.

一方従来技術としては、たとえばセミコンダクタワー
ルド(Semiconductor World)1987年9月号第27頁乃至
第32頁に記載されているように、FIB(集光イオンビー
ム)でLSIチップ表面のパシベーションおよび層間絶縁
膜に穴あけを行い、配線を露出させたのち、CVDガスを
導入して同じくFIBにより金属配線を形成する方法が紹
介されている。
On the other hand, as a prior art, as described in, for example, Semiconductor World, September 1987, pages 27 to 32, the passivation of the LSI chip surface and the interlayer insulating film by FIB (focused ion beam) are described. And exposing the wiring, and then introducing a CVD gas to form a metal wiring by FIB.

またエクステンデド・アブストラクツ・オブ・ザ・セ
ブンティーンス・コンファレンス・オン・ソリッドステ
イト・デバイセズ・アンド・マテリアルズ・トウキョウ
(1985年)第193頁乃至第196頁(Extended Abstracts
of the 17th Conference on Solid State Dev
ices and Materials,Tokyo,1985 pp193〜196)などに
記載されているように、レーザCVD技術を用いてSiO2
被覆されたSi基板上にMo配線を形成する方式が紹介され
ている。
Also, Extended Abstracts of the Seventeens Conference on Solid State Devices and Materials Tokyo (1985), pages 193 to 196 (Extended Abstracts)
of the 17th Conference on Solid State Dev
As described in ices and Materials, Tokyo, 1985, pp. 193 to 196), a method of forming Mo wiring on a Si substrate coated with SiO 2 using a laser CVD technique has been introduced.

また従来技術としては特開昭62−229956号公報、特開
昭62−229957号公報、1988年秋季応物学会予稿集1988.1
0.p534が知られている。
In addition, as the prior art, JP-A-62-229956, JP-A-62-229957, 1988 Autumn Proceedings of the Society of Applied Physics, 1988.1
0.p534 is known.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記第1の従来技術、あるいは第1の従来技術と第2
の従来技術の組合せにより、不要配線の切断と付加配線
の形成が可能で、これにより設計不良やプロセス不良の
ため動作しないLSIチップを補修して、完全に動作するL
SIを得ることができる。しかし、この様にして得られた
LSIチップでは十分な信頼性が得られないという課題を
有するものであった。
The first prior art or the first prior art and the second
With the combination of the conventional technologies, it is possible to cut unnecessary wiring and form additional wiring, thereby repairing LSI chips that do not work due to design failure or process failure, and completely operating L chips.
You can get SI. But obtained in this way
The LSI chip has a problem that sufficient reliability cannot be obtained.

また、第3〜第5の従来技術はレーザCVDにより絶縁
膜を形成する方法が開示されているが、デポ速度が遅
い、プロセスが複雑等の課題があった。本発明の目的は
より簡単に絶縁膜を形成する方法を提供するものであ
る。即ち本発明の目的は、所定のプロセスを経で一度完
成した半導体装置の任意の配線を切断したり接続を行
い、完全な動作が高い信頼度で得られる様に補修した半
導体装置、並びにこのような半導体装置を得ることを可
能にする半導体装置の修正方法及びその装置を提供する
ことにある。
The third to fifth prior arts disclose a method of forming an insulating film by laser CVD, but have problems such as a low deposition rate and a complicated process. An object of the present invention is to provide a method for forming an insulating film more easily. That is, an object of the present invention is to cut or connect an arbitrary wiring of a semiconductor device once completed through a predetermined process, and repair the semiconductor device so that complete operation can be obtained with high reliability. It is an object of the present invention to provide a method of repairing a semiconductor device and a device capable of obtaining a simple semiconductor device.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的は、補修のための切断箇所および配線を形成
したチップ上に、少なくとも切断箇所および補修配線上
を含み、かつ接続用の電極(パッドあるいはバンプ)上
を除いた領域にインクジェットにより絶縁膜材料を付着
させ絶縁膜を形成することにより、達成される。
The above-mentioned object is to provide an insulating film material by ink jet in a region including at least the cut portion and the repair wiring on the chip on which the cut portion and the wire for repair are formed, and excluding on the connection electrode (pad or bump). To form an insulating film.

即ち上記目的は、補修部分を保護膜で覆うことによ
り、補修チップの信頼性を得ることにある。
That is, the object is to obtain the reliability of the repair chip by covering the repair portion with a protective film.

〔作用〕[Action]

切断,あるいは配線形成による補修の終わったLSIを
ノズル先端に対向させ、ノズルから絶縁膜を形成するた
めの材料の微細液滴を吐出させて、上記補修部分を含む
表面上に上記材料膜を形成する。
The LSI that has been repaired by cutting or wiring formation is made to face the tip of the nozzle, and a fine droplet of a material for forming an insulating film is discharged from the nozzle to form the material film on the surface including the repaired part. I do.

ここで絶縁膜を形成するための材料としてスピン・オ
ン・ガラス,ポリイミドなどが選ばれる。
Here, spin-on-glass, polyimide, or the like is selected as a material for forming the insulating film.

上記材料膜を形成した後、チップをベーキングするこ
とにより、スピン・オン・ガラスの場合は溶媒を除去し
OH基を消失させてSiO2膜に、あるいはポリイミドの場合
には脱水重合反応が進み、ポリイミド膜が得られる。こ
れにより補修部表面は絶縁膜(保護膜)で覆われること
になり、補修したLSIの信頼性を確保することができ
る。
After forming the above material film, the chip is baked to remove the solvent in the case of spin-on glass.
The OH groups are eliminated to form a SiO 2 film or, in the case of polyimide, a dehydration polymerization reaction proceeds to obtain a polyimide film. As a result, the surface of the repaired portion is covered with the insulating film (protective film), and the reliability of the repaired LSI can be ensured.

即ち本発明によれば、切断部のAlが露出していないの
で、Alのエレクトロマイグレーション等により短絡する
恐れはない。またFIB(Focused Ion Beam)CVDやレーザ
CVDで形成した配線が露出していないので、組立時の機
械的な力や加熱,水分浸透による腐食等により断線する
ことはない。
That is, according to the present invention, since Al in the cut portion is not exposed, there is no possibility of short circuit due to Al electromigration or the like. Also, FIB (Focused Ion Beam) CVD and laser
Since the wiring formed by CVD is not exposed, there is no disconnection due to mechanical force during assembly, heating, corrosion due to moisture penetration, and the like.

〔実施例〕〔Example〕

以下、本発明の実施例について図に従って説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例である絶縁膜形成装置の全
体構成を示している。FIB(Focused Ion Beam)加工に
よる配線切断や接続穴の形成およびレーザCVDあるいはF
IBCVDによる配線接続が終了したLSIチップ,即ち補修の
終了したLSIチップ1はX−Y−Z−θステージ2上に
載置される。ステージ2はX−Y方向については例えば
モータ3,4により駆動される。(Z−θについても特に
図示していないが、モータにより駆動される。)位置決
め・観察光学系は対物レンズ5,照明光源6,接眼レンズ7,
撮像レンズ(リレーレンズ)8,TVカメラ9から構成され
ており、チップ1の位置決めや観察を接眼レンズ7ある
いはモニタ10により行うことができる。また絶縁膜材料
吐出部は圧電素子で形成されたリング11を備えたノズル
12と、パイプ13で接続された液だめ14よりなり、絶縁膜
材料15が納められている。また、駆動機構16により開閉
自在な防護板17がノズルに直下に設置されている。さら
に、X−Y−Z−θステージ2の制御,圧電素子リング
11および防護板17の制御を行う制御装置18を備えてい
る。
FIG. 1 shows an entire configuration of an insulating film forming apparatus according to one embodiment of the present invention. Wire cutting and connection hole formation by FIB (Focused Ion Beam) processing and laser CVD or F
The LSI chip for which the wiring connection by IBCVD has been completed, that is, the LSI chip 1 for which repair has been completed, is mounted on the XYZ-θ stage 2. The stage 2 is driven by, for example, motors 3 and 4 in the XY directions. (Although Z-θ is not shown, it is driven by a motor.) The positioning / observation optical system includes an objective lens 5, an illumination light source 6, an eyepiece 7,
It is composed of an imaging lens (relay lens) 8 and a TV camera 9, and the positioning and observation of the chip 1 can be performed by the eyepiece 7 or the monitor 10. In addition, the insulating film material discharge section is a nozzle having a ring 11 formed of a piezoelectric element.
It comprises a reservoir 12 connected by a pipe 13 and an insulating film material 15. In addition, a protective plate 17 that can be opened and closed by a drive mechanism 16 is installed directly below the nozzle. Further, control of the XYZ-θ stage 2 and the piezoelectric element ring
A control device 18 for controlling the protection plate 11 and the protection plate 17 is provided.

第1図に示した絶縁膜形成装置による絶縁膜の形成方
法について説明する。まず、第2図に示す様な、補修の
終了したLSIチップ1(ウェハでも可)を第1図に示し
たX−Y−Z−θステージ2上に載置する。このLSIチ
ップ1表面上には、集束イオンビーム(FIB)加工によ
り、配線を切断するため保護膜あるいは必要に応じて層
間絶縁膜を貫通して形成された穴の開口部21,21′およ
び同様にして形成された接続穴間を接続するレーザCVD
あるいはFIBCVDにより形成した接続配線22,22′が露出
している。通常LSIチップ表面は、入出力端子であるパ
ッド23以外は最終的なパッシベーション膜(保護膜)24
で覆われている。
A method for forming an insulating film by the insulating film forming apparatus shown in FIG. 1 will be described. First, as shown in FIG. 2, the repaired LSI chip 1 (wafer may be used) is placed on the XYZ-θ stage 2 shown in FIG. On the surface of the LSI chip 1, openings 21 and 21 'of holes formed through a protective film or, if necessary, an interlayer insulating film for cutting wiring by focused ion beam (FIB) processing and the like. CVD connecting between connection holes formed by
Alternatively, the connection wirings 22, 22 'formed by FIBCVD are exposed. Normally, the surface of the LSI chip has a final passivation film (protective film) 24 except for the pad 23 which is an input / output terminal.
Covered with.

ステージ2上にチップ1を載置した後、チップ1は光
学系の下に移動し、チップ1内の2ヶ所のターゲットマ
ーク(位置決め用のマーク)あるいは座標が既知の特定
位置(例えばチップの角,特定のパッドあるいは配線の
位置)をモニタ画面の中心と位置合せして、その時の図
1には示していないがステージ2に取付けたリニアエン
コーダ,モータ3,4に取りつけたロータリエンコーダあ
るいはレーザ干渉計などの手段により知ることができ
る。座標からX−Y−θの調整を行う。Zについては、
対物レンズ5として高倍のレンズを使うことにより、10
0倍対物レンズの場合で±0.5μm程度に調整することは
可能である。
After the chip 1 is placed on the stage 2, the chip 1 moves below the optical system, and two target marks (positioning marks) in the chip 1 or specific positions whose coordinates are known (for example, corners of the chip). , The position of a specific pad or wiring) is aligned with the center of the monitor screen. At that time, although not shown in FIG. 1, the linear encoder attached to the stage 2, the rotary encoder attached to the motors 3 and 4, or the laser interference It can be known by means such as a meter. XY-θ is adjusted from the coordinates. For Z,
By using a high magnification lens as the objective lens 5, 10
In the case of a 0 × objective lens, it can be adjusted to about ± 0.5 μm.

このあと、チップ1はノズル12直下に移動する。この
ノズル12は、いわゆるインクジェット・ノズルの機能を
有するもので、インクのかわりに絶縁膜材料15を吐出す
るものである。TVモニタ10上の中心とノズル12から吐出
され付着する位置の関係は既知であり、チップ1上の相
対座標に従い任意の位置に絶縁膜材料を付着させること
は容易である。なお、このインクジェットについては例
えば特公昭47−7847号に示されているものと類似の技術
であるが、ここでは他からの信号によりインクを偏向さ
せて特定の印字を形成するのではなく、外からの信号に
より絶縁膜材料15の微細粒子を一定の位置へ輸送し、付
着させるものである。ここでは付着位置の調整はチップ
1を載置しているX−Y−Z−θステージ2によっての
み行う例で示しているが、相対的にノズル12位置を移動
させても同様の結果が得られる。
Thereafter, the tip 1 moves to a position immediately below the nozzle 12. The nozzle 12 has a function of a so-called inkjet nozzle, and discharges an insulating film material 15 instead of ink. The relationship between the center on the TV monitor 10 and the position where it is ejected and adhered from the nozzle 12 is known, and it is easy to adhere the insulating film material to any position according to the relative coordinates on the chip 1. Incidentally, this ink jet is a technique similar to that shown in Japanese Patent Publication No. 47-7847, for example. The microparticles of the insulating film material 15 are transported to a predetermined position by a signal from the substrate and adhered thereto. Here, an example in which the adjustment of the adhesion position is performed only by the XYZ-θ stage 2 on which the chip 1 is mounted is shown, but the same result can be obtained by relatively moving the position of the nozzle 12. Can be

ここで、ノズル12を形成しているガラス管には圧電素
子で形成されたリング11がリング内面が接する様に設置
されていて、このリング11に直流電圧パルスが印加され
ると、隣間的にガラス管が収縮力を受け、中の絶縁膜材
料15の一部が微細な液滴となって飛び出し、チップ1上
でつぶれ、ほぼ円形に近い領域を絶縁膜材料15で覆う。
圧電素子は必ずしもリングである必要はなく、圧電効果
によりガラス管を圧縮できる構造であれば良い。ノズル
12先端の内径が約50μmの場合で圧電素子に70V,20〜40
msecのパルスを印加すると直径100μm程度の液滴が吐
出される。液の粘度,ノズル径,圧電素子への印加電圧
により吐出される液滴の大きさを制御することができ、
チップ上に付着した時の寸法として50μm径〜200μm
径を得ることができる。即ちFIB加工で形成した穴入口2
1の座標,あるいはレーザCVDなどで形成した補修配線22
の形成データに従ってステージ2を移動させながら一定
のピッチで(穴のみの場合には、穴の座標のみに1
ヶ),絶縁膜材料の液滴を付着させて行く。
Here, a ring 11 formed of a piezoelectric element is installed on the glass tube forming the nozzle 12 such that the inner surface of the ring is in contact with the ring 11. When a DC voltage pulse is applied to the ring 11, the ring 11 becomes adjacent. Then, the glass tube is subjected to a contraction force, and a part of the insulating film material 15 inside comes out as fine droplets, is crushed on the chip 1, and covers a substantially circular region with the insulating film material 15.
The piezoelectric element does not necessarily need to be a ring, but may be any structure that can compress the glass tube by the piezoelectric effect. nozzle
12 When the inside diameter of the tip is about 50 μm,
When a pulse of msec is applied, a droplet having a diameter of about 100 μm is ejected. It is possible to control the size of the droplet to be ejected by the viscosity of the liquid, the nozzle diameter, and the voltage applied to the piezoelectric element.
50 μm diameter to 200 μm as the size when attached on the chip
The diameter can be obtained. That is, hole entrance 2 formed by FIB processing
Repair wiring 22 formed by coordinates 1 or laser CVD
At a constant pitch while moving the stage 2 according to the formation data of
G) The droplets of the insulating film material are deposited.

この時、防護板16の開閉、およびデータに従ったステ
ージ2の移動,圧電素子11への電圧印加などは全て制御
装置18により制御される。
At this time, the opening and closing of the protection plate 16, the movement of the stage 2 according to the data, the application of a voltage to the piezoelectric element 11, and the like are all controlled by the controller 18.

第3図は補修配線22の始点位置に1ヶの絶縁膜材料液
滴25が付着した状態を示している。このあと、配線デー
タに従いステージ2を移動しつつ絶縁膜材料を液滴を一
定ピッチで付着させ、最終的には第4図に示す様に、補
修部分全体を絶縁膜材料膜26で覆う。
FIG. 3 shows a state in which one insulating film material droplet 25 has adhered to the starting point of the repair wiring 22. Thereafter, while moving the stage 2 in accordance with the wiring data, droplets of the insulating film material are applied at a constant pitch, and finally, the entire repaired portion is covered with the insulating film material film 26 as shown in FIG.

ここで絶縁膜材料としてスピン・オン・ガラスを用い
た場合について説明する。
Here, a case where spin-on-glass is used as an insulating film material will be described.

スピン・オン・ガラスはRnSi(OH)4-nで示されるケ
イ素化合物と添加剤を例えばエタノールなどの有機溶剤
に溶解したもので、200℃以上の温度でベークすること
により、有機溶剤が除去され、SiO2に近い性質の膜が得
られる。特に600℃以上の温度でベークするとOH成分が
消失し、SiO2膜が得られるが、ベーク温度はLSIチップ
に許容される温度が選ばれる。通常,Al配線へのダメー
ジを最小にするため、400℃以下が望ましい。
Spin-on-glass is a solution in which a silicon compound represented by RnSi (OH) 4-n and an additive are dissolved in an organic solvent such as ethanol, and the organic solvent is removed by baking at a temperature of 200 ° C or more. , A film having properties similar to SiO 2 can be obtained. In particular, when baking is performed at a temperature of 600 ° C. or more, the OH component disappears, and an SiO 2 film is obtained. However, the baking temperature is selected to be an allowable temperature for the LSI chip. Usually, the temperature is preferably 400 ° C. or less to minimize the damage to the Al wiring.

以上により、補修部はSiO2あるいはSiO2に近い性質の
保護膜で覆われることになり、LSIとしての信頼性が確
保される。
As described above, the repaired portion is covered with the protective film having a property close to SiO 2 or SiO 2, and the reliability as the LSI is secured.

次にポリイミド樹脂を用いた場合について説明する。
材料としてはプレポリマ(あるいはモノマ)状態の樹脂
材料をピロリドン,ジメチルアセトアミド等の溶媒に溶
解したもので、200〜400℃の温度でベークすることによ
り、溶媒が除去され脱水重合反応が進み、ポリイミド膜
が形成される。これにより、補修部はポリイミド膜で覆
われることになり、LSIとしての信頼性が確保される。
Next, a case where a polyimide resin is used will be described.
As a material, a resin material in the prepolymer (or monomer) state is dissolved in a solvent such as pyrrolidone or dimethylacetamide. By baking at a temperature of 200 to 400 ° C., the solvent is removed and the dehydration polymerization reaction proceeds, and a polyimide film is formed. Is formed. As a result, the repaired portion is covered with the polyimide film, and the reliability as an LSI is secured.

ここでは、補修の方法即ち、不要配線の切断,接続穴
の形成,接続配線の形成の方法については特に触れない
が、例えば特開昭63−164240に記載されている方法を採
用することができる。
Here, the method of repair, that is, the method of cutting unnecessary wiring, forming connection holes, and forming connection wiring is not particularly described, but a method described in, for example, JP-A-63-164240 can be employed. .

ただし、これに限定されるものではなく、いかなる方
法・手段にせよ補修(修正)した半導体チップの補修部
分を保護膜で覆い、これにより信頼性を確保すること
が、本発明の主旨である。
However, the present invention is not limited to this, and the gist of the present invention is to cover the repaired portion of the semiconductor chip repaired (modified) by any method or means with a protective film, thereby ensuring reliability.

次に別な実施例である絶縁膜形成装置および形成方法
について説明する。第5図は絶縁膜形成装置の全体構成
を示している。
Next, an insulating film forming apparatus and a forming method according to another embodiment will be described. FIG. 5 shows the entire configuration of the insulating film forming apparatus.

補修済のチップ31(あるいはウェハ)を載置するため
のX−Y−Z−θステージ32とそれを駆動するためのモ
ータ33,34(他に図示していないがZ−θについてもモ
ータで駆動する)と対物レンズ35,照明装置36,接眼レン
ズ37,撮影用リレーレンズ38,TVカメラ39,モニタ40から
なる観察光学系,縞パターンのマスク41の像をチップ1
上に投影するための光源42,プリズム43で分離した縞パ
ターン像を線状に集光するためのシリンドリカルレンズ
44,44′リニアイメージセンサ45,45′および制御回路46
からなる自動焦点系,圧電素子リング51,ノズル52,パイ
プ53,絶縁膜材料54を納めた液だめ55からなる絶縁膜材
料吐出部、および全体の制御を行う制御装置56から構成
されている。第1図に示した実施例との大きな相違点は
自動焦点機能を有することと、観察位置と絶縁膜付着位
置が同一であり観察しながら絶縁膜形成が行える点であ
る。
An XYZ-.theta. Stage 32 for mounting the repaired chip 31 (or wafer) and motors 33 and 34 for driving the stage (not shown, but also a motor for Z-.theta.). Drive), an objective lens 35, an illuminating device 36, an eyepiece 37, a photographing relay lens 38, a TV camera 39, an observation optical system including a monitor 40, and an image of a stripe pattern mask 41 on a chip 1.
A cylindrical lens for linearly condensing the stripe pattern image separated by the light source 42 and the prism 43 for projection on the top
44,44 'linear image sensor 45,45' and control circuit 46
, A piezoelectric element ring 51, a nozzle 52, a pipe 53, an insulating film material discharge section including a liquid reservoir 55 containing an insulating film material 54, and a control device 56 for controlling the whole. The major difference from the embodiment shown in FIG. 1 lies in that it has an automatic focusing function and that the observation position and the insulating film attachment position are the same, and the insulating film can be formed while observing.

まず、配線の切断・接続配線の形成といった補修の終
了したチップ(あるいはウェハ)31をX−Y−Z−θス
テージ32上に載置する。チップ31表面が観察光学系の視
野内に入ったら、光源42により縞パターンマスク41を照
明してその透過像をチップ31の表面に投影する。これは
通常の可視光でも良いし、赤外光(ただし対物レンズ35
で結像できる範囲の波長を持つ)でも良く、接眼レンズ
37あるいはTVカメラ39の視野内にあっても、また視野外
でも良い。この縞パターン像をプリズム43で分割(赤外
の場合には分離も可能)してシリンドリカルレンズ44,4
4′で縞方向に圧縮した像に変換してリニアイメージセ
ンサ45,45′に入力する。この時の像のコントラストが
最も大きい場合が合焦点であり、リニアイメージセンサ
とシリンドリカルレンズは一組でも良いが、それぞれを
合焦点位置よりわずかに前後する位置関係に置き、コン
トラストが等しくなった点を合焦点としても良い。特に
後者の場合は、ピントがどちらにずれているかを検出で
きるため、自動焦点系としてすぐれている。この系によ
り、リニアイメージセンサ45,45′で得られる信号のコ
ントラストが常に等しくなる様にZステージを駆動する
ことにより観察光学系は常にピントが合った状態とな
り、仮にチップ(あるいはウェハが)がうねっていた
り、下に異物をはさみ込んで、傾いても問題がない。
First, the chip (or wafer) 31 having been repaired, such as cutting the wiring and forming the connection wiring, is placed on the XYZ-θ stage 32. When the surface of the chip 31 enters the field of view of the observation optical system, the stripe pattern mask 41 is illuminated by the light source 42 and the transmitted image is projected on the surface of the chip 31. This may be normal visible light or infrared light (however, the objective lens 35
With a wavelength in the range that can be imaged by
It may be within the field of view of the 37 or TV camera 39 or outside the field of view. This fringe pattern image is divided by a prism 43 (separation is possible in the case of infrared light), and the cylindrical lenses 44, 4
At 4 ', the image is converted into an image compressed in the fringe direction and input to the linear image sensors 45, 45'. The case where the contrast of the image at this time is the largest is the focal point, and the linear image sensor and the cylindrical lens may be a pair, but they are placed in a positional relationship slightly before and after the focal point position, and the contrast becomes equal. May be used as the focal point. In particular, the latter case is excellent as an automatic focusing system because it is possible to detect which one is out of focus. With this system, the observation optical system is always in focus by driving the Z stage so that the contrasts of the signals obtained by the linear image sensors 45 and 45 'are always equal, and if the chip (or wafer) is temporarily There is no problem even if it swells or inserts a foreign object underneath and tilts.

ここでチップ31内の2ヶ所のターゲットマーク(位置
決め用のマーク)あるいは座標が既知の特定位置(例え
ばチップの角,特定のパッド,あるいは配線の位置)を
モニタ40画面の中心(あるいは電子ライン等で特定でき
る点)に位置合せして、図示していないリニアエンコー
ダなどの手段によりその位置座標を得、ステージ32を調
整特にθ方向のする。
Here, two target marks (marks for positioning) in the chip 31 or specific positions whose coordinates are known (for example, a corner of a chip, a specific pad, or a wiring position) are located at the center of the monitor 40 screen (or an electronic line or the like). Then, the position coordinates are obtained by means such as a linear encoder (not shown), and the stage 32 is adjusted, particularly in the θ direction.

このあと、制御装置56により補修データから切断箇
所,あるいは補修配線の始点位置がモニタ40の中心(あ
るいは特定の位置)に位置合せされる。この位置はノズ
ル52から吐出される絶縁膜材料54液滴が付着と一致する
様に予め調整されている。対物レンズ35としては比較的
長作動距離のものが選ばれ、またノズル52から絶縁膜材
料54の微細液滴は斜方より吐出されるが、常に自動焦点
が動作し液滴の付着位置は予め調整された位置(モニタ
40の画面中央)に一致する。この後、補修配線の場合に
は、配線を形成した時のデータ(始点,折点,終点の座
標)に従いステージ32が移動し、一定ピッチごとに制御
装置56からの直流電圧パルス印加により絶縁膜材料液滴
を吐出し、第4図に示した様に、切断穴および補修配線
上を絶縁膜材料の膜で覆うことができる。なお、この時
作業者は接眼レンズ37あるいはTVモニタ40により、絶縁
膜材料の液滴が付着する様子を観察・確認することがで
きる。全ての補修箇所を絶縁膜材料の膜で覆った後、チ
ップ(またはウェハ)31は熱処理(ベーク)が施され
る。絶縁膜材料としてはSOG(スビン・オン・ガラ
ス),ポリイミド樹脂などが選ばれ、それぞれに最適な
ベーク温度によるベーキングが施される。これにより、
LSIチップの補修部は保護膜(絶縁膜)で覆われること
になり、LSIとしての信頼性が確保される。
Thereafter, the control unit 56 aligns the cut point from the repair data or the starting point position of the repair wiring with the center (or a specific position) of the monitor 40. This position is adjusted in advance so that the droplet of the insulating film material 54 discharged from the nozzle 52 coincides with the adhesion. As the objective lens 35, a lens having a relatively long working distance is selected, and fine droplets of the insulating film material 54 are discharged obliquely from the nozzle 52. Adjusted position (monitor
40 screen center). Thereafter, in the case of the repair wiring, the stage 32 moves according to the data (coordinates of the starting point, the folding point, and the ending point) when the wiring is formed. A material droplet is discharged, and as shown in FIG. 4, the cut hole and the repair wiring can be covered with a film of an insulating film material. At this time, the operator can observe and confirm how the droplets of the insulating film material are attached by using the eyepiece 37 or the TV monitor 40. After covering all the repaired portions with the film of the insulating film material, the chip (or wafer) 31 is subjected to a heat treatment (baking). As the insulating film material, SOG (sin-on-glass), polyimide resin, or the like is selected, and each is baked at an optimum baking temperature. This allows
The repaired portion of the LSI chip is covered with a protective film (insulating film), and the reliability of the LSI is ensured.

次に別な実施例である絶縁膜形成装置について、第6
図に示す。これは第1図に示した装置の光学系にダイク
ロイックミラー61を介してレーザ光学系を結合したもの
である。即ち、レーザ発振器62から発振したレーザ光63
をミラー64,65を介して開口スリット66で任意の大きさ
の矩形に成形し、対物レンズ5によりチップ1に縮小投
影するもので、参照光源67の参照光により、レーザ光63
の照射位置・寸法が調整できる構成になっている。な
お、ノズル12を含めた絶縁膜材料吐出部も第1図と同様
であるが、ここでは省略してある。この装置による絶縁
膜形成方法について述べる。まず配線の切断・接続等の
補修を完了したチップ1をX−Y−Z−θステージ2上
に載置し、ターゲットマークあるいは座標が既知の特定
位置でXYθの調整を行う。この後、チップ1をノズル直
下に移動させ、補修部分、即ち切断部の開口、および補
修配線上に絶縁膜材料の微細液滴を一定ピッチで付着さ
せて絶縁膜材料の膜を形成する。これは第1図〜第4図
の説明で述べた通りである。
Next, an insulating film forming apparatus according to another embodiment will be described.
Shown in the figure. This is obtained by coupling a laser optical system via a dichroic mirror 61 to the optical system of the apparatus shown in FIG. That is, the laser beam 63 oscillated from the laser oscillator 62
Is formed into a rectangle of an arbitrary size by an aperture slit 66 via mirrors 64 and 65, and is reduced and projected on the chip 1 by the objective lens 5.
The irradiation position / dimension of can be adjusted. Although the insulating film material discharge section including the nozzle 12 is the same as in FIG. 1, it is omitted here. A method for forming an insulating film using this apparatus will be described. First, the chip 1 having completed repairs such as disconnection and connection of the wiring is placed on the XYZ-θ stage 2 and XYθ is adjusted at a specific position where the target mark or coordinates are known. Thereafter, the chip 1 is moved immediately below the nozzle, and fine droplets of the insulating film material are adhered at a fixed pitch on the repaired portion, that is, the opening of the cut portion, and the repair wiring, thereby forming a film of the insulating film material. This is as described in the description of FIG. 1 to FIG.

この後、チップ1は再び光学系直下に移動する。そし
て、補修部分を覆っている絶縁膜材料の膜に参照光によ
る矩形開口スリット66の像位置合せし、レーザ発振器62
からのレーザ光63を照射しながら補修配線データに従
い、ステージを移動させる。絶縁膜材料としてスピン・
オン・ガラスを使用した場合にはレーザとしてCO2レー
ザが最も望ましい。これは、波長が10.6μmであり、絶
縁膜材料によく吸収されるためであるが、YAGレーザ
(波長1.06μm)およびその高調波,Arレーザなどでも
局部加熱ができればその目的を達することができる。ま
た、絶縁膜材料としてポリイミドを使用した場合でも、
Arレーザ、YAGレーザおよびその高調波、CO2レーザなど
を用いることができる。ただし、波長が350nm以下のレ
ーザでは、ポリイミドを分解してしまうため使用できな
い。
Thereafter, the chip 1 moves again immediately below the optical system. Then, the image position of the rectangular aperture slit 66 by the reference light is aligned with the film of the insulating film material covering the repaired portion, and the laser oscillator 62
The stage is moved in accordance with the repair wiring data while irradiating the laser beam 63 from. Spin as an insulating film material
When using on-glass, a CO 2 laser is most preferable as the laser. This is because the wavelength is 10.6 μm and is well absorbed by the insulating film material. However, if local heating can be achieved with a YAG laser (wavelength 1.06 μm), its harmonics, and an Ar laser, the purpose can be achieved. . Also, even when polyimide is used as the insulating film material,
An Ar laser, a YAG laser and its harmonics, a CO 2 laser, and the like can be used. However, a laser having a wavelength of 350 nm or less cannot be used because polyimide is decomposed.

以上述べた様に、スピン・オン・ガラスの場合でもポ
リイミドの場合でも、膜形成後チップ全体のベークを行
なわず、レーザ照射により絶縁膜材料膜のみをベークす
ることができ、その効果は全体をベークした場合と同じ
である。
As described above, in both the case of spin-on glass and the case of polyimide, only the insulating film material film can be baked by laser irradiation without baking the entire chip after film formation. Same as when baking.

また、ここでは詳しく述べないが、第5図に示した絶
縁膜形成装置の光学系に対しても、第6図に示したレー
ザ光学系を付加することができ、同様の効果が得られる
ことは明らかである。
Although not described in detail here, the laser optical system shown in FIG. 6 can be added to the optical system of the insulating film forming apparatus shown in FIG. 5, and the same effect can be obtained. Is clear.

次に別な実施例について述べる。第7図はセラミック
等の基板71上にポリイミド膜72も層間絶縁膜としてAl,C
u,Wなどの金属薄膜の多層配線が形成される電子回路基
板の製造途中を示している。即ち、セラミック基板71上
にポリイミド膜72を形成し、Al薄膜を成膜した後パター
ニングしてAl配線73を形成し、その上に層間絶縁膜とし
てのポリイミド膜74が形成されている。通常、この後、
ポリイミド膜74にエッチング技術を適用してコンタクト
ホールを形成し、2層目の配線層を形成するが、異物な
どの原因によりポリイミド膜74に欠陥75が生じる場合が
ある。即ち局部的にポリイミド膜が除去され、一層目の
配線が露出している。このまま、後のプロセスを続ける
と一層目と二層目の配線に短絡が生じ、この電子回路基
板は不良となってしまう。
Next, another embodiment will be described. FIG. 7 shows that a polyimide film 72 is also formed on a substrate 71 of ceramic or the like as an interlayer insulating film by using Al, C
This figure shows a process of manufacturing an electronic circuit board on which a multilayer wiring of a metal thin film such as u or W is formed. That is, a polyimide film 72 is formed on a ceramic substrate 71, an Al thin film is formed and then patterned to form an Al wiring 73, on which a polyimide film 74 as an interlayer insulating film is formed. Usually after this,
A contact hole is formed by applying an etching technique to the polyimide film 74 and a second wiring layer is formed. However, a defect 75 may occur in the polyimide film 74 due to a foreign substance or the like. That is, the polyimide film is locally removed, and the first-layer wiring is exposed. If the subsequent process is continued as it is, a short circuit occurs in the first and second wiring layers, and this electronic circuit board becomes defective.

そこで、第1図あるいは第5図あるいは第6図に示し
た絶縁膜形成装置(ここでは第5図に示した装置を使用
した場合で説明する)のX−Y−Z−θステージ32上に
載置しX−Y−θの調整を行った後、検査装置による検
査結果から欠陥75位置を再現する。接眼レンズ37あるい
はモニタ40で観察しながら、ノズル52から絶縁膜材料と
してポリイミドの微細液滴を欠陥内部に付着させ、欠陥
75を埋める。欠陥75の大きさによっては1ヶの液滴で十
分な場合もあるし、ステージ32を移動させながら数ヶ〜
数10ヶの液滴を必要とする場合もある。後の工程で配線
膜が段切れを起こさない程度に第8図に示す様に欠陥75
部をポリイミド膜76(正確にはまだポリマ化していな
い)で埋めた後、電子回路基板をベークして修正を完了
する。その後、必要に応じて次の製造工程に進。
Therefore, the XYZ-θ stage 32 of the insulating film forming apparatus shown in FIG. 1, FIG. 5, or FIG. 6 (this case will be described using the apparatus shown in FIG. 5). After placement and XY-θ adjustment, the defect 75 position is reproduced from the inspection result by the inspection device. While observing with the eyepiece 37 or the monitor 40, fine droplets of polyimide as an insulating film material are attached from the nozzle 52 to the inside of the defect,
Fill 75. Depending on the size of the defect 75, one droplet may be enough, or several droplets while moving the stage 32.
In some cases, tens of droplets may be required. As shown in FIG. 8, a defect 75 is formed to such an extent that the wiring film will not be disconnected in a later step.
After the portion is filled with a polyimide film 76 (exactly not yet polymerized), the electronic circuit board is baked to complete the repair. Then, proceed to the next manufacturing process as needed.

これにより、電子回路基板の製造歩留りを向上するこ
とができる。また、完成した電子回路基板に対して、前
述した半導体装置と同様に部分的な欠陥や回路変更の必
要が生じた場合に、レーザ加工、FIB加工あるいはフォ
トエッチングプロセスによる配線の切断や、レーザCVD,
FIBCVD,マスキングによる部分蒸着、レーザで加速した
メッキ,あるいは通常のフォトプロセスによる配線形成
を行い、それら補修位置を絶縁膜で覆うことにより、電
子回路基板の信頼性を確保することができる。
Thereby, the production yield of the electronic circuit board can be improved. In the case where a partial defect or a circuit change is necessary for the completed electronic circuit board, as in the case of the semiconductor device described above, cutting of the wiring by laser processing, FIB processing or photo etching process, laser CVD, ,
FIBCVD, partial deposition by masking, plating accelerated by laser, or wiring formation by a normal photo process, and covering these repair positions with an insulating film can ensure the reliability of the electronic circuit board.

〔発明の効果〕〔The invention's effect〕

本発明によれば、半導体装置の補修のため配線を切断
した部分で配線が露出していないので、水分の浸透、エ
レクトロマイグレーションなどによる短絡が生じない。
また補修配線が露出していないので、組立時の機械的な
力、加熱、水分浸透による腐食等により断線することは
ない。即ち、補修した半導体装置の信頼性を確保するこ
とができる。
According to the present invention, since the wiring is not exposed at a portion where the wiring is cut for repairing the semiconductor device, a short circuit due to moisture penetration, electromigration, or the like does not occur.
In addition, since the repair wiring is not exposed, there is no disconnection due to mechanical force at the time of assembly, heating, corrosion due to moisture penetration, or the like. That is, the reliability of the repaired semiconductor device can be ensured.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示す絶縁膜形成装置の構成
図、第2図は本発明の対象である補修済みの半導体チッ
プを示す図、第3図および第4図は各々本発明の絶縁膜
形成方法を説明するための図、第5図および第6図は各
々本発明の他の一実施例を示す絶縁膜形成装置の構成
図、第7図および第8図は各々本発明の電子回路基板へ
の絶縁膜形成方法を説明するための図である。 1,31……LSIチップ、 2,32……XYZθステージ、 12,52……ノズル、15,54……絶縁膜材料、 21……開口、22……接続配線、 26……絶縁膜材料膜、62……レーザ発振器、 71……電子回路基板、75……欠陥。
FIG. 1 is a block diagram of an insulating film forming apparatus showing one embodiment of the present invention, FIG. 2 is a view showing a repaired semiconductor chip to which the present invention is applied, and FIGS. FIGS. 5 and 6 are diagrams showing the construction of an insulating film forming apparatus showing another embodiment of the present invention, and FIGS. 7 and 8 are each a diagram showing the present invention. FIG. 6 is a diagram for explaining a method of forming an insulating film on an electronic circuit board. 1,31 ... LSI chip, 2,32 ... XYZθ stage, 12,52 ... Nozzle, 15,54 ... Insulating film material, 21 ... Opening, 22 ... Connection wiring, 26 ...... Insulating film material film , 62: Laser oscillator, 71: Electronic circuit board, 75: Defect.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 秀造 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 平1−278044(JP,A) 特開 昭62−229956(JP,A) 特開 昭62−4345(JP,A) 特開 平3−120819(JP,A) 特開 昭52−119191(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/312 H01L 21/316 H01L 21/31 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Hidezo Sano 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi, Ltd. Production Engineering Laboratory (56) References JP-A 1-278044 (JP, A) JP-A-62-229956 (JP, A) JP-A-64-2345 (JP, A) JP-A-3-120819 (JP, A) JP-A-52-119191 (JP, A) (58) Fields investigated (Int) .Cl. 7 , DB name) H01L 21/3205 H01L 21/312 H01L 21/316 H01L 21/31

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定のプロセスを経て配線パターンが形成
され表面が保護膜で覆われた半導体装置であって、前記
保護膜の前記配線パターンを覆う部分が複数の個所で部
分的に除去されており、該保護膜が部分的に除去された
複数の個所の前記配線パターン間を接続する導体膜膜が
前記保護膜上に形成されており、該保護膜上に形成され
た前記導体膜全体を被覆する絶縁膜が前記保護膜上に局
所的に形成されていることを特徴とする半導体装置。
1. A semiconductor device in which a wiring pattern is formed through a predetermined process and the surface is covered with a protective film, wherein a portion of the protective film covering the wiring pattern is partially removed at a plurality of locations. A conductive film connecting the wiring patterns at a plurality of locations where the protective film is partially removed is formed on the protective film, and the entire conductive film formed on the protective film is A semiconductor device, wherein an insulating film to cover is locally formed on the protective film.
【請求項2】前記保護膜が部分的に除去された複数の個
所の配線パターンのうちの一部は、前記除去された保護
膜の下層の配線パターンも除去されており、該配線パタ
ーンが除去された個所に絶縁膜が局所的に形成されてい
ることを特徴とする請求項1記載の半導体装置。
2. A part of the plurality of wiring patterns from which the protective film has been partially removed, a part of a wiring pattern under the removed protective film has also been removed, and the wiring pattern has been removed. 2. The semiconductor device according to claim 1, wherein an insulating film is locally formed at the formed location.
【請求項3】所定のプロセスを経て配線パターンが形成
され表面が保護膜で覆われた半導体装置の前記保護膜の
前記配線パターンを覆う部分の複数の個所に第1のエネ
ルギビームを照射し前記保護膜の複数の個所を部分的に
除去して前記配線パターンを複数の個所露出させ、前記
保護膜の前記配線パターンを覆う部分の他の複数の個所
に前記第1のエネルギビームを照射して前記保護膜の他
の複数の個所とその下の前記配線パターンとを除去し、
前記露出させた配線パターンの複数の個所の間に第2の
エネルギビームを走査して照射することにより前記露出
させた配線パターンの複数の個所の間を接続する導体パ
ターンを前記保護膜上に形成し、該形成した導体パター
ンと前記除去した配線パターンの部分に局所的に液状の
絶縁膜材料を供給して加熱し固化させることにより前記
導体パターンと前記除去した配線パターンの部分に局所
的に絶縁膜を形成することを特徴とする半導体装置の修
正方法。
3. A semiconductor device in which a wiring pattern is formed through a predetermined process and a surface of the semiconductor device is covered with a protective film, and a plurality of portions of the protective film covering the wiring pattern are irradiated with a first energy beam. A plurality of portions of the protective film are partially removed to expose the wiring pattern at a plurality of locations, and the first energy beam is irradiated to other locations at a portion of the protective film covering the wiring pattern. Removing the plurality of other portions of the protective film and the wiring pattern thereunder,
A second energy beam is scanned and irradiated between the exposed portions of the wiring pattern to form a conductor pattern connecting the exposed portions of the wiring pattern on the protective film. Then, a liquid insulating film material is locally supplied to the formed conductor pattern and the removed wiring pattern, and is heated and solidified to locally insulate the conductor pattern and the removed wiring pattern. A method for repairing a semiconductor device, comprising forming a film.
【請求項4】前記形成した導体パターンと前記除去した
配線パターンの部分への局所的な液状の絶縁膜材料の供
給を、ノズルを用いて行うことを特徴とする請求項3記
載の半導体装置の修正方法。
4. The semiconductor device according to claim 3, wherein the local supply of the liquid insulating film material to the portion of the formed conductive pattern and the removed wiring pattern is performed using a nozzle. How to fix.
【請求項5】前記局所的に供給した液状の絶縁膜材料を
加熱し固化させることを、レーザを用いて行うことを特
徴とする請求項3記載の半導体装置の修正方法。
5. The method according to claim 3, wherein the step of heating and solidifying the locally supplied liquid insulating film material is performed using a laser.
【請求項6】前記第1のエネルギビームを用いる工程と
前記第2のエネルギビームを用いる工程とを、異なる処
理室で行うことを特徴とする請求項3記載の半導体装置
の修正方法。
6. The method according to claim 3, wherein the step of using the first energy beam and the step of using the second energy beam are performed in different processing chambers.
JP01061690A 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor Expired - Lifetime JP3153219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01061690A JP3153219B2 (en) 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01061690A JP3153219B2 (en) 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor

Publications (2)

Publication Number Publication Date
JPH03215941A JPH03215941A (en) 1991-09-20
JP3153219B2 true JP3153219B2 (en) 2001-04-03

Family

ID=11755169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01061690A Expired - Lifetime JP3153219B2 (en) 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor

Country Status (1)

Country Link
JP (1) JP3153219B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808568B2 (en) 2000-07-24 2010-10-05 Lg Display Co., Ltd. In-plane switching LCD device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059014A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method for forming a silicon film and ink composition for ink jet
JP2006202828A (en) * 2005-01-18 2006-08-03 V Technology Co Ltd Method of correcting wiring on electronic circuit substrate
JP5240466B2 (en) * 2009-03-12 2013-07-17 オムロン株式会社 FPD substrate manufacturing method and apparatus
JP2010219133A (en) * 2009-03-13 2010-09-30 Fuji Electric Systems Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing semiconductor device
JP5443908B2 (en) * 2009-09-09 2014-03-19 株式会社東芝 Manufacturing method of semiconductor device
JP6615544B2 (en) * 2015-09-14 2019-12-04 株式会社東芝 Flow rate adjusting device and processing device
KR101792087B1 (en) * 2016-03-24 2017-11-02 주식회사 코윈디에스티 Repair method for metal interconnect

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808568B2 (en) 2000-07-24 2010-10-05 Lg Display Co., Ltd. In-plane switching LCD device

Also Published As

Publication number Publication date
JPH03215941A (en) 1991-09-20

Similar Documents

Publication Publication Date Title
US4273859A (en) Method of forming solder bump terminals on semiconductor elements
US5832595A (en) Method of modifying conductive lines of an electronic circuit board and its apparatus
US6730447B2 (en) Manufacturing system in electronic devices
US5406701A (en) Fabrication of dense parallel solder bump connections
JP3153219B2 (en) Semiconductor device, insulating film forming method and device therefor
US20150044786A1 (en) Alignment Systems and Wafer Bonding Systems and Methods
JP2000216194A (en) Manufacture of semiconductor integrated circuit and manufacture of solder interconnection therein
US5565379A (en) Method of manufacturing a semiconductor device having a bump electrode by a proximity exposure method
JP2002094082A (en) Optical element and its manufacturing method and electronic equipment
JPH0697662B2 (en) Conductor deposition method and bonding pad selective interconnection method
EP0283498A1 (en) Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US7697118B2 (en) Semiconductor device manufacturing method and apparatus used in the semiconductor device manufacturing method
JP3397481B2 (en) Correction method for disconnection of wiring
JP2005116628A (en) Solid-state imaging device and manufacturing method thereof
JP3761615B2 (en) Method and apparatus for correcting wiring of electronic circuit board
JPH10145031A (en) Repair or increase of metal wiring and apparatus for the same
JP2005268567A (en) Substrate and its manufacturing method
JP3649221B2 (en) Wiring correction method for TFT substrate
JP2007163822A (en) Electronic circuit board pattern correction device and method
JP4384275B2 (en) Processing method using charged beam and processing system thereof, and observation method using charged beam and observation system thereof
JPH0945683A (en) Interconnection correction method
JPH0777188B2 (en) Processing equipment
WO2022259454A1 (en) Probe card
KR100605447B1 (en) Method for producing an electronic component, especially a memory chip
JPH07297115A (en) Method and system for aligning mask and work

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

EXPY Cancellation because of completion of term