JP3152768B2 - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JP3152768B2
JP3152768B2 JP30674092A JP30674092A JP3152768B2 JP 3152768 B2 JP3152768 B2 JP 3152768B2 JP 30674092 A JP30674092 A JP 30674092A JP 30674092 A JP30674092 A JP 30674092A JP 3152768 B2 JP3152768 B2 JP 3152768B2
Authority
JP
Japan
Prior art keywords
circuit wiring
film
hole
insulating film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30674092A
Other languages
Japanese (ja)
Other versions
JPH06164152A (en
Inventor
成夫 棚橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30674092A priority Critical patent/JP3152768B2/en
Publication of JPH06164152A publication Critical patent/JPH06164152A/en
Application granted granted Critical
Publication of JP3152768B2 publication Critical patent/JP3152768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は配線基板に関し、より詳
細にはジョセフソン素子等の超電導素子が搭載される回
路基板やパッケージに使用される多層配線基板に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board, and more particularly to a multilayer wiring board used for a circuit board or a package on which a superconducting element such as a Josephson element is mounted.

【0002】[0002]

【従来技術】従来、混成集積回路装置や半導体素子収納
用パッケージ等に使用される多層配線基板はその回路配
線がMoーMn法等の厚膜形成技術によって形成されて
いる。
2. Description of the Related Art Conventionally, in a multilayer wiring board used for a hybrid integrated circuit device, a package for accommodating a semiconductor element, or the like, its circuit wiring is formed by a thick film forming technique such as the Mo-Mn method.

【0003】このMoーMn法は通常、タングステン、
モリブデン、マンガン等の高融点金属粉末に有機溶剤、
溶媒を添加混合し、ペースト状となした金属ペーストを
生セラミック体の外表面にスクリーン印刷法により所定
パターンに印刷塗布し、次にこれを複数枚積層するとと
もに還元雰囲気中で焼成し、高融点金属粉末と生セラミ
ック体とを焼結一体化させる方法である。
[0003] This Mo-Mn method is generally used for tungsten,
Organic solvents for high melting point metal powders such as molybdenum and manganese,
A solvent is added and mixed, and a paste-shaped metal paste is printed and applied in a predetermined pattern on the outer surface of the green ceramic body by a screen printing method. This is a method of sintering and integrating a metal powder and a green ceramic body.

【0004】尚、前記回路配線が形成されるセラミック
体としては通常、酸化アルミニウム質焼結体やムライト
質焼結体等の酸化物系セラミックス、或いは表面に酸化
物膜を被着させた窒化アルミニウム質焼結体や炭化珪素
質焼結体等の非酸化物系セラミックスが使用される。
The ceramic body on which the circuit wiring is formed is usually an oxide ceramic such as an aluminum oxide sintered body or a mullite sintered body, or an aluminum nitride having an oxide film deposited on the surface. Non-oxide ceramics such as a porous sintered body and a silicon carbide sintered body are used.

【0005】しかしながら、このMoーMn法を用いて
回路配線を形成した場合、回路配線は金属ペーストをス
クリーン印刷することにより形成されることから配線の
微細化が困難で回路配線の高密度化ができないという欠
点を有していた。
However, when the circuit wiring is formed by using the Mo-Mn method, the circuit wiring is formed by screen-printing a metal paste. There was a disadvantage that it could not be done.

【0006】また回路配線はタングステンやモリブデン
等から成り、該タングステンやモリブデン等はその電気
抵抗値が高く、電気信号の高速伝達が不可であることか
ら信号の伝達速度が高速であるジョセフソン素子等の超
電導素子を接続した場合、超電導素子本来の高速駆動の
機能を充分に発揮させることができないという欠点を有
していた。
The circuit wiring is made of tungsten, molybdenum, or the like. The tungsten, molybdenum, or the like has a high electric resistance value, and cannot transmit electric signals at high speed. When the superconducting element is connected, there is a disadvantage that the original high-speed driving function of the superconducting element cannot be sufficiently exhibited.

【0007】そこで上記欠点を解消するために回路配線
を従来の厚膜形成技術で形成するのに変えて微細化が可
能な薄膜形成技術を用いて形成し、且つ回路配線を超電
導材料であるニオブで構成した多層配線基板が使用され
るようになってきた。
Therefore, in order to solve the above-mentioned drawbacks, the circuit wiring is formed by using a thin film forming technique capable of miniaturization instead of the conventional thick film forming technique, and the circuit wiring is made of niobium which is a superconducting material. Have been used.

【0008】この回路配線にニオブを使用した多層配線
基板は一般に、酸化アルミニウム質焼結体等から成る絶
縁基体上にスパッタリング法やイオンプレーティング法
及びフォトリソグラフィ技術を採用することによって形
成されるニオブから成る回路配線とスピンコート法によ
って形成されるポリイミド樹脂等の有機高分子材料から
成る絶縁膜とを交互に積層させ、上下に位置する回路配
線を絶縁膜に設けたスルーホールを介して電気的に接続
させた構造を有している。
A multilayer wiring board using niobium for the circuit wiring is generally formed on an insulating substrate made of aluminum oxide sintered body or the like by employing a sputtering method, an ion plating method, or a photolithography technique. Are alternately laminated with an insulating film made of an organic polymer material such as a polyimide resin formed by a spin coating method, and the upper and lower circuit wires are electrically connected through through holes provided in the insulating film. It has the structure connected to.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、この多
層配線基板においては、上下に位置する回路配線を電気
的に接続させる絶縁膜に設けたスルーホールの径が約30
μm 程度で、断面内壁長さが約95μm 程度と短いこと及
びジョセフソン素子等の超電導素子に出し入れされる電
気信号は回路配線の表面部分を選択的に伝達すること等
からスルーホールでの電気信号の許容電流量は小さなも
のとなり、その結果、スルーホールを介して電気的に接
続されている回路配線にジョセフソン素子等の超電導素
子を接続し、回路配線を介して超電導素子に電気信号を
出し入れした場合、電気信号はスルーホールにおいてそ
の伝達が大きく制限され、上下に位置する回路配線に電
気信号を良好に伝達させることができないという欠点を
有していた。
However, in this multilayer wiring board, the diameter of a through hole formed in an insulating film for electrically connecting circuit wirings located above and below is about 30 mm.
μm, the inner wall length of the cross section is as short as about 95 μm, and electric signals to and from superconducting elements such as Josephson elements are transmitted selectively through the surface of circuit wiring. The amount of allowable current becomes small, and as a result, a superconducting element such as a Josephson element is connected to a circuit wiring electrically connected through a through hole, and an electric signal is sent into and out of the superconducting element through the circuit wiring. In such a case, the transmission of the electric signal is greatly restricted in the through hole, and the electric signal cannot be transmitted to the upper and lower circuit wirings in a satisfactory manner.

【0010】[0010]

【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は回路配線を伝達する電気信号に制限を受
けることなく超電導素子本来の高速駆動の機能を充分に
発揮させることができる多層配線基板を提供することに
ある。
SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and an object of the present invention is to allow a superconducting element to sufficiently exhibit its original high-speed driving function without being limited by electric signals transmitted through circuit wiring. It is an object of the present invention to provide a multi-layer wiring board that can be used.

【0011】[0011]

【課題を解決するための手段】本発明は絶縁基体上に高
分子材料から成る絶縁膜と回路配線膜とを交互に積層す
るとともに上下に位置する回路配線膜を絶縁膜に設けた
スルーホールを介して電気的に接続してなる多層配線基
板であって、前記スルーホールの横断面における内壁面
形状を波形とし、その断面内壁長さを 160μm以上とし
たことを特徴とするものである。
According to the present invention, an insulating film made of a polymer material and a circuit wiring film are alternately laminated on an insulating substrate, and a through-hole in which circuit wiring films located above and below are provided in the insulating film. A multilayer wiring board electrically connected via a through hole, wherein the shape of the inner wall surface in the cross section of the through hole is a waveform, and the inner wall length of the cross section is 160 μm or more.

【0012】[0012]

【作用】本発明の多層配線基板によれば、絶縁膜に設け
たスルーホールの横断面における内壁面形状を波形とし
てその断面内壁長さを 160μm以上とし、スルーホール
における許容電流量を大きくしたことから、スルーホー
ルを介して電気的に接続されている回路配線にジョセフ
ソン素子等の超電導素子を接続し、回路配線を介して超
電導素子に電気信号を出し入れしたとしても電気信号は
スルーホールにおいてその伝達が大きく制限されること
はなく、上下に位置する回路配線に電気信号を良好に伝
達させることが可能となる。
According to the multilayer wiring board of the present invention, the shape of the inner wall surface in the cross section of the through hole provided in the insulating film is made into a waveform, the inner wall length of the cross section is made 160 μm or more, and the allowable current in the through hole is increased. Therefore, even if a superconducting element such as a Josephson element is connected to a circuit wiring electrically connected through a through hole, and an electric signal is put in and out of the superconducting element through the circuit wiring, the electric signal remains in the through hole. The transmission is not greatly restricted, and the electric signal can be transmitted favorably to the upper and lower circuit wirings.

【0013】[0013]

【実施例】次に本発明を実施例に基づき詳細に説明す
る。図1 及び図2 は本発明の多層配線基板の一実施例を
示し、1 は電気絶縁材料から成る絶縁基体、2 は絶縁
膜、3は回路配線膜である。
Next, the present invention will be described in detail with reference to examples. 1 and 2 show one embodiment of the multilayer wiring board of the present invention, wherein 1 is an insulating base made of an electrically insulating material, 2 is an insulating film, and 3 is a circuit wiring film.

【0014】前記絶縁基体1は酸化アルミニウム質焼結
体、ムライト質焼結体等の酸化物系セラミックス、或い
は表面に酸化物膜を有する窒化アルミニウム質焼結体、
炭化珪素質焼結体等の非酸化物系セラミックスから成
り、例えば酸化アルミニウム質焼結体から成る場合に
は、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア
(CaO) 、マグネシア(MgO) 等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれを従
来周知のドクターブレード法やカレンダーロール法を採
用することによってセラミックグリーンシート( セラミ
ック生シート) を形成し、しかる後、前記セラミックグ
リーンシートに適当な打ち抜き加工を施し、所定形状と
なすとともに高温( 約1600℃) で焼成することによっ
て、或いはアルミナ等の原料粉末に適当な有機溶剤、溶
媒を添加混合するとともに該原料粉末をプレス形成機に
よって所定形状に成形し、次に前記成形体を約1600℃の
温度で焼成することによって製作される。
The insulating substrate 1 is made of an oxide ceramic such as an aluminum oxide sintered body or a mullite sintered body, or an aluminum nitride sintered body having an oxide film on its surface.
It is made of a non-oxide ceramic such as a silicon carbide sintered body. For example, when it is made of an aluminum oxide sintered body, alumina (Al 2 O 3 ), silica (SiO 2 ), calcia
(CaO), a suitable organic solvent to raw material powder such as magnesia (MgO), a solvent is added and mixed to form a slurry, and the ceramic green sheet is formed by employing a conventionally known doctor blade method or calendar roll method. Ceramic green sheet), and thereafter, the ceramic green sheet is subjected to an appropriate punching process, formed into a predetermined shape and fired at a high temperature (about 1600 ° C.), or an organic material suitable for a raw material powder such as alumina. The raw material powder is formed into a predetermined shape by a press forming machine while adding and mixing a solvent and a solvent, and then the formed body is sintered at a temperature of about 1600 ° C.

【0015】前記酸化物系セラミックス、或いは表面に
酸化物膜を有する非酸化物系セラミックスから成る絶縁
基体1 は後述する絶縁膜2 と回路配線3 とより成る多層
配線4 を支持する作用を為し、表面には絶縁膜2 と回路
配線膜3 とが交互に被着積層される。
The insulating substrate 1 made of the above-mentioned oxide ceramic or non-oxide ceramic having an oxide film on the surface serves to support a multilayer wiring 4 composed of an insulating film 2 and a circuit wiring 3 which will be described later. On the surface, insulating films 2 and circuit wiring films 3 are alternately deposited and laminated.

【0016】前記絶縁基体1 の表面に被着される各絶縁
膜2 はポリイミド樹脂等の高分子材料から成り、例えば
4,4'ージアミノジフェニルエーテル50モル% 、ジアミノ
ジフェニルスルホン50モル% 、3,3',4,4' ービフェニル
テトラカルボン酸二無水物から成るポリマ溶液を絶縁基
体1 上面にスピンコート法により塗布し、しかる後、40
0 ℃の熱を加えてポリマ溶液を熱架橋させることによっ
て形成される。
Each insulating film 2 deposited on the surface of the insulating base 1 is made of a polymer material such as a polyimide resin.
A polymer solution composed of 50 mol% of 4,4 'diaminodiphenyl ether, 50 mol% of diaminodiphenylsulfone, and 3,3', 4,4'-biphenyltetracarboxylic dianhydride is applied to the upper surface of the insulating substrate 1 by spin coating. And then, 40
It is formed by applying heat at 0 ° C. to thermally crosslink the polymer solution.

【0017】前記各絶縁膜2 は各回路配線膜3 間の電気
的絶縁を保持する作用を為し、その厚みが2.0 μm 未満
であると各回路配線膜3 間の電気的絶縁の信頼性が低下
する傾向にあり,また30.0μm を越えると絶縁膜2 内に
該絶縁膜2 を形成する際に発生する大きな応力が内在
し、絶縁膜2 と絶縁基体1 及び回路配線膜3 との接合強
度が低下する危険性がある。従って、前記絶縁膜2 はそ
の厚みを2.0 乃至30.0μm の厚みとしておくことが好ま
しい。
The insulating films 2 serve to maintain electrical insulation between the circuit wiring films 3, and if the thickness is less than 2.0 μm, the reliability of the electrical insulation between the circuit wiring films 3 is reduced. When the thickness exceeds 30.0 μm, a large stress is generated inside the insulating film 2 when the insulating film 2 is formed, and the bonding strength between the insulating film 2 and the insulating substrate 1 and the circuit wiring film 3 is increased. May be reduced. Therefore, it is preferable that the insulating film 2 has a thickness of 2.0 to 30.0 μm.

【0018】また前記各絶縁膜2には図2に示す如く、
内壁面に波形の凹凸を設けた断面略星形のスルーホール
5が形成されており、該スルーホール5は絶縁膜2を間
に挟んで形成される回路配線膜3を電気的に接続させる
作用を為す。
Further, as shown in FIG.
A through-hole 5 having a substantially star-shaped cross section is formed on the inner wall surface, and the through-hole 5 serves to electrically connect the circuit wiring film 3 formed with the insulating film 2 interposed therebetween. Make

【0019】前記絶縁膜2に設けたスルーホール5はそ
の内壁面に波形の凹凸が形成され、断面内壁長さが160
μm以上であることから、スルーホール5における許容
電流量が極めて大きなものとなり、その結果、スルーホ
ール5を介して接続される回路配線膜3にジョセフソン
素子等の超電導素子を接続し、回路配線膜3を介して超
電導素子に電気信号を出し入れした場合、電気信号はス
ルーホール5においてその伝達に大きな制限を受けるこ
とはなく、上下に位置する回路配線膜3に電気信号を良
好に伝達させることが可能となる。
The through hole 5 provided in the insulating film 2 has corrugated irregularities on the inner wall surface, and has a cross-sectional inner wall length of 160.
μm or more, the allowable current amount in the through hole 5 becomes extremely large. As a result, a superconducting element such as a Josephson element is connected to the circuit wiring film 3 connected through the through hole 5, and the circuit wiring When an electric signal is transferred into and out of the superconducting element through the film 3, transmission of the electric signal through the through hole 5 is not greatly restricted, and the electric signal can be transmitted well to the circuit wiring films 3 located above and below. Becomes possible.

【0020】尚、前記絶縁膜2 に設けるスルーホール5
はその断面内壁長さが160 μm 未満となるとスルーホー
ル5 における許容電流量が小さくなり、電気信号の伝達
に制限が付されることになる。従って、前記絶縁膜2 に
設けるスルーホール5 はその断面内壁長さが160 μm 以
上に特定される。
The through-hole 5 provided in the insulating film 2
When the inner wall length of the cross section is less than 160 μm, the permissible current amount in the through hole 5 becomes small, and the transmission of electric signals is restricted. Therefore, the through-hole 5 provided in the insulating film 2 is specified to have a cross-sectional inner wall length of 160 μm or more.

【0021】また前記絶縁膜2に設けるスルーホール5
はその内壁面に波形の凹凸が形成され、その断面内壁長
さが160 μm以上であれば、断面略星形のものに特定さ
れるものではない。
A through hole 5 provided in the insulating film 2
Is not limited to those having a substantially star-shaped cross section as long as corrugated irregularities are formed on its inner wall surface and the inner wall length of the cross section is 160 μm or more.

【0022】更に前記各絶縁膜2 に設けられるスルーホ
ール5 は、絶縁膜2 を従来周知のフォトリソグラフィー
技術を採用することによって所定位置に、所定形状に形
成される。
Further, the through holes 5 provided in each of the insulating films 2 are formed at predetermined positions and in predetermined shapes by employing the conventionally known photolithography technique.

【0023】また一方、前記絶縁基体1の表面に被着さ
せた各絶縁膜2 の各々の上面には回路配線膜3 が所定パ
ターンに被着形成されており、絶縁膜2 を間に挟んで上
下に位置する所定の回路配線膜3 は絶縁膜2 に設けたス
ルーホール5 を介して電気的に接続されている。
On the other hand, a circuit wiring film 3 is formed in a predetermined pattern on the upper surface of each of the insulating films 2 formed on the surface of the insulating base 1, and the insulating film 2 is interposed therebetween. The upper and lower predetermined circuit wiring films 3 are electrically connected through through holes 5 provided in the insulating film 2.

【0024】前記絶縁膜2 の間に配される回路配線膜3
はニオブ等の超電導材料から成り、該回路配線膜3 は電
気信号を伝達するための伝達路として作用を為す。
A circuit wiring film 3 disposed between the insulating films 2
Is made of a superconducting material such as niobium, and the circuit wiring film 3 functions as a transmission path for transmitting an electric signal.

【0025】前記回路配線膜3 はニオブを絶縁膜2 上に
スパッタリング法やイオンプレーティング法等により被
着するとともにこれをフォトリソグラフィー技術により
所定パターンに加工することによって各絶縁膜2 上に所
定パターンに形成され、該スパッタリング法やフォトリ
ソグラフィー技術により形成される回路配線膜3 はその
線幅、厚みが極めて細く、薄いものとなり、その結果、
回路配線膜3 の微細化が可能となって回路配線膜3 の高
密度化が可能となる。
The circuit wiring film 3 is formed by coating niobium on the insulating film 2 by a sputtering method or an ion plating method and processing the niobium into a predetermined pattern by a photolithography technique. The circuit wiring film 3 formed by the sputtering method or the photolithography technique has a very small line width and thickness, and as a result,
The circuit wiring film 3 can be miniaturized, and the circuit wiring film 3 can be made denser.

【0026】尚、前記ニオブから成る回路配線膜3 はそ
の厚みが1.0 μm 未満であると絶縁膜2 の表面粗さに起
因して回路配線膜3 中に厚みが極めて薄い部分が形成さ
れ、回路配線膜3 に電気信号を正常に伝達させるのが困
難となり、また5.0 μm を越えると回路配線膜3 を形成
する際の応力によって回路配線膜3 と絶縁膜2 との間に
剥離を発生させる危険性がある。従って、前記ニオブか
ら成る回路配線膜3 はその厚みを1.0 乃至5.0 μm の範
囲としておくことが好ましい。
If the thickness of the circuit wiring film 3 made of niobium is less than 1.0 μm, a very thin portion is formed in the circuit wiring film 3 due to the surface roughness of the insulating film 2, Normally, it becomes difficult to transmit an electrical signal to the wiring film 3. If the thickness exceeds 5.0 μm, there is a risk that the stress generated when the circuit wiring film 3 is formed may cause separation between the circuit wiring film 3 and the insulating film 2. There is. Therefore, it is preferable that the thickness of the circuit wiring film 3 made of niobium be in the range of 1.0 to 5.0 μm.

【0027】また前記回路配線膜3 を構成するニオブは
極めて酸化されやすく、一旦、酸化されると超電導特性
を失ってしまうため、回路配線膜3 を構成するニオブの
表面には窒化ニオブ等から成る酸化防止膜を被着させて
おくことが好ましい。
The niobium forming the circuit wiring film 3 is very easily oxidized, and once oxidized, the superconductivity is lost. Therefore, the surface of the niobium forming the circuit wiring film 3 is made of niobium nitride or the like. It is preferable that an antioxidant film is applied.

【0028】かくして本発明の多層配線基板によれば、
回路配線膜3 にジョセフソン素子等の超電導素子を電気
的に接続し、回路配線膜3 を介して超電導素子に電気信
号を出し入れすることによって混成集積回路装置や半導
体素子収納用パッケージ等に使用される配線基板として
機能する。
Thus, according to the multilayer wiring board of the present invention,
A superconducting element such as a Josephson element is electrically connected to the circuit wiring film 3 and an electric signal is sent into and out of the superconducting element through the circuit wiring film 3 to be used in a hybrid integrated circuit device or a semiconductor device storage package. It functions as a wiring board.

【0029】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

【0030】[0030]

【発明の効果】本発明の多層配線基板によれば、絶縁膜
に設けたスルーホールの横断面における内壁面形状を波
形としてその断面内壁長さを 160μm以上とし、スルー
ホールにおける許容電流量を大きくしたことから、スル
ーホールを介して電気的に接続されている回路配線にジ
ョセフソン素子等の超電導素子を接続し、回路配線を介
して超電導素子に電気信号を出し入れしたとしても電気
信号はスルーホールにおいてその伝達が大きく制限され
ることはなく、上下に位置する回路配線に電気信号を良
好に伝達させることが可能となる。
According to the multilayer wiring board of the present invention, the shape of the inner wall surface in the cross section of the through hole provided in the insulating film is made into a waveform, the inner wall length of the cross section is made 160 μm or more, and the allowable current amount in the through hole is increased. Therefore, even if a superconducting element such as a Josephson element is connected to the circuit wiring that is electrically connected through the through hole, and an electric signal is put in and out of the superconducting element through the circuit wiring, the electric signal is transmitted through the through hole. In this case, the transmission is not greatly limited, and the electric signal can be transmitted favorably to the upper and lower circuit wirings.

【0031】また回路配線膜を超電導材料であるニオブ
で形成したことから回路配線膜を伝達する電気信号の伝
達速度を極めて早いものとなすことができ、この多層配
線基板に信号の伝達速度が高速であるジョセフソン素子
等の超電導素子を接続すると回路配線に信号が高速伝達
され、超電導素子本来の高速駆動の機能を充分に発揮さ
せることが可能となる。
Further, since the circuit wiring film is formed of niobium, which is a superconducting material, the transmission speed of electric signals transmitted through the circuit wiring film can be made extremely high. When a superconducting element such as a Josephson element is connected, a signal is transmitted at high speed to the circuit wiring, so that the function of the superconducting element inherently capable of high-speed driving can be sufficiently exhibited.

【0032】更に回路配線膜はスパッタリング法やイオ
ンプレーテング法等の薄膜形成技術により形成され、回
路配線膜の微細化が可能で回路配線膜の高密度化も可能
となる。
Further, the circuit wiring film is formed by a thin film forming technique such as a sputtering method or an ion plating method, so that the circuit wiring film can be miniaturized and the circuit wiring film can have a high density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層配線基板の一実施例を示す断面図
である。
FIG. 1 is a sectional view showing one embodiment of a multilayer wiring board of the present invention.

【図2】図1に示す多層配線基板の絶縁膜に設けたスル
ーホールを説明するための平面図である。
FIG. 2 is a plan view for explaining through holes provided in an insulating film of the multilayer wiring board shown in FIG. 1;

【符号の説明】[Explanation of symbols]

1・・・・・絶縁基体 2・・・・・絶縁膜 3・・・・・回路配線膜 5・・・・・スルーホール 1 ... Insulating substrate 2 ... Insulating film 3 ... Circuit wiring film 5 ... Through hole

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁基体上に高分子材料から成る絶縁膜と
回路配線膜とを交互に積層するとともに上下に位置する
回路配線膜を絶縁膜に設けたスルーホールを介して電気
的に接続してなる多層配線基板であって、前記スルーホ
ールの横断面における内壁面形状を波形とし、その断面
内壁長さを 160μm以上としたことを特徴とする多層配
線基板。
An insulating film made of a polymer material and a circuit wiring film are alternately laminated on an insulating substrate, and the circuit wiring films located above and below are electrically connected to each other through through holes provided in the insulating film. A multilayer wiring board comprising: a cross-sectional shape of an inner wall surface in a cross section of the through-hole; and a cross- sectional inner wall length of 160 μm or more.
JP30674092A 1992-11-17 1992-11-17 Multilayer wiring board Expired - Fee Related JP3152768B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30674092A JP3152768B2 (en) 1992-11-17 1992-11-17 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30674092A JP3152768B2 (en) 1992-11-17 1992-11-17 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH06164152A JPH06164152A (en) 1994-06-10
JP3152768B2 true JP3152768B2 (en) 2001-04-03

Family

ID=17960738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30674092A Expired - Fee Related JP3152768B2 (en) 1992-11-17 1992-11-17 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP3152768B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (en) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション Multilayer printed circuit board, method for manufacturing multilayer printed circuit board
JPH09331154A (en) * 1996-06-11 1997-12-22 Nec Corp Photo viahole and forming method thereof
JP4647671B2 (en) 2008-01-15 2011-03-09 日本電波工業株式会社 Quartz device and method of manufacturing quartz device
JP2011061021A (en) * 2009-09-10 2011-03-24 Kyokutoku Kagi Kofun Yugenkoshi Non-cylindrical via-structure and heat transfer accelerating substrate having the via-structure

Also Published As

Publication number Publication date
JPH06164152A (en) 1994-06-10

Similar Documents

Publication Publication Date Title
JP3152768B2 (en) Multilayer wiring board
JP2777031B2 (en) Multilayer wiring board
JP3071723B2 (en) Method for manufacturing multilayer wiring board
JP3085616B2 (en) Multilayer wiring board
JP2958188B2 (en) Multilayer wiring board
JP2002050865A (en) Glass-ceramic wiring board and method of manufacturing it
JP2746798B2 (en) Wiring board
JP2823783B2 (en) Wiring board
JP4610066B2 (en) Multilayer wiring board and manufacturing method thereof
JPH10322032A (en) Manufacture of multilayered wiring board
JPH06164144A (en) Multilayer interconnection board
JPH0653648A (en) Wiring board
JP2835258B2 (en) Wiring board
JPH09312479A (en) Multi-layer circuit board
JP4022105B2 (en) Manufacturing method of multilayer wiring board
JPH114080A (en) Multilayered wiring board
JPH06164121A (en) Wiring board
JPH10150266A (en) Multilayer interconnection board
JPH0745963A (en) Multilayer wiring board
JPH10242325A (en) Multilayered wiring board
JPH11233679A (en) Multilayer wiring board
JPH10215043A (en) Multilayer wiring board
JP2001257477A (en) Multilayer wiring board
JPH104262A (en) Multilayer wiring substrate
JPH10322019A (en) Multilayered wiring board

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees