JP3152236B2 - Electronic component manufacturing method - Google Patents

Electronic component manufacturing method

Info

Publication number
JP3152236B2
JP3152236B2 JP37389499A JP37389499A JP3152236B2 JP 3152236 B2 JP3152236 B2 JP 3152236B2 JP 37389499 A JP37389499 A JP 37389499A JP 37389499 A JP37389499 A JP 37389499A JP 3152236 B2 JP3152236 B2 JP 3152236B2
Authority
JP
Japan
Prior art keywords
intaglio
pattern
conductor pattern
paste
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP37389499A
Other languages
Japanese (ja)
Other versions
JP2000200729A (en
Inventor
雅昭 葉山
昇 毛利
恵一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP37389499A priority Critical patent/JP3152236B2/en
Publication of JP2000200729A publication Critical patent/JP2000200729A/en
Application granted granted Critical
Publication of JP3152236B2 publication Critical patent/JP3152236B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種電子機器に用
いる電子部品の製造方法に関し、特に、凹版印刷によっ
て製造される電子部品の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electronic component used for various electronic devices, and more particularly to a method of manufacturing an electronic component manufactured by intaglio printing.

【0002】[0002]

【従来の技術】近年、電子機器の小型化が進んでおり、
それに伴って電子機器内で使用される電子部品の小型化
が進んでいる。このような状況の下で、電子部品の導体
パターンに対しても、パターンを構成する導体ライン
(以下、単にラインと称する)の微細化、ライン抵抗を
下げることを目的とした導体パターンを構成する導電膜
の厚さの増加、さらに小型化のための積層構造化が要求
されている。
2. Description of the Related Art In recent years, miniaturization of electronic devices has been progressing.
Along with this, downsizing of electronic components used in electronic devices has been progressing. Under these circumstances, a conductor pattern for the purpose of miniaturizing conductor lines (hereinafter simply referred to as lines) and lowering line resistance is also formed for a conductor pattern of an electronic component. There is a demand for an increase in the thickness of the conductive film and a stacked structure for further miniaturization.

【0003】従来の電子部品の導体パターンは、スクリ
ーン印刷や凹版印刷などの印刷法で銀ペーストや銅ペー
ストなどの導電性ペーストのパターンを被形成物(基
板)上に印刷して、これを焼成して形成されてきた。例
えば、凹版印刷法の応用としては、特開平4−2407
92号公報に開示されているように、形成すべき導体パ
ターンに対応した凹版内に導電ペースト(有機金属イン
ク)を充填し、その導電ペーストを乾燥・硬化させてか
ら、被形成物である基板上に硬化性樹脂を介してそのパ
ターンを転写することによって、所望の導体パターンを
形成する印刷方法が知られている。
Conventionally, a conductive pattern of an electronic component is formed by printing a conductive paste pattern such as a silver paste or a copper paste on an object (substrate) by a printing method such as screen printing or intaglio printing, and firing the pattern. It has been formed. For example, as an application of the intaglio printing method, see Japanese Patent Application Laid-Open No. H4-2407.
As disclosed in Japanese Unexamined Patent Publication No. 92-92, a conductive paste (organic metal ink) is filled in an intaglio corresponding to a conductive pattern to be formed, and the conductive paste is dried and cured. There is known a printing method in which a desired conductor pattern is formed by transferring the pattern through a curable resin.

【0004】さらに、ハイブリッドIC回路、サーマル
ヘッド、あるいは透明電極などでは、導体パターンにお
ける各ラインの幅、及びラインの間隔が微細になること
から、薄膜形成とエッチングとを利用した方法が用いら
れていることがある。この方法では、被形成物である基
板上に、蒸着またはスパッタリングで金、アルミニウ
ム、ITOなどの導電材料の薄膜を形成して、感光性樹
脂を用いたフォトリソグラフィー技術によって所望の導
体パターンに対応したマスクパターンを形成し、次にエ
ッチング液及びマスクパターンを用いたエッチングを行
って導電材料の薄膜をエッチングし、最後に感光性樹脂
を除去して導体パターンを形成する。
Further, in a hybrid IC circuit, a thermal head, a transparent electrode, or the like, since the width of each line and the interval between lines in a conductor pattern become fine, a method utilizing thin film formation and etching is used. May be. In this method, a thin film of a conductive material such as gold, aluminum, or ITO is formed on a substrate, which is an object, by vapor deposition or sputtering, and a desired conductive pattern is formed by photolithography using a photosensitive resin. A mask pattern is formed, and then an etching solution and a mask pattern are used to etch the thin film of the conductive material, and finally, the photosensitive resin is removed to form a conductive pattern.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
従来の方法は、以下のような問題点を有している。
However, the above-mentioned conventional method has the following problems.

【0006】従来のスクリーン印刷は比較的安価な設備
で実行することができ、また必要な工程数は少ない。し
かし、形成すべき導体パターンのラインの幅が70μm
以下であるような微細導体パターンを、スクリーン印刷
で形成することは困難である。また、ラインピッチを1
50μm以下に低減することは困難である。また、スク
リーン印刷では導体パターンは一様に印刷されるので、
設計上の要求に合わせてパターン中に高低差(ラインの
高さの差)を設けることはできない。
[0006] Conventional screen printing can be performed with relatively inexpensive equipment and requires a small number of steps. However, the width of the conductor pattern line to be formed is 70 μm.
It is difficult to form the following fine conductor pattern by screen printing. Also, if the line pitch is 1
It is difficult to reduce it to 50 μm or less. Also, in screen printing, conductor patterns are printed uniformly,
A height difference (line height difference) cannot be provided in a pattern in accordance with design requirements.

【0007】従来の凹版印刷では、ラインの幅が50μ
m程度でラインピッチ100μm程度の微細導体パター
ンを形成することが可能であるが、5μm以上の厚さを
有する導体膜を形成することが困難であって、導体抵抗
の低減に限界がある。
In the conventional intaglio printing, the line width is 50 μm.
Although it is possible to form a fine conductor pattern having a line pitch of about 100 μm with a thickness of about m, it is difficult to form a conductor film having a thickness of 5 μm or more, and there is a limit in reducing conductor resistance.

【0008】一方、電子部品の所望の高密度化を達成す
るためには、各層の導体パターンの微細化だけでは十分
ではないことがあり、したがって積層構造の形成が必要
になる。そのような積層構造では、下層導体パターン、
絶縁層、上層導体パターンというサンドイッチ構造が幾
重も重なって形成される。この場合、上下層の導体パタ
ーンを接続するビアホールを形成する必要があるが、導
体パターンの微細化に伴ってそれらビアホールの微細化
も必要になってきている。しかし、上述の特開平4−2
40792号公報に開示されている方法も含めて、従来
の印刷方法では、直径100μm以下であるような微細
なビアホールの形成は困難である。
On the other hand, in order to achieve a desired high density of an electronic component, it may not be sufficient to make the conductor pattern of each layer finer, and thus it is necessary to form a laminated structure. In such a laminated structure, the lower conductor pattern,
A sandwich structure consisting of an insulating layer and an upper conductor pattern is formed by overlapping. In this case, it is necessary to form via holes connecting the conductor patterns of the upper and lower layers. However, with the miniaturization of the conductor patterns, the miniaturization of these via holes is also required. However, Japanese Patent Application Laid-Open No.
With the conventional printing method including the method disclosed in Japanese Patent No. 40792, it is difficult to form a fine via hole having a diameter of 100 μm or less.

【0009】さらに、上下層の導体パターン間の確実な
電気的接続を得るためには、ビアホールの内部に上下層
を接続する電極(以下、ビアホール電極と称する)を形
成する必要がある。しかし、従来の方法では、もし直径
100μm以下の微細なビアホールが形成できたとして
も、そのような寸法のビアホール内部に電極を形成する
ことは困難である。
Furthermore, in order to obtain reliable electrical connection between the conductor patterns of the upper and lower layers, it is necessary to form an electrode (hereinafter, referred to as a via hole electrode) for connecting the upper and lower layers inside the via hole. However, in the conventional method, even if a fine via hole having a diameter of 100 μm or less can be formed, it is difficult to form an electrode inside the via hole having such a size.

【0010】また、従来の凹版印刷では、一般にガラス
やシリコンウエハなどの剛体材料で形成された凹版を使
用する。その場合、硬化性樹脂を介してセラミックやガ
ラス基板などの被形成物上に導体パターンを転写する工
程において、接着している凹版と被形成物とを剥離しよ
うとしても、凹版の変形がほとんど生じない。その結
果、面同士で接着している凹版と被形成物とを剥離しな
ければならず、強い剥離力が必要になる。
In the conventional intaglio printing, an intaglio formed of a rigid material such as glass or a silicon wafer is generally used. In that case, in the process of transferring the conductor pattern onto the object to be formed such as a ceramic or a glass substrate via the curable resin, even if the intaglio and the object to be bonded are to be peeled off, the intaglio is almost deformed. Absent. As a result, the intaglio and the object to be formed must be separated from each other, and a strong peeling force is required.

【0011】また、凹版として金属材料を用いると、凹
版のパターン形状の加工(溝の形成)はウエットエッチ
ングで行われる。このエッチングは等方性エッチングに
なるために、ラインの幅に対して導体膜が厚い(すなわ
ちラインが高い)ような導体パターンを形成するために
必要になるアスペクト比の高い凹版形状の加工ができな
い。
Further, when a metal material is used as the intaglio, the patterning of the intaglio (the formation of grooves) is performed by wet etching. Since this etching is an isotropic etching, it is not possible to process an intaglio shape having a high aspect ratio, which is necessary for forming a conductor pattern in which the conductor film is thick (that is, the line is high) with respect to the line width. .

【0012】一方、フォトリソグラフィー技術を利用し
た導体パターンの形成は、半導体技術でよくあるよう
に、ラインの幅が数μm以下で小面積のパターンを形成
する場合には有効である。しかし、電子部品で用いられ
る導体パターンの形成では、一般に比較的大きな面積の
パターンを形成することが必要とされる。そのような場
合には、導電膜の蒸着、レジストの塗布、露光、現像、
エッチング及びレジスト除去などの一連の工程を、大型
装置を用いて行わなければならない。その結果、使用す
る設備が高価であることから、製造コストが増加しがち
である。
On the other hand, the formation of a conductor pattern using photolithography is effective when a pattern having a line width of several μm or less and a small area is formed, as is common in semiconductor technology. However, formation of a conductor pattern used in an electronic component generally requires forming a pattern having a relatively large area. In such a case, deposition of a conductive film, application of a resist, exposure, development,
A series of steps such as etching and resist removal must be performed using a large-sized apparatus. As a result, since the equipment used is expensive, the manufacturing cost tends to increase.

【0013】本発明は上記課題を解決するためになされ
たものであり、導体パターンのライン幅をより細く、ま
た導電膜の厚さをより厚く、またライン幅と同程度の寸
法のビアホール電極を含むような微細な導体パターン
を、低コストかつ高信頼性で形成することができる電子
部品の製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and a via hole electrode having a thinner line width of a conductive pattern, a larger thickness of a conductive film, and a dimension substantially equal to the line width is provided. It is an object of the present invention to provide a method of manufacturing an electronic component capable of forming a fine conductor pattern including the same at low cost and with high reliability.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法は、基板上に第1導体
パターンを凹版印刷によって転写形成する電子部品の製
造方法であって、(a)凹版の表面に溝を形成する工程
と、(b)前記溝に導電性ペーストを充填する工程と、
(c)前記導電性ペーストが充填された凹版と前記基板
とを貼り合わせる工程と、(d)前記凹版を前記基板か
ら剥離して前記導体ペーストを前記基板上に転写するこ
とにより第1導体パターンを形成する工程とを有し、前
記凹版が可とう性を有する樹脂シートからなるととも
に、異なる深さの溝を有する凹版を用いて高さの異なる
第1導体パターンを同時に転写形成したことを特徴とす
るものである。
In order to achieve the above object, a method for manufacturing an electronic component according to the present invention is a method for manufacturing an electronic component by transferring and forming a first conductor pattern on a substrate by intaglio printing. (A) forming a groove in the surface of the intaglio; (b) filling the groove with a conductive paste;
(C) a step of bonding the intaglio filled with the conductive paste and the substrate; and (d) a step of peeling the intaglio from the substrate and transferring the conductive paste onto the substrate to form a first conductive pattern. Forming an intaglio plate, the intaglio plate being made of a flexible resin sheet, and first conductor patterns having different heights being simultaneously transferred and formed using intaglio plates having grooves of different depths. It is assumed that.

【0015】[0015]

【発明の実施の形態】以下に、本発明の電子部品の製造
方法の実施の形態を、図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the method for manufacturing an electronic component according to the present invention will be described with reference to the drawings.

【0016】(実施の形態1)本発明の電子部品の製造
方法の第1の実施の形態を、高周波用チップインダクタ
1の製造方法を例にとって、図1〜図10を参照して以
下に説明する。なお、以下の図面で、同じ構成要素には
同じ参照番号をつけている。
(Embodiment 1) A first embodiment of a method of manufacturing an electronic component according to the present invention will be described below with reference to FIGS. 1 to 10 by taking a method of manufacturing a high-frequency chip inductor 1 as an example. I do. In the following drawings, the same components are denoted by the same reference numerals.

【0017】図1(a)には本実施の形態のチップイン
ダクタ1の平面図、図1(b)には図1(a)の1B−
1B′線におけるチップインダクタ1の断面図を、それ
ぞれ示す。
FIG. 1A is a plan view of a chip inductor 1 according to the present embodiment, and FIG.
Sectional views of the chip inductor 1 taken along the line 1B 'are shown.

【0018】チップインダクタ1は2×1.25mmの絶
縁基板2の中央部付近の表面に形成されたスパイラル状
のコイル導体(ライン)3、及び絶縁基板2の両縁部に
形成された端子電極4a及び4bを有している。コイル
導体3の外端3aは、一方の端子電極4aに接続されて
いる。コイル導体3の内端3bは、リード電極6及びビ
アホール電極7を介してもう一方の端子電極4bに接続
されている。このリード電極6は、コイル導体3の形成
後にそれを覆うように絶縁基板2の表面に形成される絶
縁層5の最表面に、さらに設けられている。また、ビア
ホール電極7は、絶縁層5の最表面に存在するリード電
極6と、絶縁層5の最下面に存在するコイル導体3とを
接続している。
The chip inductor 1 has a spiral coil conductor (line) 3 formed on a surface near the center of an insulating substrate 2 of 2 × 1.25 mm, and terminal electrodes formed on both edges of the insulating substrate 2. 4a and 4b. The outer end 3a of the coil conductor 3 is connected to one terminal electrode 4a. The inner end 3b of the coil conductor 3 is connected to the other terminal electrode 4b via the lead electrode 6 and the via hole electrode 7. The lead electrode 6 is further provided on the outermost surface of the insulating layer 5 formed on the surface of the insulating substrate 2 so as to cover the coil conductor 3 after the coil conductor 3 is formed. The via-hole electrode 7 connects the lead electrode 6 on the outermost surface of the insulating layer 5 to the coil conductor 3 on the lowermost surface of the insulating layer 5.

【0019】チップインダクタ1は、凹版印刷によって
製造される。以下、その製造方法を順に説明する。以下
の説明に現れる各工程210〜310は、図2のブロッ
ク図に示されている。
The chip inductor 1 is manufactured by intaglio printing. Hereinafter, the manufacturing method will be described in order. The steps 210 to 310 appearing in the following description are shown in the block diagram of FIG.

【0020】まず、図3を参照して、使用される凹版2
0の製造工程210を説明する。凹版20は、XYステ
ージ16上に固定された厚さ125μmのポリイミドフ
ィルム15上に形成される。エキシマレーザ装置11か
ら出射された紫外領域の波長248nmのレーザビーム
は、形成されるべきコイルのスパイラルパターン及び端
子電極のパターンに対応するマスクパターンを有するマ
スク12を照射する。マスク12通過後のレーザビーム
は、ミラー13で反射され、イメージングレンズ14で
縮小されて、ポリイミドフィルム15上を照射する。ポ
リイミドフィルム15のうち、レーザビームで照射され
た部分は光化学反応で分解されて、導体パターンのライ
ンに相当する溝21(図4参照)が形成される。これに
よって、所望のパターンに対応した凹版20が形成され
る。XYステージ16を移動させながら上記の照射動作
を繰り返すことによって、典型的には、100mm×10
0mmのポリイミドフィルム15上に、サイズ2×1.2
5mmの凹版20が計4000個形成される。
First, referring to FIG.
0 manufacturing process 210 will be described. The intaglio 20 is formed on a 125 μm thick polyimide film 15 fixed on an XY stage 16. A laser beam having a wavelength of 248 nm in the ultraviolet region emitted from the excimer laser device 11 irradiates a mask 12 having a mask pattern corresponding to a spiral pattern of a coil to be formed and a terminal electrode pattern. The laser beam after passing through the mask 12 is reflected by the mirror 13, reduced by the imaging lens 14, and irradiates the polyimide film 15. A portion of the polyimide film 15 irradiated with the laser beam is decomposed by a photochemical reaction to form a groove 21 (see FIG. 4) corresponding to the line of the conductor pattern. Thereby, an intaglio 20 corresponding to a desired pattern is formed. By repeating the above-described irradiation operation while moving the XY stage 16, typically, 100 mm × 10
On a polyimide film 15 of 0 mm, size 2 × 1.2
A total of 4000 5 mm intaglios 20 are formed.

【0021】エキシマレーザによる加工は、炭酸ガスレ
ーザやYAGレーザによる加工が赤外波長領域のレーザ
ビームによる熱分解加工であるのに対して、ピークパワ
ーが数10MWに達する紫外波長領域のレーザビームに
よる光分解加工である。また、レーザビームのパルス幅
が短いために、加工領域以外の周囲への熱的影響が少な
い。その結果、エキシマレーザによる加工では、パター
ンのライン幅が10μm以下の微細な加工を行うことが
できる。
In the processing using an excimer laser, the processing using a carbon dioxide gas laser or a YAG laser is a thermal decomposition processing using a laser beam in an infrared wavelength region, whereas the processing using a laser beam in an ultraviolet wavelength region reaching a peak power of several tens of MW. Disassembly processing. Further, since the pulse width of the laser beam is short, there is little thermal influence on the surroundings other than the processing region. As a result, in the processing by the excimer laser, fine processing with a pattern line width of 10 μm or less can be performed.

【0022】また、レーザビームが照射された部分のポ
リイミドフィルム15の表面は、フィルムを構成する分
子の結合が切断されていて、化学的に非常に活性化され
た状態にある。したがって、その部分では化学結合が起
こりやすい。この特徴は、後述する剥離層の形成に有利
である。
The surface of the polyimide film 15 irradiated with the laser beam has a chemically activated state in which the bonds of the molecules constituting the film are broken. Therefore, a chemical bond is likely to occur in that portion. This feature is advantageous for forming a release layer described later.

【0023】図4は、上記の方法で形成された凹版20
の溝21の典型的な断面形状を示す。レンズの焦点深度
などレーザ加工工程で使用される光学系の特性を適切に
調整することによって、溝21は、その側面が2〜60
°のテーパ角を有する台形状の断面形状を有するように
形成される。これによって、後の工程で、溝21の内部
に充填される導電ペーストの被形成物上への転写が、容
易に実施できるようになる。なお、使用されるレーザビ
ームの形状は、典型的には、エキシマレーザ装置11か
らの出射時で8×24mmの長方形で、ポリイミドフィル
ム15への照射時で3.2×9.6mmの長方形である。
FIG. 4 shows an intaglio 20 formed by the above method.
Shows a typical cross-sectional shape of the groove 21 of FIG. By appropriately adjusting the characteristics of the optical system used in the laser processing step, such as the depth of focus of the lens, the side surface of the groove 21 can be 2 to 60 mm.
It is formed so as to have a trapezoidal cross-sectional shape having a taper angle of °. Thus, in a later step, the transfer of the conductive paste filling the inside of the groove 21 onto the workpiece can be easily performed. The shape of the laser beam used is typically a rectangle of 8 × 24 mm when emitted from the excimer laser device 11 and a rectangle of 3.2 × 9.6 mm when irradiated on the polyimide film 15. is there.

【0024】また、凹版20の材料になるポリイミドフ
ィルム15の加工表面に適切な保護層を設けることによ
って、溝21の形成時に発生するプラズマとの相互作用
から凹版20の加工面を保護することができる。これに
よって、凹版20の表面の溝21の開口部の変形を防ぐ
ことができる。なお、上記目的の保護層の材料として
は、例えばポリエチレンテレフタレート(PET)、ポ
リカーボネート(PC)、ポリサルフォン(PSF)が
使用できる。
Further, by providing an appropriate protective layer on the processed surface of the polyimide film 15 which is the material of the intaglio 20, it is possible to protect the processed surface of the intaglio 20 from interaction with plasma generated when the grooves 21 are formed. it can. Thereby, deformation of the opening of the groove 21 on the surface of the intaglio 20 can be prevented. In addition, as a material of the above-mentioned protective layer, for example, polyethylene terephthalate (PET), polycarbonate (PC), and polysulfone (PSF) can be used.

【0025】次に、マスク12をビアホール電極7の形
成用のマスクに交換してレーザビームをさらに照射し
て、先の工程で形成された導体パターンの溝21の所定
の位置に、ビアホール電極7に相当する円筒形のピット
22(図5参照)を形成する。ピット22の形成にあた
っても、溝21の形成時と同様に微細加工が可能であ
り、また充填された導電ペーストの転写が容易なよう
に、ピット22がテーパ形状を有するように形成するこ
とができる。なお、円筒形以外の形状を有するピット2
2を形成することも可能である。
Next, the mask 12 is replaced with a mask for forming the via-hole electrode 7 and a laser beam is further irradiated to place the via-hole electrode 7 at a predetermined position in the groove 21 of the conductor pattern formed in the previous step. Is formed (see FIG. 5). In forming the pits 22, fine processing can be performed similarly to the formation of the grooves 21, and the pits 22 can be formed to have a tapered shape so that the filled conductive paste can be easily transferred. . The pit 2 having a shape other than the cylindrical shape
2 can also be formed.

【0026】以上の方法によって、幅10μm〜50μ
mのラインに相当する深さ20μmの溝21、及び直径
45μmのビアホール電極に相当する直径60μmのピ
ット22を含む、形成されるべき導体パターンに対応す
る凹版20が形成される。溝21やピット22の深さ
は、レーザビームの照射時間だけを変化させることによ
って、ラインの幅(溝21の幅)を変えることなく任意
に0.2μm単位で変更でき、最適な値にすることがで
きる。また、溝21の幅やピット22の直径はマスクの
寸法を変更することで、容易に調整することができる。
これによって、本実施の形態の方法によれば、導体パタ
ーンのライン幅を10μm以下にしたり、ビアホールの
寸法をそのような微細なラインに対応して小さくしたり
することも可能である。
According to the above method, the width is 10 μm to 50 μm.
An intaglio 20 corresponding to a conductor pattern to be formed is formed, including a groove 21 having a depth of 20 μm corresponding to a line m and a pit 22 having a diameter of 60 μm corresponding to a via hole electrode having a diameter of 45 μm. The depths of the grooves 21 and the pits 22 can be arbitrarily changed in units of 0.2 μm by changing only the irradiation time of the laser beam without changing the line width (the width of the grooves 21), and have an optimum value. be able to. Further, the width of the groove 21 and the diameter of the pit 22 can be easily adjusted by changing the dimensions of the mask.
Thus, according to the method of the present embodiment, the line width of the conductor pattern can be reduced to 10 μm or less, and the size of the via hole can be reduced corresponding to such a fine line.

【0027】なお、上述のように凹版20の材料として
ポリイミドフィルム15を用いることによって、可とう
性(フレキシブル性)を凹版20に持たせることができ
る。そのことによって得られる効果は、後述する。
By using the polyimide film 15 as the material of the intaglio 20 as described above, the intaglio 20 can have flexibility (flexibility). The effect obtained by this will be described later.

【0028】上記の方法で形成した凹版20を用いて、
導体パターンを被形成物の表面に転写する。しかしなが
ら、凹版20の材料として使用しているポリイミドフィ
ルム15では、溝21及びピット22の中に充填されて
転写される導電ペーストとフィルム15との剥離性が十
分ではない。そのため、転写工程において、溝21及び
ピット22の内部に導電ペーストが残存しやすい。特
に、ビアホール電極7に相当するピット22では、その
深さが深いために導電ペーストの残存が特に顕著に発生
する。その結果、凹版20の形状が十分に転写されない
結果になる。したがって、実質的に完全な凹版形状の転
写を実現するためには、凹版20の表面、特に溝21及
びピット22の表面における剥離層の形成工程220が
必要である。
Using the intaglio 20 formed by the above method,
The conductor pattern is transferred to the surface of the object. However, the polyimide film 15 used as the material of the intaglio 20 has insufficient peeling properties between the film 15 and the conductive paste filled and transferred into the grooves 21 and the pits 22. Therefore, in the transfer step, the conductive paste easily remains inside the grooves 21 and the pits 22. Particularly, in the pit 22 corresponding to the via hole electrode 7, the conductive paste remains particularly remarkably due to its deep depth. As a result, the shape of the intaglio 20 is not sufficiently transferred. Therefore, in order to realize transfer of a substantially complete intaglio shape, a step 220 of forming a release layer on the surface of the intaglio 20, particularly on the surfaces of the grooves 21 and the pits 22 is required.

【0029】発明者らは、上記問題点を解決するため
に、ポリイミドフィルム15に対する剥離処理を、特に
導電ペーストに対する剥離力、及び処理層の寿命の点か
ら鋭意検討した。その結果、以下の方法でフッ化炭素系
単分子膜の剥離層を形成することが効果的であることを
確認した。
In order to solve the above-mentioned problems, the inventors have intensively studied the peeling treatment for the polyimide film 15, particularly in view of the peeling force for the conductive paste and the life of the treated layer. As a result, it was confirmed that it was effective to form a release layer of a fluorocarbon monolayer by the following method.

【0030】まず、O2アッシャーで酸素プラズマを凹
版20の表面に照射して、凹版20の表面に存在する酸
素の密度を多くする。一方、n−ヘキサデカン(あるい
は、トルエン、キシレン、ジシクロヘキシルでもよい)
80%、四塩化炭素10%及びクロロホルム8%の混合
溶液中に、フッ化炭素基及びクロロシラン基を含む物質
を混ぜた非水性の溶媒、例えばCF3(CF27(C
22SiCl3を、約1%の濃度で溶かした溶液を調
製する。この溶液中に、上記のように酸素処理された凹
版20を浸漬して、凹版20の表面に酸化膜を形成す
る。この酸化膜の表面には水酸基が多数含まれており、
フッ化炭素基及びクロロシラン基を含む物質のSiCl
基と反応して、脱塩素反応が生じる。この結果、凹版2
0の表面に共有結合によって化学吸着したフッ化炭素系
単分子膜が、凹版20の表面全体にわたって形成され
る。この単分子膜が、剥離層23(図5参照)として効
果的に機能する。
First, the surface of the intaglio 20 is irradiated with oxygen plasma by an O 2 asher to increase the density of oxygen existing on the surface of the intaglio 20. On the other hand, n-hexadecane (or may be toluene, xylene, dicyclohexyl)
A non-aqueous solvent such as a mixture of a substance containing a fluorocarbon group and a chlorosilane group in a mixed solution of 80%, 10% of carbon tetrachloride and 8% of chloroform, for example, CF 3 (CF 2 ) 7 (C
Prepare a solution of H 2 ) 2 SiCl 3 at a concentration of about 1%. The intaglio 20 subjected to the oxygen treatment as described above is immersed in this solution to form an oxide film on the surface of the intaglio 20. The surface of this oxide film contains many hydroxyl groups,
SiCl of a substance containing a fluorocarbon group and a chlorosilane group
Reacts with the group to cause a dechlorination reaction. As a result, intaglio 2
The fluorocarbon-based monomolecular film chemically adsorbed to the surface of the intaglio 20 by covalent bonds is formed over the entire surface of the intaglio 20. This monolayer effectively functions as the release layer 23 (see FIG. 5).

【0031】剥離時に大きな剥離力を必要とする箇所は
主に溝21及びピット22の部分であり、剥離層23は
主としてそのような部分に形成されることが望ましい。
一方、先に述べたように、凹版20を構成するポリイミ
ドフィルム15のうち、エキシマレーザによる加工で溝
21及びピット22が形成された部分は、化学的に活性
な状態にある。結果として、上記のフッ化炭素系単分子
膜の剥離層23は、剥離時に大きな剥離力が必要とされ
る溝21及びピット22の内部に、より多く結合して形
成される。また、剥離層23と凹版20、すなわち上記
の単分子膜とポリイミドフィルム15との結合は共有結
合であるので、両者は非常に強力に結合しており、剥離
効果の耐久性がある。さらに、剥離層23の厚さは10
0〜1000オングストロームと薄いために、凹版20
の形状精度に影響を与えず、凹版20内部に多くの導電
ペーストを充填することができる。
The portions requiring a large peeling force at the time of peeling are mainly the portions of the grooves 21 and the pits 22, and it is desirable that the peeling layer 23 is mainly formed in such a portion.
On the other hand, as described above, the portions of the polyimide film 15 forming the intaglio 20 where the grooves 21 and the pits 22 are formed by the processing using the excimer laser are in a chemically active state. As a result, the release layer 23 of the fluorocarbon-based monolayer described above is formed to be bonded more inside the grooves 21 and the pits 22 that require a large release force at the time of release. In addition, since the bond between the release layer 23 and the intaglio 20, that is, the above-mentioned monomolecular film and the polyimide film 15 is a covalent bond, the two are very strongly bonded to each other and have a durability of the release effect. Further, the thickness of the release layer 23 is 10
Because it is as thin as 0-1000 angstroms, intaglio 20
Many conductive pastes can be filled in the intaglio 20 without affecting the shape accuracy of the intaglio.

【0032】このように、工程220で凹版20の表面
に形成される剥離層23は、非常に優れた特性を有する
ものである。
As described above, the release layer 23 formed on the surface of the intaglio 20 in the step 220 has very excellent characteristics.

【0033】次に、工程230として、以上のように表
面に剥離層23が形成された凹版20の表面に、導電ペ
ーストとしてAgペースト24を塗布する。そして、塗
布後の凹版20表面をスキージ25で掻くことによっ
て、凹版20表面の余分なAgペースト24を除去する
とともに、溝21及びピット22の中にAgペースト2
4を十分に充填する(図5参照)。
Next, in step 230, an Ag paste 24 is applied as a conductive paste to the surface of the intaglio 20 on which the release layer 23 has been formed as described above. Then, by scraping the surface of the intaglio 20 after application with a squeegee 25, the excess Ag paste 24 on the surface of the intaglio 20 is removed, and the Ag paste 2 is placed in the grooves 21 and the pits 22.
4 (see FIG. 5).

【0034】ここで、発明者らによって行われた使用す
るスキージ25の材質に関する検討によれば、本実施の
形態では、以下の理由によりセラミック製のスキージ2
5の使用が望ましいことが明らかになった。すなわち、
樹脂製またはスチール製のスキージは、Agペースト2
4中に含まれる異物や凹版20の表面に存在するほこり
などによって傷つきやすい。そのため、そのようなスキ
ージ表面のきずによって、凹版20表面が傷つきやすく
なって、凹版20の寿命が低減する。それに対して、セ
ラミック製のスキージ25は硬いために、異物やほこり
による先端部の損傷が少ない。さらに、2000番以上
の細かい研磨材でセラミック製スキージ25の先端部を
滑らかにすれば、長時間の摩耗による消耗も防ぐことが
できる。この結果、セラミック製のスキージ25は、凹
版20の表面を傷つけることが少ない。
According to the study on the material of the squeegee 25 used by the inventors, according to the present embodiment, the ceramic squeegee 2 is used for the following reason.
It has been found that the use of 5 is desirable. That is,
For resin or steel squeegee, use Ag paste 2
4 are easily damaged by foreign substances contained in the ink or dust existing on the surface of the intaglio 20. Therefore, the surface of the intaglio 20 is easily damaged by such flaws on the surface of the squeegee, and the life of the intaglio 20 is reduced. On the other hand, since the squeegee 25 made of ceramic is hard, the tip of the squeegee 25 is hardly damaged by foreign matter or dust. Furthermore, if the tip of the ceramic squeegee 25 is made smooth with a fine abrasive of 2000 or more, it is possible to prevent wear due to prolonged wear. As a result, the ceramic squeegee 25 scarcely damages the surface of the intaglio 20.

【0035】次に、Agペースト24を充填した凹版2
0を循環式熱風乾燥機を用いて乾燥させて、Agペース
ト24中の有機溶剤を蒸発させる(工程240)。これ
によって、凹版20の溝21及びピット22に充填され
たAgペースト24を、溝21及びピット22の形状に
よりフィットさせて、よりシャープな形状を得ることが
できる。なお、乾燥手段は、上記に限られるものではな
い。
Next, the intaglio 2 filled with the Ag paste 24
The organic solvent in the Ag paste 24 is evaporated by drying 0 using a circulating hot air dryer (step 240). Thereby, the Ag paste 24 filled in the grooves 21 and the pits 22 of the intaglio 20 can be fitted to the shapes of the grooves 21 and the pits 22 to obtain a sharper shape. The drying means is not limited to the above.

【0036】本実施の形態で扱っている凹版20の表面
には比較的深い溝21及びピット22が形成されてお
り、特に、ピット22は最大深度が60μmと深い。そ
のため、この乾燥工程240において100℃以上の温
度で凹版20を急速に乾燥させると、溝21及びピット
22の内部に充填されているAgペースト24に直径5
〜40μmのピンホールが発生しやすい。ライン幅が5
0μm以下であるような微細な導体パターンでは、この
ようなピンホールはパターン焼成後のオープン不良の原
因になり、良質な導体パターンの形成を妨げる。
A relatively deep groove 21 and pits 22 are formed on the surface of the intaglio 20 used in the present embodiment. In particular, the pit 22 has a maximum depth of 60 μm. Therefore, when the intaglio 20 is rapidly dried at a temperature of 100 ° C. or more in the drying step 240, the Ag paste 24 filled in the grooves 21 and the pits 22 has a diameter of 5 μm.
Pinholes of 4040 μm tend to occur. Line width is 5
In a fine conductor pattern having a size of 0 μm or less, such a pinhole causes an open failure after pattern firing, and hinders formation of a high-quality conductor pattern.

【0037】そこで、本実施の形態の乾燥工程240で
は、以下のように2段階に凹版20の乾燥を行う。すな
わち、まず100℃以下の温度で5分間の予備乾燥を行
い、続いて温度150℃で5分間の乾燥を行う。それに
よって、上記のようなピンホールの発生を防ぐことがで
き、焼成後のオープン不良の発生がない導体パターンの
形成が可能になる。
Therefore, in the drying step 240 of the present embodiment, the intaglio 20 is dried in two stages as follows. That is, preliminary drying is performed at a temperature of 100 ° C. or less for 5 minutes, and then drying is performed at a temperature of 150 ° C. for 5 minutes. As a result, it is possible to prevent the occurrence of the pinhole as described above, and it is possible to form a conductor pattern without occurrence of an open defect after firing.

【0038】上記の予備乾燥の実施に換えて、室温から
150℃までの昇温を15℃/分以下の緩やかな温度勾
配で行うことによっても、上記と同様のピンホール発生
の抑制という効果を得ることができる。
In place of the above-mentioned predrying, the same effect of suppressing the generation of pinholes can also be obtained by raising the temperature from room temperature to 150 ° C. with a gentle temperature gradient of 15 ° C./min or less. Obtainable.

【0039】なお、溝21やピット22の内部のAgペ
ースト24を上記の工程240で乾燥させると、その柔
軟性が失われやすい。その結果、微細なライン幅(例え
ば100μm以下)を有する導体パターンを転写する場
合には、転写時に発生するストレスによってAgペース
ト24にクラックが発生して、焼成後のオープン不良の
原因になることがある。このような不都合を防ぐため、
本実施の形態ではAgペースト24中に0.1〜10wt
%の可塑剤を添加する。これによって、Agペースト2
4が乾燥後にも適度な柔軟性を有するようにして、転写
工程でのクラックの発生を防ぐことができる。可塑剤と
しては、フタル酸エステル系の可塑剤、例えば、フタル
酸ジメチル、フタル酸ジエチル、あるいはフタル酸ジオ
クチルを使用することができる。
When the Ag paste 24 inside the grooves 21 and the pits 22 is dried in the above step 240, the flexibility tends to be lost. As a result, when a conductor pattern having a fine line width (for example, 100 μm or less) is transferred, cracks may occur in the Ag paste 24 due to stress generated at the time of transfer, which may cause open defects after firing. is there. To prevent such inconvenience,
In the present embodiment, 0.1 to 10 wt.
% Plasticizer is added. Thereby, Ag paste 2
4 can have an appropriate flexibility even after drying, so that the occurrence of cracks in the transfer step can be prevented. As the plasticizer, a phthalate-based plasticizer such as dimethyl phthalate, diethyl phthalate, or dioctyl phthalate can be used.

【0040】以上のような乾燥工程240を行うと、有
機溶剤の蒸発分に相当するだけ、溝21やピット22の
内部に充填されているAgペースト24の体積が減少す
る。そこで、この減少分を補うために、Agペースト2
4の充填工程及び乾燥工程をもう一度繰り返す。先の乾
燥工程240で有機溶剤が蒸発することによって一度乾
燥状態となったAgペースト24は、この再充填で再び
軟化する。この再充填工程250及び再乾燥工程260
によって、充填されているAgペースト24の形状をさ
らに良好なものに整えるとともに、Agペースト24の
厚さを凹版20の溝21及びピット22の深さと同等に
することができる。
When the drying step 240 described above is performed, the volume of the Ag paste 24 filled in the grooves 21 and the pits 22 is reduced by the amount corresponding to the evaporation of the organic solvent. Therefore, to make up for this decrease, Ag paste 2
Step 4 is repeated once more. The Ag paste 24 once dried by the evaporation of the organic solvent in the previous drying step 240 is softened again by this refilling. The refilling step 250 and the redrying step 260
Thereby, the shape of the filled Ag paste 24 can be further improved, and the thickness of the Ag paste 24 can be made equal to the depth of the grooves 21 and the pits 22 of the intaglio 20.

【0041】凹版20の非パターン部、特にそれぞれの
溝21の間の部分にAgペースト24が残存している
と、導体パターンのライン間の短絡不良の原因になり得
る。このようなAgペースト24の残存は、Agペース
ト24が粘性を有していて糸をひきやすいために、スキ
ージ25による不要ペーストのかき取り中に糸ひき現象
が発生して、除去されるべき部分にAgペースト24が
残存してしまうことによる。しかし、上記のように、再
充填工程250において、溝21及びピット22の内部
に乾燥状態のAgペースト24が存在する状態で再充填
を行うと、非パターン部に新規に塗布されたAgペース
ト24の溶剤が溝21やピット22の内部の乾燥状態の
ペーストに吸収されて、非パターン部に残存していたA
gペースト24の粘度が増加する。この結果、非パター
ン部のAgペースト24をスキージで除去する場合に糸
ひき現象が発生せず、この部分の残存ペーストが容易に
除去される。そのため、ライン間の短絡不良が生じない
導体パターンの形成を行うことができる。
If the Ag paste 24 remains in the non-pattern portions of the intaglio 20, particularly in the portions between the respective grooves 21, a short circuit between the lines of the conductor pattern may be caused. Such Ag paste 24 remains because the Ag paste 24 is viscous and easy to thread, and the thread to be removed during the scraping of the unnecessary paste by the squeegee 25 is removed. Ag paste 24 remains. However, as described above, in the refilling step 250, when refilling is performed in a state where the dry Ag paste 24 is present inside the grooves 21 and the pits 22, the Ag paste 24 newly applied to the non-pattern portion is Is absorbed by the dry paste inside the grooves 21 and the pits 22 and remains in the non-pattern portions.
The viscosity of the g paste 24 increases. As a result, when the Ag paste 24 in the non-pattern portion is removed with a squeegee, the threading phenomenon does not occur, and the remaining paste in this portion is easily removed. Therefore, it is possible to form a conductor pattern that does not cause a short circuit between lines.

【0042】なお、本実施の形態の説明では、再充填工
程250及び再乾燥工程260はそれぞれ1回ずつ繰り
返されるが、必要に応じてそれらを2回以上繰り返すこ
とも可能である。
In the description of the present embodiment, the refilling step 250 and the redrying step 260 are each repeated once, but they may be repeated two or more times as necessary.

【0043】次に、絶縁基板2上に熱可塑性樹脂層28
を形成して、導体パターンが転写される被形成物を得
る。この樹脂層28は、転写時の接着層として機能す
る。そして、図6に模式的に示されているように、Ag
ペースト24が充填された溝21及びピット22を有す
る側の凹版20表面と熱可塑性樹脂28とを対向させ
て、凹版20と絶縁基板2とをラミネートする(工程2
70)。
Next, a thermoplastic resin layer 28 is formed on the insulating substrate 2.
Is formed to obtain an object on which the conductor pattern is transferred. This resin layer 28 functions as an adhesive layer at the time of transfer. Then, as schematically shown in FIG.
The intaglio 20 and the insulating substrate 2 are laminated with the surface of the intaglio 20 on the side having the grooves 21 and the pits 22 filled with the paste 24 facing the thermoplastic resin 28 (step 2).
70).

【0044】後述するように、熱可塑性樹脂層28の厚
さが極端に厚くなると、焼成時に樹脂層28自身の燃焼
ガスが多量に発生して、導体パターンがうまく形成され
ないという問題点が発生する。発明者による検討の結
果、樹脂層28の厚さは20μm以下が適当であること
が確認されている。
As will be described later, when the thickness of the thermoplastic resin layer 28 is extremely large, a large amount of combustion gas is generated in the resin layer 28 during firing, which causes a problem that a conductor pattern is not formed well. . As a result of a study by the inventor, it has been confirmed that the thickness of the resin layer 28 is suitably 20 μm or less.

【0045】ラミネート工程270の温度は、使用する
樹脂層28のガラス転移温度より30℃低い温度から、
100℃高い温度の範囲内に設定することが望ましい。
ラミネート温度が上記上限値より高いと、樹脂層28の
流動性が大きくなりすぎて、ラミネート時の圧力によっ
て樹脂層28が薄くなり、凹版20の溝21及びピット
22からのAgペースト24の転写が良好に行われなく
なる。一方、ラミネート温度が上記下限値より低い場合
には樹脂層28の流動性が十分でなく、Agペースト2
4と樹脂層28との密着性が悪くなって、やはり転写が
良好に行われない。
The temperature of the laminating step 270 is from a temperature 30 ° C. lower than the glass transition temperature of the resin layer 28 to be used.
It is desirable to set the temperature within a range of 100 ° C. higher.
When the laminating temperature is higher than the upper limit, the fluidity of the resin layer 28 becomes too large, and the resin layer 28 becomes thin due to the pressure at the time of laminating. It does not work well. On the other hand, when the lamination temperature is lower than the lower limit, the fluidity of the resin layer 28 is not sufficient, and the Ag paste 2
4 and the resin layer 28 become poor in adhesion, so that the transfer is not performed well.

【0046】さらに、ラミネート時の圧力は、1kg/cm
2から絶縁基板2の割れが発生する限界圧力値までの範
囲に設定することが望ましい。圧力値が上記下限値より
小さいと、絶縁基板2の表面にうねりがある場合に、ラ
ミネート時の凹版20と絶縁基板2との間が完全に密着
せず両者の間に気泡が混入することがある。そのような
現象は、やはり転写不良につながることがある。
Further, the pressure during lamination is 1 kg / cm
It is desirable to set the range from 2 to a critical pressure value at which cracking of the insulating substrate 2 occurs. When the pressure value is smaller than the lower limit, when the surface of the insulating substrate 2 has undulation, the intaglio 20 and the insulating substrate 2 at the time of lamination do not completely adhere to each other, and air bubbles may enter between the two. is there. Such a phenomenon may still lead to poor transfer.

【0047】上記の検討結果を考慮して、本実施の形態
では、ラミネート工程270を以下の条件で行う。
In the present embodiment, the laminating step 270 is performed under the following conditions in consideration of the above examination results.

【0048】まず、熱可塑性樹脂であるポリビニールブ
チラール樹脂(以下、PVBと略記する)を溶解したブ
チルカルビトールアセテートの溶液を、100mm角のア
ルミナ製の絶縁基板2の表面に塗布して乾燥する。これ
によって、絶縁基板2の表面全体に厚さ10μmのPV
B層28を形成する。次に、このようにPVB層28を
形成した絶縁基板2と、Agペースト24を充填してあ
る凹版20とを、図6に示すように熱ローラ26及び2
7を用いて、温度100℃、圧力20kg/cm2及び速度
5cm/秒の条件下でラミネートする。なお、PVB層2
8は、ディップ法、スピンナー法、あるいはロールコー
スタを用いるコーティング法を用いて塗布すればよい。
本実施の形態では絶縁基板2の片面にのみPVB層28
を形成したが、両面に形成しても良い。
First, a solution of butyl carbitol acetate in which polyvinyl butyral resin (hereinafter abbreviated as PVB) as a thermoplastic resin is dissolved is applied to the surface of a 100 mm square alumina insulating substrate 2 and dried. . As a result, a 10 μm thick PV
The B layer 28 is formed. Next, as shown in FIG. 6, the insulating substrate 2 having the PVB layer 28 formed thereon and the intaglio 20 filled with the Ag paste 24 are
Using No. 7, lamination is performed under the conditions of a temperature of 100 ° C., a pressure of 20 kg / cm 2 and a speed of 5 cm / sec. The PVB layer 2
8 may be applied using a dipping method, a spinner method, or a coating method using a roll coaster.
In the present embodiment, the PVB layer 28 is formed only on one side of the insulating substrate 2.
Was formed, but may be formed on both surfaces.

【0049】通常、絶縁基板2の表面には、図7(a)
または図7(b)に模式的に示すように、最大幅30μ
m程度のうねりが存在する。従来のようにガラス製の凹
版29を使用する場合には、図7(b)に示すように、
ガラス凹版29の剛性が強すぎるために、凹版29が絶
縁基板2のうねり形状に十分に追従できない。そのた
め、PVB層28′の厚さを10〜50μm程度に不均
一にしてうねりを吸収して、ラミネートを行わねばなら
ない。このため、先に述べた好ましい厚さの範囲内(2
0μm以下)におさまるように、PVB層28′を形成
することができない。
Normally, the surface of the insulating substrate 2 is formed as shown in FIG.
Alternatively, as schematically shown in FIG.
There is about m undulations. When the intaglio 29 made of glass is used as in the prior art, as shown in FIG.
Since the rigidity of the glass intaglio 29 is too strong, the intaglio 29 cannot sufficiently follow the undulating shape of the insulating substrate 2. For this reason, the thickness of the PVB layer 28 'must be made non-uniform to about 10 to 50 [mu] m to absorb the undulation and laminate. For this reason, within the above-mentioned preferred thickness range (2
(Below 0 μm), the PVB layer 28 ′ cannot be formed.

【0050】しかし、本実施の形態のようにフレキシブ
ル性に富んだ樹脂製の凹版20を使用する構成によれ
ば、図7(a)に示すように、凹版20が絶縁基板2の
うねり形状に十分に追従できる。したがって、絶縁基板
2のうねり形状には無関係に、厚さ10μm以下のPV
B層28を絶縁基板2上に形成することができる。
However, according to the configuration using the intaglio 20 made of resin having high flexibility as in the present embodiment, the intaglio 20 is formed into the undulating shape of the insulating substrate 2 as shown in FIG. Can follow enough. Therefore, regardless of the undulation shape of the insulating substrate 2, a PV having a thickness of 10 μm or less
The B layer 28 can be formed on the insulating substrate 2.

【0051】次に、転写工程280として、ラミネート
された凹版20と絶縁基板2との温度を室温にまで下げ
てから凹版20を絶縁基板2から剥離させて、導体パタ
ーンに応じてパターン化されたAgペースト24の転写
を行う。
Next, in the transfer step 280, the temperature of the laminated intaglio 20 and the insulating substrate 2 was lowered to room temperature, and then the intaglio 20 was peeled off from the insulating substrate 2 to form a pattern according to the conductor pattern. The transfer of the Ag paste 24 is performed.

【0052】このとき、本実施の形態の構成では、凹版
20がフレキシブル性に富んでいるために、図8に示さ
れるように凹版20を90°以上の角度に曲げることが
可能である。その結果、絶縁基板2からの凹版20の剥
離は面と線との剥離になる。このため、必要な剥離力が
低減されて、凹版20を容易に剥離することができる。
一方、従来の剛性が強いガラス製凹版29(図7(b)
参照)を用いる場合には、図8に示すような角度まで凹
版29を曲げることができず面と面との剥離になるの
で、大きな剥離力が必要である。また、凹版29の曲げ
角度を大きくし過ぎると、凹版29または絶縁基板2に
クラックが容易に発生する。したがって、両者の剥離に
は多大の注意が必要であって、作業性が良くなく、作業
コストや作業時間の増加を生じていた。
At this time, in the configuration of this embodiment, since the intaglio 20 is rich in flexibility, the intaglio 20 can be bent at an angle of 90 ° or more as shown in FIG. As a result, separation of the intaglio 20 from the insulating substrate 2 results in separation between the surface and the line. Therefore, the required peeling force is reduced, and the intaglio 20 can be easily peeled.
On the other hand, a conventional rigid glass intaglio 29 (FIG. 7B)
8), the intaglio plate 29 cannot be bent to the angle shown in FIG. 8 and the surfaces are separated from each other, so that a large peeling force is required. If the bending angle of the intaglio 29 is too large, cracks easily occur in the intaglio 29 or the insulating substrate 2. Therefore, great care must be taken for the separation of the two, and the workability is not good, resulting in an increase in work cost and work time.

【0053】本実施の形態によれば、例えば溝の幅15
μm、深さ20μmのパターンを有する凹版20を用い
ても、溝21の内部でのAgペースト24の残存がな
く、上記の溝21の幅と実質的に同じ幅及び溝21の深
さと実質的に同じ高さを有する導体パターンを転写・形
成することができる。また、ビアホール電極部分に関し
ては、凹版20のピット22の直径が45μmで深さが
60μmの場合に、溝21の場合と同様に実質的に完全
に対応する寸法の導体パターンを転写・形成することが
できる。また、導体ラインとビアホール電極とは、同一
工程で一体的に同時に形成されるので、両者の間の電気
的接続が確実に確保される。
According to this embodiment, for example, the groove width 15
Even when the intaglio 20 having a pattern of 20 μm in depth and 20 μm in depth is used, the Ag paste 24 does not remain inside the groove 21, and the width and the depth of the groove 21 are substantially the same as the width of the groove 21. The conductor pattern having the same height can be transferred and formed. When the pits 22 of the intaglio 20 have a diameter of 45 μm and a depth of 60 μm, a conductive pattern having substantially completely corresponding dimensions as in the case of the groove 21 is transferred and formed with respect to the via hole electrode portion. Can be. In addition, since the conductor line and the via-hole electrode are integrally formed simultaneously in the same process, electrical connection between the two is reliably ensured.

【0054】さらに、本実施の形態の高周波用チップイ
ンダクタ1のように高周波数領域で使用される電子部品
では、表皮抵抗を小さくして電気的動作特性を向上させ
るために、導体パターンの表面形状をできるだけシャー
プにする必要がある。しかし、従来の銅板やガラス製の
凹版の形成に用いられていた湿式エッチングは等方性の
エッチングになってしまうので、アスペクト比の高い加
工ができない。そのため、パターンが微細になって形成
すべきライン幅が細くなるにつれて、深い溝を形成する
ことができなくなる。また、溝のエッジ部が鋭利になら
ずに円みを帯びてしまう。それに対して、本実施の形態
のようにエキシマレーザによって凹版20を加工すれ
ば、鋭角的なエッジを有するパターンを形成することが
できる。さらに、すでに説明してきたように、転写時に
溝21やピット22の内部にAgペースト24が残存し
ないので、鋭角的な凹版20の形状と同様の鋭利な形状
を有するパターンが転写される。したがって、本実施の
形態にしたがって形成された導体パターンは、高周波用
導体として優れた特性を有するものになる。
Further, in an electronic component used in a high frequency region such as the high-frequency chip inductor 1 of the present embodiment, the surface shape of the conductor pattern is reduced in order to reduce the skin resistance and improve the electrical operation characteristics. Need to be as sharp as possible. However, wet etching which has been used for forming a conventional copper plate or glass intaglio becomes isotropic etching, so that processing with a high aspect ratio cannot be performed. Therefore, as the pattern becomes finer and the line width to be formed becomes narrower, a deep groove cannot be formed. Further, the edge of the groove is not sharp but rounded. On the other hand, if the intaglio 20 is processed by excimer laser as in the present embodiment, a pattern having sharp edges can be formed. Further, as described above, since the Ag paste 24 does not remain inside the grooves 21 and the pits 22 at the time of transfer, a pattern having a sharp shape similar to the shape of the acute intaglio 20 is transferred. Therefore, the conductor pattern formed according to the present embodiment has excellent characteristics as a high-frequency conductor.

【0055】次に、上記のように導体パターンが転写さ
れた絶縁基板2を、図9に示すようなピーク温度850
℃の温度パターンの下で焼成する工程290を行う。本
実施の形態で焼成の対象になる絶縁基板2は、PVB層
(樹脂層)28を介して導体パターンが形成されている
構造になるので、焼成条件の設定によってはPVB層2
8から燃焼ガスが発生して、導体パターンの不良につな
がる剥離や変形が生じることがある。そのような不都合
の発生を防ぐためには、PVB層28の燃焼が開始され
てから終了するまでの温度に相当する200℃〜500
℃の間の昇温時の温度勾配を200℃/時間以下にする
ことが望ましい。
Next, the insulating substrate 2 on which the conductor pattern has been transferred as described above is placed on a peak temperature 850 as shown in FIG.
Step 290 of baking under a temperature pattern of ° C. is performed. In the present embodiment, the insulating substrate 2 to be fired has a structure in which a conductor pattern is formed via a PVB layer (resin layer) 28. Therefore, depending on the setting of firing conditions, the PVB layer 2
Combustion gas may be generated from 8 and peeling or deformation may occur, which may lead to defective conductor patterns. In order to prevent the occurrence of such inconvenience, the temperature from 200 ° C. to 500 ° C., which corresponds to the temperature from the start of combustion of the PVB layer 28 to the end thereof,
It is desirable that the temperature gradient at the time of temperature rise between 200 ° C. and 200 ° C./hour or less.

【0056】ラミネート工程270の説明に関連してす
でに若干説明したが、このような条件で焼成工程290
を実施する場合におけるPVB層28の厚さと形成され
た導体パターンの性能との関係を、(表1)に示す。
As described above in connection with the description of the laminating step 270, the firing step 290 is performed under such conditions.
(Table 1) shows the relationship between the thickness of the PVB layer 28 and the performance of the formed conductor pattern in the case where the above is performed.

【0057】[0057]

【表1】 [Table 1]

【0058】(表1)より、PVB層28の厚さが20
μm以下であれば、形状の劣化や剥離が生じることなく
所望の導体パターンを焼成することができる。しかし、
PVB層28の厚さが30μm以上になると、焼成時に
パターンの形状不良や剥離が発生することがわかる。し
たがって、PVB層28の厚さは薄い方が特性的に有利
である。これより、先に図7(a)及び図7(b)を参
照して比較した本実施の形態のポリイミド凹版20と従
来のガラス凹版29とでは、PVB層28の厚さを上記
の望ましい範囲内におさめることができる本実施の形態
のポリイミド凹版20の方が、品質的に優れた導体パタ
ーンを形成できることになる。
According to Table 1, the thickness of the PVB layer 28 is 20
If it is not more than μm, a desired conductor pattern can be fired without causing deterioration of the shape or peeling. But,
It can be seen that when the thickness of the PVB layer 28 is 30 μm or more, pattern shape defects and peeling occur during firing. Therefore, the thinner the thickness of the PVB layer 28 is, the better the characteristics are. 7A and 7B, the thickness of the PVB layer 28 in the polyimide intaglio 20 of the present embodiment and the conventional glass intaglio 29 are set within the above-described desirable range. The polyimide intaglio 20 of the present embodiment, which can be accommodated in the inside, can form a conductor pattern excellent in quality.

【0059】また、上記のような本実施の形態の方法に
よれば、導体パターン中のライン3とビアホール電極7
とが、一体的に同時に形成される。これによって、ライ
ン3とビアホール電極7との間の確実な電気的接続が得
られる。
According to the method of the present embodiment as described above, the line 3 in the conductor pattern and the via-hole electrode 7
Are integrally and simultaneously formed. Thereby, a reliable electric connection between the line 3 and the via hole electrode 7 is obtained.

【0060】次に、以上の工程で表面にAgペースト2
4による導体パターンを形成した絶縁基板2の表面に、
絶縁層5を形成するために、ガラスペーストのパターン
を印刷して形成する(工程300)。このとき、図10
に示すようにビアホール電極7の部分は、マスク径15
0μmのスクリーン版を使用して、粘度20万cpsの結
晶化ガラスによって印刷する。これより、ビアホール電
極7の部分には印刷の「にじみ」が発生して、ビアホー
ル電極7の周囲を覆うガラスペーストの厚さが他の部分
よりも薄くなる。この結果、ビアホール電極7の周囲
に、ビアホール形状が形成される。
Next, the Ag paste 2
4 on the surface of the insulating substrate 2 on which the conductor pattern is formed.
In order to form the insulating layer 5, a pattern of a glass paste is printed and formed (Step 300). At this time, FIG.
As shown in FIG.
Printing is performed with crystallized glass having a viscosity of 200,000 cps using a screen plate of 0 μm. As a result, printing “bleeding” occurs in the portion of the via-hole electrode 7, and the thickness of the glass paste covering the periphery of the via-hole electrode 7 is smaller than in other portions. As a result, a via hole shape is formed around the via hole electrode 7.

【0061】形成されるビアホールの径はビアホール電
極の形状によって規定されるので、これまでは形成が困
難であった直径40μm程度の微少なビアホールであっ
ても、本実施の形態によれば、簡単に印刷形成すること
ができる。また、このように微少なビアホールを形成で
きるので、その分だけスパイラル状のコイルパターンの
ターン数を増加させることができる。これによって、得
られるインダクタンス値を大きくすることができる。
Since the diameter of the via hole to be formed is determined by the shape of the via hole electrode, according to the present embodiment, even a small via hole having a diameter of about 40 μm, which has been difficult to form, can be easily obtained. Can be formed by printing. In addition, since a minute via hole can be formed in this manner, the number of turns of the spiral coil pattern can be increased by that much. Thereby, the obtained inductance value can be increased.

【0062】上記のように印刷されたガラスペーストの
パターンを、ピーク温度820℃に10分間保持して焼
成し、絶縁層5を形成する。このとき、結晶化ガラスを
使用しているので、焼成中の流動が少なく、印刷された
パターン形状が良好に保たれる。
The pattern of the glass paste printed as described above is held at a peak temperature of 820 ° C. for 10 minutes and fired to form an insulating layer 5. At this time, since the crystallized glass is used, the flow during baking is small, and the printed pattern shape is kept good.

【0063】従来の方法では、多層構造基板の上下層導
体パターンを相互に接続するために、絶縁層にスクリー
ン印刷によるパターニングまたはエッチングなどによっ
て開口部を設けてビアホールとし、さらにそこに電極材
料を埋め込んでビアホール電極を形成していた。しか
し、この方法では、電極の埋め込み工程における不良に
よって、上層または/及び下層の導体パターンとビアホ
ール電極との電気的接続が十分でないことによる下層の
導体パターンと上層の導体パターンとの間の接続不良が
発生することがあった。しかし、本実施の形態による方
法では、すでに述べたように、ビアホール電極7の形成
は下層の導体パターンの形成と一体的に同時に行われる
ので、上記のような接続不良は発生しない。
In the conventional method, in order to connect the upper and lower conductor patterns of the multilayer structure substrate to each other, an opening is formed in the insulating layer by patterning or etching by screen printing to form a via hole, and an electrode material is embedded therein. Formed a via hole electrode. However, in this method, poor connection between the lower conductor pattern and the upper conductor pattern due to insufficient electrical connection between the upper and / or lower conductor pattern and the via hole electrode due to a defect in the electrode embedding step. May occur. However, in the method according to the present embodiment, as described above, since the formation of the via hole electrode 7 is performed simultaneously and integrally with the formation of the lower conductor pattern, the above connection failure does not occur.

【0064】さらに、ビアホール電極7の形状・厚さを
任意に設定できるので、絶縁層5の表面からビアホール
電極7を数μm突き出させるような形状にすることによ
って、上層導体パターンとビアホール電極7との接続を
確実に行うことができる。また、ビアホール電極7の基
板2表面に垂直な方向の断面形状を台形状にすることに
よって、寸法的に微細なビアホール電極7であっても、
後工程で必要とされるだけの接続強度が十分に得られる
構造になっている。
Further, since the shape and thickness of the via hole electrode 7 can be arbitrarily set, the upper conductor pattern and the via hole electrode 7 are formed by making the via hole electrode 7 project from the surface of the insulating layer 5 by several μm. Can be reliably connected. Further, by making the cross-sectional shape of the via-hole electrode 7 in the direction perpendicular to the surface of the substrate 2 trapezoidal, even if the via-hole electrode 7 is dimensionally fine,
The structure is such that a sufficient connection strength required in a later step can be obtained.

【0065】最後に、絶縁層5上にリード電極6を形成
する工程310を行う。これは、Agペーストでリード
電極6のパターンを絶縁層5表面にスクリーン印刷し
て、ピーク温度810℃に10分間保持して焼成を行う
ことによって、形成される。これによって、本実施の形
態のチップインダクタ1が製造される。
Finally, a step 310 of forming the lead electrode 6 on the insulating layer 5 is performed. This is formed by screen-printing the pattern of the lead electrode 6 with an Ag paste on the surface of the insulating layer 5 and firing at a peak temperature of 810 ° C. for 10 minutes. As a result, the chip inductor 1 of the present embodiment is manufactured.

【0066】上記の説明では、チップインダクタ1を例
にとって本実施の形態の電子部品の製造方法を説明して
きたが、製造できるのはチップインダクタ1に限られる
わけではないのはもちろんである。例えば、本実施の形
態に従って、チップビーズ、EMIフィルタ、コンデン
サなどの他の電子部品、あるいは積層構造を有する他の
電子部品の電極部分を製造することができる。
In the above description, the method of manufacturing an electronic component according to the present embodiment has been described using the chip inductor 1 as an example. However, it is needless to say that the chip inductor 1 can be manufactured. For example, according to the present embodiment, it is possible to manufacture an electrode portion of another electronic component such as a chip bead, an EMI filter, a capacitor, or another electronic component having a laminated structure.

【0067】また、上記の説明では、工程210〜29
0によって導体パターンを転写して形成した後に工程3
00及び310で絶縁層5及びリード電極6の形成を行
っている。あるいは、このような構造が不要な導体パタ
ーンを形成する場合には、工程210〜290までを行
えば所望の導体パターンが得られるのであって、工程3
00及び310を行う必要がない。
In the above description, steps 210 to 29
Step 3 after transferring and forming the conductor pattern according to Step 3.
At 00 and 310, the insulating layer 5 and the lead electrode 6 are formed. Alternatively, when a conductor pattern that does not require such a structure is formed, a desired conductor pattern can be obtained by performing steps 210 to 290.
There is no need to perform 00 and 310.

【0068】また、導体パターンを形成するために使用
する導電ペーストの材料としてAgペーストを使用した
が、これに限定されるものではない。例えば、Cu,N
i,Al,Auなどの他の金属ペースト、またはレジネ
ートペーストを使用することができる。また、有機溶剤
を含む導電ペースト以外にも、紫外線硬化性樹脂または
熱硬化性樹脂で硬化後に適当なフレキシブル性を有する
樹脂を含有する導電ペーストを使用することもできる。
Although the Ag paste is used as the material of the conductive paste used to form the conductor pattern, the present invention is not limited to this. For example, Cu, N
Other metal pastes such as i, Al, Au, or resinate pastes can be used. In addition to a conductive paste containing an organic solvent, a conductive paste containing a resin having appropriate flexibility after being cured with an ultraviolet curable resin or a thermosetting resin can also be used.

【0069】凹版20の材料としては、適度の可とう性
(フレキシブル性)を有するものであれば、上述のポリ
イミドフィルム15の他に、PET、PSF、PC、P
EI(ポリエーテルイミド)、PAR(ポリアクリレー
ト)、PEEK(ポリエーテルケトン)などの樹脂シー
トを使用することができる。また、絶縁基板2上に形成
する樹脂層28の材料には、エチルセルロース系の熱可
塑性樹脂、あるいはエポキシやアクリル系の熱硬化性樹
脂を使用することができる。
As a material for the intaglio 20, if it has an appropriate flexibility (flexibility), in addition to the above-described polyimide film 15, PET, PSF, PC, P
Resin sheets such as EI (polyetherimide), PAR (polyacrylate), and PEEK (polyetherketone) can be used. In addition, as a material of the resin layer 28 formed on the insulating substrate 2, an ethyl cellulose-based thermoplastic resin, or an epoxy or acrylic-based thermosetting resin can be used.

【0070】さらに、以上の説明では、凹版20と絶縁
基板2とのラミネート工程において、熱ローラ26及び
27を用いて圧力をかけながら熱的に貼り合わせる装置
を使用したが、少なくとも片面に熱板を備えたプレス装
置を使用してもよい。
Furthermore, in the above description, in the laminating step of the intaglio 20 and the insulating substrate 2, a device for thermally bonding while applying pressure using the heat rollers 26 and 27 is used. May be used.

【0071】導体パターンを転写して形成するための被
形成物を構成する絶縁基板2の材料は、特定のものに制
限されるものではなく、セラミックなど一般的に使用さ
れている材料を用いることができる。あるいは、チタン
酸バリウムを主体とする誘電体であってもよい。
The material of the insulating substrate 2 constituting the object to be formed by transferring and forming the conductor pattern is not limited to a specific material, but may be a commonly used material such as ceramic. Can be. Alternatively, a dielectric mainly composed of barium titanate may be used.

【0072】特に、インダクタンス部品を形成する場合
には、絶縁基板2及び絶縁層5の少なくとも一方を、フ
ェライトなどの磁性体材料で形成することが望ましい。
これは、これらの磁性体材料の透磁率によって、形成さ
れる電子部品のインダクタンス値を向上できるからであ
る。
In particular, when forming an inductance component, it is desirable that at least one of the insulating substrate 2 and the insulating layer 5 is formed of a magnetic material such as ferrite.
This is because the inductance of the electronic component to be formed can be improved by the magnetic permeability of these magnetic materials.

【0073】あるいは、被形成物をグリーンシートによ
って形成することができる。グリーンシートは加熱によ
って軟化する性質を有しているので、グリーンシートを
用いて被形成物を形成する場合には、工程270におい
て、転写時の接着層として機能する樹脂層28の形成を
省略することができる。
Alternatively, the object can be formed from a green sheet. Since the green sheet has a property of being softened by heating, in the case of forming an object using the green sheet, in step 270, the formation of the resin layer 28 functioning as an adhesive layer during transfer is omitted. be able to.

【0074】凹版20の形成にはエキシマレーザ装置1
1を使用したが、波長が紫外線領域のレーザビームを発
することができるものであれば、色素レーザや自由電子
レーザなど他のレーザ源を使用することができる。さら
に、上記波長領域でこれらのレーザと同等の必要なレベ
ルのエネルギー密度を有するビームを発することができ
る光源であれば、レーザ源以外の他のものを使用するこ
とも可能である。
The intaglio 20 is formed by the excimer laser device 1
Although 1 was used, another laser source such as a dye laser or a free electron laser can be used as long as it can emit a laser beam having a wavelength in the ultraviolet region. Further, any other light source than the laser source can be used as long as it can emit a beam having a required energy density equivalent to these lasers in the above wavelength region.

【0075】(実施の形態2)本発明の電子部品の製造
方法の第2の実施の形態を、導体パターンの積層構造を
有するハイブリッドIC(以下、HICと略記する)基
板の製造方法を例にとって、図11〜図14を参照して
説明する。なお、図11〜図14において、同じ構成要
素には同じ参照符号をつけている。
(Embodiment 2) A second embodiment of the method of manufacturing an electronic component according to the present invention will be described by taking a method of manufacturing a hybrid IC (hereinafter abbreviated as HIC) substrate having a laminated structure of conductor patterns as an example. , Will be described with reference to FIGS. 11 to 14, the same components are denoted by the same reference numerals.

【0076】図11(a)はHIC基板30の平面図、
図11(b)は図11(a)の11B−11B′線にお
けるHIC基板30の切断面である。なお、図11
(a)の右半分は上層の導体パターンが形成されている
部分、左半分は下層の導体パターンが形成されている部
分を示している。また、図11(a)及び図11(b)
はHIC基板30の構成を簡略化して模式的に示すもの
であるので、図面中の導体パターンは以下に記す寸法の
値を正確に反映していない。
FIG. 11A is a plan view of the HIC substrate 30.
FIG. 11B is a cut surface of the HIC substrate 30 taken along line 11B-11B ′ of FIG. 11A. Note that FIG.
The right half of (a) shows the portion where the upper conductor pattern is formed, and the left half shows the portion where the lower conductor pattern is formed. Further, FIGS. 11A and 11B
3 schematically shows the configuration of the HIC substrate 30 in a simplified manner, and therefore, the conductor pattern in the drawing does not accurately reflect the dimension values described below.

【0077】HIC基板30は、絶縁基板31上に形成
された下層導体パターン32、下層導体パターン32を
覆うように形成された絶縁層33、及び絶縁層33の上
に形成された上層導体パターン34からなる2層配線構
造を有している。下層導体パターン32は、図11
(b)からわかるように、スパイラル状のコイル導体部
32a、及びそれ以外の導体部32bを含んでいる。下
層導体パターン32と上層導体パターン34とは、ビア
ホール電極35によって接続される。また、上層導体パ
ターン34の一部には、ICチップをフェースダウン実
装するための実装部36が設けられている。
The HIC substrate 30 includes a lower conductive pattern 32 formed on an insulating substrate 31, an insulating layer 33 formed so as to cover the lower conductive pattern 32, and an upper conductive pattern 34 formed on the insulating layer 33. Has a two-layer wiring structure. The lower conductor pattern 32 is shown in FIG.
As can be seen from (b), a spiral coil conductor 32a and other conductors 32b are included. The lower conductor pattern 32 and the upper conductor pattern 34 are connected by a via hole electrode 35. A mounting portion 36 for mounting the IC chip face down is provided in a part of the upper conductor pattern 34.

【0078】下層導体パターン32のうちでコイル導体
部32aに相当する部分には、電気的特性の観点から、
例えばピッチ60μm(すなわち、各ラインの幅30μ
m、ラインの間隔30μm)で高さ(すなわち、導体膜
の厚さ)35μmの導体パターンが形成される。また、
ビアホール電極35は、絶縁層33の表面から先端が飛
び出して上下層の導体パターン32及び34の間が確実
に接続されるように、高さ(すなわち、導体膜の厚さ)
50μmに形成されている。一方、上層導体パターン3
4のフェースダウン実装部36は、例えば、ピッチ15
0μm(すなわち、各ラインの幅75μm、ラインの間
隔75μm)で形成される。
In the lower conductor pattern 32, a portion corresponding to the coil conductor portion 32a is provided from the viewpoint of electrical characteristics.
For example, the pitch is 60 μm (that is, the width of each line is 30 μm).
m, and a conductor pattern having a height (that is, a thickness of the conductor film) of 35 μm with a line interval of 30 μm is formed. Also,
The via-hole electrode 35 has a height (that is, a thickness of the conductive film) so that the tip protrudes from the surface of the insulating layer 33 and the upper and lower conductive patterns 32 and 34 are reliably connected.
It is formed to 50 μm. On the other hand, the upper conductor pattern 3
4, the face-down mounting part 36 has, for example, a pitch 15
0 μm (that is, each line has a width of 75 μm and a line interval is 75 μm).

【0079】さらに、このフェースダウン実装部36
は、ICチップをフェースダウン実装する際の実装条件
の制約から、表面の長さ5mmあたりのうねりが3μm以
下であるような平坦度が必要である。この場合、下層導
体パターン32のうちでフェースダウン実装部36の下
に位置する導体部32bの高さ(導体膜の厚さ)が5μ
m以上あると、絶縁層33の表面のうねりが大きくなっ
てフェースダウン実装が困難になる。そのために、導体
部32bの高さは、5μm以下に抑えられている。
Further, the face-down mounting section 36
Requires flatness such that undulations per surface length of 5 mm are 3 μm or less due to restrictions on mounting conditions when the IC chip is face-down mounted. In this case, the height (thickness of the conductive film) of the conductive portion 32b located below the face-down mounting portion 36 in the lower conductive pattern 32 is 5 μm.
If it is more than m, the undulation of the surface of the insulating layer 33 becomes large, and face-down mounting becomes difficult. Therefore, the height of the conductor portion 32b is suppressed to 5 μm or less.

【0080】以上のように、本発明の第2の実施の形態
では、形成される導体パターンのうちで任意の場所の導
体膜の厚さ(ラインの高さ)を所望のレベルに変えて、
パターン内に高低差を有する導体パターンが形成され
る。これによって、最表面の上層導体パターン34の所
定の位置へのICチップのフェースダウン実装を可能に
したHIC基板30が形成される。
As described above, in the second embodiment of the present invention, the thickness (line height) of the conductor film at an arbitrary position in the formed conductor pattern is changed to a desired level.
A conductor pattern having a height difference is formed in the pattern. As a result, the HIC substrate 30 that enables the IC chip to be mounted face-down on a predetermined position of the uppermost conductor pattern 34 on the outermost surface is formed.

【0081】以下に、本実施の形態のHIC基板30の
製造方法を説明する。なお、以下の説明における凹版の
製造などの個々の工程は、形成対象である導体パターン
の形状が異なるだけで第1の実施の形態に対応する各工
程と実質的に等価である。したがって、その特徴などに
関する詳細な説明は省略する。
Hereinafter, a method of manufacturing the HIC substrate 30 according to the present embodiment will be described. The individual steps such as the production of intaglio in the following description are substantially equivalent to the steps corresponding to the first embodiment, except that the shape of the conductor pattern to be formed is different. Therefore, a detailed description of the features and the like will be omitted.

【0082】まず、下層導体パターン32を形成するた
めの凹版を、第1の実施の形態の工程210と同様に、
下層導体パターン32のコイル導体部32a作成用及び
その他の導体部32b作成用、ならびにビアホール電極
35作成用の計3種類のマスクを使用して、エキシマレ
ーザを用いてポリイミドフィルム上に以下の順序で形成
する。まず、コイル導体部32aのパターンに対応する
マスクを用いて、深さ45μmの溝からなるコイル導体
部32aに相当するパターンを形成する。次に、ビアホ
ール電極35のパターンに対応するマスクを用いて、深
さ65μmの溝からなるビアホール電極に相当するパタ
ーンを形成する。最後に、導体部32bのパターンに対
応するマスクを用いて、深さ10μmの溝からなる導体
部32bに相当するパターンを形成する。上記の各工程
で形成されるそれぞれのパターンの相対的位置を5μm
以内の精度で位置合わせすることによって、下層導体パ
ターン32を形成するための凹版が形成される。
First, an intaglio for forming the lower conductor pattern 32 is formed in the same manner as in step 210 of the first embodiment.
Using a total of three types of masks for forming the coil conductor portion 32a and the other conductor portion 32b of the lower conductor pattern 32, and for forming the via hole electrode 35, the excimer laser is used on the polyimide film in the following order. Form. First, using a mask corresponding to the pattern of the coil conductor 32a, a pattern corresponding to the coil conductor 32a having a groove having a depth of 45 μm is formed. Next, using a mask corresponding to the pattern of the via hole electrode 35, a pattern corresponding to the via hole electrode having a groove having a depth of 65 μm is formed. Finally, using a mask corresponding to the pattern of the conductor portion 32b, a pattern corresponding to the conductor portion 32b having a groove having a depth of 10 μm is formed. The relative position of each pattern formed in each of the above steps is 5 μm
By performing positioning with an accuracy within the range, an intaglio for forming the lower conductor pattern 32 is formed.

【0083】このように形成された凹版上に、第1の実
施の形態の工程220と同様にフッ化炭素系単分子膜か
らなる剥離層を形成する。次に、第1の実施の形態の工
程230と同様に、セラミック製スキージを用いて、A
gペーストを凹版のそれぞれの溝に充填する。その後
に、工程240と同様に、循環熱風式乾燥機によってA
gペーストを乾燥して内部に含まれる有機溶剤を蒸発さ
せて、凹版の溝の内部のペーストを蒸発量に相当する体
積分だけ減少させる。さらに、工程250及び260と
同様に、Agペーストを再充填した後に2段階の乾燥を
行う。このように、第1の実施の形態と同様にペースト
の充填及び乾燥工程を繰り返すことによって、Agペー
ストの膜の厚さをそれぞれの溝の深さと実質的に等しく
することができる。
On the intaglio plate thus formed, a release layer made of a fluorocarbon monomolecular film is formed in the same manner as in step 220 of the first embodiment. Next, in the same manner as in step 230 of the first embodiment, A
g Fill paste into each groove of the intaglio. Thereafter, as in step 240, A
g By drying the paste and evaporating the organic solvent contained therein, the paste inside the intaglio grooves is reduced by a volume equivalent to the amount of evaporation. Further, as in Steps 250 and 260, two-stage drying is performed after refilling the Ag paste. In this way, by repeating the paste filling and drying steps as in the first embodiment, the thickness of the Ag paste film can be made substantially equal to the depth of each groove.

【0084】次に、工程270と同様に、厚さ10μm
の熱可塑性樹脂層を絶縁基板31表面に形成して、凹版
と絶縁基板31とを圧力25kg/cm2、基板温度130
℃で貼り合わせる。その後、工程280と同様に、基板
温度を室温まで下げて凹版を剥離して、導体パターンを
絶縁基板31上に転写する。さらに、工程290と同様
に、導体パターンを転写した絶縁基板31をピーク温度
850℃まで200℃/時間の温度勾配で昇温して、焼
成処理を行う。
Next, as in the step 270, a thickness of 10 μm
Is formed on the surface of the insulating substrate 31, and the intaglio and the insulating substrate 31 are pressed at a pressure of 25 kg / cm 2 and a substrate temperature of 130.
Paste at ° C. Then, as in step 280, the substrate temperature is lowered to room temperature, the intaglio is peeled off, and the conductor pattern is transferred onto the insulating substrate 31. Further, similarly to step 290, the insulating substrate 31 to which the conductor pattern has been transferred is heated up to a peak temperature of 850 ° C. with a temperature gradient of 200 ° C./hour, and a baking process is performed.

【0085】以上の一連の工程によって、第1の実施の
形態の場合と同様に、下層導体パターン32及びビアホ
ール電極35が一体的に同時に形成される。
Through the series of steps described above, the lower conductor pattern 32 and the via-hole electrode 35 are simultaneously formed integrally as in the first embodiment.

【0086】次に、工程300と同様に、ガラスペース
トのスクリーン印刷によって、絶縁基板31の上に絶縁
層33のパターンを形成する。そして、温度840℃で
焼成して、絶縁層33を形成する。このとき、第1の実
施の形態と同様に結晶化ガラスを使用することによっ
て、焼成中のガラスペーストの流動が少なく、スクリー
ン印刷で形成した形状が比較的良好に保たれている。
Next, as in the step 300, a pattern of the insulating layer 33 is formed on the insulating substrate 31 by screen printing of a glass paste. Then, the insulating layer 33 is formed by firing at a temperature of 840 ° C. At this time, by using crystallized glass as in the first embodiment, the flow of the glass paste during firing is small, and the shape formed by screen printing is maintained relatively well.

【0087】次に、絶縁層33の形成後に、上層導体パ
ターン34に相当するパターンをAgペーストのスクリ
ーン印刷によって形成する。そして、ピーク温度810
℃に10分間保持する焼成処理によって、上層導体パタ
ーン34を形成する。
Next, after the formation of the insulating layer 33, a pattern corresponding to the upper conductor pattern 34 is formed by screen printing of an Ag paste. And a peak temperature of 810
The upper conductor pattern 34 is formed by a baking process of maintaining the temperature at 10 ° C. for 10 minutes.

【0088】上記のようにして、導体パターンのうち
で、スパイラル状のコイル導体32aに相当する部分の
ラインの高さ(導体膜の厚さ)を大きくすることで、第
1の実施の形態と同様の電気的特性に優れたコイルが形
成される。また、ビアホール電極35の基板表面に垂直
な方向での断面を台形状にすることによって、上層導体
パターン34と下層導体パターン32との電気的接続を
確実に行うことができる。また、下層導体パターン32
の厚さを任意の所定の箇所で選択的に薄くすることによ
って、絶縁層33の表面の平坦化が必要な箇所における
所望の平坦化を実現できる。これによって、ICチップ
のフェースダウン実装が可能なHIC基板30が製造さ
れる。
As described above, by increasing the line height (thickness of the conductor film) of the portion corresponding to the spiral coil conductor 32a in the conductor pattern, the first embodiment is different from the first embodiment. A coil having similar electrical characteristics is formed. In addition, by forming the cross section of the via hole electrode 35 in a direction perpendicular to the substrate surface in a trapezoidal shape, electrical connection between the upper conductor pattern 34 and the lower conductor pattern 32 can be reliably performed. The lower conductor pattern 32
By selectively reducing the thickness of the insulating layer 33 at an arbitrary predetermined position, desired flattening can be realized at a position where the surface of the insulating layer 33 needs to be flattened. Thus, the HIC substrate 30 on which the IC chip can be mounted face-down is manufactured.

【0089】ビアホール電極35の形状は、図11
(b)に示す形状に限られるものではない。例えば、図
12に示すHIC基板40のように、ビアホールの一部
分のみを埋めるような形状の電極35′を形成すること
もできる。あるいは、絶縁層33の形成時にビアホール
を設けて下層導体パターン32が絶縁層によって完全に
覆われないようにして、下層導体パターン32及び上層
導体パターン34を接続する電極を、下層導体パターン
32の形成工程とは別の工程でビアホール内に設けても
よい。
The shape of the via hole electrode 35 is shown in FIG.
The shape is not limited to the shape shown in FIG. For example, as in the case of the HIC substrate 40 shown in FIG. 12, an electrode 35 'having a shape filling only a part of the via hole can be formed. Alternatively, an electrode connecting the lower conductor pattern 32 and the upper conductor pattern 34 is formed by providing a via hole at the time of forming the insulation layer 33 so that the lower conductor pattern 32 is not completely covered by the insulation layer. It may be provided in the via hole in a step different from the step.

【0090】さらに、上記の説明では、2層配線基板を
例にとって説明を行ったが、さらに多層化を図ることも
可能である。例えば図13に示すHIC基板50では、
それぞれが図11(b)あるいは図12に示したHIC
基板30及び40の一層のパターンに相当する導体パタ
ーン51,52及び53が、絶縁基板31の上に3層積
層されている。
Further, in the above description, a description has been given by taking a two-layer wiring board as an example, but it is possible to further increase the number of layers. For example, in the HIC substrate 50 shown in FIG.
HIC shown in FIG. 11B or FIG.
Conductive patterns 51, 52 and 53 corresponding to one layer pattern of the substrates 30 and 40 are laminated on the insulating substrate 31 in three layers.

【0091】さらに、本実施の形態によれば、導体パタ
ーンのラインに高低差を設けられるので、図14に示す
ような絶縁層33の表面形状を有するHIC基板60を
形成することもできる。HIC基板60では、下層導体
パターンのうち、絶縁層33の表面のうねり形状の制御
が不要な部分に相当する導体部32aを、比較的高いラ
イン(厚い導体膜)によって形成している。一方、IC
チップ61をフェースダウン実装する部分のように絶縁
層33の表面を平坦にする必要がある部分に相当する導
体部32bを、比較的低いライン(薄い導体膜)によっ
て形成している。導体部32bの高さが低くなると導体
抵抗が増加するが、必要に応じて導体部32bのライン
の幅を大きくすることによって、電気的特性に対する悪
影響をおさえることができる。
Further, according to the present embodiment, since the height difference is provided in the line of the conductor pattern, it is possible to form the HIC substrate 60 having the surface shape of the insulating layer 33 as shown in FIG. In the HIC substrate 60, a conductor portion 32a corresponding to a portion of the lower conductor pattern that does not require control of the undulation shape on the surface of the insulating layer 33 is formed by a relatively high line (thick conductor film). On the other hand, IC
A conductor portion 32b corresponding to a portion where the surface of the insulating layer 33 needs to be flat, such as a portion where the chip 61 is face-down mounted, is formed by a relatively low line (thin conductor film). As the height of the conductor 32b decreases, the conductor resistance increases. However, by increasing the width of the line of the conductor 32b as necessary, the adverse effect on the electrical characteristics can be suppressed.

【0092】このように、本実施の形態によれば、絶縁
層33の表面形状に対する要求と導体パターンの電気的
特性に対する要求とのトレードオフを考慮して、導体パ
ターンの最適な形状を得ることができる。
As described above, according to the present embodiment, it is possible to obtain the optimum shape of the conductor pattern in consideration of the trade-off between the requirement for the surface shape of the insulating layer 33 and the requirement for the electrical characteristics of the conductor pattern. Can be.

【0093】以上のように、本実施の形態の電子部品の
製造方法によれば、フレキシブル性に富んだ樹脂シート
の表面に、形成されるべき導体パターンに対応した溝パ
ターンをエキシマレーザの照射によって形成して、凹版
を製造する。凹版の溝部パターンに充填される導電ペー
ストは、被形成物である基板上に実質的に完全に転写さ
れる。また、凹版に形成する溝の形状を鋭利にすること
ができるので、転写後の焼成によって形成される導体パ
ターンの形状も、所望の鋭利な矩形状になる。これによ
って、形成される導体パターンの電気的特性が改善され
る。
As described above, according to the electronic component manufacturing method of the present embodiment, the groove pattern corresponding to the conductor pattern to be formed is formed on the surface of the highly flexible resin sheet by excimer laser irradiation. Formed to produce intaglio. The conductive paste filled in the groove pattern of the intaglio is substantially completely transferred onto the substrate, which is the object to be formed. Further, since the shape of the groove formed in the intaglio plate can be sharpened, the shape of the conductor pattern formed by firing after transfer also has a desired sharp rectangular shape. As a result, the electrical characteristics of the formed conductor pattern are improved.

【0094】サイズの面では、導体パターンのラインの
幅が10μm以下で、導体膜の厚さが5μm以上である
ような、微細かつ厚膜の導体パターンの形成が可能であ
る。また、任意の所定の箇所についてのみ導体膜の厚さ
を厚くする、すなわち導体パターンのラインを高くする
ことができる。これらの点を応用することによって、本
実施の形態の電子部品の製造方法によれば、微細な導体
パターンのサイズと実質的に同等な程度に幅が微少なビ
アホールの形成が可能である。したがって、従来の印刷
方法では実現が困難であった小型の積層構造を有する電
子部品を、低コストで製造することができる。
In terms of size, it is possible to form a fine and thick conductor pattern in which the line width of the conductor pattern is 10 μm or less and the thickness of the conductor film is 5 μm or more. In addition, the thickness of the conductor film can be increased only at an arbitrary predetermined position, that is, the line of the conductor pattern can be increased. By applying these points, according to the electronic component manufacturing method of the present embodiment, it is possible to form a via hole having a width as small as substantially equivalent to the size of a fine conductive pattern. Therefore, it is possible to manufacture an electronic component having a small-sized laminated structure, which is difficult to realize by the conventional printing method, at low cost.

【0095】なお、以上の第1及び第2の実施の形態の
説明では、導体パターンの中に導体膜の厚い部分を作成
することが必要とされるタイプの電子部品を例にとっ
て、本発明を説明してきた。しかし、それ以外の電子部
品、すなわち、特に導体膜の厚さを部分的に異ならせ
る、あるいは厚くすることが必要でないような電子部品
に対しても、本発明の電子部品の製造方法を適用できる
ことは明らかである。そのような場合であっても、フレ
キシブルな樹脂シートから形成された凹版の使用によっ
て転写工程での剥離が容易かつ確実に行えること、ま
た、エキシマレーザによる凹版上のパターン形成により
鋭利な矩形状のパターンが形成できることは、製造され
る電子部品の特性にとっては十分に有効な改善手段にな
る。
In the above description of the first and second embodiments, the present invention will be described by taking, as an example, an electronic component of a type in which it is necessary to form a thick portion of a conductive film in a conductive pattern. I have explained. However, the electronic component manufacturing method of the present invention can be applied to other electronic components, that is, electronic components in which it is not particularly necessary to partially change or increase the thickness of the conductive film. Is clear. Even in such a case, the use of an intaglio formed from a flexible resin sheet allows easy and reliable separation in the transfer process, and a sharp rectangular shape formed by pattern formation on the intaglio by an excimer laser. The ability to form a pattern is a sufficiently effective means of improving the characteristics of the electronic component to be manufactured.

【0096】以上に説明してきたことをまとめると、本
実施の形態1および実施の形態2によれば、可とう性に
富んだ樹脂からなる凹版を用いることによって、基板の
損傷や導体パターンにおけるクラックやピンホールの発
生を招くことなく、凹版の剥離・導体パターンの転写が
行われる。また、基板表面にうねりがあっても、凹版が
そのうねり形状に追従して変形できるので、基板と凹版
とが密着して、導電ペーストの転写が良好に行われる。
また、導電ペーストの転写が完全に行えるので、導体パ
ターン中のライン幅が細く、かつ導体膜の厚さが厚いパ
ターンであっても、良好な形状で形成する。さらに、凹
版への導電ペーストの充填及び乾燥を複数回行うことに
よって、乾燥によって導電ペーストの体積が減少して
も、充填される導電ペーストの形状を溝の形状によりフ
ィットさせることが可能になる。また、凹版と基板との
ラミネートを熱的に行うことによって、不透明な基板上
にも導体パターンの転写を行える。
Summarizing what has been described above, according to the first and second embodiments, the use of an intaglio made of a resin having a high flexibility allows damage to the substrate and cracks in the conductor pattern. The peeling of the intaglio and the transfer of the conductor pattern are performed without causing the generation of pinholes. In addition, even if the substrate surface has undulation, the intaglio can be deformed following the undulation shape, so that the substrate and the intaglio come into close contact with each other, and the conductive paste can be transferred well.
Further, since the transfer of the conductive paste can be completely performed, even if the pattern has a thin line width and a thick conductive film in the conductive pattern, it is formed in a good shape. Furthermore, by performing the filling and drying of the conductive paste in the intaglio a plurality of times, even if the volume of the conductive paste is reduced by the drying, the shape of the filled conductive paste can be fitted to the shape of the groove. Further, by thermally laminating the intaglio plate and the substrate, the conductor pattern can be transferred onto the opaque substrate.

【0097】さらに、導体パターンの多層構造化も、容
易に実現される。また、導体パターンの任意の箇所の導
電膜の厚さを容易に制御することが可能であるので、電
気特性や絶縁層表面の形状などの最適化を図ることがで
きる。例えば、導体パターン中で高く形成された部分
を、多層構造の各導体パターンを接続する電極として使
用することができる。これによって、導体パターンと電
極とが一体的に同時に形成されるので、両者の間の接続
不良などの欠陥の発生が防がれる。あるいは、導体パタ
ーンを低く形成することによって、その部分に対応する
絶縁層表面の平坦度が向上する。これによって、ICチ
ップのフェースダウン実装に必要な平坦部を得ることが
できる。
Further, a multilayer structure of the conductor pattern can be easily realized. In addition, since the thickness of the conductive film at an arbitrary position in the conductive pattern can be easily controlled, optimization of electrical characteristics, the shape of the surface of the insulating layer, and the like can be achieved. For example, a portion formed high in the conductor pattern can be used as an electrode for connecting each conductor pattern having a multilayer structure. As a result, the conductor pattern and the electrode are integrally formed at the same time, so that defects such as poor connection between the two can be prevented. Alternatively, by forming the conductor pattern low, the flatness of the insulating layer surface corresponding to that portion is improved. As a result, a flat portion necessary for face-down mounting of the IC chip can be obtained.

【0098】凹版表面の溝の形成を紫外波長領域の発振
周波数を有するレーザ、好ましくはエキシマレーザで行
うことによって、凹版上に微細パターンが容易にかつ高
精度に形成される。また、溝の深さの変更は、レーザの
照射時間の変更によって容易に行われる。さらに、凹版
に形成する溝の形状を鋭利にすることができるので、転
写後の焼成によって形成される導体パターンの形状も、
所望の鋭利な矩形状になる。これによって、形成される
導体パターンの電気的特性が改善される。
By forming grooves on the surface of the intaglio with a laser having an oscillation frequency in the ultraviolet wavelength range, preferably an excimer laser, a fine pattern can be easily and accurately formed on the intaglio. Further, the depth of the groove can be easily changed by changing the laser irradiation time. Furthermore, since the shape of the groove formed in the intaglio can be sharpened, the shape of the conductor pattern formed by firing after transfer is also
The shape becomes the desired sharp rectangle. As a result, the electrical characteristics of the formed conductor pattern are improved.

【0099】フッ化炭素系単分子膜の剥離層は、凹版の
表面に容易に形成される。この剥離層は、凹版表面に共
有結合によって結合しているために耐久性があり、その
結果が持続する。また、単分子層であるために剥離層は
薄く、凹版の形状に影響を与えない。
The release layer of the fluorocarbon monolayer is easily formed on the surface of the intaglio. This release layer is durable because it is covalently bonded to the intaglio surface, and the results are sustained. In addition, since it is a monomolecular layer, the release layer is thin and does not affect the shape of the intaglio.

【0100】導体ペーストに可塑剤を添加して可とう性
をもたせることによって、凹版がフレキシブルに屈曲し
ても追従することが可能になる。さらに、乾燥工程後で
あっても適度な可とう性を有することができるので、転
写時のストレスに十分に対抗でき、導電ペーストにおけ
る欠陥の発生が防がれる。
By adding a plasticizer to the conductor paste to make it flexible, it is possible to follow the intaglio even if it is flexibly bent. Furthermore, even after the drying step, it is possible to have an appropriate flexibility, so that it is possible to sufficiently resist the stress at the time of transfer, and to prevent the occurrence of defects in the conductive paste.

【0101】凹版にテーパをもたせることによって、充
填された導電ペーストの剥離・転写をさらに容易にする
ことが可能になり、良好な形状の導体パターンが形成さ
れる。
By providing the intaglio plate with a taper, the filled conductive paste can be more easily separated and transferred, and a conductive pattern having a good shape can be formed.

【0102】基板として表面に樹脂層を設けた絶縁基板
を用いる場合、その樹脂層を導電ペーストパターン転写
時の接着層として使用することができるが、特に樹脂層
の厚さを20μm以下にすることによって、熱的なラミ
ネート時に樹脂層自身から発生する燃焼ガスの影響によ
る導体パターンの欠陥の発生が抑制される。絶縁材料と
して誘電材料や磁性材料を使用すれば、形成される電子
部品に所望の特性を付与することが可能になる。また、
基板をグリーンシートによって形成すれば、ラミネート
時に加えられる熱によってグリーンシートが軟化する性
質を利用することができ、接着層として機能する樹脂層
の形成を省略することが可能になる。
When an insulating substrate having a resin layer on the surface is used as the substrate, the resin layer can be used as an adhesive layer at the time of transfer of the conductive paste pattern. In particular, the thickness of the resin layer should be 20 μm or less. This suppresses the occurrence of defects in the conductor pattern due to the effect of the combustion gas generated from the resin layer itself during thermal lamination. If a dielectric material or a magnetic material is used as the insulating material, it becomes possible to impart desired characteristics to the formed electronic component. Also,
If the substrate is formed of a green sheet, the property that the green sheet is softened by heat applied during lamination can be used, and the formation of a resin layer functioning as an adhesive layer can be omitted.

【0103】さらに、本実施の形態によって形成される
電子部品では、高精度で微細な導体パターンが容易に形
成されるとともに、多層構造化も容易に行われる。ま
た、各層の導体パターン間を接続する電極を導体パター
ンと一括して形成することができ、確実な電気的接続を
得ることができる。
Further, in the electronic component formed according to the present embodiment, a high-precision and fine conductor pattern can be easily formed, and a multilayer structure can be easily formed. In addition, electrodes for connecting the conductor patterns of each layer can be formed together with the conductor patterns, so that reliable electrical connection can be obtained.

【0104】[0104]

【発明の効果】以上のように、本発明の電子部品の製造
方法は、凹版が可とう性を有する樹脂シートからなると
ともに、異なる深さの溝を有する凹版を用いて高さの異
なる第1導体パターンを同時に転写形成したことを特徴
とするものであり、これにより、導体パターンのライン
幅をより細く、また導電膜の厚さをより厚く、またライ
ン幅と同程度の寸法のビアホール電極を含むような微細
な導体パターンを、低コストかつ高信頼性で形成するこ
とができる。
As described above, according to the method of manufacturing an electronic component of the present invention, the intaglio is made of a flexible resin sheet, and the first intaglio having different heights is formed by using intaglio having grooves of different depths. It is characterized in that the conductor pattern is transferred and formed at the same time, whereby the line width of the conductor pattern is made thinner, the thickness of the conductive film is made thicker, and the via hole electrode having the same size as the line width is formed. Such a fine conductor pattern can be formed with low cost and high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の第1の実施の形態におけるチッ
プインダクタの模式的な平面図 (b)(a)の1B−1B′線における断面図
FIG. 1A is a schematic plan view of a chip inductor according to a first embodiment of the present invention. FIG. 1B is a cross-sectional view taken along line 1B-1B ′ in FIG.

【図2】同電子部品の製造方法の工程の流れを示すブロ
ック図
FIG. 2 is a block diagram showing a process flow of the electronic component manufacturing method.

【図3】同要部である凹版の製造工程を模式的に示す概
略図
FIG. 3 is a schematic view schematically showing a manufacturing process of an intaglio, which is the main part.

【図4】同要部である凹版表面の溝の形状を模式的に示
す断面図
FIG. 4 is a cross-sectional view schematically showing the shape of a groove on the surface of the intaglio, which is the main part.

【図5】同要部である凹版への導体ペーストの充填工程
を模式的に示す概略図
FIG. 5 is a schematic diagram schematically showing a process of filling a conductive paste into the intaglio, which is the main part of the same.

【図6】同要部であるラミネート工程を模式的に示す概
略図
FIG. 6 is a schematic view schematically showing a laminating step which is the main part.

【図7】(a)同要部であるポリイミド凹版と絶縁基板
とのラミネート状態を模式的に示す断面図 (b)従来のガラス凹版と絶縁基板とのラミネート状態
を模式的に示す断面図
FIG. 7A is a cross-sectional view schematically showing a laminated state of a polyimide intaglio plate and an insulating substrate, which are the main parts, and FIG. 7B is a cross-sectional view schematically showing a laminated state of a conventional glass intaglio plate and an insulating substrate.

【図8】同要部である剥離工程を模式的に示す概略図FIG. 8 is a schematic view schematically showing a peeling step which is the main part.

【図9】同要部である焼成工程の焼成温度条件を示す図FIG. 9 is a diagram showing firing temperature conditions in a firing step as a main part of the same.

【図10】同要部であるビアホールの形状を模式的に示
す断面図
FIG. 10 is a cross-sectional view schematically showing the shape of a via hole as the main part.

【図11】(a)本発明の第2の実施の形態におけるハ
イブリッドIC基板の模式的な平面図 (b)(a)の11B−11B′線における断面図
11A is a schematic plan view of a hybrid IC substrate according to a second embodiment of the present invention. FIG. 11B is a cross-sectional view taken along line 11B-11B ′ in FIG.

【図12】本発明によって製造される他のハイブリッド
IC基板の模式的な断面図
FIG. 12 is a schematic cross-sectional view of another hybrid IC substrate manufactured according to the present invention.

【図13】本発明によって製造されるさらに他のハイブ
リッドIC基板の模式的な断面図
FIG. 13 is a schematic sectional view of still another hybrid IC substrate manufactured by the present invention.

【図14】本発明によって製造されるさらに他のハイブ
リッドIC基板の模式的な断面図
FIG. 14 is a schematic sectional view of still another hybrid IC substrate manufactured by the present invention.

【符号の説明】[Explanation of symbols]

1 チップインダクタ 2 絶縁基板 3 コイル導体 4a,4b 端子電極 5 絶縁層 6 リード電極 7 ビアホール電極 11 エキシマレーザ装置 12 マスク 13 ミラー 14 イメージングレンズ 15 ポリイミドフィルム 16 XYステージ 20 ポリイミド凹版 21 溝 22 ピット 23 剥離層 24 Agペースト 25 スキージ 26,27 熱ローラ 28,28′ 樹脂層(PVB層) 29 ガラス凹版 30,40,50 ハイブリッドIC基板 31 絶縁基板 32 下層導体パターン 33 絶縁層 34 上層導体パターン 35,35′ ビアホール電極 36 フェースダウン実装部 51,52,53 導体パターン 61 ICチップ Reference Signs List 1 chip inductor 2 insulating substrate 3 coil conductor 4a, 4b terminal electrode 5 insulating layer 6 lead electrode 7 via hole electrode 11 excimer laser device 12 mask 13 mirror 14 imaging lens 15 polyimide film 16 XY stage 20 polyimide intaglio 21 groove 22 pit 23 release layer 24 Ag paste 25 Squeegee 26, 27 Heat roller 28, 28 'Resin layer (PVB layer) 29 Glass intaglio 30, 40, 50 Hybrid IC substrate 31 Insulating substrate 32 Lower conductive pattern 33 Insulating layer 34 Upper conductive pattern 35, 35' Via hole Electrode 36 Face-down mounting part 51, 52, 53 Conductive pattern 61 IC chip

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−241175(JP,A) 特開 平4−240792(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01F 41/00 - 41/12 H01F 17/00 - 17/08 H05K 3/00 B41M 1/00 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-241175 (JP, A) JP-A-4-240792 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01F 41/00-41/12 H01F 17/00-17/08 H05K 3/00 B41M 1/00

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に第1導体パターンを凹版印刷に
よって転写形成する電子部品の製造方法であって、 (a)凹版の表面に溝を形成する工程と、 (b)前記溝に導電性ペーストを充填する工程と、 (c)前記導電性ペーストが充填された凹版と前記基板
とを貼り合わせる工程と、 (d)前記凹版を前記基板から剥離して前記導体ペース
トを前記基板上に転写することにより第1導体パターン
を形成する工程とを有し、前記凹版が可とう性を有する
樹脂シートからなるとともに、異なる深さの溝を有する
凹版を用いて高さの異なる第1導体パターンを同時に転
写形成したことを特徴とする電子部品の製造方法。
1. A method for manufacturing an electronic component, wherein a first conductor pattern is transferred and formed on a substrate by intaglio printing, comprising: (a) forming a groove on the surface of the intaglio; Filling a paste; (c) bonding an intaglio filled with the conductive paste to the substrate; and (d) peeling the intaglio from the substrate and transferring the conductive paste onto the substrate. And forming a first conductor pattern by performing the method described above, wherein the intaglio is made of a resin sheet having flexibility, and the first conductor patterns having different heights are formed by using intaglio having grooves of different depths. A method for manufacturing an electronic component, wherein the electronic component is transferred and formed at the same time.
【請求項2】 第1導体パターンの形成後、 (e)前記第1導体パターンの少なくとも一部を覆うよ
うに絶縁層を形成する工程と、 (f)前記絶縁層の表面に第2導体パターンを形成する
工程とを有し、前記第1導体パターンのうち高さが高く
形成されている箇所を電極として使用して、前記第1導
体パターンと前記第2導体パターンとを電気的に接続す
る請求項1記載の電子部品の製造方法。
2. After forming the first conductive pattern, (e) forming an insulating layer so as to cover at least a part of the first conductive pattern; and (f) forming a second conductive pattern on a surface of the insulating layer. And electrically connecting the first conductor pattern and the second conductor pattern using a portion of the first conductor pattern having a higher height as an electrode. A method for manufacturing an electronic component according to claim 1.
【請求項3】 絶縁層の表面に平坦部を設けるべき箇所
に対応する前記第1導体パターンの部分が低く形成され
ている請求項1記載の電子部品。
3. The electronic component according to claim 1, wherein a portion of the first conductive pattern corresponding to a portion where a flat portion is to be provided on the surface of the insulating layer is formed low.
【請求項4】 絶縁層の表面の前記平坦部にフェースダ
ウン実装されたICチップをさらに備える請求項3記載
の電子部品。
4. The electronic component according to claim 3, further comprising an IC chip face-down mounted on the flat portion on the surface of the insulating layer.
【請求項5】 溝の側面にテーパが形成されていること
を特徴とする請求項1記載の電子部品の製造方法。
5. The method according to claim 1, wherein a taper is formed on a side surface of the groove.
【請求項6】 テーパの角度が2°〜60°であること
を特徴とする請求項4記載の電子部品の製造方法。
6. The method according to claim 4, wherein the angle of the taper is 2 ° to 60 °.
JP37389499A 1993-09-21 1999-12-28 Electronic component manufacturing method Expired - Lifetime JP3152236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37389499A JP3152236B2 (en) 1993-09-21 1999-12-28 Electronic component manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-234522 1993-09-21
JP23452293 1993-09-21
JP37389499A JP3152236B2 (en) 1993-09-21 1999-12-28 Electronic component manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22658494A Division JP3039285B2 (en) 1993-09-21 1994-09-21 Electronic component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000200729A JP2000200729A (en) 2000-07-18
JP3152236B2 true JP3152236B2 (en) 2001-04-03

Family

ID=26531610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37389499A Expired - Lifetime JP3152236B2 (en) 1993-09-21 1999-12-28 Electronic component manufacturing method

Country Status (1)

Country Link
JP (1) JP3152236B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607995B1 (en) 1997-12-17 2003-08-19 Asahi Kasei Kabushiki Kaisha Lining cloth and method for producing the same
KR101270803B1 (en) 2013-03-18 2013-06-05 단국대학교 산학협력단 Method of forming metal electrode

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173439B2 (en) * 1997-10-14 2001-06-04 松下電器産業株式会社 Ceramic multilayer substrate and method of manufacturing the same
WO2002084631A1 (en) 2001-04-11 2002-10-24 Sony Corporation Element transfer method, element arrangmenet method using the same, and image display apparatus production method
JP4867567B2 (en) * 2006-10-18 2012-02-01 株式会社村田製作所 Method for forming electrode pattern and method for manufacturing laminated electronic component
JP2010165964A (en) * 2009-01-19 2010-07-29 Murata Mfg Co Ltd Multilayer coil and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607995B1 (en) 1997-12-17 2003-08-19 Asahi Kasei Kabushiki Kaisha Lining cloth and method for producing the same
KR101270803B1 (en) 2013-03-18 2013-06-05 단국대학교 산학협력단 Method of forming metal electrode
WO2014148726A1 (en) * 2013-03-18 2014-09-25 단국대학교 산학협력단 Manufacturing method for metal electrode

Also Published As

Publication number Publication date
JP2000200729A (en) 2000-07-18

Similar Documents

Publication Publication Date Title
JP3642110B2 (en) Manufacturing method of electronic parts
US6378424B1 (en) Electronic part fabricated by intaglio printing and a method for fabricating the same
JP3173439B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JP3039285B2 (en) Electronic component and method of manufacturing the same
JPWO2005045911A1 (en) Pattern forming method, electronic circuit manufactured thereby, and electronic apparatus using the same
JP3152236B2 (en) Electronic component manufacturing method
WO2000035260A1 (en) Method of manufacturing ceramic substrate
KR100275235B1 (en) Printed circuit board and method for the production thereof
CN114554712A (en) Circuit board and manufacturing method thereof
JP3199066B2 (en) Electronic component manufacturing method
JP2004253432A (en) Method of manufacturing printed wiring board
JP3152235B2 (en) Electronic component manufacturing method
JPS60128695A (en) Method of forming pattern on board
JP2004055777A (en) Method for manufacturing compound multilayer wiring board
JP3823457B2 (en) Manufacturing method of ceramic wiring board
JP3147868B2 (en) Electronic component manufacturing method
JP4041356B2 (en) Transfer sheet manufacturing method, wiring board and manufacturing method thereof
JP3709453B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2004140174A (en) Electronic component and method of manufacturing the same, and conductive paste used in the same
JP2005340437A (en) Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus
JP3559310B2 (en) Manufacturing method of multilayer ceramic circuit board
JPH07122839A (en) Manufacture of ceramic wiring board
JP2005093660A (en) Manufacturing method of mounting substrate, mounting substrate and master substrate for manufacturing the same
JP2005277394A (en) Manufacturing method of wiring board
JPS5850437B2 (en) Multilayer wiring board manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 12

EXPY Cancellation because of completion of term