JP3152152B2 - Compound semiconductor epitaxial wafer - Google Patents

Compound semiconductor epitaxial wafer

Info

Publication number
JP3152152B2
JP3152152B2 JP17672596A JP17672596A JP3152152B2 JP 3152152 B2 JP3152152 B2 JP 3152152B2 JP 17672596 A JP17672596 A JP 17672596A JP 17672596 A JP17672596 A JP 17672596A JP 3152152 B2 JP3152152 B2 JP 3152152B2
Authority
JP
Japan
Prior art keywords
buffer layer
low
temperature
temperature buffer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17672596A
Other languages
Japanese (ja)
Other versions
JPH1022224A (en
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP17672596A priority Critical patent/JP3152152B2/en
Publication of JPH1022224A publication Critical patent/JPH1022224A/en
Application granted granted Critical
Publication of JP3152152B2 publication Critical patent/JP3152152B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、低温で成長される
III 族窒化物半導体からなる緩衝層を備えた化合物半導
体エピタキシャルウエハに係わり、特に、低温で成長さ
れるIII 族窒化物半導体からなる緩衝層を備えた、基板
とエピタキシャル層が格子不整合であるIII 族窒化物半
導体のエピタキシャルウエハに関する。
FIELD OF THE INVENTION The present invention is grown at low temperatures.
The present invention relates to a compound semiconductor epitaxial wafer provided with a buffer layer made of a group III nitride semiconductor, and more particularly to a compound semiconductor epitaxial wafer provided with a buffer layer made of a group III nitride semiconductor grown at a low temperature, wherein the substrate and the epitaxial layer are lattice-mismatched. The present invention relates to an epitaxial wafer of a group III nitride semiconductor.

【0002】[0002]

【従来の技術】窒化ガリウム(GaN)や窒化アルミニ
ウム(AlN)や窒化インジウム(InN)、あるいは
それらの混合組成物等のIII 族窒化物半導体は、従来か
ら、電界効果型トランジスタ(FET)や発光ダイオー
ド(LED)等の半導体素子の材料となっている。III
族窒化物半導体エピタキシャルウエハの結晶基板には、
一般にα−アルミナ単結晶(サファイア)、炭化珪素
(SiC)や酸化亜鉛(ZnO)などが利用される。こ
れらの基板とエピタキシャル層を構成するIII 族窒化物
半導体とは、格子定数を異にする。そのため、III 族窒
化物半導体のエピタキシャル層は総じて基板に対して格
子不整合系構造となる。
2. Description of the Related Art Group III nitride semiconductors such as gallium nitride (GaN), aluminum nitride (AlN), indium nitride (InN), and a mixture thereof have been conventionally used in field effect transistors (FETs) and light emitting devices. It is a material for semiconductor devices such as diodes (LEDs). III
Group III nitride semiconductor epitaxial wafer crystal substrates include:
Generally, α-alumina single crystal (sapphire), silicon carbide (SiC), zinc oxide (ZnO) and the like are used. These substrates and the group III nitride semiconductor forming the epitaxial layer have different lattice constants. Therefore, the epitaxial layer of the group III nitride semiconductor generally has a lattice mismatch structure with respect to the substrate.

【0003】III 族窒化物半導体エピタキシャルウエハ
の作製においては、格子不整合の関係にある結晶基板上
に、結晶性に優れる連続したエピタキシャル薄膜を形成
するのは容易でないため、通常、基板上に低温で緩衝層
を成長させ、その後エピタキシャル層を成長する技術が
用いられる。この緩衝層は、III 族窒化物からなるエピ
タキシャル層の成長が通常行われるおよそ1000℃に
比較すれば低温である400℃〜800℃で成長される
ため、低温緩衝層と呼称されている。低温緩衝層は基板
とIII 族窒化物半導体からなるエピタキシャル層との格
子不整合を緩和し、連続性のあるエピタキシャル薄膜を
形成するために設けられるものである。
In the production of a group III nitride semiconductor epitaxial wafer, it is not easy to form a continuous epitaxial thin film having excellent crystallinity on a crystal substrate having a lattice mismatch. A technique of growing a buffer layer and then growing an epitaxial layer is used. This buffer layer is called a low-temperature buffer layer because it is grown at a temperature of 400 ° C. to 800 ° C., which is a low temperature compared to about 1000 ° C. where an epitaxial layer made of a group III nitride is usually grown. The low-temperature buffer layer is provided to alleviate the lattice mismatch between the substrate and the epitaxial layer made of a group III nitride semiconductor and to form a continuous epitaxial thin film.

【0004】III 族窒化物半導体エピタキシャルウエハ
の低温緩衝層はAlx Ga1-x N(0≦x≦1)からな
るのが一般的である(特開平2−229476号公報、
特開平4−297023号公報、特開平5−41541
号公報及び特開平6−151962号公報)。その膜厚
は、狭い範囲に限定されており、具体的には、100〜
500オングストロームと薄いものである(特開平2−
229476号公報)。また、従来の低温緩衝層は非晶
質(アモルファス)から構成されている(特開平6−1
51962号公報)。或いは、非晶質の中に微結晶また
は多結晶が疎らに散在した状態のものである(特開平2
−229476号公報)。すなわち、従来の低温緩衝層
は、約1000℃を越える高温で形成される一般的なII
I 族窒化物単結晶の緩衝層とは、成長温度のみならず結
晶学的な形態も異にするものであった。
A low-temperature buffer layer of a group III nitride semiconductor epitaxial wafer is generally made of Al x Ga 1 -xN (0 ≦ x ≦ 1) (JP-A-2-229476,
JP-A-4-297523, JP-A-5-41541
And JP-A-6-151962). The film thickness is limited to a narrow range, specifically, 100 to
It is as thin as 500 angstroms (Japanese Unexamined Patent Publication No.
229476). Further, the conventional low-temperature buffer layer is made of an amorphous material.
No. 51962). Alternatively, it is a state in which microcrystals or polycrystals are sparsely scattered in an amorphous state (Japanese Patent Laid-Open No.
-229476). That is, the conventional low-temperature buffer layer is a general low-temperature buffer layer formed at a high temperature exceeding about 1000 ° C.
The buffer layer of the group I nitride single crystal was different not only in growth temperature but also in crystallographic form.

【0005】[0005]

【発明が解決しようとする課題】半導体素子に用いられ
るIII 族窒化物半導体のエピタキシャル層は、この低温
緩衝層上におよそ1000℃の高温で形成される。従来
の非晶質からなる低温緩衝層が擁している問題点は、エ
ピタキシャル層の成長温度への昇温過程に於ける、低温
緩衝層の熱解離に基づく分解にあった。非晶質からなる
低温緩衝層の熱解離に基づく分解は、非晶質を構成する
原子の相互間の結合力が弱いために生じる。結晶基板上
に堆積した低温緩衝層の一部が消失すれば、その部分で
は結晶基板が露出する。この様に結晶基板の表面が不均
一に露呈している状態にあれば、格子不整合であるIII
族窒化物半導体エピタキシャル薄膜の均一な成長は達成
されない。すなわち、低温緩衝層が残存する領域では、
III 族窒化物半導体のエピタキシャル薄膜の2次元的成
長が促進されるが、基板表面が露呈した領域では、島状
の成長核が孤立して成長するのみとなり、結果として成
長島相互の合体が不完全となるため、連続性のある薄膜
は得られない。この様な場合、エピタキシャル薄膜には
開口部を略六角形状とするピット(細孔)や略六角形状
の平板が重層した如くの突起が認められる。このような
不連続なエピタキシャル薄膜からなるIII 族窒化物半導
体を用いて作られた半導体素子は、特性に異常を生ず
る。例えばLEDにあっては整流特性等に異常が生じ
る。
An epitaxial layer of a group III nitride semiconductor used in a semiconductor device is formed on this low-temperature buffer layer at a high temperature of about 1000.degree. The conventional amorphous low-temperature buffer layer has a problem in that the low-temperature buffer layer is decomposed due to thermal dissociation in the process of raising the temperature of the epitaxial layer to the growth temperature. Decomposition due to thermal dissociation of the amorphous low-temperature buffer layer occurs because the bonding force between atoms constituting the amorphous is weak. If a part of the low-temperature buffer layer deposited on the crystal substrate disappears, the crystal substrate is exposed in that part. If the surface of the crystal substrate is unevenly exposed as described above, lattice mismatch is caused.
Uniform growth of the group III nitride semiconductor epitaxial thin film is not achieved. That is, in the region where the low-temperature buffer layer remains,
Although the two-dimensional growth of the epitaxial thin film of the group III nitride semiconductor is promoted, in the region where the substrate surface is exposed, the island-like growth nuclei grow only in isolation, and as a result, the coalescence of the growth islands does not occur. Since it is complete, a continuous thin film cannot be obtained. In such a case, in the epitaxial thin film, pits (pores) having substantially hexagonal openings and projections as if substantially flat hexagonal flat plates are stacked are recognized. A semiconductor device manufactured using a group III nitride semiconductor formed of such a discontinuous epitaxial thin film causes abnormal characteristics. For example, LEDs have abnormalities in rectification characteristics and the like.

【0006】上述の如く、従来は、III 族窒化物半導体
のエピタキシャルウエハにおいて、低温緩衝層の部分的
な消失による基板表面の被覆の不均一性が、その上に堆
積するエピタキシャル薄膜の表面モフォロジーの悪化を
招いていた。本発明の目的は、高温での熱解離に対して
耐性を有する低温緩衝層の結晶学的な構成要件に関する
知見に基づき、高温で消失しない低温緩衝層を形成する
ことにより、結晶性に優れかつ連続したIII 族窒化物半
導体のエピタキシャル薄膜を成長し、それによって特性
に優れる化合物半導体素子を提供することにある。
As described above, conventionally, in a group III nitride semiconductor epitaxial wafer, the non-uniformity of the coating on the substrate surface due to the partial disappearance of the low-temperature buffer layer causes the surface morphology of the epitaxial thin film to be deposited thereon. It was causing deterioration. An object of the present invention is to provide a low-temperature buffer layer that does not disappear at a high temperature, based on knowledge on crystallographic components of a low-temperature buffer layer that is resistant to thermal dissociation at a high temperature, to provide excellent crystallinity and An object of the present invention is to provide a compound semiconductor device having excellent characteristics by growing a continuous epitaxial thin film of a group III nitride semiconductor.

【0007】[0007]

【課題を解決するための手段】本発明は、結晶基板と、
該結晶基板上に低温で成長されるIII 族窒化物半導体か
らなる低温緩衝層と、該低温緩衝層上に高温で成長され
るIII 族窒化物半導体からなるエピタキシャル層とを備
えた化合物半導体エピタキシャルウエハにおいて、該低
温緩衝層の結晶基板との界面近傍の領域が単結晶である
ことを特徴とする。
The present invention provides a crystal substrate,
A compound semiconductor epitaxial wafer comprising: a low-temperature buffer layer made of a group III nitride semiconductor grown at a low temperature on the crystal substrate; and an epitaxial layer made of a group III nitride semiconductor grown at a high temperature on the low-temperature buffer layer. Wherein the region of the low-temperature buffer layer near the interface with the crystal substrate is a single crystal.

【0008】本発明に係わる低温緩衝層は、低温で成長
した状態における結晶基板との界面近傍の領域の結晶構
造に特徴を有する。すなわち、本発明に係わる低温緩衝
層は、低温において緩衝層を成長した状態で、緩衝層の
結晶基板との界面近傍の領域に単結晶層を配置すること
を特徴とする。単結晶からなる層は高温環境下に於いて
も、非晶質からなる層とは異なり容易に熱解離を起こさ
ない。これは単結晶であるが故に、非晶質に比較すれ
ば、構成原子相互の結合力が遥かに強いからである。従
って、本発明によれば、低温において緩衝層を成長した
状態で、基板との界面近傍の領域に単結晶層を配置し、
基板の表面を被覆することによって、エピタキシャル層
を堆積するために必要な高温環境下にあっても基板表面
には単結晶層が残存するようにすることができるため、
基板表面が部分的に露呈する従来の不具合を回避でき
る。このように、高温に於いても基板表面に均等に残存
する単結晶層は、表面状態に優れるエピタキシャル薄膜
をもたらすものである。
The low-temperature buffer layer according to the present invention is characterized by a crystal structure in a region near an interface with a crystal substrate when grown at a low temperature. That is, the low-temperature buffer layer according to the present invention is characterized in that a single crystal layer is arranged in a region near the interface of the buffer layer with the crystal substrate in a state where the buffer layer is grown at a low temperature. The layer composed of a single crystal does not easily undergo thermal dissociation even in a high temperature environment, unlike the layer composed of an amorphous. This is because, since it is a single crystal, the bonding force between constituent atoms is much stronger than that of an amorphous. Therefore, according to the present invention, in a state where the buffer layer is grown at a low temperature, the single crystal layer is arranged in a region near the interface with the substrate,
By covering the surface of the substrate, the single crystal layer can be left on the substrate surface even under the high temperature environment necessary for depositing the epitaxial layer,
The conventional problem that the substrate surface is partially exposed can be avoided. As described above, the single crystal layer which remains uniformly on the substrate surface even at a high temperature provides an epitaxial thin film having an excellent surface condition.

【0009】[0009]

【発明の実施の形態】本発明に係わる低温緩衝層は、一
般式 Alx Gay Inz N(x+y+z=1、0≦
x,y,z≦1)で表されるIII 族窒化物半導体からな
る。上記の材料から構成される低温緩衝層は、サファイ
ア等のIII 族窒化物半導体エピタキシャルウエハ用とし
て周知の基板上に堆積する。結晶基板としては、サファ
イアの他、ハフニウム(Hf)等の金属製材料やヒ化ガ
リウム(GaAs)やリン化ガリウム(GaP)等の面
心立方格子構造の III−V族化合物半導体結晶、若しく
はシリコン(Si)等の元素(単体)半導体結晶も用い
ることができる。或いは、GaNとの格子不整合度が
0.5%未満と小さいリチウム(Li)とガリウム(G
a)或いはLiとアルミニウム(Al)との酸化物であ
るLi2GaO3 やLi2 AlO3 等も基板として使用
できる。半導体からなる結晶基板については導電形は不
問である。また、基板表面をなす結晶面の面方位やオフ
カット(ミスオリエンテーション角度)等の仕様は、低
温緩衝層の成長方式や成長条件に鑑みて適宣、選択すれ
ば良い。
Low-temperature buffer layer according to the embodiment of the present invention have the general formula Al x Ga y In z N ( x + y + z = 1,0 ≦
x, y, z ≦ 1). The low-temperature buffer layer composed of the above-mentioned material is deposited on a substrate which is well-known for a Group III nitride semiconductor epitaxial wafer such as sapphire. Examples of the crystal substrate include sapphire, a metal material such as hafnium (Hf), a group III-V compound semiconductor crystal having a face-centered cubic lattice structure such as gallium arsenide (GaAs) or gallium phosphide (GaP), or silicon. Elemental (single) semiconductor crystals such as (Si) can also be used. Alternatively, lithium (Li) and gallium (G) having a lattice mismatch with GaN of less than 0.5% are small.
a) Alternatively, Li 2 GaO 3 or Li 2 AlO 3 which is an oxide of Li and aluminum (Al) can be used as the substrate. The conductivity type does not matter for a crystalline substrate made of a semiconductor. Further, the specifications such as the plane orientation and off-cut (mis-orientation angle) of the crystal plane forming the substrate surface may be appropriately selected in consideration of the growth method and growth conditions of the low-temperature buffer layer.

【0010】本発明に係わる低温緩衝層は、有機金属化
合物気相成長法(MOCVD法)により成長することが
できる。常圧のMOCVD法により、本発明に係わる低
温緩衝層を成長するためには、成長温度、成長速度およ
び供給原料のV/III 比(成長雰囲気に供給されるV族
原料ガスとIII 族原料ガスの比率)を次のように設定す
ることが好ましい。
The low-temperature buffer layer according to the present invention can be grown by metalorganic compound vapor phase epitaxy (MOCVD). In order to grow the low-temperature buffer layer according to the present invention by the MOCVD method under normal pressure, the growth temperature, the growth rate, and the V / III ratio of the feed material (the group V source gas and the group III source gas supplied to the growth atmosphere) are required. Is preferably set as follows.

【0011】本発明に係わる低温緩衝層の成長温度は概
ね、400℃を越える温度とする必要がある。しかし、
成長温度が約500℃を越えると低温緩衝層の表面に突
起が生成し、表面状態は劣化する。従って、成長に用い
る装置に依存して最適温度範囲には多少の変動は有るも
のの、低温緩衝層の成長温度は400℃以上480℃以
下の範囲に設定することが好ましい。
The growth temperature of the low-temperature buffer layer according to the present invention generally needs to exceed 400 ° C. But,
When the growth temperature exceeds about 500 ° C., projections are formed on the surface of the low-temperature buffer layer, and the surface state deteriorates. Therefore, although the optimum temperature range slightly varies depending on the apparatus used for growth, the growth temperature of the low-temperature buffer layer is preferably set in the range of 400 ° C. to 480 ° C.

【0012】また、本発明の低温緩衝層を成長するため
には、緩衝層の成長速度を毎分1nm以下にすることが
好ましい。成長速度をこのように小さく設定すること
は、基板を成長温度に時間的に長く保持することを意味
している。このため、低温緩衝層を形成する原料分子の
基板表面でのマイグレーション(migration)
が促進され、基板表面に吸着した原料分子の再配列の機
会を増すなど単結晶層の形成に効力を発揮すると考えら
れる。
In order to grow the low-temperature buffer layer of the present invention, it is preferable that the growth rate of the buffer layer is 1 nm / min or less. Setting the growth rate to such a small value means keeping the substrate at the growth temperature for a long time. For this reason, migration of the raw material molecules forming the low-temperature buffer layer on the substrate surface is performed.
Is promoted, which increases the chance of rearrangement of the raw material molecules adsorbed on the substrate surface, and is effective in forming a single crystal layer.

【0013】さらに、成長雰囲気に供給されるV族原料
ガスとIII 族原料ガスの比率、いわゆるV/III 比は、
従来のMOCVD法によるIII 族窒化物半導体の成長に
おいて用いられている値と比較して、高く設定すること
が好ましい。本発明者は、良好な低温緩衝層を成長する
ための条件について鋭意検討した結果、上記のように緩
衝層の成長速度を毎分1nm以下にするために、成長雰
囲気に供給されるIII族原料ガスの量を少なく設定した
場合においても、同時に供給するV族ガスの量は従来の
値と変えない方が、良好な低温緩衝層が安定して得られ
ることを見い出した。すなわち、本発明に係わる基板と
の界面近傍の領域を単結晶とする低温緩衝層を充分な安
定性をもって得るには、V/ III比は1.5×104
越える値に設定することが好ましい。
Further, the ratio between the group V source gas and the group III source gas supplied to the growth atmosphere, the so-called V / III ratio,
It is preferable to set the value higher than the value used in growing a group III nitride semiconductor by the conventional MOCVD method. The present inventors have conducted intensive studies on the conditions for growing a good low-temperature buffer layer. As a result, as described above, in order to reduce the growth rate of the buffer layer to 1 nm or less per minute, the group III raw material supplied to the growth atmosphere is used. It has been found that, even when the amount of gas is set to a small value, a good low-temperature buffer layer can be stably obtained if the amount of group V gas supplied at the same time is not changed from the conventional value. That is, the V / III ratio should be set to a value exceeding 1.5 × 10 4 in order to obtain a low-temperature buffer layer having a single crystal in the region near the interface with the substrate according to the present invention with sufficient stability. preferable.

【0014】上記のような成長条件を設定することによ
り、従来非晶質の緩衝層が形成されていた500℃未満
の低い成長温度に於いても、本発明に係わる基板との界
面近傍の領域を単結晶とするIII 族窒化物半導体からな
る低温緩衝層を得ることが可能となった。但し、MOC
VD法により形成されるIII 族窒化物半導体からなる低
温緩衝層の特性は、一般に成長に用いられる装置に大き
く依存する性質があるため、本発明の実施において上記
の成長条件は、用いる成長装置に合わせて適宜調整する
ことが必要である。また、本発明に係わる低温緩衝層
は、適当な成長条件を設定することにより、気相エピタ
キシー(VPE)法や分子線エピタキシー(MBE)法
によって形成することも可能である。
By setting the growth conditions as described above, even at a low growth temperature of less than 500 ° C. where an amorphous buffer layer is conventionally formed, the region near the interface with the substrate according to the present invention can be used. It has become possible to obtain a low-temperature buffer layer made of a Group III nitride semiconductor having a single crystal. However, MOC
Since the characteristics of the low-temperature buffer layer made of a group III nitride semiconductor formed by the VD method largely depend on the apparatus used for growth, the above-mentioned growth conditions in the practice of the present invention depend on the growth apparatus used. It is necessary to make appropriate adjustments accordingly. The low-temperature buffer layer according to the present invention can also be formed by vapor phase epitaxy (VPE) or molecular beam epitaxy (MBE) by setting appropriate growth conditions.

【0015】また、基板表面を均等に低温緩衝層で被覆
するには、基板の表面の清浄化処理も必要である。表面
に遊離した酸素等が多く存在するサファイア基板の表面
上には、面積的に均一に低温緩衝層が成長し難い傾向が
ある。基板表面の清浄化処理には、水素等から構成され
る還元性雰囲気内で行われる公知のサーマルエッチング
法や、フッ化アンモニウム水溶液、王水等による湿式処
理を用いることができる。結晶基板表面の金属或いは非
金属不純物量を基にした清浄度は、オージェ電子分光法
(AES)や2次イオン質量分析法(SIMS)等の表
面分析手法などで評価できる。また、表面の酸化膜の有
無は反射電子線回折(RHEED)法などから評価でき
る。
Further, in order to uniformly cover the substrate surface with the low-temperature buffer layer, it is necessary to clean the surface of the substrate. On the surface of a sapphire substrate having a large amount of free oxygen and the like on the surface, a low-temperature buffer layer tends to be difficult to grow uniformly in area. For the cleaning treatment of the substrate surface, a known thermal etching method performed in a reducing atmosphere composed of hydrogen or the like, or a wet treatment using an ammonium fluoride aqueous solution, aqua regia, or the like can be used. The cleanliness based on the amount of metal or nonmetal impurities on the surface of the crystal substrate can be evaluated by a surface analysis method such as Auger electron spectroscopy (AES) or secondary ion mass spectrometry (SIMS). The presence or absence of an oxide film on the surface can be evaluated by a reflection electron beam diffraction (RHEED) method or the like.

【0016】本発明において、低温緩衝層の結晶基板と
の界面近傍の領域を単結晶とする場合、該単結晶の層は
1原子層のみでも構わないが、高温での基板表面の露呈
をより安定に防止するためには、少なくとも数原子層以
上あることが好ましい。基板表面を被覆する単結晶層の
層数は、例えば透過電子顕微鏡(TEM)を利用した断
面の観察から判断することができる。また、本願発明に
係わる低温緩衝層においては、界面近傍領域を越える、
即ち、低温緩衝層の層厚がより大きい領域では、多結晶
や非晶質が存在してもよい。すなわち、基板表面からの
距離が隔てられるに伴い、結晶基板の単結晶配列に基づ
く規則的な配列の影響が薄れるため、低温緩衝層の界面
近傍以外の領域には多結晶や非晶質が生成することがあ
るが、これらの多結晶や非晶質はその上に成長するIII
族窒化物半導体のエピタキシャル層には影響を与えな
い。
In the present invention, when the region of the low-temperature buffer layer in the vicinity of the interface with the crystal substrate is a single crystal, the single crystal layer may be only one atomic layer. In order to stably prevent the occurrence, it is preferable that the thickness be at least several atomic layers or more. The number of single crystal layers covering the substrate surface can be determined, for example, by observing a cross section using a transmission electron microscope (TEM). In the low-temperature buffer layer according to the present invention,
That is, in a region where the thickness of the low-temperature buffer layer is larger, polycrystal or amorphous may exist. That is, as the distance from the substrate surface increases, the influence of the regular arrangement based on the single crystal arrangement of the crystal substrate decreases, so that polycrystals and amorphous materials are generated in regions other than the vicinity of the interface of the low-temperature buffer layer. However, these polycrystalline and amorphous forms grow on it III
It does not affect the epitaxial layer of the group III nitride semiconductor.

【0017】本発明に係わる低温緩衝層の構成の概略を
図1に示す。図1において本発明に係わる低温緩衝層
(102)は基板(101)上に成長したものである。
低温緩衝層(102)の内、基板(101)との界面近
傍の領域は単結晶からなる単結晶層(103)である。
該単結晶層(103)の厚さは1原子層(およそ0.5
nm)以上あれば良い。好ましくは2〜20nmとす
る。この単結晶層(103)の厚さは、上述の成長条件
のもとで成長時間等を適宜設定することにより、制御す
ることが出来る。低温緩衝層(102)の内、単結晶か
らなる層を越える厚さの領域、すなわち単結晶層(10
3)上には、非晶質(104)や多結晶(105)が生
成することがあるが、これらの非晶質や多結晶はその上
に成長するエピタキシャル層には影響を及ぼすものでは
ない。
FIG. 1 schematically shows the structure of the low-temperature buffer layer according to the present invention. In FIG. 1, a low-temperature buffer layer (102) according to the present invention has been grown on a substrate (101).
In the low-temperature buffer layer (102), a region near the interface with the substrate (101) is a single crystal layer (103) made of a single crystal.
The thickness of the single crystal layer (103) is one atomic layer (about 0.5
nm) or more. Preferably it is 2 to 20 nm. The thickness of the single crystal layer (103) can be controlled by appropriately setting the growth time and the like under the above growth conditions. In the low-temperature buffer layer (102), a region having a thickness exceeding the thickness of the single crystal layer, that is, the single crystal layer (10
3) Amorphous (104) and polycrystalline (105) may be formed on the upper surface, but these amorphous and polycrystalline do not affect the epitaxial layer grown thereon. .

【0018】[0018]

【作用】従来の非晶質を主体とする低温緩衝層は、該低
温緩衝層上にエピタキシャル層を高温で成長するために
結晶基板を高温環境下に曝した場合には、ほとんどが揮
散してしまう。これは該低温緩衝層が単結晶となってい
ないために、構成原子の相互の結合力が弱く熱解離に対
して耐性が殆どないためである。これに対して本発明に
よれば、低温緩衝層に存する非晶質が熱解離して揮散し
ても、基板との界面には、単結晶からなる層が少なくと
も1原子層配置されているため、基板表面が露呈するこ
とは避けられる。単結晶からなる層は、非晶質層とは異
なり簡単には熱解離を生じないからである。このため本
発明に係わる低温緩衝層は、高温環境下での結晶基板の
表面の露呈を防止でき、その上に結晶性に優れかつ連続
したIII 族窒化物半導体のエピタキシャル薄膜を成長す
ることを可能にする。
When a crystalline substrate is exposed to a high temperature environment in order to grow an epitaxial layer on the low temperature buffer layer at a high temperature, most of the conventional low temperature buffer layer mainly composed of amorphous is volatilized. I will. This is because the low-temperature buffer layer is not made of a single crystal, so that the constituent atoms have a weak mutual bonding force and have little resistance to thermal dissociation. On the other hand, according to the present invention, even if the amorphous substance present in the low-temperature buffer layer is thermally dissociated and volatilized, at least one atomic layer composed of a single crystal is arranged at the interface with the substrate. In addition, the substrate surface is prevented from being exposed. This is because a layer formed of a single crystal does not easily cause thermal dissociation unlike an amorphous layer. Therefore, the low-temperature buffer layer according to the present invention can prevent the surface of the crystal substrate from being exposed under a high-temperature environment, and can grow a continuous epitaxial thin film of a group III nitride semiconductor having excellent crystallinity thereon. To

【0019】[0019]

【実施例】【Example】

(実施例)本発明に係わるIII 族窒化物半導体エピタキ
シャルウエハの概略の構成を図2に示す。図2に示すエ
ピタキシャルウエハは、MOCVD法によって以下に述
べる手順により成長させた。
(Embodiment) A schematic structure of a group III nitride semiconductor epitaxial wafer according to the present invention is shown in FIG. The epitaxial wafer shown in FIG. 2 was grown by the MOCVD method according to the procedure described below.

【0020】低温緩衝層は、(0001)C面を表面と
したサファイアを基板(101)として用いて成長させ
た。基板(101)の鏡面研磨された表面は、均一な低
温緩衝層の形成を促すために、成長開始前に以下の方法
により清浄化を施した。先ず、アセトンにより脱脂し、
水洗した後、高純度フッ化アンモニウム水溶液を使用し
て洗浄を施した。続いて超純水により水洗後、赤外線ラ
ンプにより加熱して乾燥させた。
The low-temperature buffer layer was grown using sapphire having the (0001) C plane as the surface, as the substrate (101). The mirror-polished surface of the substrate (101) was cleaned by the following method before the start of growth to promote the formation of a uniform low-temperature buffer layer. First, degrease with acetone,
After washing with water, washing was performed using a high-purity ammonium fluoride aqueous solution. Then, after washing with ultrapure water, it was dried by heating with an infrared lamp.

【0021】清浄化したサファイア基板(101)は、
MOCVD成長炉内に室温で載置した。成長炉内を一
旦、ロータリポンプで真空に排気した後、炉内に高純度
の水素ガスを流し、水素ガスからなる雰囲気を形成し
た。基板(101)の温度を室温から1100℃に抵抗
加熱法により昇温し、基板(101)を同温度に40分
間保持し、サーマルクリーニングを施した。
The cleaned sapphire substrate (101)
The substrate was placed in a MOCVD growth furnace at room temperature. After the inside of the growth furnace was once evacuated to a vacuum by a rotary pump, high-purity hydrogen gas was flowed into the furnace to form an atmosphere composed of hydrogen gas. The temperature of the substrate (101) was raised from room temperature to 1100 ° C. by a resistance heating method, the substrate (101) was kept at the same temperature for 40 minutes, and subjected to thermal cleaning.

【0022】然る後、基板(101)の温度を420℃
に低下させた。温度が安定するに至る迄、約25分間保
持した。その後、成長炉内に載置された基板表面へ向け
て先ず、アンモニア(NH3 )の供給を開始し、アンモ
ニアの供給を10分間継続し、成長環境内をアンモニア
を含む雰囲気とした。その後、トリメチルガリウム(G
a(CH33 )の供給を開始し、基板(101)上へ
のGaNからなる低温緩衝層(102)の常圧MOCV
D法による成長を実施した。トリメチルガリウムの炉内
への供給量は2.0×10-6mol/分とした。アンモ
ニアの供給量は毎分1リットルとした。この場合の原料
のV/III 比は、およそ2.2×104 であった。
Thereafter, the temperature of the substrate (101) is set to 420 ° C.
Lowered. Hold for about 25 minutes until temperature stabilizes. After that, the supply of ammonia (NH 3 ) was first started toward the surface of the substrate placed in the growth furnace, and the supply of ammonia was continued for 10 minutes to make the growth environment an atmosphere containing ammonia. Then, trimethylgallium (G
a (CH 3 ) 3 ) is started, and the atmospheric pressure MOCV of the low-temperature buffer layer (102) made of GaN on the substrate (101) is started.
Growth by the D method was performed. The supply amount of trimethylgallium into the furnace was 2.0 × 10 −6 mol / min. The supply rate of ammonia was 1 liter per minute. The V / III ratio of the raw material in this case was about 2.2 × 10 4 .

【0023】この条件下で20分間、低温緩衝層(10
2)の成長を実施した。低温緩衝層(102)の層厚は
15nmであった。すなわち、本実施例における低温緩
衝層の成長速度は、0.75nm/minであった。ま
た、同一成長条件で得られた低温緩衝層の断面をTEM
により観察した結果から、低温緩衝層(102)の界面
より厚さ約10nmの領域は、単結晶からなっていた。
それより上方の領域はGaNの非晶質を主体として構成
される領域であった。
Under these conditions, the low-temperature buffer layer (10
The growth of 2) was performed. The layer thickness of the low-temperature buffer layer (102) was 15 nm. That is, the growth rate of the low-temperature buffer layer in this example was 0.75 nm / min. The cross section of the low-temperature buffer layer obtained under the same growth conditions was
As a result, the region having a thickness of about 10 nm from the interface of the low-temperature buffer layer (102) was composed of a single crystal.
The region above it was a region mainly composed of GaN amorphous.

【0024】その後基板の温度を上げて、低温緩衝層
(102)上に、1000℃に於いて次のエピタキシャ
ル層を順次、積層させ、発光素子用のエピタキシャルウ
エハを構成した。 (1)膜厚3μm、キャリア濃度2×1018cm-3の珪
素(Si)をドープしたn形GaN高温緩衝層(10
6) (2)膜厚0.7μm、キャリア濃度約6×1017cm
-3の亜鉛(Zn)とスズ(Sn)をドープしたn形Ga
0.95In0.05N発光層(107) (3)膜厚0.6μm、キャリア濃度2×1016cm-3
のマグネシウム(Mg)をドープしたp形Al0.05Ga
0.85N上部クラッド層(108) (4)膜厚0.3μm、キャリア濃度2×1018cm-3
のマグネシウム(Mg)をドープしたp形GaN層のコ
ンタクト層(109) この結果、コンタクト層(109)の表面には、開口部
を略六角形状とするピット(細孔)や六角形状の突起物
が殆ど認められず、平坦で平滑な表面となっていた。
Thereafter, the temperature of the substrate was increased, and the next epitaxial layer was sequentially laminated at 1000 ° C. on the low-temperature buffer layer (102) to form an epitaxial wafer for a light emitting device. (1) Silicon (Si) -doped n-type GaN high-temperature buffer layer (3 μm thick, carrier concentration 2 × 10 18 cm −3 )
6) (2) thickness 0.7 μm, carrier concentration about 6 × 10 17 cm
N-type Ga doped with -3 zinc (Zn) and tin (Sn)
0.95 In 0.05 N light emitting layer (107) (3) Film thickness 0.6 μm, carrier concentration 2 × 10 16 cm −3
P-type Al 0.05 Ga doped with magnesium (Mg)
0.85 N upper cladding layer (108) (4) Film thickness 0.3 μm, carrier concentration 2 × 10 18 cm −3
As a result, on the surface of the contact layer (109), pits (pores) having a substantially hexagonal opening or hexagonal projections are formed on the surface of the contact layer (109). Was hardly recognized, and the surface was flat and smooth.

【0025】エピタキシャル層((106)〜(10
9))の形成後、低温緩衝層(102)の断面をTEM
により観察した結果、低温緩衝層(102)の低温での
形成時に低温緩衝層(102)の界面より厚さ約10n
mより上方の領域に存在した非晶質の大部分は、100
0℃でのエピタキシャル層の形成後には消失していた。
また、n形GaN高温緩衝層(106)の一部には紡錘
状の多結晶(105)も認められたが、これは非晶質中
に含まれていた多結晶が残存したものか、或いは非晶質
の一部が高温の環境下で結晶化したものと考えられる。
The epitaxial layers ((106) to (10)
9)), the cross section of the low-temperature buffer layer (102) is
As a result of the observation, when the low-temperature buffer layer (102) is formed at a low temperature, the thickness of the low-temperature buffer layer (102) is about 10 n
Most of the amorphous material existing in the region above
It disappeared after the formation of the epitaxial layer at 0 ° C.
In addition, a spindle-shaped polycrystal (105) was also found in a part of the n-type GaN high-temperature buffer layer (106). This was because the polycrystal contained in the amorphous remained, or It is considered that part of the amorphous was crystallized in a high-temperature environment.

【0026】図3及び図4に上記のエピタキシャルウエ
ハから製造した発光素子の平面及び断面概略図を各々示
す。上記のエピタキシャルウエハについて、エピタキシ
ャル層の一部を一般のフォトリソグラフィー技術等を利
用して深さ方向にエッチングで除去した後、コンタクト
層(109)及びn形GaN高温緩衝層(106)の表
面上にp形及びn形電極((111)及び(110))
を形成し、その後、略正方形に切断して発光素子(LE
D)を製造した。このLEDへ順方向電流を流したとこ
ろ青色の発光が得られた。発光の中心波長はおおよそ、
440nmであった。半導体素子封止用の一般的なエポ
キシ樹脂でモールドした後に測定した発光出力は0.8
ミリワット(mW)程度であった。また、該発光素子の
電流−電圧(I−V)特性は正常な整流性を示し、順方
向電流を20ミリアンペア(mA)とした際の順方向電
圧は3.6〜3.8V程度であった。 また、逆方向に
10μAを流すのに必要な電圧は5V以上であった。
FIGS. 3 and 4 are schematic plan and sectional views, respectively, of a light emitting device manufactured from the above epitaxial wafer. In the above epitaxial wafer, a part of the epitaxial layer is removed by etching in the depth direction using a general photolithography technique or the like, and then the surface of the contact layer (109) and the surface of the n-type GaN high-temperature buffer layer (106) are removed. P-type and n-type electrodes ((111) and (110))
Is formed and then cut into a substantially square to form a light emitting device (LE
D) was prepared. When a forward current was applied to this LED, blue light emission was obtained. The center wavelength of the emission is approximately
It was 440 nm. The emission output measured after molding with a common epoxy resin for semiconductor element sealing is 0.8
It was on the order of milliwatts (mW). In addition, the current-voltage (IV) characteristics of the light-emitting element show normal rectification, and the forward voltage is about 3.6 to 3.8 V when the forward current is 20 milliamperes (mA). Was. The voltage required to flow 10 μA in the reverse direction was 5 V or more.

【0027】(比較例)比較のため上記実施例とは低温
緩衝層を成長する条件を変えて、III 族窒化物半導体の
エピタキシャルウエハを作製した。すなわち、本比較例
においては低温緩衝層の成長温度を390℃とした。ま
た、低温緩衝層成長の際のGa(CH33 の供給量を
2.9×10-5mol/分とし、アンモニアの供給量を
毎分1リットルとした。この場合、V/III 比は154
0となる。また、低温緩衝層の成長時間は10分とし
た。上記以外の成長条件は上に述べた実施例と同一にし
て低温緩衝層を成長した。本比較例で得られた低温緩衝
層の厚さはおよそ14nmであった。その後やはり上に
述べた実施例と同様にして、III 族窒化物半導体のエピ
タキシャル層を積層した。
(Comparative Example) For comparison, an epitaxial wafer of a group III nitride semiconductor was manufactured by changing the conditions for growing the low-temperature buffer layer from those of the above example. That is, in this comparative example, the growth temperature of the low-temperature buffer layer was 390 ° C. The supply amount of Ga (CH 3 ) 3 during the growth of the low-temperature buffer layer was 2.9 × 10 −5 mol / min, and the supply amount of ammonia was 1 liter per minute. In this case, the V / III ratio is 154
It becomes 0. The growth time of the low-temperature buffer layer was 10 minutes. The growth conditions other than those described above were the same as in the above-described example, and the low-temperature buffer layer was grown. The thickness of the low-temperature buffer layer obtained in this comparative example was about 14 nm. Thereafter, in the same manner as in the above-described embodiment, an epitaxial layer of a group III nitride semiconductor was stacked.

【0028】上記の条件下で形成された低温緩衝層の表
面は微分干渉光学顕微鏡による観察では金属性光沢を有
するものであった。また、一般的な走査電子顕微鏡(S
EM)を使用して表面を観察するために走査電子線を照
射中に、照射領域に在る厚さが約14nmの低温緩衝層
が揮散するほど、その膜質は軟弱であった。断面TEM
による観察に依れば、低温緩衝層は、非晶質から構成さ
れており、微小な多結晶の粒状体の散在も認められた。
しかし、基板表面には単結晶層は存在していなかった。
これは、成長温度が上に述べた実施例と比較してより低
いためだと考えられる。従って、本比較例の低温緩衝層
は前記の実施例とは明らかに異なるものであった。
The surface of the low-temperature buffer layer formed under the above conditions had a metallic luster when observed by a differential interference optical microscope. In addition, a general scanning electron microscope (S
During irradiation with a scanning electron beam for observing the surface using EM), as the low-temperature buffer layer having a thickness of about 14 nm in the irradiated area volatilized, the film quality was softer. Cross section TEM
According to the observation by, the low-temperature buffer layer was composed of an amorphous material, and scattered fine polycrystalline particles were also observed.
However, no single crystal layer was present on the substrate surface.
This is believed to be because the growth temperature was lower as compared to the examples described above. Therefore, the low-temperature buffer layer of this comparative example was clearly different from the above-mentioned example.

【0029】低温緩衝層上には、実施例と同様のエピタ
キシャル層を堆積し、LED用のエピタキシャルウエハ
を形成した。このエピタキシャル層の最表層をなすコン
タクト層の表面状態を図5に模式的に示す。コンタクト
層表面(109)には、低温緩衝層が高温でエピタキシ
ャル層を形成するために基板を昇温する過程で消失し、
基板表面が露呈した領域に多く発生するピット(11
2)や略六角形状の突起(113)が存在した。エピタ
キシャル層を順次剥離して各エピタキシャル層の表面状
態を観察したところ、同様のピットや突起物は低温緩衝
層の直上のGaN高温緩衝層上に、既に出現していた。
多くのピットは、これより上方に在るエピタキシャル層
に貫通しており、このため、n形発光層とp形上部クラ
ッド層とのpn接合界面は乱雑であった。
On the low-temperature buffer layer, an epitaxial layer similar to that of the embodiment was deposited to form an epitaxial wafer for LED. FIG. 5 schematically shows the surface state of the contact layer which is the outermost layer of the epitaxial layer. On the contact layer surface (109), the low-temperature buffer layer disappears during the process of raising the temperature of the substrate to form an epitaxial layer at a high temperature,
The pits (11) frequently generated in the area where the substrate surface is exposed
2) and substantially hexagonal projections (113) were present. When the surface state of each epitaxial layer was observed by sequentially peeling the epitaxial layers, similar pits and projections had already appeared on the GaN high-temperature buffer layer immediately above the low-temperature buffer layer.
Many pits penetrated the epitaxial layer located above the pit, so that the pn junction interface between the n-type light emitting layer and the p-type upper cladding layer was disordered.

【0030】本比較例で得られたエピタキシャルウエハ
について、前述の実施例と同様にしてエピタキシャル層
の一部を一般のフォトリソグラフィー技術等を利用して
深さ方向にエッチングで除去した後、n形及びp形電極
を形成してLEDを製造した。該LEDは20mA程度
の順方向電流の通電では明瞭な発光が確認されなかっ
た。また、素子のI−V特性は図6に示される如く、順
及び逆方向共にオーム性特性に近く、整流性を呈示して
いなかった。
In the epitaxial wafer obtained in this comparative example, after removing a part of the epitaxial layer in the depth direction by using a general photolithography technique or the like, the n-type Then, an LED was manufactured by forming a p-type electrode. The LED did not emit light when a forward current of about 20 mA was applied. Further, as shown in FIG. 6, the IV characteristics of the device were close to ohmic characteristics in both the forward and reverse directions, and did not exhibit rectification.

【0031】[0031]

【発明の効果】本発明によれば、結晶性に優れかつ連続
したIII 族窒化物半導体のエピタキシャル薄膜を有する
エピタキシャルウエハを得ることが出来る。このため、
電気的特性に優れる化合物半導体素子を得ることができ
る。なお本発明に係わる低温緩衝層は、Alx Gay
za1-a (0<a≦1)あるいはAlx Gay
zb As1-b (0<b≦1)で表される、窒素以外
のヒ素(As)やリン(P)等の第V族元素を含むIII
族窒化物半導体から構成してもよい。また、本発明に係
わる低温緩衝層を酸化亜鉛(ZnO)や炭化珪素(Si
C)等のIII 族窒化物半導体以外の物質で構成しても、
本発明と同様の効果が期待できる。
According to the present invention, it is possible to obtain an epitaxial wafer having excellent crystallinity and a continuous epitaxial thin film of a group III nitride semiconductor. For this reason,
A compound semiconductor element having excellent electric characteristics can be obtained. Incidentally low-temperature buffer layer according to the present invention, Al x Ga y I
n z N a P 1-a (0 <a ≦ 1) or Al x Ga y I
n z N b As 1-b (0 <b ≦ 1) represented by, including a Group V element such as arsenic other than nitrogen (As) or phosphorus (P) III
It may be made of a group III nitride semiconductor. Further, the low-temperature buffer layer according to the present invention may be made of zinc oxide (ZnO) or silicon carbide (Si).
C) and other materials other than Group III nitride semiconductors,
The same effect as the present invention can be expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる低温緩衝層の断面を示す図。FIG. 1 is a view showing a cross section of a low-temperature buffer layer according to the present invention.

【図2】本発明の実施例に係わる化合物半導体エピタキ
シャルウエハの断面模式図。
FIG. 2 is a schematic cross-sectional view of a compound semiconductor epitaxial wafer according to an embodiment of the present invention.

【図3】本発明の実施例に係わる化合物半導体素子(L
ED)の平面図。
FIG. 3 shows a compound semiconductor device (L) according to an embodiment of the present invention.
ED).

【図4】本発明の実施例に係わる化合物半導体素子(L
ED)の断面図。
FIG. 4 shows a compound semiconductor device (L) according to an embodiment of the present invention.
ED) is a sectional view.

【図5】比較例に係わるエピタキシャルウエハの表面モ
フォロジーを示す図。
FIG. 5 is a diagram showing a surface morphology of an epitaxial wafer according to a comparative example.

【図6】比較例に係わる化合物半導体素子(LED)の
電流−電圧特性を示す図。
FIG. 6 is a diagram showing current-voltage characteristics of a compound semiconductor device (LED) according to a comparative example.

【符号の説明】[Explanation of symbols]

(101) 基板 (102) 低温緩衝層 (103) 単結晶層 (104) 非晶質 (105) 多結晶 (106) 高温緩衝層 (107) 発光層 (108) 上部クラッド層 (109) コンタクト層 (110) n形電極 (111) p形電極 (112) ピット(細孔) (113) 略六角形状の突起 (101) Substrate (102) Low temperature buffer layer (103) Single crystal layer (104) Amorphous (105) Polycrystalline (106) High temperature buffer layer (107) Light emitting layer (108) Upper cladding layer (109) Contact layer ( 110) n-type electrode (111) p-type electrode (112) pit (pore) (113) substantially hexagonal projection

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶基板と、該結晶基板上に低温で成長
されるIII 族窒化物半導体からなる低温緩衝層と、該低
温緩衝層上に高温で成長されるIII 族窒化物半導体から
なるエピタキシャル層とを備えた化合物半導体エピタキ
シャルウエハにおいて、該低温緩衝層の結晶基板との界
面近傍の領域が単結晶であることを特徴とする化合物半
導体エピタキシャルウエハ。
1. A crystal substrate, a low-temperature buffer layer made of a group III nitride semiconductor grown on the crystal substrate at a low temperature, and an epitaxial layer made of a group III nitride semiconductor grown on the low-temperature buffer layer at a high temperature. Wherein the region near the interface of the low-temperature buffer layer with the crystal substrate is a single crystal.
JP17672596A 1996-07-05 1996-07-05 Compound semiconductor epitaxial wafer Expired - Fee Related JP3152152B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17672596A JP3152152B2 (en) 1996-07-05 1996-07-05 Compound semiconductor epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17672596A JP3152152B2 (en) 1996-07-05 1996-07-05 Compound semiconductor epitaxial wafer

Publications (2)

Publication Number Publication Date
JPH1022224A JPH1022224A (en) 1998-01-23
JP3152152B2 true JP3152152B2 (en) 2001-04-03

Family

ID=16018696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17672596A Expired - Fee Related JP3152152B2 (en) 1996-07-05 1996-07-05 Compound semiconductor epitaxial wafer

Country Status (1)

Country Link
JP (1) JP3152152B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374479B1 (en) * 2000-01-07 2003-03-04 엘지전자 주식회사 method for growing nitride semiconductor
JP2006024903A (en) * 2004-06-09 2006-01-26 Showa Denko Kk Gallium nitride based semiconductor multilayer structure
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
JP5839733B2 (en) * 2013-12-25 2016-01-06 株式会社半導体エネルギー研究所 Manufacturing method of secondary battery

Also Published As

Publication number Publication date
JPH1022224A (en) 1998-01-23

Similar Documents

Publication Publication Date Title
US7244520B2 (en) Substrate for nitride semiconductor growth
JP4189386B2 (en) Method for growing nitride semiconductor crystal layer and method for producing nitride semiconductor light emitting device
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
EP1349203A2 (en) A crystal-growth substrate and a ZnO-containing compound semiconductor device
US6967355B2 (en) Group III-nitride on Si using epitaxial BP buffer layer
CN101522942B (en) Filming method for III-group nitride semiconductor laminated structure
Paisley et al. Molecular beam epitaxy of nitride thin films
JP5073624B2 (en) Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device
JPH11135889A (en) Substrate for crystal growth and light-emitting device using the same
JP2927768B1 (en) Semiconductor device and manufacturing method thereof
JP3353527B2 (en) Manufacturing method of gallium nitride based semiconductor
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP3772816B2 (en) Gallium nitride crystal substrate, method for manufacturing the same, gallium nitride semiconductor device, and light emitting diode
JP3152152B2 (en) Compound semiconductor epitaxial wafer
JPH10290051A (en) Semiconductor device and manufacture thereof
JP2004115305A (en) Gallium nitride single crystal substrate, method of manufacturing the same, gallium nitride-based semiconductor device and light emitting diode
JP2007103955A (en) Nitride semiconductor and method for growing nitride semiconductor crystal layer
JP2812375B2 (en) Gallium nitride based compound semiconductor growth method
JP3221359B2 (en) P-type group III nitride semiconductor layer and method for forming the same
JP4174910B2 (en) Group III nitride semiconductor device
JP3895266B2 (en) BORON PHOSPHIDE COMPOUND SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DIODE
JPH088460A (en) Method of manufacturing p-type algan semiconductor
JP2010073749A (en) Method for growing zinc-oxide-based semiconductor, and method for manufacturing semiconductor light emitting element
JP3653950B2 (en) Gallium nitride compound semiconductor light emitting device and method for producing gallium nitride compound semiconductor thin film
JPH0529653A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 13

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140126

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees