JP3152097B2 - 単方向ループ型伝送路の通信データ診断回路 - Google Patents
単方向ループ型伝送路の通信データ診断回路Info
- Publication number
- JP3152097B2 JP3152097B2 JP06484095A JP6484095A JP3152097B2 JP 3152097 B2 JP3152097 B2 JP 3152097B2 JP 06484095 A JP06484095 A JP 06484095A JP 6484095 A JP6484095 A JP 6484095A JP 3152097 B2 JP3152097 B2 JP 3152097B2
- Authority
- JP
- Japan
- Prior art keywords
- communication data
- value
- station
- soft counter
- full adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の局を光ケーブル
等からなる伝送路によりループ状に接続して単方向のデ
ータ伝送を行う単方向ループ型伝送路において、いずれ
の局にも受信されない迷走通信データが伝送路上に発生
した場合に、それを検出して伝送路から削除する単方向
ループ型伝送路の通信データ診断回路に関する。
等からなる伝送路によりループ状に接続して単方向のデ
ータ伝送を行う単方向ループ型伝送路において、いずれ
の局にも受信されない迷走通信データが伝送路上に発生
した場合に、それを検出して伝送路から削除する単方向
ループ型伝送路の通信データ診断回路に関する。
【０００２】
【従来の技術】従来、この種の単方向ループ型伝送路で
は、ソフトウェアバグまたはノイズ等により、宛先不明
の通信データが発生することがある。宛先不明の通信デ
ータは、いずれの局にも受信されずにループ状の伝送路
内を無限に循環することになる。そのため伝送路上の中
継局の実質的なスループットを低下させることになる。
そこで、これら宛先のない不要な通信データを伝送路上
から駆逐するため、従来は、通信データフォーマットの
先頭に発信局のコードを付加しておき、伝送路上で受信
されずに一巡して発信局に戻ってきた通信データを発信
局が検出して削除する方法を用いることがあった。
は、ソフトウェアバグまたはノイズ等により、宛先不明
の通信データが発生することがある。宛先不明の通信デ
ータは、いずれの局にも受信されずにループ状の伝送路
内を無限に循環することになる。そのため伝送路上の中
継局の実質的なスループットを低下させることになる。
そこで、これら宛先のない不要な通信データを伝送路上
から駆逐するため、従来は、通信データフォーマットの
先頭に発信局のコードを付加しておき、伝送路上で受信
されずに一巡して発信局に戻ってきた通信データを発信
局が検出して削除する方法を用いることがあった。
【０００３】しかしながらこの方法では、通信データの
先頭に付加された発信局のコードが破損したり、あるい
は書き換えられてしまうと、発信局に戻っても検出され
ずに、そのまま迷走を続けることになる。そこで、その
対策として、通信データフォーマットの先頭に、ソフト
カウンタを定義しておき、中継局を通過するたびにその
ソフトカウンタをインクリメントするとともに、中継局
でカウンタを監視し、カウント値が所定置を越えた時点
で、その中継データが伝送路を１周以上循環した迷走デ
ータであると判別して削除する方法がとられている。こ
の方法では、途中でカウンタの値が万一破損されること
があっても、循環を続けるうちにカウンタの値は再度イ
ンクリメントされて必ず所定値に達し検出される。
先頭に付加された発信局のコードが破損したり、あるい
は書き換えられてしまうと、発信局に戻っても検出され
ずに、そのまま迷走を続けることになる。そこで、その
対策として、通信データフォーマットの先頭に、ソフト
カウンタを定義しておき、中継局を通過するたびにその
ソフトカウンタをインクリメントするとともに、中継局
でカウンタを監視し、カウント値が所定置を越えた時点
で、その中継データが伝送路を１周以上循環した迷走デ
ータであると判別して削除する方法がとられている。こ
の方法では、途中でカウンタの値が万一破損されること
があっても、循環を続けるうちにカウンタの値は再度イ
ンクリメントされて必ず所定値に達し検出される。
【０００４】
【発明が解決しようとする課題】しかしながら、この方
法を実現するためには、各中継局に、専用のソフトカウ
ンタ書換回路とカウンタ値コンパレータ回路を設置する
必要があり、中継局の構成が複雑になるという問題があ
った。本発明は上記問題点を解決するためになされたも
ので、その目的とするところは、中継局のカウンタ処理
に関する回路の構成を複雑にすることなく伝送路中の迷
走データを駆逐することができる単方向ループ型伝送路
の通信データ診断回路を提供することにある。
法を実現するためには、各中継局に、専用のソフトカウ
ンタ書換回路とカウンタ値コンパレータ回路を設置する
必要があり、中継局の構成が複雑になるという問題があ
った。本発明は上記問題点を解決するためになされたも
ので、その目的とするところは、中継局のカウンタ処理
に関する回路の構成を複雑にすることなく伝送路中の迷
走データを駆逐することができる単方向ループ型伝送路
の通信データ診断回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明は、通信データの発信局が通信データの
先頭部にＮ（Ｎは自然数）桁からなるソフトカウンタを
定義しておき、中継局が通信データを中継する際にソフ
トカウンタの値をインクリメントして通過した中継局数
をカウントするとともに、ソフトカウンタ値が所定値を
越えた場合にその通信データを迷走データと判別して伝
送路から削除する単方向ループ型伝送路にあって、各局
ごとに設置されて（Ｎ−１）桁の加算をする全加算器
と、各局において中継する通信データのソフトカウンタ
の最上位桁の値を抽出し、その値が１である場合に通信
データを迷走データと判別する手段と、中継する通信デ
ータのソフトカウンタの下位（Ｎ−１）桁の値を抽出
し、全加算器の一方の入力端に入力する手段と、通信デ
ータのソフトカウンタの下位（Ｎ−１）桁の値が全加算
器に入力されるタイミングで全加算器の他方の入力端の
最下位桁に１を入力する手段と、全加算器の出力値を次
局へ中継するソフトカウンタの下位（Ｎ−１）桁に書込
む手段と、全加算器から出力された桁上がり信号の値を
次局へ中継するソフトカウンタの最上位桁に書込む手段
とを備えたことを特徴とする。
に、第１の発明は、通信データの発信局が通信データの
先頭部にＮ（Ｎは自然数）桁からなるソフトカウンタを
定義しておき、中継局が通信データを中継する際にソフ
トカウンタの値をインクリメントして通過した中継局数
をカウントするとともに、ソフトカウンタ値が所定値を
越えた場合にその通信データを迷走データと判別して伝
送路から削除する単方向ループ型伝送路にあって、各局
ごとに設置されて（Ｎ−１）桁の加算をする全加算器
と、各局において中継する通信データのソフトカウンタ
の最上位桁の値を抽出し、その値が１である場合に通信
データを迷走データと判別する手段と、中継する通信デ
ータのソフトカウンタの下位（Ｎ−１）桁の値を抽出
し、全加算器の一方の入力端に入力する手段と、通信デ
ータのソフトカウンタの下位（Ｎ−１）桁の値が全加算
器に入力されるタイミングで全加算器の他方の入力端の
最下位桁に１を入力する手段と、全加算器の出力値を次
局へ中継するソフトカウンタの下位（Ｎ−１）桁に書込
む手段と、全加算器から出力された桁上がり信号の値を
次局へ中継するソフトカウンタの最上位桁に書込む手段
とを備えたことを特徴とする。
【０００６】また、第２の発明は、第１の発明におい
て、ＯＲゲートを備え、前局から入力されるソフトカウ
ンタの最上位桁の値と前記全加算器から出力される桁上
がり信号とをそれぞれＯＲゲートに入力するとともに、
ＯＲゲートの出力値を次局へ中継するソフトカウンタの
最上位桁に書込むことを特徴とする。
て、ＯＲゲートを備え、前局から入力されるソフトカウ
ンタの最上位桁の値と前記全加算器から出力される桁上
がり信号とをそれぞれＯＲゲートに入力するとともに、
ＯＲゲートの出力値を次局へ中継するソフトカウンタの
最上位桁に書込むことを特徴とする。
【０００７】
【作用】第１の発明においては、中継のために入力され
た通信データのソフトカウンタの最上位桁の値が抽出さ
れ、その値が１である場合に通信データは迷走データで
あると判別されて伝送路から削除される。また、各局ご
とに（Ｎ−１）桁の加算をする全加算器が設置され、中
継する通信データのソフトカウンタの下位（Ｎ−１）桁
の値が抽出されて全加算器の一方の入力端に入力され
る。さらに、これらソフトカウンタの下位（Ｎ−１）桁
の値が全加算器に入力されるタイミングで全加算器の他
方の入力端の最下位桁に１が入力される。
た通信データのソフトカウンタの最上位桁の値が抽出さ
れ、その値が１である場合に通信データは迷走データで
あると判別されて伝送路から削除される。また、各局ご
とに（Ｎ−１）桁の加算をする全加算器が設置され、中
継する通信データのソフトカウンタの下位（Ｎ−１）桁
の値が抽出されて全加算器の一方の入力端に入力され
る。さらに、これらソフトカウンタの下位（Ｎ−１）桁
の値が全加算器に入力されるタイミングで全加算器の他
方の入力端の最下位桁に１が入力される。
【０００８】次いで、全加算器から出力された値が次局
へ中継するソフトカウンタの下位（Ｎ−１）桁に書込ま
れる。また、全加算器からの桁上がり信号の値が次局へ
中継するソフトカウンタの最上位桁に書込まれる。これ
らのことから、通信データが中継されるたびにソフトカ
ウンタの値がインクリメントされるとともに、ソフトカ
ウンタの下位（Ｎ−１）桁が２(N-1)回カウントされる
と桁上がりし、最上位桁の値が１になった中継局の次の
局において、中継された通信データは迷走しているもの
と判別されて伝送路から削除される。すなわち、ソフト
カウンタの桁数Ｎを、伝送路上の局数に見合った数に設
定しておくことで、伝送路上を一巡しても受信されなか
った迷走通信データを検出することができる。これらソ
フトカウンタのカウントアップの処理は、構成の簡単な
（Ｎ−１）桁の全加算器により行われるとともに、迷走
データか否かがソフトカウンタの最上位Ｎ桁の値の監視
だけで判別できるため、回路構成が簡単になるとともに
高速化が可能である。
へ中継するソフトカウンタの下位（Ｎ−１）桁に書込ま
れる。また、全加算器からの桁上がり信号の値が次局へ
中継するソフトカウンタの最上位桁に書込まれる。これ
らのことから、通信データが中継されるたびにソフトカ
ウンタの値がインクリメントされるとともに、ソフトカ
ウンタの下位（Ｎ−１）桁が２(N-1)回カウントされる
と桁上がりし、最上位桁の値が１になった中継局の次の
局において、中継された通信データは迷走しているもの
と判別されて伝送路から削除される。すなわち、ソフト
カウンタの桁数Ｎを、伝送路上の局数に見合った数に設
定しておくことで、伝送路上を一巡しても受信されなか
った迷走通信データを検出することができる。これらソ
フトカウンタのカウントアップの処理は、構成の簡単な
（Ｎ−１）桁の全加算器により行われるとともに、迷走
データか否かがソフトカウンタの最上位Ｎ桁の値の監視
だけで判別できるため、回路構成が簡単になるとともに
高速化が可能である。
【０００９】第２の発明においては、ＯＲゲートに前局
からのソフトカウンタの最上位桁の値と全加算器から出
力される桁上がり信号とが入力され、これら入力値の論
理和が次局へ送られるソフトカウンタの最上位桁の値と
なる。それにより、ソフトカウンタの最上位桁の値が１
になった中継局の次の局において、万一、通信データの
削除がなされない場合があっても、最上位桁の値１は次
局へ順送りされて、さらに次の局以降で必ず伝送路上か
ら削除される。
からのソフトカウンタの最上位桁の値と全加算器から出
力される桁上がり信号とが入力され、これら入力値の論
理和が次局へ送られるソフトカウンタの最上位桁の値と
なる。それにより、ソフトカウンタの最上位桁の値が１
になった中継局の次の局において、万一、通信データの
削除がなされない場合があっても、最上位桁の値１は次
局へ順送りされて、さらに次の局以降で必ず伝送路上か
ら削除される。
【００１０】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は本発明に係る実施例の通信データ診断回路の
要部を示す説明図であり、図２は伝送される通信データ
のフォーマットを示す説明図である。この実施例では、
図２に示されるように、伝走路に送られる通信データＤ
がｍ＋１ビット幅で送られ、先頭部Ｄｈの最下位０ビッ
トからｎ（ｎはｎ≦ｍなる自然数）ビットまでが、中継
される局数をカウントするためのソフトカウンタＤｃに
割り付けられている。なお、図中のＤｂはデータ本体で
ある。
る。図１は本発明に係る実施例の通信データ診断回路の
要部を示す説明図であり、図２は伝送される通信データ
のフォーマットを示す説明図である。この実施例では、
図２に示されるように、伝走路に送られる通信データＤ
がｍ＋１ビット幅で送られ、先頭部Ｄｈの最下位０ビッ
トからｎ（ｎはｎ≦ｍなる自然数）ビットまでが、中継
される局数をカウントするためのソフトカウンタＤｃに
割り付けられている。なお、図中のＤｂはデータ本体で
ある。
【００１１】また、実施例の回路部は、図１に示すよう
に、前局から送られてきた通信データＤのなかのソフト
カウンタＤｃの部分が、入力側のデータバスＤｉ0〜Ｄ
ｉnとして入力されてくる。ここで、データバスＤｉ0〜
Ｄｉn-1はｎビット全加算器１の一方の入力端Ａに接続
され、残りのデータバスＤｉnは、ＯＲゲート２および
ＡＮＤゲート３の入力端にそれぞれ接続されている。ま
た、全加算器１の他方の入力端Ｂには、信号線Ｂ0〜Ｂ
n-1がそれぞれ接続される。ここで最下位桁の信号線Ｂ0
には書換信号ｓが入力され、その上位桁の信号線Ｂ1〜
Ｂn-1には常時０の値が入力される。また、書換信号ｓ
は、ＡＮＤゲート３の入力端にも接続されている。
に、前局から送られてきた通信データＤのなかのソフト
カウンタＤｃの部分が、入力側のデータバスＤｉ0〜Ｄ
ｉnとして入力されてくる。ここで、データバスＤｉ0〜
Ｄｉn-1はｎビット全加算器１の一方の入力端Ａに接続
され、残りのデータバスＤｉnは、ＯＲゲート２および
ＡＮＤゲート３の入力端にそれぞれ接続されている。ま
た、全加算器１の他方の入力端Ｂには、信号線Ｂ0〜Ｂ
n-1がそれぞれ接続される。ここで最下位桁の信号線Ｂ0
には書換信号ｓが入力され、その上位桁の信号線Ｂ1〜
Ｂn-1には常時０の値が入力される。また、書換信号ｓ
は、ＡＮＤゲート３の入力端にも接続されている。
【００１２】全加算器１は、入力端Ａ，Ｂからの入力値
を加算し、得られた値を出力端に接続されている出力側
のデータバスＤｏ0〜Ｄｏn-1へ出力するとともに、全加
算器１の桁上がり信号を、ＯＲゲート２の入力端へ出力
する。ＯＲゲート２は、入力されたデータバスＤｉnの
値と全加算器１の桁上がり信号の値の論理和を、出力端
に接続されている出力側のデータバスＤｏnへ出力す
る。ＡＮＤゲート３は、入力されたデータバスＤｉnの
値と書換信号ｓの値の論理積を、エラー信号として出力
端から出力する。
を加算し、得られた値を出力端に接続されている出力側
のデータバスＤｏ0〜Ｄｏn-1へ出力するとともに、全加
算器１の桁上がり信号を、ＯＲゲート２の入力端へ出力
する。ＯＲゲート２は、入力されたデータバスＤｉnの
値と全加算器１の桁上がり信号の値の論理和を、出力端
に接続されている出力側のデータバスＤｏnへ出力す
る。ＡＮＤゲート３は、入力されたデータバスＤｉnの
値と書換信号ｓの値の論理積を、エラー信号として出力
端から出力する。
【００１３】すなわち、上述した実施例では、前局から
送られてきた通信データＤ先頭のソフトカウンタＤｃ
が、入力側のデータバスＤｉ0〜Ｄｉn-1を介して全加算
器１に入力されるタイミングで、書換信号ｓに１が出力
されると、全加算器１で、入力側のデータバスＤｉ0〜
Ｄｉn-1の値がインクリメントされ、出力側のデータバ
スＤｏ0〜Ｄｏn-1へ出力される。これらの処理により、
通信データＤの中継局の通過回数がソフトカウンタＤｃ
のカウント値としてカウントされて次の中継局に送られ
る。
送られてきた通信データＤ先頭のソフトカウンタＤｃ
が、入力側のデータバスＤｉ0〜Ｄｉn-1を介して全加算
器１に入力されるタイミングで、書換信号ｓに１が出力
されると、全加算器１で、入力側のデータバスＤｉ0〜
Ｄｉn-1の値がインクリメントされ、出力側のデータバ
スＤｏ0〜Ｄｏn-1へ出力される。これらの処理により、
通信データＤの中継局の通過回数がソフトカウンタＤｃ
のカウント値としてカウントされて次の中継局に送られ
る。
【００１４】またここで、インクリメントの結果、全加
算器１の最上位の桁で桁上がりがあると、その桁上がり
信号は、ＯＲゲート２を介して、出力側のデータバスＤ
ｏnへ出力される。さらに、前局からデータバスＤｉnを
介して送られてきたソフトカウンタＤｃの最上位ｎビッ
トの値が１である場合は、その値がＯＲゲート２を介し
てそのまま次局に送られると同時に、ＡＮＤゲート３へ
送られて書換信号ｓの値１との論理積が取られることに
より、エラー信号となる。
算器１の最上位の桁で桁上がりがあると、その桁上がり
信号は、ＯＲゲート２を介して、出力側のデータバスＤ
ｏnへ出力される。さらに、前局からデータバスＤｉnを
介して送られてきたソフトカウンタＤｃの最上位ｎビッ
トの値が１である場合は、その値がＯＲゲート２を介し
てそのまま次局に送られると同時に、ＡＮＤゲート３へ
送られて書換信号ｓの値１との論理積が取られることに
より、エラー信号となる。
【００１５】このエラー信号は図示しない通信データ制
御部に送られて、通信データＤの次局への中継を禁止す
る。つまり、通信データＤが通過した中継局の数が２n
に達すると、その次の中継局では、先頭部Ｄｈが入力さ
れたタイミングで、ソフトカウンタＤｃの最上位ｎビッ
トが１であることを検出して、通信データＤの中継を停
止する。このようにして、２nの中継局を通過した通信
データＤは伝送路から自動的に削除される。
御部に送られて、通信データＤの次局への中継を禁止す
る。つまり、通信データＤが通過した中継局の数が２n
に達すると、その次の中継局では、先頭部Ｄｈが入力さ
れたタイミングで、ソフトカウンタＤｃの最上位ｎビッ
トが１であることを検出して、通信データＤの中継を停
止する。このようにして、２nの中継局を通過した通信
データＤは伝送路から自動的に削除される。
【００１６】また、中継局の数が２nに達した次の中継
局が、万一、誤って通信データＤをそのまま次局へ中継
してしまっても、ソフトカウンタＤｃの最上位ｎビット
の値１もそのまま次局に送られるため、次局で再度エラ
ー信号が出力されて、中継が停止される。なお、通信デ
ータＤの先頭部Ｄｈを中継した後に、通信データ本体Ｄ
ｂの一部幅がそれぞれ入力側のデータバスＤｉ0〜Ｄｉn
に入力されてくるが、このときは書換信号ｓを０のまま
としておくことにより、入力されたデータはそのまま出
力側のデータバスＤｏ0〜Ｄｏnへ出力される。
局が、万一、誤って通信データＤをそのまま次局へ中継
してしまっても、ソフトカウンタＤｃの最上位ｎビット
の値１もそのまま次局に送られるため、次局で再度エラ
ー信号が出力されて、中継が停止される。なお、通信デ
ータＤの先頭部Ｄｈを中継した後に、通信データ本体Ｄ
ｂの一部幅がそれぞれ入力側のデータバスＤｉ0〜Ｄｉn
に入力されてくるが、このときは書換信号ｓを０のまま
としておくことにより、入力されたデータはそのまま出
力側のデータバスＤｏ0〜Ｄｏnへ出力される。
【００１７】図３は、単方向ループ型伝送路における実
施例の動作を示す説明図である。ここでは、ループ上の
局数が、２n以下となるように、ソフトカウンタＤｃの
桁数ｎを設定しておく。先ず、局２１から宛先不明の通
信データが伝送路２０上に送られると、順次局２２、局
２３、局２４と中継されていく。この間、ソフトカウン
タＤｃの値は、インクリメントされていく。
施例の動作を示す説明図である。ここでは、ループ上の
局数が、２n以下となるように、ソフトカウンタＤｃの
桁数ｎを設定しておく。先ず、局２１から宛先不明の通
信データが伝送路２０上に送られると、順次局２２、局
２３、局２４と中継されていく。この間、ソフトカウン
タＤｃの値は、インクリメントされていく。
【００１８】通信データが異常通信軌跡Ｉに示すよう
に、伝送路２０上を一巡して、再び、局２２に入力され
ると、ソフトカウンタＤｃの値が２nとなり、次の局２
３においてエラー信号が出力されて中継が停止され、伝
送路２０上から削除される。このように、伝送路上に宛
先不明の通信データが発生して迷走を始めても、一巡し
たところで自動的に伝送路から駆逐される。その結果、
各局は、迷走中の不要な通信データの中継のためにスル
ープットが損なわれることを防止できる。
に、伝送路２０上を一巡して、再び、局２２に入力され
ると、ソフトカウンタＤｃの値が２nとなり、次の局２
３においてエラー信号が出力されて中継が停止され、伝
送路２０上から削除される。このように、伝送路上に宛
先不明の通信データが発生して迷走を始めても、一巡し
たところで自動的に伝送路から駆逐される。その結果、
各局は、迷走中の不要な通信データの中継のためにスル
ープットが損なわれることを防止できる。
【００１９】また、これら各中継局におけるカウントア
ップ処理はｎビット全加算器１により行われ、ソフトカ
ウンタＤｃのオーバーフロー検出はＡＮＤゲート３によ
り行われるため、回路構成が極めて簡単になる。さら
に、これらを高速のロジックにより実現する場合は、ソ
フトカウンタＤｃのオーバーフロー検出部が１ビットの
コンパレータで構成可能であるから、ロジック遅延が最
小となり、極限までの高速化が可能となる。
ップ処理はｎビット全加算器１により行われ、ソフトカ
ウンタＤｃのオーバーフロー検出はＡＮＤゲート３によ
り行われるため、回路構成が極めて簡単になる。さら
に、これらを高速のロジックにより実現する場合は、ソ
フトカウンタＤｃのオーバーフロー検出部が１ビットの
コンパレータで構成可能であるから、ロジック遅延が最
小となり、極限までの高速化が可能となる。
【００２０】
【発明の効果】以上述べたように第１の発明によれば、
通信データの発信局が通信データの先頭部にソフトカウ
ンタを定義しておき、通過する中継局の数をカウントし
てカウンタ値が所定値を越えた場合に通信データを迷走
データと判別して伝送路から削除する単方向ループ型伝
送路において、ソフトカウンタのカウントアップ処理お
よびカウント値判別処理を行う回路部を加算器により構
成したため、従来用いられていた専用のソフトカウンタ
書換回路およびカウンタ値コンパレータ回路に比べ、回
路構成が大幅に簡単になるとともに処理の高速化も可能
となる。
通信データの発信局が通信データの先頭部にソフトカウ
ンタを定義しておき、通過する中継局の数をカウントし
てカウンタ値が所定値を越えた場合に通信データを迷走
データと判別して伝送路から削除する単方向ループ型伝
送路において、ソフトカウンタのカウントアップ処理お
よびカウント値判別処理を行う回路部を加算器により構
成したため、従来用いられていた専用のソフトカウンタ
書換回路およびカウンタ値コンパレータ回路に比べ、回
路構成が大幅に簡単になるとともに処理の高速化も可能
となる。
【００２１】また、第２の発明によれば、ＯＲゲートを
備えて前局からのソフトカウンタの最上位桁の値を次局
へ順送りすることにより、ソフトカウンタの最上位桁の
値が１になった中継局の次の局において、万一、中継さ
れた通信データの削除がなされない場合があっても、さ
らに次の局以降で必ず削除されるため信頼性が向上す
る。
備えて前局からのソフトカウンタの最上位桁の値を次局
へ順送りすることにより、ソフトカウンタの最上位桁の
値が１になった中継局の次の局において、万一、中継さ
れた通信データの削除がなされない場合があっても、さ
らに次の局以降で必ず削除されるため信頼性が向上す
る。
【図１】本発明の実施例の要部を示す説明図である。
【図２】実施例で伝送される通信データのフォーマット
を示す図である。
を示す図である。
【図３】実施例の動作を示す説明図である。
１ ｎビット全加算器 ２ ＯＲゲート ３ ＡＮＤゲート ２０ 伝送路 ２１〜２４ 局 Ｂ0〜Ｂn-1 信号線 Ｄ 通信データ Ｄｂ データ本体 Ｄｃ ソフトカウンタ Ｄｈ 先頭部 Ｄｉ0〜Ｄｉn 入力側データバス Ｄｏ0〜Ｄｏn 出力側データバス Ｉ 異常通信軌跡 ｓ 書換信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/42
Claims (2)
- 【請求項１】 通信データの発信局が通信データの先頭
部にＮ桁からなるソフトカウンタを定義しておき、中継
局が通信データを中継する際にソフトカウンタの値をイ
ンクリメントして通過した中継局数をカウントするとと
もに、ソフトカウンタ値が所定値を越えた場合にその通
信データを迷走データと判別して伝送路から削除する単
方向ループ型伝送路にあって、 各局ごとに設置されて（Ｎ−１）桁の加算をする全加算
器と、 各局において中継する通信データのソフトカウンタの最
上位桁の値を抽出し、その値が１である場合に通信デー
タを迷走データと判別する手段と、 中継する通信データのソフトカウンタの下位（Ｎ−１）
桁の値を抽出し、全加算器の一方の入力端に入力する手
段と、 通信データのソフトカウンタの下位（Ｎ−１）桁の値が
全加算器に入力されるタイミングで全加算器の他方の入
力端の最下位桁に１を入力する手段と、 全加算器の出力値を次局へ中継するソフトカウンタの下
位（Ｎ−１）桁に書込む手段と、 全加算器から出力された桁上がり信号の値を次局へ中継
するソフトカウンタの最上位桁に書込む手段と、 を備えたことを特徴とする単方向ループ型伝送路の通信
データ診断回路。 - 【請求項２】 請求項１記載の単方向ループ型伝送路の
通信データ診断回路において、 ＯＲゲートを備え、前局から入力されるソフトカウンタ
の最上位桁の値と前記全加算器から出力される桁上がり
信号とをそれぞれＯＲゲートに入力するとともに、ＯＲ
ゲートの出力値を次局へ中継するソフトカウンタの最上
位桁に書込むことを特徴とする単方向ループ型伝送路の
通信データ診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06484095A JP3152097B2 (ja) | 1995-02-28 | 1995-02-28 | 単方向ループ型伝送路の通信データ診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06484095A JP3152097B2 (ja) | 1995-02-28 | 1995-02-28 | 単方向ループ型伝送路の通信データ診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237290A JPH08237290A (ja) | 1996-09-13 |
| JP3152097B2 true JP3152097B2 (ja) | 2001-04-03 |
Family
ID=13269839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06484095A Expired - Fee Related JP3152097B2 (ja) | 1995-02-28 | 1995-02-28 | 単方向ループ型伝送路の通信データ診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3152097B2 (ja) |
-
1995
- 1995-02-28 JP JP06484095A patent/JP3152097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237290A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428046A (en) | Data processing system having a star coupler with contention circuitry | |
| US5442632A (en) | Stale packet removal method and apparatus | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| US5315597A (en) | Method and means for automatically detecting and correcting a polarlity error in twisted-pair media | |
| JP3152097B2 (ja) | 単方向ループ型伝送路の通信データ診断回路 | |
| EP0507947B1 (en) | Serial controller | |
| US5285459A (en) | HDB3 code violation detector | |
| US5179553A (en) | Strip frame recognition apparatus | |
| EP0505306A2 (en) | Control circuit for half-duplex/simplex interface in communication system | |
| EP0479607B1 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2627890B2 (ja) | デコード回路 | |
| US6027243A (en) | Parity check circuit | |
| JP3329229B2 (ja) | Ａｔコマンド受信方式 | |
| US3940749A (en) | Circulatory storage network for coded data | |
| US3176070A (en) | Noise analyzer | |
| JP3213933B2 (ja) | スケルチ回路 | |
| JP3281724B2 (ja) | バイフエ−ズ信号のペア判定回路 | |
| KR970002963B1 (ko) | 디지탈신호 전송 시스템에서의 코드 검출회로 | |
| JPH0691514B2 (ja) | ビツト列一致判定回路 | |
| JP3355855B2 (ja) | 通信データチェック回路 | |
| GB2118006A (en) | Transmission systems | |
| JP3389679B2 (ja) | 指定パターンデータブロック計数回路 | |
| JPS58220546A (ja) | デイジタルデ−タ伝送方式 | |
| JPH05145526A (ja) | データ通信装置 | |
| JPH06216881A (ja) | パリティエラーモニタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| LAPS | Cancellation because of no payment of annual fees |