JP3148797B2 - パルス信号検出回路 - Google Patents
パルス信号検出回路Info
- Publication number
- JP3148797B2 JP3148797B2 JP23348594A JP23348594A JP3148797B2 JP 3148797 B2 JP3148797 B2 JP 3148797B2 JP 23348594 A JP23348594 A JP 23348594A JP 23348594 A JP23348594 A JP 23348594A JP 3148797 B2 JP3148797 B2 JP 3148797B2
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- switching transistor
- pulse signal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧信号検出用のパルス
信号検出回路に関し、特に、直流電圧に重畳されたパル
スの電圧変化を検出するパルス信号検出回路に関する。
信号検出回路に関し、特に、直流電圧に重畳されたパル
スの電圧変化を検出するパルス信号検出回路に関する。
【０００２】
【従来の技術】図７は、ＡＭ変調されたデータの受信回
路の包絡線検波後の出力からデジタル信号を検出する場
合に用いられるコンパレータを用いたレベル検出回路の
例である。この例ではアンテナ１１で受信された信号は
ＲＦアンプ１２で増幅され、ミキサ１３で復調波と混合
され復調された後、増幅器とクリスタルからなる共振器
１４で復調され、さらに増幅された後包絡線検波器１６
で検波されコンパレータ１７で基準電圧ＶREF と比較さ
れ、データ信号が検出される。コンパレータ１７の出力
はＡＧＣ信号部１８を経由してＲＦアンプ１２にも帰還
され、回路での信号の飽和を防止するように働く。
路の包絡線検波後の出力からデジタル信号を検出する場
合に用いられるコンパレータを用いたレベル検出回路の
例である。この例ではアンテナ１１で受信された信号は
ＲＦアンプ１２で増幅され、ミキサ１３で復調波と混合
され復調された後、増幅器とクリスタルからなる共振器
１４で復調され、さらに増幅された後包絡線検波器１６
で検波されコンパレータ１７で基準電圧ＶREF と比較さ
れ、データ信号が検出される。コンパレータ１７の出力
はＡＧＣ信号部１８を経由してＲＦアンプ１２にも帰還
され、回路での信号の飽和を防止するように働く。
【０００３】このような回路は例えばポケットベルのペ
ージヤ、自動車のキーレスエントリ、駅やスキー場等で
のゲート通過時のＩＤ認識等に用いることができる。ま
た類似の回路は容量性の検出器を用いた非接触センサー
などでも用いられる。また、信号の媒体は、電波、電磁
波、光等が考えられる。
ージヤ、自動車のキーレスエントリ、駅やスキー場等で
のゲート通過時のＩＤ認識等に用いることができる。ま
た類似の回路は容量性の検出器を用いた非接触センサー
などでも用いられる。また、信号の媒体は、電波、電磁
波、光等が考えられる。
【０００４】この様なパルスデータの検出回路では、変
調度、受信レベルの大小、雑音の大小など信号の受信状
態によって、データの検出能力が異なってくる。
調度、受信レベルの大小、雑音の大小など信号の受信状
態によって、データの検出能力が異なってくる。
【０００５】図８は受信波形からデータ信号を検出する
経緯での波形を示したものである。図８（ａ）のような
受信波形を、包絡線検波した結果が図８（ｂ）のようで
あったとしよう。この検波波形は受信状態によってその
“Ｈｉ”、“Ｌｏ”レベルが変動したり、ノドの深さが
変わったりする。従って、単に一定レベルの基準電圧Ｖ
REF との比較を行うようなコンパレータでは正確な検出
が出来ず、データ受信の誤りを引き起こす。
経緯での波形を示したものである。図８（ａ）のような
受信波形を、包絡線検波した結果が図８（ｂ）のようで
あったとしよう。この検波波形は受信状態によってその
“Ｈｉ”、“Ｌｏ”レベルが変動したり、ノドの深さが
変わったりする。従って、単に一定レベルの基準電圧Ｖ
REF との比較を行うようなコンパレータでは正確な検出
が出来ず、データ受信の誤りを引き起こす。
【０００６】この様な問題を解決する方法として、図９
に示すような回路を用いて、包絡線検波出力とそれを積
分した出力とを比較することによって、立ち下がりエッ
ジを検出する方法がある。
に示すような回路を用いて、包絡線検波出力とそれを積
分した出力とを比較することによって、立ち下がりエッ
ジを検出する方法がある。
【０００７】図１０がこの回路の各部の波形で、抵抗Ｒ
a とコンデンサＣa とオペアンプ２０で構成される積分
回路２０の出力波形 図１０（ｂ）と、この回路の入力
である包絡線検波出力 図１０（ａ）をコンパレータ２
１で比較したコンパレータ２１の出力波形が図１０
（ｃ）である。
a とコンデンサＣa とオペアンプ２０で構成される積分
回路２０の出力波形 図１０（ｂ）と、この回路の入力
である包絡線検波出力 図１０（ａ）をコンパレータ２
１で比較したコンパレータ２１の出力波形が図１０
（ｃ）である。
【０００８】この方法では包絡線検波出力図１０（ａ）
の直流成分の変動は積分波形図１０（ｂ）で補償でき
る。しかし、この方法では立ち下がり期間（パルス幅）
ｔL が短い場合には図１０中のΔＶが小さいのでコンパ
レータ２１のオーバドライブ量が確保できないため、コ
ンパレータ２１の出力図１０（ｃ）が大巾に時間遅れｔ
d を引き起こすという問題がある。また抵抗Ｒa やコン
デンサＣa の精度と温度特性によって積分特性が変化
し、時間遅れｔd が変化したりや出力波形図１０（ｃ）
の立ち下がり期間（パルス幅）ｔ´L が変化してしま
う。
の直流成分の変動は積分波形図１０（ｂ）で補償でき
る。しかし、この方法では立ち下がり期間（パルス幅）
ｔL が短い場合には図１０中のΔＶが小さいのでコンパ
レータ２１のオーバドライブ量が確保できないため、コ
ンパレータ２１の出力図１０（ｃ）が大巾に時間遅れｔ
d を引き起こすという問題がある。また抵抗Ｒa やコン
デンサＣa の精度と温度特性によって積分特性が変化
し、時間遅れｔd が変化したりや出力波形図１０（ｃ）
の立ち下がり期間（パルス幅）ｔ´L が変化してしま
う。
【０００９】さらに入力される包絡線検波出力図１０
（ａ）の“Ｌｏ”レベルが０．５Ｖ程度と低い場合に
は、通常のオペアンプの最少入力感度が０．７Ｖ程度で
あること−から、この方式は使用できない。勿論、オペ
アンプに０Ｖが入力可能な単電源オペアンプを用いれば
解決できるが、単電源オペアンプは汎用オペアンプより
もトランジスタ数が多く消費電流が大きいという問題が
あり、携帯用機器へ用いるのには適していない。
（ａ）の“Ｌｏ”レベルが０．５Ｖ程度と低い場合に
は、通常のオペアンプの最少入力感度が０．７Ｖ程度で
あること−から、この方式は使用できない。勿論、オペ
アンプに０Ｖが入力可能な単電源オペアンプを用いれば
解決できるが、単電源オペアンプは汎用オペアンプより
もトランジスタ数が多く消費電流が大きいという問題が
あり、携帯用機器へ用いるのには適していない。
【００１０】
【発明が解決しようとする課題】上述のごとく、従来の
パルス信号検出回路では直流成分の変動や、変調度、受
信レベル、雑音の大小などによって、データの検出能力
が変動すると言う問題があった。これを避けるため、積
分回路を用いた方法をとると、パルス幅によって動作が
制約されるなどの現象が起きてしまう。また“Ｌｏ”レ
ベルが低すぎる場合にも誤動作を発生する虞があった。
パルス信号検出回路では直流成分の変動や、変調度、受
信レベル、雑音の大小などによって、データの検出能力
が変動すると言う問題があった。これを避けるため、積
分回路を用いた方法をとると、パルス幅によって動作が
制約されるなどの現象が起きてしまう。また“Ｌｏ”レ
ベルが低すぎる場合にも誤動作を発生する虞があった。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、変動する直流レベル信号上にハイレベル
とローレベルとの差が一定しないパルス信号が重畳され
た入力信号から当該パルス信号を検出するパルス信号検
出回路において、スイッチングトランジスタ（Ｑ１）
と、前記スイッチングトランジスタ（Ｑ１）のベースバ
イアス電源である第１の電源（Ｖ３）と、前記入力信号
の入力端と前記スイッチングトランジスタ（Ｑ１）のエ
ミッタとの間に接続される容量（Ｃ１）と、第１の電流
源（Ｉ１）によって駆動され、電流ミラーのダイオード
側（Ｑ５）を電流ミラー入力とし、その対応するトラン
ジスタ（Ｑ４）のコレクタを第１の電流ミラー出力と
し、この第１の電流ミラー出力を前記容量（Ｃ１）およ
び前記スイッチングトランジスタ（Ｑ１）のエミッタに
接続し、当該電流ミラーを擬似的な高抵抗として前記ス
イッチングトランジスタ（Ｑ１）のエミッタ電流を常時
小さく制限して前記スイッチングトランジスタ（Ｑ１）
のベース・エミッタ間の電圧を当該スイッチングトラン
ジスタ（Ｑ１）がオフとなる動作点近傍に設定し、前記
入力信号のパルス高が当該スイッチングトランジスタ
（Ｑ１）の飽和状態のベース・エミッタ間の電圧より低
い電圧の振幅のパルス信号をも取り出し、かつ、当該電
流ミラーを擬似的な高抵抗として前記入力信号の変化に
伴う充電電流を制限して前記パルス信号のハイレベルの
時間を長く維持する第１の電流ミラー回路と、第２の電
流源（Ｉ２）によって駆動され、電流ミラーのダイオー
ド側（Ｑ３）を電流ミラー入力とし、その対応するトラ
ンジスタ（Ｑ２）のコレクタを第２の電流ミラー出力と
し、この第２の電流ミラー出力を前記スイッチングトラ
ンジスタ（Ｑ１）を介して前記容量（Ｃ１）に接続し、
当該電流ミラーを擬似的な高抵抗として前記容量（Ｃ
１）の放電電流を制限して前記パルス信号のローレベル
の時間を長く維持する第２の電流ミラー回路と、回路全
体の第２の電源（Ｖ２）とを具備し、前記入力信号の電
圧変化と前記容量（Ｃ１）に予め充電されていた初期電
圧によって前記スイッチングトランジスタ（Ｑ１）のベ
ース・エミッタ間の電圧を変化させて該スイッチングト
ランジスタ（Ｑ１）をオン、オフし、このオン、オフに
伴う当該スイッチングトランジスタのコレクタと接地と
の間で検出される電圧を前記パルス信号として検出する
ことを特徴とする。
め、本発明は、変動する直流レベル信号上にハイレベル
とローレベルとの差が一定しないパルス信号が重畳され
た入力信号から当該パルス信号を検出するパルス信号検
出回路において、スイッチングトランジスタ（Ｑ１）
と、前記スイッチングトランジスタ（Ｑ１）のベースバ
イアス電源である第１の電源（Ｖ３）と、前記入力信号
の入力端と前記スイッチングトランジスタ（Ｑ１）のエ
ミッタとの間に接続される容量（Ｃ１）と、第１の電流
源（Ｉ１）によって駆動され、電流ミラーのダイオード
側（Ｑ５）を電流ミラー入力とし、その対応するトラン
ジスタ（Ｑ４）のコレクタを第１の電流ミラー出力と
し、この第１の電流ミラー出力を前記容量（Ｃ１）およ
び前記スイッチングトランジスタ（Ｑ１）のエミッタに
接続し、当該電流ミラーを擬似的な高抵抗として前記ス
イッチングトランジスタ（Ｑ１）のエミッタ電流を常時
小さく制限して前記スイッチングトランジスタ（Ｑ１）
のベース・エミッタ間の電圧を当該スイッチングトラン
ジスタ（Ｑ１）がオフとなる動作点近傍に設定し、前記
入力信号のパルス高が当該スイッチングトランジスタ
（Ｑ１）の飽和状態のベース・エミッタ間の電圧より低
い電圧の振幅のパルス信号をも取り出し、かつ、当該電
流ミラーを擬似的な高抵抗として前記入力信号の変化に
伴う充電電流を制限して前記パルス信号のハイレベルの
時間を長く維持する第１の電流ミラー回路と、第２の電
流源（Ｉ２）によって駆動され、電流ミラーのダイオー
ド側（Ｑ３）を電流ミラー入力とし、その対応するトラ
ンジスタ（Ｑ２）のコレクタを第２の電流ミラー出力と
し、この第２の電流ミラー出力を前記スイッチングトラ
ンジスタ（Ｑ１）を介して前記容量（Ｃ１）に接続し、
当該電流ミラーを擬似的な高抵抗として前記容量（Ｃ
１）の放電電流を制限して前記パルス信号のローレベル
の時間を長く維持する第２の電流ミラー回路と、回路全
体の第２の電源（Ｖ２）とを具備し、前記入力信号の電
圧変化と前記容量（Ｃ１）に予め充電されていた初期電
圧によって前記スイッチングトランジスタ（Ｑ１）のベ
ース・エミッタ間の電圧を変化させて該スイッチングト
ランジスタ（Ｑ１）をオン、オフし、このオン、オフに
伴う当該スイッチングトランジスタのコレクタと接地と
の間で検出される電圧を前記パルス信号として検出する
ことを特徴とする。
【００１２】さらに、前記スイッチングトランジスタの
ベース・エミッタ間電圧の温度特性と、前記スイッチン
グトランジスタのベースバイアス電源の温度特性を一致
させたことを特徴とする。
ベース・エミッタ間電圧の温度特性と、前記スイッチン
グトランジスタのベースバイアス電源の温度特性を一致
させたことを特徴とする。
【００１３】
【作用】本発明によれば、コンデンサを通したパルスで
スイッチングトランジスタを直接スイッチングさせて、
パルス波形を整形再現する。このため、直流レベル信号
上にハイレベルとローレベルの差が一定しないパルス信
号が重畳されたような入力信号から、直流レベル、パル
スレベルに左右されず、正確にパルス信号を再生するこ
とができる。また回路構成も簡単で、低電圧電源で動作
可能に構成であるため、小形で携帯用の機器にも利用で
きる構成が得られる。
スイッチングトランジスタを直接スイッチングさせて、
パルス波形を整形再現する。このため、直流レベル信号
上にハイレベルとローレベルの差が一定しないパルス信
号が重畳されたような入力信号から、直流レベル、パル
スレベルに左右されず、正確にパルス信号を再生するこ
とができる。また回路構成も簡単で、低電圧電源で動作
可能に構成であるため、小形で携帯用の機器にも利用で
きる構成が得られる。
【００１４】
【実施例】以下、本発明にかかるパルス信号検出回路を
添付図面を参照にして詳細に説明する。
添付図面を参照にして詳細に説明する。
【００１５】図１は本発明の一実施例の包絡線検波出力
のパルス信号検出回路である。この回路は入力信号の
“Ｈｉ”レベルと“Ｌｏ”レベルのレベル差がある一定
値（例えば３００ｍＶ）以上あればそのレベルを検出す
ることを目的としている。
のパルス信号検出回路である。この回路は入力信号の
“Ｈｉ”レベルと“Ｌｏ”レベルのレベル差がある一定
値（例えば３００ｍＶ）以上あればそのレベルを検出す
ることを目的としている。
【００１６】図１の回路はｎｐｎトランジスタＱ１と２
個のｐｎｐトランジスタＱ２、Ｑ３で構成される第１の
電流ミラー回路と２個のｎｐｎトランジスタＱ４、Ｑ５
で構成される第２の電流ミラー回路と抵抗Ｒ１〜３、コ
ンデンサＣ１、２つの電流源Ｉ1 、Ｉ2 および２つの電
圧源Ｖ2 、Ｖ3 で構成されている。定数としては、抵抗
Ｒ1 が１００ｋΩ、Ｒ2 が５ｋΩ、Ｒ3 が５ｋΩ、Ｃ1
は１０μＦ、Ｉ1 、Ｉ2 が１μＡ程度、Ｖ2 が２〜５
Ｖ、Ｖ3 が１Ｖ程度の値である。
個のｐｎｐトランジスタＱ２、Ｑ３で構成される第１の
電流ミラー回路と２個のｎｐｎトランジスタＱ４、Ｑ５
で構成される第２の電流ミラー回路と抵抗Ｒ１〜３、コ
ンデンサＣ１、２つの電流源Ｉ1 、Ｉ2 および２つの電
圧源Ｖ2 、Ｖ3 で構成されている。定数としては、抵抗
Ｒ1 が１００ｋΩ、Ｒ2 が５ｋΩ、Ｒ3 が５ｋΩ、Ｃ1
は１０μＦ、Ｉ1 、Ｉ2 が１μＡ程度、Ｖ2 が２〜５
Ｖ、Ｖ3 が１Ｖ程度の値である。
【００１７】この回路の各部波形を図２に示す。またこ
の回路の動作を説明するフローチャートを図３に示す。
この図１、図２、図３にそって回路の動作を説明する。
の回路の動作を説明するフローチャートを図３に示す。
この図１、図２、図３にそって回路の動作を説明する。
【００１８】入力Ｖ１として図２（ａ）に示すような信
号が入力されるものとする。この波形の直流成分Ｖdcin
は、２〜５Ｖ程度の電源電圧Ｖ２＝Ｖccに対して０．５
Ｖから１．５Ｖぐらいまで変動することがあるものと
し、パルス波高Ｖpは小さい時は０．３Ｖ程度であると
する。
号が入力されるものとする。この波形の直流成分Ｖdcin
は、２〜５Ｖ程度の電源電圧Ｖ２＝Ｖccに対して０．５
Ｖから１．５Ｖぐらいまで変動することがあるものと
し、パルス波高Ｖpは小さい時は０．３Ｖ程度であると
する。
【００１９】図２の（イ）の期間は初期モード期間に当
たり直流成分Ｖdcinが一定期間入力に与えられ、これに
よりコンデンサＣ1 は充電される（図３、１００）。こ
の時トランジスタＱ1 はオンであり、図１の（ａ）点の
電圧はＶ(a) は Ｖ(a) ＝Ｖ3 −Ｖbe＝Ｖ(a)1 となる（図３、１０１）。但しＶbeはトランジスタＱ1
のオン時のベース−エミッタ間電圧である。
たり直流成分Ｖdcinが一定期間入力に与えられ、これに
よりコンデンサＣ1 は充電される（図３、１００）。こ
の時トランジスタＱ1 はオンであり、図１の（ａ）点の
電圧はＶ(a) は Ｖ(a) ＝Ｖ3 −Ｖbe＝Ｖ(a)1 となる（図３、１０１）。但しＶbeはトランジスタＱ1
のオン時のベース−エミッタ間電圧である。
【００２０】次に図２の（ロ）の期間にはいると入力Ｖ
1 がパルス波高Ｖp 分立ち上がる。これによりコンデン
サＣ1 がさらにＶdcin＋Ｖp に近い電圧までトランジス
タＱ4 を流れる充電電流Ｉ1'で充電される（図３、１０
２）。電圧Ｖ(a) は一旦 Ｖ(a) ＝Ｖ(a)1＋Ｖp ＝Ｖ(a)2 まで上昇する。これによってトランジスタＱ1 のベース
−エミッタ間電圧は、ベース電圧がＶ3 と固定された電
圧でエミッタ電圧Ｖ(a) が高くなるため、相対的に低く
なり、トランジスタＱ1 はオフになる。これで図１の
（ｂ）点の電圧であり、出力電圧であるＶ(b) はＶcc＝
Ｖ2 に近くなり“Ｈｉ”レベルになる。コンデンサＣ1
が充電し切るまでの間、電圧Ｖ(a) は一旦Ｖ(a)2になっ
た後、徐々に低下する。しかし、このことが問題になら
ないようにコンデンサＣ1 の容量と充電電流を選んでコ
ンデンサＣ1 の充電時間がパルスの周波数に比べて充分
長くなるようにすることができる。
1 がパルス波高Ｖp 分立ち上がる。これによりコンデン
サＣ1 がさらにＶdcin＋Ｖp に近い電圧までトランジス
タＱ4 を流れる充電電流Ｉ1'で充電される（図３、１０
２）。電圧Ｖ(a) は一旦 Ｖ(a) ＝Ｖ(a)1＋Ｖp ＝Ｖ(a)2 まで上昇する。これによってトランジスタＱ1 のベース
−エミッタ間電圧は、ベース電圧がＶ3 と固定された電
圧でエミッタ電圧Ｖ(a) が高くなるため、相対的に低く
なり、トランジスタＱ1 はオフになる。これで図１の
（ｂ）点の電圧であり、出力電圧であるＶ(b) はＶcc＝
Ｖ2 に近くなり“Ｈｉ”レベルになる。コンデンサＣ1
が充電し切るまでの間、電圧Ｖ(a) は一旦Ｖ(a)2になっ
た後、徐々に低下する。しかし、このことが問題になら
ないようにコンデンサＣ1 の容量と充電電流を選んでコ
ンデンサＣ1 の充電時間がパルスの周波数に比べて充分
長くなるようにすることができる。
【００２１】次に図２の（ハ）の期間に入ると入力Ｖ１
は（ロ）の期間よりもパルス波高Ｖp分立ち下がる。こ
れにより、図１の（ａ）点の電圧Ｖ(a)は、 Ｖ(a)＝Ｖ(a)2−Ｖp となりトランジスタＱ１は再びオンとなる。トランジス
タＱ１がオンになると出力電圧であるＶ(b)は、回路の
オン電流Ｉ2'による抵抗Ｒ１での電圧降下分低くなり、
出力電圧Ｖ(b)は、“Ｌｏ”レベルになる。図２で
（ｂ）は、このようなＶ(a)の変化の様子と、（ｄ）
は、出力電圧Ｖ(b)の変化の様子を示している。また、
（ｃ）は、コンデンサＣ１を流れる電流の変化の様子を
示したものである。
は（ロ）の期間よりもパルス波高Ｖp分立ち下がる。こ
れにより、図１の（ａ）点の電圧Ｖ(a)は、 Ｖ(a)＝Ｖ(a)2−Ｖp となりトランジスタＱ１は再びオンとなる。トランジス
タＱ１がオンになると出力電圧であるＶ(b)は、回路の
オン電流Ｉ2'による抵抗Ｒ１での電圧降下分低くなり、
出力電圧Ｖ(b)は、“Ｌｏ”レベルになる。図２で
（ｂ）は、このようなＶ(a)の変化の様子と、（ｄ）
は、出力電圧Ｖ(b)の変化の様子を示している。また、
（ｃ）は、コンデンサＣ１を流れる電流の変化の様子を
示したものである。
【００２２】図４および図５はＳＰＩＣＥシミュレーシ
ョンの結果を示したもので、Ｖcc＝２．５Ｖ、Ｖ3 ＝
１．０Ｖとし、入力波形Ｖ1 を与えたときの出力波形Ｖ
(b) と（ａ）点の電圧Ｖ(a) およびコンデンサＣ1 の充
電電流ｉC1の変化の様子を求めたものである。各シミュ
レーション波形は図２の波形とほぼ一致しており、入力
波形Ｖ1 で０．３Ｖ程度のパルスのレベル差が出力電圧
Ｖ(b) では２Ｖ近くのパルスとなって安定に出力される
事が分かる。
ョンの結果を示したもので、Ｖcc＝２．５Ｖ、Ｖ3 ＝
１．０Ｖとし、入力波形Ｖ1 を与えたときの出力波形Ｖ
(b) と（ａ）点の電圧Ｖ(a) およびコンデンサＣ1 の充
電電流ｉC1の変化の様子を求めたものである。各シミュ
レーション波形は図２の波形とほぼ一致しており、入力
波形Ｖ1 で０．３Ｖ程度のパルスのレベル差が出力電圧
Ｖ(b) では２Ｖ近くのパルスとなって安定に出力される
事が分かる。
【００２３】このように本発明では入力信号Ｖ1 のパル
ス波高値の差だけを取り出してトランジスタＱ1 をスイ
ッチさせ、入力信号パルスに合わせた出力電圧Ｖ(b) を
所定のレベルで取り出す事ができる。
ス波高値の差だけを取り出してトランジスタＱ1 をスイ
ッチさせ、入力信号パルスに合わせた出力電圧Ｖ(b) を
所定のレベルで取り出す事ができる。
【００２４】この発明の回路ではトランジスタＱ1 のス
イッチングに拘るトランジスタＱ1のオン時のベース−
エミッタ間電圧Ｖbeが重要な役割を持っている。またト
ランジスタＱ1 のベース電圧Ｖ3 の温度特性とＶbeの温
度特性は同じでなくてはならない。しかし、それ以外の
コンデンサＣ1 の容量や充電電流Ｉ1'や回路のオン電流
Ｉ2'の値については精度や温度特性の要求はさほど厳し
くなくても良い。
イッチングに拘るトランジスタＱ1のオン時のベース−
エミッタ間電圧Ｖbeが重要な役割を持っている。またト
ランジスタＱ1 のベース電圧Ｖ3 の温度特性とＶbeの温
度特性は同じでなくてはならない。しかし、それ以外の
コンデンサＣ1 の容量や充電電流Ｉ1'や回路のオン電流
Ｉ2'の値については精度や温度特性の要求はさほど厳し
くなくても良い。
【００２５】図６はトランジスタＱ1 のＶbeの温度特性
と同様な温度特性を持つトランジスタＱ1 のベース電圧
Ｖ3 用の電源を、トランジスタＱ1 と同じ特性のトラン
ジスタＱ4 をダイオード接続することで構成した例であ
る。図で Ｉ3 は１０μＡ、Ｒ4 は３０ｋΩ程度の値が
用いられる。
と同様な温度特性を持つトランジスタＱ1 のベース電圧
Ｖ3 用の電源を、トランジスタＱ1 と同じ特性のトラン
ジスタＱ4 をダイオード接続することで構成した例であ
る。図で Ｉ3 は１０μＡ、Ｒ4 は３０ｋΩ程度の値が
用いられる。
【００２６】さらに、この回路で回路のオン電流Ｉ2'を
構成する回路の定数の設定が重要である。入力Ｖ1 が
“Ｈｉ”レベルから“Ｌｏ”レベルへ立ち下がった時、
トランジスタＱ1 はオフからオンになるが、その時、電
源Ｖ2 から抵抗Ｒ1 、トランジスタＱ1 、コンデンサＣ
1 へと突入電流Ｉrush（図２（ｃ））が流れ、コンデン
サＣ1 にプリチャージした電荷を放電しきってしまうこ
とが起きる。また、この突入電流Ｉrush後の電流の持続
が大きいとやはりコンデンサＣ1 のプリチャージ電荷を
放電しきってしまう。この電流を小さくするためにこの
回路では、トランジスタＱ1 のコレクタにｐｎｐトラン
ジスタＱ2 を使ったカレントミラー回路による負荷を設
けると共に、このｐｎｐトランジスタＱ2 のエミッタ抵
抗Ｒ１を比較的高抵抗（１００ｋΩ程度）にしている。
構成する回路の定数の設定が重要である。入力Ｖ1 が
“Ｈｉ”レベルから“Ｌｏ”レベルへ立ち下がった時、
トランジスタＱ1 はオフからオンになるが、その時、電
源Ｖ2 から抵抗Ｒ1 、トランジスタＱ1 、コンデンサＣ
1 へと突入電流Ｉrush（図２（ｃ））が流れ、コンデン
サＣ1 にプリチャージした電荷を放電しきってしまうこ
とが起きる。また、この突入電流Ｉrush後の電流の持続
が大きいとやはりコンデンサＣ1 のプリチャージ電荷を
放電しきってしまう。この電流を小さくするためにこの
回路では、トランジスタＱ1 のコレクタにｐｎｐトラン
ジスタＱ2 を使ったカレントミラー回路による負荷を設
けると共に、このｐｎｐトランジスタＱ2 のエミッタ抵
抗Ｒ１を比較的高抵抗（１００ｋΩ程度）にしている。
【００２７】以上の実施例では入力信号である包絡線検
波出力の“Ｈｉ”レベルと“Ｌｏ”レベルの差のみを直
接検出している。従って波形積分などを伴う従来方式と
比べて入力パルスのデューティ比等には影響を受けず、
検出回路内での遅れも小さく遅れ量は常に一定である。
波出力の“Ｈｉ”レベルと“Ｌｏ”レベルの差のみを直
接検出している。従って波形積分などを伴う従来方式と
比べて入力パルスのデューティ比等には影響を受けず、
検出回路内での遅れも小さく遅れ量は常に一定である。
【００２８】さらに積分回路を使う方式では積分回路の
時定数の精度で回路の検出誤差が大きく左右されるのに
比べ、本発明ではトランジスタＱ1 のベース−エミッタ
間電圧Ｖbeの温度特性とベース電圧Ｖ3 の温度特性を一
致させれば、素子の精度や温度特性にはほとんど影響を
受けない。
時定数の精度で回路の検出誤差が大きく左右されるのに
比べ、本発明ではトランジスタＱ1 のベース−エミッタ
間電圧Ｖbeの温度特性とベース電圧Ｖ3 の温度特性を一
致させれば、素子の精度や温度特性にはほとんど影響を
受けない。
【００２９】本発明では最初コンデンサＣ1 をプリチャ
ージしておく必要があるが、その後は容量結合によって
パルス信号が入力されトランジスタＱ1 をスイッチング
する形式なので、パルス幅が正確に伝達され、また入力
信号の“Ｌｏ”レベルの直流レベルの電圧値に対しては
何の制限もなく、０．５Ｖでも１．５Ｖでも差し支えな
い。従って従来の場合は検出困難であった０．５Ｖなど
いう低い値でも問題はない。
ージしておく必要があるが、その後は容量結合によって
パルス信号が入力されトランジスタＱ1 をスイッチング
する形式なので、パルス幅が正確に伝達され、また入力
信号の“Ｌｏ”レベルの直流レベルの電圧値に対しては
何の制限もなく、０．５Ｖでも１．５Ｖでも差し支えな
い。従って従来の場合は検出困難であった０．５Ｖなど
いう低い値でも問題はない。
【００３０】更に回路が簡単で、素子数が従来のものに
比べて格段に少ないので、小型で消費電力が少なく、廉
価であり、素子数の少ない分だけ信頼性が高い。
比べて格段に少ないので、小型で消費電力が少なく、廉
価であり、素子数の少ない分だけ信頼性が高い。
【００３１】
【発明の効果】以上説明したように本発明では、コンデ
ンサを通したパルスでスイッチングトランジスタを直接
スイッチングさせて、パルス波形を再現するようにして
いる。このため、入力パルスのパルス幅に影響されずに
パルスが再生できる。また、パルスの入力レベルの絶対
値にも影響されない。
ンサを通したパルスでスイッチングトランジスタを直接
スイッチングさせて、パルス波形を再現するようにして
いる。このため、入力パルスのパルス幅に影響されずに
パルスが再生できる。また、パルスの入力レベルの絶対
値にも影響されない。
【００３２】さらに、スイッチングトランジスタと同じ
温度特性をベースバイアス電源に持たせているので、素
子そのもののの精度や温度特性には余り影響されない。
このため、回路の素子数を少なくでき、また電源も低い
電圧のもので充分である。
温度特性をベースバイアス電源に持たせているので、素
子そのもののの精度や温度特性には余り影響されない。
このため、回路の素子数を少なくでき、また電源も低い
電圧のもので充分である。
【００３３】したがって、直流レベル信号上にハイレベ
ルとローレベルの差が一定しないパルス信号が重畳され
たような入力信号から、直流レベル、パルスレベルに左
右されず、正確にパルス信号を再生することができる。
また回路構成も簡単で、低電圧電源で動作可能に構成で
あるため、小形で携帯用の機器にも利用できる。
ルとローレベルの差が一定しないパルス信号が重畳され
たような入力信号から、直流レベル、パルスレベルに左
右されず、正確にパルス信号を再生することができる。
また回路構成も簡単で、低電圧電源で動作可能に構成で
あるため、小形で携帯用の機器にも利用できる。
【図１】本発明の一実施例の回路図。
【図２】図１に示す実施例の各部の波形図。
【図３】図１に示す実施例での処理の概要を示すフロー
チャート。
チャート。
【図４】図１に示す実施例のＳＰＩＣＥシミュレーショ
ンによる各部波形の表示結果（その１−回路入力信号と
回路出力信号）。
ンによる各部波形の表示結果（その１−回路入力信号と
回路出力信号）。
【図５】図１に示す実施例のＳＰＩＣＥシミュレーショ
ンによる各部波形の表示結果（その２−ａ点電圧とコン
デンサ電流）。
ンによる各部波形の表示結果（その２−ａ点電圧とコン
デンサ電流）。
【図６】図１に示す実施例で用いられるトランジスタベ
ース電源の一実施例。
ース電源の一実施例。
【図７】データ通信受信回路の従来例の回路ブロック
図。
図。
【図８】図７の従来例の各部波形図。
【図９】データ通信受信回路の検波回路の他の実施例。
【図１０】図９の従来例での各部波形図。
１１ アンテナ １２ ＲＦ増幅器 １３ ミキサー １４ 共振器 １５ 増幅器 １６ 包絡線検波器 １７、２１ コンパレータ １８ ＡＧＣ信号部 ２０ オペアンプ Ｉ1 〜Ｉ3 電流源 Ｑ1 〜Ｑ6 トランジスタ Ｒ1 〜Ｒ4 、Ｒa 〜Ｒc 抵抗 Ｖ1 〜Ｖ3 電源
Claims (2)
- 【請求項１】 変動する直流レベル信号上にハイレベル
とローレベルとの差が一定しないパルス信号が重畳され
た入力信号から当該パルス信号を検出するパルス信号検
出回路において、 スイッチングトランジスタ（Ｑ１）と、 前記スイッチングトランジスタ（Ｑ１）のベースバイア
ス電源である第１の電源（Ｖ３）と、 前記入力信号の入力端と前記スイッチングトランジスタ
（Ｑ１）のエミッタとの間に接続される容量（Ｃ１）
と、 第１の電流源（Ｉ１）によって駆動され、電流ミラーの
ダイオード側（Ｑ５）を電流ミラー入力とし、その対応
するトランジスタ（Ｑ４）のコレクタを第１の電流ミラ
ー出力とし、この第１の電流ミラー出力を前記容量（Ｃ
１）および前記スイッチングトランジスタ（Ｑ１）のエ
ミッタに接続し、当該電流ミラーを擬似的な高抵抗とし
て前記スイッチングトランジスタ（Ｑ１）のエミッタ電
流を常時小さく制限して前記スイッチングトランジスタ
（Ｑ１）のベース・エミッタ間の電圧を当該スイッチン
グトランジスタ（Ｑ１）がオフとなる動作点近傍に設定
し、前記入力信号のパルス高が当該スイッチングトラン
ジスタ（Ｑ１）の飽和状態のベース・エミッタ間の電圧
より低い電圧の振幅のパルス信号をも取り出し、かつ、
当該電流ミラーを擬似的な高抵抗として前記入力信号の
変化に伴う充電電流を制限して前記パルス信号のハイレ
ベルの時間を長く維持する第１の電流ミラー回路と、 第２の電流源（Ｉ２）によって駆動され、電流ミラーの
ダイオード側（Ｑ３）を電流ミラー入力とし、その対応
するトランジスタ（Ｑ２）のコレクタを第２の電流ミラ
ー出力とし、この第２の電流ミラー出力を前記スイッチ
ングトランジスタ（Ｑ１）を介して前記容量（Ｃ１）に
接続し、当該電流ミラーを擬似的な高抵抗として前記容
量（Ｃ１）の放電電流を制限して前記パルス信号のロー
レベルの時間を長く維持する第２の電流ミラー回路と、 回路全体の第２の電源（Ｖ２）とを具備し、前記入力信
号の電圧変化と前記容量（Ｃ１）に予め充電されていた
初期電圧によって前記スイッチングトランジスタ（Ｑ
１）のベース・エミッタ間の電圧を変化させて該スイッ
チングトランジスタ（Ｑ１）をオン、オフし、このオ
ン、オフに伴う当該スイッチングトランジスタのコレク
タと接地との間で検出される電圧を前記パルス信号とし
て検出することを特徴とするパルス信号検出回路。 - 【請求項２】 前記スイッチングトランジスタ（Ｑ１）
のベース・エミッタ間の電圧の温度特性と、前記スイッ
チングトランジスタ（Ｑ１）のベースバイアス電源であ
る前記第１の電源（Ｖ１）の温度特性とを一致させたこ
とを特徴とする請求項１に記載のパルス信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23348594A JP3148797B2 (ja) | 1994-09-28 | 1994-09-28 | パルス信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23348594A JP3148797B2 (ja) | 1994-09-28 | 1994-09-28 | パルス信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897687A JPH0897687A (ja) | 1996-04-12 |
| JP3148797B2 true JP3148797B2 (ja) | 2001-03-26 |
Family
ID=16955751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23348594A Expired - Fee Related JP3148797B2 (ja) | 1994-09-28 | 1994-09-28 | パルス信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148797B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007119720A1 (ja) * | 2006-04-12 | 2007-10-25 | Dia-Nitrix Co., Ltd. | 汚泥または廃水の処理方法 |
-
1994
- 1994-09-28 JP JP23348594A patent/JP3148797B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007119720A1 (ja) * | 2006-04-12 | 2007-10-25 | Dia-Nitrix Co., Ltd. | 汚泥または廃水の処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897687A (ja) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440254A (en) | Accurate low voltage detect circuit | |
| US4749961A (en) | Voltage controlled oscillator and phase-locked loop using it | |
| US4321488A (en) | Sample and hold detector | |
| US5825209A (en) | Quadrature phase detector | |
| JPH01161910A (ja) | 電圧制御発振器 | |
| EP0124944B1 (en) | Peak detector | |
| Ramirez-Angulo | Low voltage current mirrors for built-in current sensors | |
| US4701639A (en) | Threshold detector circuit and method | |
| JPH114164A (ja) | 周波数シンセサイザの周波数制御ループでの使用が意図されたチャージポンプ回路、集積回路およびラジオ波受信機 | |
| JP2003037453A (ja) | 電流電圧変換装置 | |
| US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
| JP3148797B2 (ja) | パルス信号検出回路 | |
| US5469090A (en) | Transistor circuit for holding peak/bottom level of signal | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| CA2201697A1 (en) | Extended frequency range relaxation oscillator with improved linearity | |
| CN110672928A (zh) | 用于测量秒脉冲信号时差的电路和装置 | |
| US6300804B1 (en) | Differential comparator with dispersion reduction circuitry | |
| US4636659A (en) | Sample and hold circuit | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| US6856117B2 (en) | Detection circuit having an adaptive threshold | |
| EP1109317A1 (en) | A controller oscillator system and method | |
| US5237222A (en) | Comparator circuit for an integrator | |
| KR890004213B1 (ko) | 자동 레벨조정 회로 | |
| KR100384871B1 (ko) | 앰프의 이득을 제어하기 위한 제어전압 생성회로 | |
| JPH0888546A (ja) | コンパレータ及び近接センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |