JP3147424B2 - Electronic circuit components - Google Patents

Electronic circuit components

Info

Publication number
JP3147424B2
JP3147424B2 JP22953891A JP22953891A JP3147424B2 JP 3147424 B2 JP3147424 B2 JP 3147424B2 JP 22953891 A JP22953891 A JP 22953891A JP 22953891 A JP22953891 A JP 22953891A JP 3147424 B2 JP3147424 B2 JP 3147424B2
Authority
JP
Japan
Prior art keywords
bump
chip
electronic circuit
ultrafine particle
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22953891A
Other languages
Japanese (ja)
Other versions
JPH0547771A (en
Inventor
正夫 平野
元成 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP22953891A priority Critical patent/JP3147424B2/en
Publication of JPH0547771A publication Critical patent/JPH0547771A/en
Application granted granted Critical
Publication of JP3147424B2 publication Critical patent/JP3147424B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は電子回路部品に関する。
具体的にいうと、本発明は、チップオンボード実装用の
IC(半導体集積回路)チップやハイブリッド集積回路
用のICチップ、各種表面実装(SMT)用素子、リー
ドフレーム、TAB(Tape AutomatedBonding)実装用
のフィルムキャリアテープ、配線基板(PWB)等のバ
ンプを有する電子回路部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit component.
More specifically, the present invention relates to an IC (semiconductor integrated circuit) chip for chip-on-board mounting, an IC chip for hybrid integrated circuit, various surface mounting (SMT) elements, a lead frame, and a TAB (Tape Automated Bonding) mounting. Electronic parts having bumps such as film carrier tapes and wiring boards (PWB).

【0002】[0002]

【従来の技術】近年になって回路の小型化の要求が高ま
るにつれ、裸のICチップ(ベアチップ)を配線基板に
直接実装するチップオンボードなどの実装技術が発達し
てきている。このようなチップオンボード等における接
続方法としては、ICチップと配線基板の回路配線を
ワイヤで接続するワイヤボンディング方式、フィルム
キャリアテープを用い、フィルムキャリアテープのリー
ドとICチップのバンプとを接続するTAB方式、I
Cチップの上面にバンプを設け、ICチップをフェース
ダウンで配線基板に実装してICチップのバンプと回路
配線を接続するフリップチップ方式などが開発されてい
る。
2. Description of the Related Art In recent years, as the demand for circuit miniaturization has increased, mounting techniques such as a chip-on-board for directly mounting a bare IC chip (bare chip) on a wiring board have been developed. As a connection method in such a chip-on-board or the like, a wire bonding method in which an IC chip and a circuit wiring of a wiring board are connected by a wire, a film carrier tape is used, and leads of the film carrier tape are connected to bumps of the IC chip. TAB method, I
A flip chip method has been developed in which a bump is provided on the upper surface of a C chip, the IC chip is mounted face down on a wiring board, and the bump of the IC chip is connected to a circuit wiring.

【0003】なかでも、素子の小型化と高密度実装化が
進み、リードや回路配線等の間隔が次第に狭ピッチにな
っているため、バンプを用いた実装方式が重要になって
きている。バンプを用いた接合方式には、上記のような
TAB方式やフリップチップ方式等があるが、これらは
例えばICチップのAuバンプと配線基板のAl等の電
極パッドを重ね、これらを加熱及び加圧することによっ
てAu−Al等の共晶合金を形成し、AuバンプをAl
等の電極パッドに接合させるものである。
[0003] Above all, as the miniaturization and high-density mounting of elements have progressed and the spacing between leads and circuit wirings has been gradually narrowed, mounting methods using bumps have become important. The bonding method using a bump includes the above-described TAB method and flip chip method. For example, in these methods, an Au bump of an IC chip and an electrode pad of Al or the like of a wiring board are overlapped, and these are heated and pressed. Thus, a eutectic alloy such as Au-Al is formed, and the Au bump is
And the like.

【0004】[0004]

【発明が解決しようとする課題】従来においては、バン
プは電気化学メッキ(ウエット法)によって形成されて
いたので、硬度が高かった(ビッカース硬度80以
上)。このため、ICチップ等のバンプを回路配線の電
極パッド等に接合させるには、大きな加圧力(1個のバ
ンプの加圧力×バンプ数)を必要とし、多くの接合エネ
ルギーを消費し、しかも、大きな内部応力のためICチ
ップがクラック等の発生により損傷を受ける恐れがあっ
た。特に、ICチップが多ピン化し、バンプ間隔が狭ピ
ッチになるにつれ、必要な加圧力が増大してゆくので、
ICチップが損傷を受け易くなる。この結果、ICの信
頼性が低下し、電子回路等の歩留りが悪くなるという問
題があった。
Conventionally, the bumps are formed by electrochemical plating (wet method), and therefore have a high hardness (Vickers hardness of 80 or more). For this reason, a large pressing force (the pressing force of one bump × the number of bumps) is required to bond a bump such as an IC chip to an electrode pad of a circuit wiring, and a large amount of bonding energy is consumed. The IC chip may be damaged due to cracks or the like due to large internal stress. In particular, as the number of pins of the IC chip increases and the bump interval becomes narrower, the required pressing force increases.
The IC chip is easily damaged. As a result, there is a problem that the reliability of the IC is reduced and the yield of electronic circuits and the like is deteriorated.

【0005】また、バンプの形成が電気化学メッキによ
るウエットプロセスであるため、ICチップ(ウエ
ハ)等がメッキ溶液により汚染され易い、メッキ液が
公害の原因になり易い、余分なところにまでAuメッ
キがついて経済的でない、バンプ形成領域以外をマス
クする必要があって工程が面倒、バッチプロセスとな
るため量産性が低い、などの問題があった。
In addition, since the formation of bumps is a wet process by electrochemical plating, IC chips (wafers) and the like are easily contaminated with a plating solution, the plating solution is liable to cause pollution, and Au plating is used to an extra place. However, there is a problem that it is not economical, it is necessary to mask a region other than the bump formation region, the process is troublesome, and mass production is low due to a batch process.

【0006】また、電流の流れがICチップのウエハ内
でばらつくと、バンプ高さが不均一になる。さらに、電
流密度によってバンプの結晶型が異なるので、形状(成
長)異方性があり、バンプ形状のコントロールが難しか
った。
Further, if the current flow varies within the wafer of the IC chip, the bump height becomes uneven. Furthermore, since the crystal type of the bump differs depending on the current density, the bump has anisotropic shape (growth), and it is difficult to control the bump shape.

【0007】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、小さな加圧
力で接合させることができ、ドライプロセスによって容
易に形成可能なバンプを有する電子回路部品を提供する
ことにある。
The present invention has been made in view of the above-mentioned drawbacks of the conventional example, and has as its object to provide a bump which can be joined with a small pressing force and can be easily formed by a dry process. It is to provide an electronic circuit component.

【0008】[0008]

【課題を解決するための手段】本発明の電子回路部品
は、ガスデポジション法を用いて超微粒子を堆積させる
ことによってバンプを形成し、該バンプに光を照射する
ことによりバンプの硬度を変化させたものである。
According to the electronic circuit component of the present invention, a bump is formed by depositing ultra-fine particles using a gas deposition method , and the bump is irradiated with light.
Thus, the hardness of the bump is changed.

【0009】[0009]

【0010】[0010]

【0011】[0011]

【作用】本発明の電子回路部品にあっては、超微粒子を
堆積させた超微粒子膜によってバンプを形成しているの
で、超微粒子の堆積時の衝突速度や温度等をコントロー
ルすることによりバンプの硬さを調整することができ
る。したがって、硬度の低い軟らかなバンプを製作する
ことができ、小さな加圧力でバンプを電極パッド等の接
合対象箇所に接合させることができる。
In the electronic circuit component of the present invention, since the bump is formed by the ultrafine particle film on which the ultrafine particles are deposited, the bump speed is controlled by controlling the collision speed, temperature and the like during the deposition of the ultrafine particles. Hardness can be adjusted. Therefore, a soft bump having low hardness can be manufactured, and the bump can be bonded to a bonding target portion such as an electrode pad with a small pressing force.

【0012】しかも、超微粒子は光吸収能が高いので、
光を照射することによってその性状を変化させることが
でき、光照射によってバンプの硬度を調整することがで
きる。よって、超微粒子によって密着性の良好な状態で
バンプを形成し、この後、光を照射することによってバ
ンプの表層部の硬度を調整することができる。
Moreover, since the ultrafine particles have a high light absorbing ability,
The properties can be changed by irradiating light, and the hardness of bumps can be adjusted by irradiating light.
Wear. Therefore, in the state of good adhesion due to the ultrafine particles
A bump is formed, and then the bump is formed by irradiating light.
The hardness of the surface layer of the pump can be adjusted.

【0013】また、バンプはガスデポジション法のよう
なドライプロセスによって形成することができるため、
従来の電気化学メッキによるバンプの有していた問題点
を解消することができる。すなわち、ICチップ(ウ
エハ)等の電子回路部品を汚染することがなく、メッ
キ液のように公害の原因物質を出す恐れがなく、Au
等のバンプ材料が余分に付着せず、マスクを用いるこ
となくバンプを形成でき、インラインで生産可能とな
るため量産性が高い。
Further, since the bump can be formed by a dry process such as a gas deposition method,
It is possible to solve the problem of the conventional bumps formed by electrochemical plating. That is, there is no possibility of polluting electronic circuit components such as IC chips (wafers) and the like, and there is no danger of emitting pollutants such as a plating solution.
The bump material such as is not excessively attached, the bump can be formed without using a mask, and the in-line production can be performed, so that mass productivity is high.

【0014】また、ガスデポジション法によれば、バン
プの高さや形状等も容易にコントロールでき、均一なバ
ンプを形成することができる。
Further, according to the gas deposition method, the height and shape of the bump can be easily controlled, and a uniform bump can be formed.

【0015】[0015]

【実施例】図2は本発明の一実施例による電子回路部品
1の概略を示す一部破断した正面図であって、超微粒子
(例えば、粒径0.1μm程度、あるいはそれ以下のも
の)を堆積させた超微粒子膜からなるバンプ2を有して
いる。
FIG. 2 is a partially cutaway front view showing an outline of an electronic circuit component 1 according to an embodiment of the present invention, and shows ultrafine particles (for example, having a particle size of about 0.1 μm or less). Has a bump 2 made of an ultrafine particle film on which is deposited.

【0016】図1は図2のバンプ2を形成するためのバ
ンプ形成装置3を示す概略構成図である。これは、ガス
デポジション法(第90回ニューセラミクス懇話会研究
会資料に掲載されている。)を利用して超微粒子膜を直
接に描画する装置であって、超微粒子生成室4と膜形成
室5を有し、両室4,5は搬送管6によって結ばれてい
る。また、超微粒子生成室4内と膜形成室5内は真空ポ
ンプ7によって減圧できるようになっている。超微粒子
生成室4には流量調整弁8を介してHeガス等のガス9
が供給されている。この超微粒子生成室4には、抵抗加
熱法を熱源とする蒸発槽10が設けられており、蒸発槽
10内にはバンプ材料となるAu11が入れられてい
る。一方、膜形成室5内には、電子回路部品1を保持し
て移動させるためのマニピュレータ12が設けられてお
り、搬送管6からマニピュレータ12側へ向けてノズル
13が突出している。
FIG. 1 is a schematic structural view showing a bump forming apparatus 3 for forming the bump 2 of FIG. This is an apparatus for directly drawing an ultrafine particle film using a gas deposition method (published in a document of the 90th Meeting of the New Ceramics Society). It has a chamber 5, and both chambers 4, 5 are connected by a transfer pipe 6. The pressure inside the ultrafine particle generation chamber 4 and the inside of the film formation chamber 5 can be reduced by a vacuum pump 7. A gas 9 such as He gas is supplied to the ultrafine particle generation chamber 4 through a flow control valve 8.
Is supplied. The ultrafine particle generation chamber 4 is provided with an evaporation tank 10 using a resistance heating method as a heat source. The evaporation tank 10 contains Au11 as a bump material. On the other hand, a manipulator 12 for holding and moving the electronic circuit component 1 is provided in the film forming chamber 5, and a nozzle 13 protrudes from the transport pipe 6 toward the manipulator 12.

【0017】しかして、電子回路部品1をマニピュレー
タ12に保持させ、真空ポンプ7により膜形成室5を減
圧すると共に超微粒子生成室4にガス9を送り込んで加
圧しながら、蒸発槽10でAu11を加熱して蒸発させ
ると、蒸発したAu原子は空中で凝集してAu超微粒子
となり、超微粒子生成室4と膜形成室5との差圧により
Heガス等のガス9と共に搬送管6を通って膜形成室5
へ送られ、ノズル13から高速で電子回路部品1の表面
へ噴射され、超微粒子膜を形成される。こうして電子回
路部品1のバンプ形成位置にノズル13の位置を合わせ
ておけば、マスクを用いることなく、電子回路部品1に
超微粒子膜からなる図2のようなバンプ2を形成するこ
とができる。
Thus, the electronic circuit component 1 is held by the manipulator 12, the pressure in the film forming chamber 5 is reduced by the vacuum pump 7, and the gas 9 is sent to the ultrafine particle generation chamber 4 while being pressurized. When heated and evaporated, the evaporated Au atoms aggregate in the air to become Au ultrafine particles, and pass through the transfer pipe 6 together with a gas 9 such as He gas due to a pressure difference between the ultrafine particle generation chamber 4 and the film formation chamber 5. Film formation chamber 5
Is sprayed from the nozzle 13 onto the surface of the electronic circuit component 1 at a high speed to form an ultrafine particle film. If the position of the nozzle 13 is adjusted to the bump formation position of the electronic circuit component 1 in this manner, the bump 2 made of an ultrafine particle film as shown in FIG. 2 can be formed on the electronic circuit component 1 without using a mask.

【0018】こうして、電子回路部品1の上にAu原子
よりも大きなAu超微粒子を堆積させることによってメ
ッキ層より組織の粗い超微粒子膜からなるバンプを形成
すれば、Auメッキより硬度が低くて軟らかなバンプ2
を製作することができる。また、接合後においても、バ
ンプ2の硬度が低く柔軟性があるので、接合部分の脆性
が緩和され、接合部分が衝撃等によって剥離しにくくな
り、接合の信頼性が向上する。さらに、超微粒子生成室
4と膜形成室5との差圧や超微粒子の温度等をコントロ
ールすれば、超微粒子の大きさや粒界の大きさ等を変化
させることができ、超微粒子膜の硬さ(あるいは、緻密
度)を調整することができる。バンプ2の径はノズル1
3の径によって決まるので、マスクを用いることなく所
望の径のバンプ2を得ることができる。また、バンプ2
の厚みは超微粒子噴射量及び噴射時間によってコントロ
ールすることができる。したがって、ノズル13から電
子回路部品1の必要な箇所に必要な大きさのバンプを形
成することができ、バンプ材料の無駄がない。さらに、
これはドライプロセスであるから、従来のAuメッキに
よってバンプを形成する方法の有していた問題点も解消
される。
In this way, by depositing Au ultra-fine particles larger than Au atoms on the electronic circuit component 1 to form a bump composed of an ultra-fine particle film whose texture is coarser than that of the plating layer, the hardness is lower and softer than that of Au plating. Na bump 2
Can be manufactured. Further, even after bonding, since the hardness of the bump 2 is low and flexible, the brittleness of the bonded portion is reduced, and the bonded portion is hardly peeled off by impact or the like, and the reliability of bonding is improved. Further, by controlling the pressure difference between the ultrafine particle generation chamber 4 and the film formation chamber 5 and the temperature of the ultrafine particles, the size of the ultrafine particles, the size of the grain boundary, and the like can be changed, and the hardness of the ultrafine particle film can be changed. (Or compactness) can be adjusted. The diameter of bump 2 is nozzle 1
Since it is determined by the diameter of the bump 3, the bump 2 having a desired diameter can be obtained without using a mask. Also, bump 2
Can be controlled by the injection amount and the injection time of the ultrafine particles. Therefore, a bump of a required size can be formed at a required portion of the electronic circuit component 1 from the nozzle 13, and there is no waste of bump material. further,
Since this is a dry process, the problem of the conventional method of forming a bump by Au plating is also solved.

【0019】なお、上記説明では、バンプ材料としてA
uを用いた場合について説明したが、バンプ材料として
は、Au以外にもFe、Ni、Cu、Ag、Sn、A
l、In、Ptなどほとんどの金属を用いることができ
る。
In the above description, A is used as the bump material.
The case where u is used has been described, but other materials such as Au, Fe, Ni, Cu, Ag, Sn, A
Most metals such as l, In, and Pt can be used.

【0020】また、蒸発槽内に沸点温度の等しい金属の
合金を入れておけば、合金の超微粒子膜からならバンプ
を形成することもできる。さらに、超微粒子生成室5内
に2つ以上の蒸発槽を設けて異なる金属材料を入れてお
けば、両金属材料の沸点温度が異なる場合でも、2元系
合金(共晶合金)等の超微粒子膜からなるバンプを形成
できる。例えば、このような合金作製法によれば、Au
の中にCoやAg等を入れることによってバンプの硬度
を調整したり、バンプのオーミックな接触性を良好にし
たり、下地の膜とのイオンの移動を考慮したり、適当な
ドーパントを母材金属に入れることによってバンプの接
合強度を高くしたり、接合温度を低くしたりすることが
できる。
If an alloy of a metal having the same boiling point is put in the evaporating tank, bumps can be formed from an ultrafine particle film of the alloy. Furthermore, if two or more evaporating tanks are provided in the ultrafine particle generation chamber 5 and different metal materials are put therein, even if the boiling point temperatures of both metal materials are different, a superalloy such as a binary alloy (eutectic alloy) is used. A bump made of a fine particle film can be formed. For example, according to such an alloy manufacturing method, Au
Incorporation of Co, Ag, or the like into the bumps adjusts the hardness of the bumps, improves the ohmic contact of the bumps, considers the movement of ions with the underlying film, and adds an appropriate dopant to the base metal. In this case, the bonding strength of the bump can be increased, and the bonding temperature can be lowered.

【0021】図4は本発明の別な実施例による電子回路
部品21の概略を示す一部破断した正面図であって、複
合組成の超微粒子膜からなるバンプ22を有している。
FIG. 4 is a partially cutaway front view schematically showing an electronic circuit component 21 according to another embodiment of the present invention, which has a bump 22 made of a composite composition ultrafine particle film.

【0022】図3は図4のバンプ22を形成するための
バンプ形成装置23を示す概略構成図である。これは、
2つの超微粒子生成室4a,4bと膜形成室5を有し、
両超微粒子生成室4a,4bと膜形成室5とはそれぞれ
搬送管6a,6bによって結ばれている。各超微粒子生
成室4a,4bには、抵抗加熱法を熱源とする蒸発槽1
0a,10bが設けられており、各蒸発槽10a,10
b内には異なるバンプ材料11a,11bが入れられて
いる。一方、膜形成室5内には、電子回路部品21を保
持し移動させるためのマニピュレータ12が設けられて
おり、隣接して配置された各搬送管6a,6bからマニ
ピュレータ12側へ向けてそれぞれノズル13a,13
bが突出している。
FIG. 3 is a schematic structural view showing a bump forming apparatus 23 for forming the bump 22 of FIG. this is,
It has two ultrafine particle generation chambers 4a and 4b and a film formation chamber 5,
The two ultrafine particle generation chambers 4a and 4b and the film formation chamber 5 are connected by transport pipes 6a and 6b, respectively. An evaporating tank 1 using a resistance heating method as a heat source is provided in each of the ultrafine particle generation chambers 4a and 4b.
0a, 10b are provided, and each evaporating tank 10a, 10b
Different bump materials 11a and 11b are put in b. On the other hand, a manipulator 12 for holding and moving the electronic circuit component 21 is provided in the film forming chamber 5, and a nozzle is provided from each of the transport pipes 6 a and 6 b disposed adjacent to the manipulator 12 side. 13a, 13
b protrudes.

【0023】しかして、第1のバンプ材料11a(例え
ば、Au)からなる超微粒子をノズル13aから高速で
電子回路部品21へ噴射し、下側超微粒子膜22aを形
成する。ついで、マニピュレータ12によって電子回路
部品21を移動させて下側超微粒子膜22aをノズル1
3bの直下に位置決めし、第二のバンプ材料11b(例
えば、Cu)からなる超微粒子をノズル13bから噴射
して下側超微粒子膜22aの上に上側超微粒子膜22b
を形成する。この結果、下側超微粒子膜22aと上側超
微粒子膜22bとからなる図4のような傾斜組成(ある
いは、複合構造)のバンプ22が得られる。
Thus, ultra-fine particles made of the first bump material 11a (for example, Au) are ejected from the nozzle 13a to the electronic circuit component 21 at a high speed to form a lower ultra-fine particle film 22a. Next, the electronic circuit component 21 is moved by the manipulator 12 so that the lower
3b, and the ultra-fine particles made of the second bump material 11b (for example, Cu) are ejected from the nozzle 13b to form the upper ultra-fine particle film 22b on the lower ultra-fine particle film 22a.
To form As a result, a bump 22 having a gradient composition (or a composite structure) as shown in FIG. 4 composed of the lower ultrafine particle film 22a and the upper ultrafine particle film 22b is obtained.

【0024】下側及び上側超微粒子膜22a,22bは
互いに性能が異なっており、硬度や経済性、密着性、そ
の他を考慮して異なるバンプ材料を用いることができ
る。あるいは、同じバンプ材料を用い、硬度や緻密度な
どを異ならせてもよい。具体的にいうと、一方を接合に
必要な性質を持たせるためAu超微粒子膜とし、他方を
必要な硬度を持たせるためAuCo超微粒子膜とするこ
とができる。あるいは、上側及び下側超微粒子膜22a
及び22bで同一材料を用い、電子回路部品21との密
着性をよくするため下側超微粒子膜22aを緻密な構造
とし、上側超微粒子膜22bを粗く軟らかい構造とする
ことができる。
The lower and upper ultrafine particle films 22a and 22b have different performances, and different bump materials can be used in consideration of hardness, economy, adhesion, and the like. Alternatively, the same bump material may be used, and the hardness, the density, and the like may be different. More specifically, one can be an Au ultrafine particle film to have the properties required for bonding, and the other can be an AuCo ultrafine particle film to have the required hardness. Alternatively, the upper and lower ultrafine particle films 22a
And 22b, the same material can be used, the lower ultra-fine particle film 22a can have a dense structure, and the upper ultra-fine particle film 22b can have a rough and soft structure in order to improve the adhesion to the electronic circuit component 21.

【0025】図4の傾斜組成バンプ22では、下側超微
粒子膜22aと上側超微粒子膜22bとが区分的に積層
されているが、下側超微粒子膜22aから上側超微粒子
膜22bへ徐々に変化するようにしてもよい。そのため
には、ノズル13a及び13bの先端を一致させ、両ノ
ズル13a,13bから噴射される超微粒子の噴射量を
徐々に変化させればよい。あるいは、1つの超微粒子膜
生成室に2つの蒸発槽を設け、両蒸発槽からのバンプ材
料の蒸発速度を徐々に変化させることにより、ノズルか
ら噴射されるバンプ材料の組成が変化するようにしても
よい。
In the gradient composition bump 22 shown in FIG. 4, a lower ultrafine particle film 22a and an upper ultrafine particle film 22b are laminated in a sectional manner, but gradually from the lower ultrafine particle film 22a to the upper ultrafine particle film 22b. It may be changed. To do so, the tips of the nozzles 13a and 13b may be made coincident, and the injection amount of the ultrafine particles injected from both nozzles 13a and 13b may be gradually changed. Alternatively, two evaporation tanks are provided in one ultrafine particle film generation chamber, and the composition of the bump material ejected from the nozzle is changed by gradually changing the evaporation rate of the bump material from both evaporation tanks. Is also good.

【0026】図6は本発明のさらに別な実施例による電
子回路部品31の概略を示す一部破断した正面図であっ
て、超微粒子膜によって形成されたバンプ32の表層部
32aがレーザ加熱により改質され、硬度が高くなって
いる。
FIG. 6 is a partially cutaway front view showing an outline of an electronic circuit component 31 according to still another embodiment of the present invention. The surface portion 32a of the bump 32 formed by the ultrafine particle film is heated by laser. It is modified and has increased hardness.

【0027】図5は図6のバンプ32を形成するための
バンプ形成装置35を示す概略構成図である。このバン
プ形成装置35にあっては、膜形成室5内でノズル13
の近傍に光ファイバ33のレーザ光出射端33aが配置
されており、光ファイバ33の他端33bからはレーザ
発振器(図示せず)から出射されたレーザ光34を入射
させるようにしている。
FIG. 5 is a schematic configuration diagram showing a bump forming apparatus 35 for forming the bump 32 of FIG. In the bump forming apparatus 35, the nozzle 13 is
The laser light emitting end 33a of the optical fiber 33 is disposed near the optical fiber 33, and the laser light 34 emitted from a laser oscillator (not shown) is made to enter from the other end 33b of the optical fiber 33.

【0028】しかして、ノズル13から高速で噴射した
超微粒子によって電子回路部品31の上に所定形状のバ
ンプ32を形成した後、マニュピレータ12によって電
子回路部品31を移動させ、レーザ光出射端33aから
出射されたレーザ光34をバンプ32の表面に照射す
る。超微粒子の径とレーザ光の波長とは近いオーダーの
寸法であるから、超微粒子膜からなるバンプ32は光吸
収能が高く、超微粒子がレーザ光34のエネルギーを吸
収してさらに凝集し、より大きな粒径に成長したり、結
晶型が変化したり、粒界の大きさが変化したりし、バン
プ32の表層部32aの硬さや密着性等の物性が変化す
る。したがって、例えば、超微粒子膜32を電子回路部
品31への密着性の良好な状態で形成し、この後レーザ
光を照射して表層部32aの硬度を調整することができ
る。なお、バンプ32にレーザ光34を照射する装置
は、ガスデポジション法によってバンプ32を形成する
装置とは別体とし、バンプ形成工程とレーザ光照射工程
とは別々の工程としてもよい。
After the bumps 32 having a predetermined shape are formed on the electronic circuit component 31 by the ultrafine particles ejected from the nozzle 13 at a high speed, the electronic circuit component 31 is moved by the manipulator 12, and the laser beam is emitted from the laser light emitting end 33a. The surface of the bump 32 is irradiated with the emitted laser light 34. Since the diameter of the ultrafine particles and the wavelength of the laser light are of the order of magnitude close to each other, the bump 32 made of the ultrafine particle film has a high light absorbing ability, and the ultrafine particles absorb the energy of the laser light 34 and further aggregate, The grain size grows, the crystal type changes, the size of the grain boundary changes, and the physical properties such as the hardness and adhesion of the surface portion 32a of the bump 32 change. Therefore, for example, it is possible to form the ultrafine particle film 32 with good adhesion to the electronic circuit component 31, and then irradiate a laser beam to adjust the hardness of the surface portion 32a. The apparatus for irradiating the bump 32 with the laser beam 34 may be separate from the apparatus for forming the bump 32 by the gas deposition method, and the bump forming step and the laser beam irradiating step may be performed separately.

【0029】ちなみに、上記各バンプ形成装置において
は、マニピュレータによって電子回路部品36を直線的
に移動させながら超微粒子膜37を形成すれば、図7
(a)に示すように直線状の膜パターンを描くことがで
きる。また、そのときシャッターによりノズルを開閉す
れば、図7(b)に示すように断続的な(あるいは、点
状の)膜パターンの超微粒子膜38を描くことができ
る。さらに、マニピュレータによって電子回路部品36
を回転させれば、図7(c)に示すように環状の膜パタ
ーンの超微粒子膜39を描くこともできる。従って、上
記バンプ形成装置は、バンプだけでなく、その他の電極
や配線パターン等を描く用途にも用いることができる。
Incidentally, in each of the above bump forming apparatuses, if the ultrafine particle film 37 is formed while the electronic circuit component 36 is linearly moved by the manipulator, FIG.
As shown in (a), a linear film pattern can be drawn. If the nozzle is opened and closed by a shutter at that time, an ultrafine particle film 38 having an intermittent (or dotted) film pattern can be drawn as shown in FIG. 7B. Further, the electronic circuit component 36 is controlled by the manipulator.
By rotating, the ultrafine particle film 39 having an annular film pattern can be drawn as shown in FIG. 7C. Therefore, the bump forming apparatus can be used not only for drawing bumps but also for drawing other electrodes and wiring patterns.

【0030】つぎに、超微粒子膜のバンプを有する具体
的な電子回路部品について説明する。図8〜図9は超微
粒子膜によってバンプ42a,42bを形成されたTA
B実装用のICチップ41とフィルムキャリアテープ4
3のリード44を示しており、図8(a)はマッシュル
ーム形のバンプ42a、図8(b)はストレート形のバ
ンプ42bである。これらのバンプ42a,42bは、
フィルムキャリアテープ43のリード44を重ねられ、
加圧加熱することによって図9のようにリード44と接
合される。このとき、図10に示すように、加圧力は始
めは徐々に上昇し、最大値に保たれた後、徐々に減圧さ
れてゆくが、従来の電気化学メッキによるAuバンプで
は図10に実線アで示すように大きな加圧力が必要であ
ったのに対し、超微粒子膜によるバンプ42a,42b
では図10に破線イで示すように低加圧力で接合できる
ようになる。従って、接合時のエネルギーが低減され
る。
Next, a specific electronic circuit component having a bump of an ultrafine particle film will be described. 8 and 9 show a TA having bumps 42a and 42b formed by an ultrafine particle film.
IC chip 41 for mounting B and film carrier tape 4
8A shows a mushroom-shaped bump 42a, and FIG. 8B shows a straight-shaped bump 42b. These bumps 42a and 42b are
The lead 44 of the film carrier tape 43 is overlaid,
By pressurizing and heating, it is joined to the lead 44 as shown in FIG. At this time, as shown in FIG. 10, the pressing force gradually increases at the beginning, and is gradually reduced after being kept at the maximum value. However, in the case of the Au bump by the conventional electrochemical plating, the solid line is shown in FIG. Although a large pressing force was required as shown in FIG.
Then, as shown by the broken line A in FIG. 10, the joining can be performed with a low pressing force. Therefore, the energy at the time of joining is reduced.

【0031】図11〜図13は本発明の別な実施例であ
って、超微粒子膜によってリード51にバンプ52を形
成された転写バンプ方式のフィルムキャリアテープ53
とICチップ54を示す。この実施例においては、フィ
ルムキャリアテープ53のリード51に設けられたバン
プ52をICチップ54の電極パッド55に重ね、図1
4に示すように、低い加圧力下でバンプ52を予熱した
後、さらに大きな加圧力下で加熱し、図13に示すよう
に電極パッド55にバンプ52を接合する。ついで、リ
ード51をフォーミングした後、図12に示すように、
ICチップ54を配線基板56に取り付けると共にリー
ド51を配線基板56に半田付けし、封止樹脂57によ
ってICチップ54を封止している。この方式でも、バ
ンプ接合時において、従来の電気化学メッキによるAu
バンプでは図14に実線ウで示すように大きな加圧力が
必要であったのに対し、超微粒子膜によるバンプ52で
は図14に破線エで示すように低加圧力で接合できる。
FIGS. 11 to 13 show another embodiment of the present invention, in which a transfer bump type film carrier tape 53 in which a bump 52 is formed on a lead 51 by an ultrafine particle film.
And the IC chip 54 are shown. In this embodiment, a bump 52 provided on a lead 51 of a film carrier tape 53 is overlapped on an electrode pad 55 of an IC chip 54, and FIG.
As shown in FIG. 4, after preheating the bump 52 under a low pressing force, the bump 52 is heated under a higher pressing force, and the bump 52 is bonded to the electrode pad 55 as shown in FIG. Then, after forming the lead 51, as shown in FIG.
The IC chip 54 is attached to the wiring board 56, the leads 51 are soldered to the wiring board 56, and the IC chip 54 is sealed with a sealing resin 57. Also in this method, at the time of bump bonding, Au by conventional electrochemical plating is used.
The bump requires a large pressing force as shown by a solid line c in FIG. 14, while the bump 52 made of an ultrafine particle film can be joined with a low pressing force as shown by a broken line d in FIG.

【0032】図15〜図16は本発明のさらに別な実施
例であって、フリップチップ方式に用いられるバンプ6
1付きのICチップ62である。このICチップ62
は、図16に示すように、配線基板63の電極パッド6
4の上にフェースダウン実装され、加熱加圧することに
よって超微粒子膜のバンプ61と電極パッド64とを接
合される。ついで、封止樹脂65によって封止される。
FIGS. 15 and 16 show still another embodiment of the present invention, in which a bump 6 used in a flip chip method is used.
1 is an IC chip 62 attached. This IC chip 62
Are the electrode pads 6 on the wiring board 63 as shown in FIG.
4, the bump 61 of the ultrafine particle film and the electrode pad 64 are joined by heating and pressing. Next, sealing is performed by a sealing resin 65.

【0033】図17は本発明のさらに別な実施例であっ
て、ICチップ71と中間配線板72,73と配線基板
74との間をそれぞれ超微粒子膜からなるバンプ75〜
77によって接合させたものである。
FIG. 17 shows still another embodiment of the present invention, in which bumps 75 to 75 made of an ultrafine film are provided between an IC chip 71, intermediate wiring boards 72 and 73, and a wiring board 74, respectively.
77.

【0034】図18は本発明のさらに別な実施例であっ
て、ICチップ(Siベアチップ)81を別なSiチッ
プ82の電極パッド84上に超微粒子膜のバンプ83に
よって接合し、さらにSiチップ82を超微粒子膜のバ
ンプ85によって配線基板86の電極パッド87の上に
接合(Si on Si接合)させたものである。
FIG. 18 shows still another embodiment of the present invention, in which an IC chip (Si bare chip) 81 is bonded onto an electrode pad 84 of another Si chip 82 by a bump 83 of an ultrafine particle film. 82 is bonded (Si on Si bonding) to the electrode pad 87 of the wiring board 86 by the bump 85 of the ultrafine particle film.

【0035】図19は本発明のさらに別な実施例であっ
て、ICパッケージ91内に封入されているICチップ
92をリードフレーム93の上に超微粒子膜のバンプ9
4によってバンプ接合させたものである。
FIG. 19 shows still another embodiment of the present invention, in which an IC chip 92 encapsulated in an IC package 91 is placed on a lead frame 93 by an ultrafine particle bump 9.
4 are bump-bonded.

【0036】図20は本発明のさらに別な実施例であっ
て、ICチップ101等を実装されたハイブリッド集積
回路102の基板103に超微粒子膜からなるバンプ1
04を設け、このバンプ104を配線基板105の電極
パッド106に接合させることにより、ハイブリッド集
積回路102を配線基板105の上に実装したものであ
る。
FIG. 20 shows still another embodiment of the present invention, in which a bump 103 made of an ultrafine particle film is formed on a substrate 103 of a hybrid integrated circuit 102 on which an IC chip 101 and the like are mounted.
The hybrid integrated circuit 102 is mounted on the wiring board 105 by providing the bumps 104 and bonding the bumps 104 to the electrode pads 106 of the wiring board 105.

【0037】[0037]

【発明の効果】本発明によれば、硬度の低い軟らかなバ
ンプを製作することができる。従って、小さな加圧力で
バンプを電極パッド等の接合対象箇所に接合させること
ができ、低エネルギー接合が可能になる。特に、電子回
路部品のバンプ数が増加し、バンプ間隔が狭ピッチにな
っても、加圧力の増大を抑えることができる。この結
果、ICチップ等の電子回路部品のクラック等による損
傷を防止でき、電子回路部品の信頼性及び歩留りを向上
させることができる。
According to the present invention, a soft bump having low hardness can be manufactured. Therefore, the bump can be bonded to the bonding target portion such as the electrode pad with a small pressing force, and low energy bonding can be performed. In particular, even if the number of bumps of the electronic circuit component increases and the bump interval becomes narrower, it is possible to suppress an increase in the pressing force. As a result, damage to electronic circuit components such as IC chips due to cracks and the like can be prevented, and the reliability and yield of electronic circuit components can be improved.

【0038】しかも、超微粒子膜からなるバンプは、光
を照射することによりバンプの硬度等を調整することも
でき、所望の硬度のバンプを製作することができる。
In addition, a bump made of an ultrafine particle film can be adjusted in hardness or the like by irradiating light, and a bump having a desired hardness can be manufactured.

【0039】また、バンプはドライプロセスによって形
成できるので、ICチップ(ウエハ)等の電子回路部
品を汚染することがなく、クリーンである、公害の原
因物質を出すことがなく、安全性が高い、必要な部分
にだけAu等のバンプ材料を付着させることができ、経
済的である、マスクレスでバンプを形成でき、工程が
簡単になる、インラインで生産可能となるため量産性
が高い、という利点がある。
Also, since the bumps can be formed by a dry process, they do not contaminate electronic circuit components such as IC chips (wafers), are clean, do not emit pollutants, and have high safety. It is economical because bump materials such as Au can be adhered only to the necessary parts, it is economical, bumps can be formed without a mask, the process is simplified, and mass production is high because in-line production is possible. There is.

【0040】さらに、ガスデポジション法によれば、バ
ンプの高さや形状等も容易にコントロールでき、均一な
バンプを形成することができる。
Further, according to the gas deposition method, the height and shape of the bump can be easily controlled, and a uniform bump can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例にかかるバンプ形成装置を示
す概略構成図である。
FIG. 1 is a schematic configuration diagram showing a bump forming apparatus according to one embodiment of the present invention.

【図2】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。
FIG. 2 is a partially cutaway front view showing an electronic circuit component on which bumps have been manufactured by the above device.

【図3】本発明の別な実施例にかかるバンプ形成装置を
示す概略構成図である。
FIG. 3 is a schematic configuration diagram showing a bump forming apparatus according to another embodiment of the present invention.

【図4】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。
FIG. 4 is a partially cutaway front view showing an electronic circuit component on which bumps have been manufactured by the above-described apparatus.

【図5】本発明のさらに別な実施例にかかるバンプ形成
装置を示す概略構成図である。
FIG. 5 is a schematic configuration diagram showing a bump forming apparatus according to still another embodiment of the present invention.

【図6】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。
FIG. 6 is a partially cutaway front view showing an electronic circuit component on which bumps have been manufactured by the above device.

【図7】(a)(b)(c)は上記各バンプ形成装置に
よって形成可能な他の膜パターンの数例を示す図であ
る。
FIGS. 7A, 7B, and 7C are views showing several examples of other film patterns that can be formed by the above-described bump forming apparatuses.

【図8】(a)(b)は本発明の具体的な実施例であっ
て、いずれもTAB実装用のチップとリードを示す一部
破断した正面図である。
8 (a) and 8 (b) are specific examples of the present invention, and are partially cutaway front views showing TAB mounting chips and leads. FIG.

【図9】TAB実装されたICチップを示す一部破断し
た正面図である。
FIG. 9 is a partially cutaway front view showing the IC chip mounted with TAB.

【図10】TAB方式によりバンプを接合する場合の加
圧力の変化を示すタイムチャートである。
FIG. 10 is a time chart showing a change in pressure when bonding bumps by the TAB method.

【図11】本発明の別な具体的実施例であって、反転バ
ンプ方式のフィルムキャリアテープとICチップを示す
一部破断した正面図である。
FIG. 11 is a partially cutaway front view showing an inverted bump type film carrier tape and an IC chip according to another specific embodiment of the present invention.

【図12】反転バンプ方式により実装されたICチップ
を示す断面図である。
FIG. 12 is a cross-sectional view showing an IC chip mounted by an inverted bump method.

【図13】図12のX部を示す一部破断した正面図であ
る。
FIG. 13 is a partially cutaway front view showing an X part in FIG. 12;

【図14】反転バンプ方式によりバンプを接合する場合
の加圧力の変化を示すタイムチャートである。
FIG. 14 is a time chart showing a change in the pressing force when the bumps are joined by the inverted bump method.

【図15】本発明のさらに別な具体的実施例であって、
フリップチップ方式のICチップを示す一部破断した正
面図である。
FIG. 15 is yet another specific embodiment of the present invention,
FIG. 2 is a partially broken front view showing the flip-chip type IC chip.

【図16】フリップチップ方式で実装されたICチップ
を示す正面図である。
FIG. 16 is a front view showing an IC chip mounted by a flip chip method.

【図17】本発明のさらに別な具体的実施例を示す正面
図である。
FIG. 17 is a front view showing still another specific embodiment of the present invention.

【図18】本発明のさらに別な具体的実施例を示す一部
破断した斜視図である。
FIG. 18 is a partially broken perspective view showing still another specific embodiment of the present invention.

【図19】本発明のさらに別な具体的実施例を示す一部
破断した斜視図である。
FIG. 19 is a partially broken perspective view showing still another specific embodiment of the present invention.

【図20】本発明のさらに別な具体的実施例を示す正面
図である。
FIG. 20 is a front view showing still another specific embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 電子回路部品 2 バンプ 3 バンプ形成装置 4 超微粒子生成室 5 膜形成室 6 搬送管 41 ICチップ 42a,42b バンプ 51 リード 52 バンプ 61 バンプ 62 ICチップ DESCRIPTION OF SYMBOLS 1 Electronic circuit component 2 Bump 3 Bump forming apparatus 4 Ultrafine particle generation room 5 Film formation room 6 Conveyance tube 41 IC chip 42a, 42b Bump 51 Lead 52 Bump 61 Bump 62 IC chip

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ガスデポジション法を用いて超微粒子を
堆積させることによってバンプを形成し、該バンプに光
を照射することによりバンプの硬度を変化させた電子回
路部品。
1. A bump is formed by depositing ultrafine particles using a gas deposition method , and a light is applied to the bump.
Electronic circuit components whose bump hardness is changed by irradiating the bumps .
JP22953891A 1991-08-15 1991-08-15 Electronic circuit components Expired - Fee Related JP3147424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22953891A JP3147424B2 (en) 1991-08-15 1991-08-15 Electronic circuit components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22953891A JP3147424B2 (en) 1991-08-15 1991-08-15 Electronic circuit components

Publications (2)

Publication Number Publication Date
JPH0547771A JPH0547771A (en) 1993-02-26
JP3147424B2 true JP3147424B2 (en) 2001-03-19

Family

ID=16893742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22953891A Expired - Fee Related JP3147424B2 (en) 1991-08-15 1991-08-15 Electronic circuit components

Country Status (1)

Country Link
JP (1) JP3147424B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587884B2 (en) * 1994-07-21 2004-11-10 富士通株式会社 Method for manufacturing multilayer circuit board
JP4564113B2 (en) 1998-11-30 2010-10-20 株式会社東芝 Fine particle film forming method
JP3826108B2 (en) 2002-04-24 2006-09-27 キヤノン株式会社 Film forming apparatus and film forming method
JP4856914B2 (en) * 2004-10-05 2012-01-18 株式会社みくに工業 Method for forming fine metal bumps
US7628470B2 (en) 2005-02-07 2009-12-08 Fujifilm Corporation Liquid ejection head, method of manufacturing same, and image forming apparatus
US7767574B2 (en) 2006-03-30 2010-08-03 Kabushiki Kaisha Mikuni Kogyo Method of forming micro metal bump
JP4829340B2 (en) * 2009-12-25 2011-12-07 株式会社東芝 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH0547771A (en) 1993-02-26

Similar Documents

Publication Publication Date Title
US7445960B2 (en) Adhesion by plasma conditioning of semiconductor chip
US5865365A (en) Method of fabricating an electronic circuit device
JP4785937B2 (en) Manufacturing method of semiconductor device
US20100159645A1 (en) Semiconductor apparatus and process of production thereof
JP2000100851A (en) Semiconductor substrate and manufacture thereof and structure and method for mounting semiconductor parts
US20050110161A1 (en) Method for mounting semiconductor chip and semiconductor chip-mounted board
JP4720438B2 (en) Flip chip connection method
US6941957B2 (en) Method and apparatus for pretreating a substrate prior to electroplating
KR100669061B1 (en) Reflow soldering method
JP3147424B2 (en) Electronic circuit components
US6153503A (en) Continuous process for producing solder bumps on electrodes of semiconductor chips
US6372624B1 (en) Method for fabricating solder bumps by wave soldering
US6620722B2 (en) Bumping process
KR100843632B1 (en) Flip chip mount type of bump, manufacturing method thereof, and bonding method for flip chip using non conductive adhesive
CN105895605A (en) Thin chip mounted substrate fan-out type packaging structure and manufacturing method therefor
JP2910397B2 (en) Solder connection method
US6945447B2 (en) Thermal solder writing eutectic bonding process and apparatus
JPH04263462A (en) Semiconductor device and manufacture thereof
JPH01217935A (en) Manufacture of semiconductor device and apparatus thereof
EP0717125A1 (en) Bonding of diamond to a substrate
JP4590783B2 (en) Method for forming solder balls
JPH07153766A (en) Method and apparatus for jointing ball-shaped bump
JPH01217936A (en) Manufacture of semiconductor device and apparatus thereof
JP3381454B2 (en) Vapor deposition apparatus and ball bump forming method
JPH09306918A (en) Barrier metal forming method in forming process of solder ball bump

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees