JP3144250B2 - Automatic development method and apparatus - Google Patents

Automatic development method and apparatus

Info

Publication number
JP3144250B2
JP3144250B2 JP31411394A JP31411394A JP3144250B2 JP 3144250 B2 JP3144250 B2 JP 3144250B2 JP 31411394 A JP31411394 A JP 31411394A JP 31411394 A JP31411394 A JP 31411394A JP 3144250 B2 JP3144250 B2 JP 3144250B2
Authority
JP
Japan
Prior art keywords
development
correction coefficient
equation
developing
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31411394A
Other languages
Japanese (ja)
Other versions
JPH08148422A (en
Inventor
良也 横地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP31411394A priority Critical patent/JP3144250B2/en
Publication of JPH08148422A publication Critical patent/JPH08148422A/en
Application granted granted Critical
Publication of JP3144250B2 publication Critical patent/JP3144250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は自動現像方法及び装置に
関し、特に、半導体ウェハやガラス基板用のマスクとし
て用いるレジストの自動現像方法及び装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic developing method and apparatus, and more particularly to an automatic developing method and apparatus for a resist used as a mask for a semiconductor wafer or a glass substrate.

【0002】[0002]

【従来の技術】半導体ウェハやガラス基板等の基板上に
集積回路を形成するには、基板の表面をパターンニング
されたマスクで覆った状態で、エッチング等の工程を行
うようにしている。そして、基板の表面にパターンニン
グされたマスクを形成するには、基板表面に塗布形成し
たレジスト膜を露光し、この後現像を行い、この現像に
よりポジ型のレジストであれば露光部分を溶解して洗い
流し、ネガ型のレジストであれば未露光部分を溶解して
洗い流すことでパターンニングされたマスクを形成する
ようにしている。
2. Description of the Related Art In order to form an integrated circuit on a substrate such as a semiconductor wafer or a glass substrate, a process such as etching is performed while the surface of the substrate is covered with a patterned mask. Then, in order to form a patterned mask on the surface of the substrate, the resist film coated and formed on the substrate surface is exposed, and then developed, and if the resist is of a positive type, this exposed portion is dissolved. In the case of a negative resist, an unexposed portion is dissolved and washed away to form a patterned mask.

【0003】上述した現像工程は現像後のパターン精度
を決定する重要な工程であり、例えばポジ型レジストの
場合、現像時間が長いと、レジストのパターン幅が細く
なり、現像時間が短いとパターン幅が太くなるので、現
像時間を適正に設定しなければならない。
The above-mentioned development step is an important step for determining the pattern accuracy after development. For example, in the case of a positive resist, if the development time is long, the pattern width of the resist becomes narrow, and if the development time is short, the pattern width becomes small. Therefore, the development time must be set appropriately.

【0004】そこで、従来は、図5に示すように現像液
100が満たされる現像槽101に昇降装置102によ
って昇降される支持台103を設け、レジスト104が
塗布されて露光された基板105を載置して現像液10
0中に浸漬し、現像開始から基板105と現像槽101
の現像液100中に浸漬した電極106との間に流れる
電流の経時変化をモニタしてそのBTT(Break Thr
ough Time )をBTT判別回路107で判別するよう
にしている。
Conventionally, as shown in FIG. 5, a support 103 which is raised and lowered by a lifting device 102 is provided in a developing tank 101 filled with a developing solution 100, and a substrate 104 coated with a resist 104 and exposed is mounted thereon. Place developer solution 10
0 and the substrate 105 and the developing tank 101 from the start of development.
Of the current flowing between the electrode 106 and the electrode 106 immersed in the developing solution 100 is monitored and its BTT (Break Thr
ough Time) is determined by the BTT determination circuit 107.

【0005】ここで、基板105と電極106との間に
流れる電流の経時変化は、図6に示すようになる。すな
わち、現像開始時T0においては、図7(a)に示すよ
うに、基板105上のレジスト104の露光部分104
a及び未露光部分104bは初期のままであり、この現
像開始時T0では電池効果による電気化学的な影響によ
って電流が流れる。次に、同図(b)に示すようにレジ
スト104の露光部分104aが溶解して基板105が
露出したときに電流が流れ、この時点T1がBTTとな
る。
[0007] Here, the change with time of the current flowing between the substrate 105 and the electrode 106 is as shown in FIG. That is, at the start of development T0, as shown in FIG.
a and the unexposed portion 104b remain in the initial state, and at the start of development T0, a current flows due to electrochemical effects due to the battery effect. Next, as shown in FIG. 3B, a current flows when the exposed portion 104a of the resist 104 is melted and the substrate 105 is exposed, and this time T1 becomes BTT.

【0006】そこで、TDT(Total Development
Time )算出回路108は、BTT判別回路107の判
別結果と予め現像補正係数Kが格納された現像補正係数
記憶回路110からの現像補正係数Kとに基づいて、T
DT=K×BTTの計算式を使用して、適正現像時間T
DTを算出する。すなわち、図6に示すように時点T0
から時間T2までの時間が適正現像時間TDTとなり、
時点T2では図7(c)に示すようにレジスト104の
露光部分104aが溶解して未露光部分104bが残存
する。
[0006] Therefore, TDT (Total Development)
Time) calculation circuit 108 calculates the T based on the determination result of BTT determination circuit 107 and the development correction coefficient K from development correction coefficient storage circuit 110 in which development correction coefficient K is stored in advance.
Using the formula of DT = K × BTT, the proper development time T
Calculate DT. That is, as shown in FIG.
From time T2 to the appropriate development time TDT,
At time T2, as shown in FIG. 7C, the exposed portion 104a of the resist 104 is dissolved, and the unexposed portion 104b remains.

【0007】ところで、この場合の現像補正係数Kは、
例えば1.50〜2.50の範囲(この値は、レジス
ト、現像液、露光装置等の使用条件を特定した場合の一
例であり、使用条件で異なる。)で、基板面積に対する
露光面積の割合に応じて変化する現像時間の補正係数で
あり、基板面積に対する露光面積の割合が大きいほど現
像補正係数Kは小さくなり、基板面積に対する露光面積
の割合が小さくなるほど、現像補正係数Kは大きくな
る。これは、露光光源に使用する粒子線(電子ビーム
等)がレジスト中で散乱し、基板面積に対する露光面積
の割合が大きくなるほど、散乱量が大きくなり、レジス
トの感度を高め、適正現像時間TDTを短くするためで
ある。
Incidentally, the development correction coefficient K in this case is
For example, in the range of 1.50 to 2.50 (this value is an example in a case where use conditions of a resist, a developer, an exposure apparatus, and the like are specified, and differs depending on use conditions), and the ratio of the exposure area to the substrate area , The development correction coefficient K decreases as the ratio of the exposure area to the substrate area increases, and the development correction coefficient K increases as the ratio of the exposure area to the substrate area decreases. This is because the particle beam (electron beam, etc.) used as an exposure light source is scattered in the resist, and as the ratio of the exposure area to the substrate area increases, the amount of scattering increases, the sensitivity of the resist increases, and the appropriate development time TDT increases. This is to shorten it.

【0008】このように、現像時間の現像補正係数K
は、基板面積に対する露光面積の割合に応じて変化する
ので、予め製品パターン(露光面積)に対応した現像補
正係数Kの値を、現像補正係数記憶回路109に記憶し
ておき、現像時に製品に対する現像補正係数Kを選択設
定しておき、TDT算出回路108が選択設定された現
像補正係数Kの値を取込んでBTT判別回路107で求
めたBTTと積算することで、適正現像時間を算出する
ようにしている。そして、適正現像時間TDT経過後、
昇降装置102により支持台103を上昇させ、基板1
05を現像液100から引き上げて現像を終了させる。
As described above, the development correction coefficient K for the development time
Changes in accordance with the ratio of the exposure area to the substrate area, the value of the development correction coefficient K corresponding to the product pattern (exposure area) is stored in advance in the development correction coefficient storage circuit 109, and the The development correction coefficient K is selected and set, and the TDT calculation circuit 108 fetches the value of the selected and set development correction coefficient K and integrates it with the BTT obtained by the BTT determination circuit 107 to calculate an appropriate development time. Like that. Then, after the elapse of the appropriate development time TDT,
The support 103 is raised by the lifting device 102, and the substrate 1
05 is pulled up from the developer 100 to complete the development.

【0009】また、現像補正係数記憶回路109に記憶
する現像補正係数Kの値を求めるには、ある製品の複数
枚のテストサンプルについて現像補正係数Kの値を例え
ば1.5から2.5まで0.1間隔で変化させながらマ
スクを現像して、現像後のパターン幅をそれぞれについ
て測長し、測長結果が設計値と等しくなる現像補正係数
Kの値を求めてその製品固有の現像補正係数Kとする。
そして、同様の方法により他の製品についてもその製品
固有の現像補正係数Kを求めて、現像する際に選択設定
するようにしている。したがって、n種類の製品に対し
ては、数多くの実験を行ってn個の現像補正係数Kを求
め、現像補正係数記憶回路109に記憶しておく必要が
あった。
In order to determine the value of the development correction coefficient K stored in the development correction coefficient storage circuit 109, the value of the development correction coefficient K is set to, for example, 1.5 to 2.5 for a plurality of test samples of a certain product. The mask is developed while changing it at intervals of 0.1, and the pattern width after development is measured for each of them. The value of the development correction coefficient K at which the length measurement result becomes equal to the design value is obtained, and the product-specific development correction is performed. The coefficient is assumed to be K.
Then, a development correction coefficient K unique to the product is obtained for other products by the same method, and is selectively set when developing. Therefore, for the n kinds of products, it is necessary to perform many experiments to obtain n development correction coefficients K and store them in the development correction coefficient storage circuit 109.

【0010】[0010]

【発明が解決しようとする課題】上述した従来の自動現
像方法にあっては、予め製品毎にその露光面積に対応す
る現像補正係数Kを数多くの実験によって求める必要が
あるので、製品が多品種少量生産となる場合には現像補
正係数Kを求める作業が煩雑になると共に、現像する製
品が変更される毎に現像補正係数記憶回路の現像補正係
数Kを選択設定しなければならず、生産性が低下すると
いう課題があった。
In the conventional automatic developing method described above, the development correction coefficient K corresponding to the exposure area of each product needs to be obtained in advance through a number of experiments. In the case of small-volume production, the operation of obtaining the development correction coefficient K becomes complicated, and the development correction coefficient K in the development correction coefficient storage circuit must be selectively set each time a product to be developed is changed. However, there is a problem that is reduced.

【0011】そこで本発明は、露光面積に対応する現像
補正係数Kを計算によって求めることにより、予め製品
毎に実験によって現像補正係数Kを求めることを不要に
し、特に、多品種少ロットの製品の生産性を著しく向上
させることを目的とする。
Therefore, the present invention eliminates the need to previously obtain the development correction coefficient K by experiment for each product by calculating the development correction coefficient K corresponding to the exposure area. The purpose is to significantly improve productivity.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
の手段として、以下に示す自動現像方法及び、自動現像
装置を提供しようとするものである。1.露光された基
板を現像槽に満たされた現像液中に浸漬し、現像中に基
板と前記現像槽の現像液に浸漬された電極との間に流れ
る電流を検出し、この検出結果に基づいて算出した現像
時間で現像を行う自動現像方法において、予め、式
(2)及び式(3)により示される実際のマスク露光に
おける露光面積の吸収エネルギー分布関数Eと、式
(5)により示されるレジスト溶解境界エネルギーEk
とが同じであるとして、式(2)、式(3)および式
(5)を用いて変数δkの値を求め、この変数δkの値
を式(5)に代入してレジスト溶解境界エネルギーEk
の値を求め、このレジスト溶解境界エネルギーEkの値
を式(4)に代入して前記現像時間の現像補正係数Kを
求め、前記現像時間を前記現像補正係数Kに基づいて補
正した現像時間で現像を行うことを特徴とする自動現像
方法。
SUMMARY OF THE INVENTION As means for achieving the above object, an object is to provide an automatic developing method and an automatic developing apparatus described below. 1. The exposed substrate is immersed in a developing solution filled in a developing tank, and a current flowing between the substrate and an electrode immersed in the developing solution in the developing tank is detected during development, and based on the detection result, In the automatic developing method for performing development with the calculated developing time, the absorption energy distribution function E of the exposure area in the actual mask exposure represented by the equations (2) and (3) and the resist represented by the equation (5) Melting boundary energy Ek
Is determined, the value of the variable δk is obtained using the equations (2), (3) and (5), and the value of the variable δk is substituted into the equation (5) to obtain the resist melting boundary energy Ek.
Is calculated, and the value of the resist dissolution boundary energy Ek is substituted into Expression (4) to obtain a development correction coefficient K of the development time. An automatic development method comprising performing development.

【数6】 2.露光された基板を浸漬する現像液が満たされる現像
槽と、この現像槽の現像液に浸漬された電極とを備え、
現像中に前記基板と電極との間に流れる電流を検出し、
この検出結果に基づいて現像時間を算出して現像を行う
自動現像装置において、予め、式(2)及び式(3)に
より示される実際のマスク露光における露光面積の吸収
エネルギー分布関数Eと、式(5)により示されるレジ
スト溶解境界エネルギーEkとが同じであるとして、式
(2)、式(3)および式(5)を用いて変数δkの値
を求め、この変数δkの値を式(5)に代入してレジス
ト溶解境界エネルギーEkの値を求め、このレジスト溶
解境界エネルギーEkの値を式(4)に代入して前記現
像時間の現像補正係数Kを計算する現像補正係数計算手
段と、この現像補正係数計算手段にて計算された前記現
像補正係数を記憶する現像補正係数記憶手段と、この現
像補正係数記憶手段より供給される前記現像補正係数に
基づいて前記現像時間を補正して出力する現像時間算出
手段とを設けたことを特徴とする自動現像装置。
(Equation 6) 2. A developing tank filled with a developing solution for immersing the exposed substrate, and an electrode immersed in the developing solution of the developing tank,
Detecting a current flowing between the substrate and the electrode during development,
In an automatic developing apparatus that performs development by calculating a development time based on the detection result, an absorption energy distribution function E of an exposure area in actual mask exposure expressed by Expressions (2) and (3) and Expression Assuming that the resist melting boundary energy Ek indicated by (5) is the same, the value of the variable δk is obtained using the equations (2), (3) and (5), and the value of the variable δk is calculated by the equation (5). A development correction coefficient calculating means for calculating the value of the resist melting boundary energy Ek by substituting the value into the equation (5), and calculating the development correction coefficient K of the development time by substituting the value of the resist melting boundary energy Ek into the equation (4); A developing correction coefficient storing means for storing the developing correction coefficient calculated by the developing correction coefficient calculating means; and a developing correction coefficient based on the developing correction coefficient supplied from the developing correction coefficient storing means. An automatic developing device provided with a developing time calculating means for correcting and outputting a time interval.

【数7】 (Equation 7)

【0013】[0013]

【実施例】まず、露光面積に対応した現像補正係数Kを
計算によって求める方法について説明する。一般に、半
導体用マスク、ウエハ等の基板上で微細なパターンを形
成する場合は、電子線等の粒子線を使用して露光する。
この露光時の電子線のエネルギーは、基板上のレジスト
に吸収される。そして、単一ビームをマスクに照射した
場合のレジスト中での吸収エネルギー分布Esは、式
(1) のエネルギー分布関数によって得られることが、一
般に知られている(参考文献; Journal of Vacuum Scie
nce & Technology P.1271, Vol12, No.6 1975 )。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a method for calculating a development correction coefficient K corresponding to an exposure area will be described. Generally, when a fine pattern is formed on a substrate such as a semiconductor mask or a wafer, exposure is performed using a particle beam such as an electron beam.
The energy of the electron beam during this exposure is absorbed by the resist on the substrate. Then, when a single beam is irradiated on the mask, the absorbed energy distribution Es in the resist is expressed by the following equation.
It is generally known that it can be obtained by the energy distribution function of (1) (Ref .; Journal of Vacuum Scie
nce & Technology P.1271, Vol12, No.6 1975).

【0014】[0014]

【数1】 (Equation 1)

【0015】この式(1) の初項は、電子ビームのフォワ
ード・スキャッタリングによるエネルギー分布を示し、
次項は、バック・スキャッタリングによるエネルギーの
分布を示す。また、実際のマスク露光における露光面積
のエネルギー分布関数Eは、式(2)によって得られるこ
とが、一般に知られている(参考文献; Journal of Vac
uumScience & Technology P.1271, Vol12, No.6 1975
)。このエネルギー分布関数Eは、吸収エネルギー分
布Esを露光ビームの直径と等しいピッチで、露光面積
(設計データ)と等しくなるように、2次元にn個配列
したエネルギー総和である。
The first term of the equation (1) indicates an energy distribution due to forward scattering of the electron beam,
The next section shows the energy distribution due to backscattering. It is generally known that the energy distribution function E of the exposure area in actual mask exposure can be obtained by Expression (2) (Reference: Journal of Vac
uumScience & Technology P.1271, Vol12, No.6 1975
). The energy distribution function E is an energy sum in which n absorption energy distributions Es are arranged two-dimensionally at a pitch equal to the diameter of the exposure beam and equal to the exposure area (design data).

【0016】[0016]

【数2】 (Equation 2)

【0017】電子線は、固定内に入ると固体内の原子と
衝突し、進行方向が変化(散乱)しながらエネルギーを
失うまで進んでいく。このとき、進入角度に対して90
度以下の散乱角の小さいものをフォワード・スキャッタ
リング(前方散乱)、180度程度のものをバック・ス
キャッタリング(後方散乱)という。そして、固体の原
子番号が大きいほど散乱角が大きくなるので、電子線
は、C,H,O等の軽元素で構成されているレジスト内
ではほとんど散乱せずに直進し(フォワード・スキャッ
タリング)、Cr,Si等の重い元素を含む基板内で
は、横方向へ散乱する(バック・スキャッタリング)こ
とになる。
The electron beam collides with atoms in the solid when it enters the fixed state, and proceeds while changing (scattering) its traveling direction until it loses energy. At this time, 90
Those having a small scattering angle of less than degrees are called forward scattering (forward scattering), and those having a scattering angle of about 180 degrees are called back scattering (backscattering). Since the scattering angle increases as the atomic number of the solid increases, the electron beam travels straight without scattering in the resist composed of light elements such as C, H, and O (forward scattering). In a substrate containing a heavy element such as Cr, Si, or the like, the light is scattered in the lateral direction (back scattering).

【0018】また、この式(1) のα,β,δは、次のよ
うにして簡単に求まる定数である。フォワード・スキャ
ッタリングのビーム分布の標準偏差であるαは、電子描
画装置のビーム系にほとんど等しいので、電子描画装置
に設けられているビーム径測定機にて測定することがで
きる。そして、バック・スキャッタリングのビーム分布
の標準偏差であるβは、以下に説明するような簡単な実
験により求めることができる。例えば、設計1μm幅で
電子線を照射したラインを10本程度並べたテストパタ
ーンを各ラインの間のスペースを変えて(0.5,1.
0,2.0,4.0,6.0μmなど)複数用意し、ス
ペースが小さくなると隣り合うラインの照射ビームのβ
の影響を受けてライン幅が大きくなることを利用して、
影響を受けない臨界点となるスペース幅をβとする。
In the equation (1), α, β, and δ are constants easily obtained as follows. Since α, which is the standard deviation of the beam distribution of forward scattering, is almost equal to the beam system of the electronic writing apparatus, it can be measured by a beam diameter measuring device provided in the electronic writing apparatus. The standard deviation β of the beam distribution of back scattering can be obtained by a simple experiment as described below. For example, a test pattern in which about 10 lines illuminated with an electron beam with a design width of 1 μm are arranged and the space between the lines is changed (0.5, 1..
0, 2.0, 4.0, 6.0 μm, etc.), and when the space becomes smaller, β of the irradiation beam of the adjacent line becomes smaller.
By taking advantage of the fact that the line width increases under the influence of
Let β be the space width that is a critical point that is not affected.

【0019】そして、バック・スキャッタリング係数で
あるδは、上述のテストパターンにおいて、例えば、ス
ペース幅がS1のときのライン幅がL1、スペース幅が
S2のときのライン幅がL2であるとしたとき、これら
のライン幅L1,L2のラインエッジ位置をそれぞれx
1,x2とすると、ラインエッジ部分でのエネルギーは
等しいと考えられるからEs(x1)=Es(x2)と
なる。したがって、この関係式を式(1),(2) に代入すれ
ば、δを求めることができる。
The back scattering coefficient δ is, for example, L1 when the space width is S1 and L2 when the space width is S2 in the test pattern described above. At this time, the line edge positions of these line widths L1 and L2 are respectively represented by x
Assuming that the energy at the line edge portion is equal to 1, x2, Es (x1) = Es (x2). Therefore, δ can be obtained by substituting this relational expression into equations (1) and (2).

【0020】このように、α,β,δは簡単に求めるこ
とができ、αはビーム径、β,δは基板材料,レジスト
材料,現像条件などによる影響を受けるが、マスクパタ
ーン(露光面積)による影響は受けないので、マスクパ
ターンを変更しても同じ係数を使用することができる。
したがって、測定そのものも少なくでき、従来のように
現像補正係数Kを実験により求めるよりは、遥かに工数
が少なくなる。
As described above, α, β, and δ can be easily obtained. Α is a beam diameter, and β and δ are affected by a substrate material, a resist material, development conditions, and the like. , The same coefficient can be used even if the mask pattern is changed.
Therefore, the measurement itself can be reduced, and the number of man-hours is much smaller than the conventional case where the development correction coefficient K is obtained by experiment.

【0021】式(1),(2) より求めたエネルギー分布関数
Eに基づいてパターン線幅を計算する際、現像補正係数
Kを一定にした場合では、この計算結果と実測値とが一
致し、良い結果を得ることができる。しかし、現像補正
係数Kを変化させた場合では、計算結果と実測値とが乖
離し、精度の良いパターン幅の算出は困難となる。そこ
で、現像補正係数Kが変化した場合にも高精度なパター
ン幅を算出するために、式(1) の代わりに使用する式
(3) を新たに提案する。
When calculating the pattern line width based on the energy distribution function E obtained from the equations (1) and (2), when the development correction coefficient K is fixed, the calculated result agrees with the actually measured value. , Good results can be obtained. However, when the development correction coefficient K is changed, the calculation result deviates from the actually measured value, and it is difficult to calculate the pattern width with high accuracy. Therefore, in order to calculate a highly accurate pattern width even when the development correction coefficient K changes, an equation used in place of equation (1) is used.
(3) is newly proposed.

【0022】[0022]

【数3】 (Equation 3)

【0023】式(3) のδk は現像補正係数Kと共に変化
する変数であり、その他の定数は式(1) と共通である。
そして、この変数δk を取り入れることで、後述するよ
うに高精度なパターン幅の算出が可能となる。以下、こ
の変数δk の求め方を含めて説明する。
Δk in the equation (3) is a variable that changes with the development correction coefficient K, and other constants are common to the equation (1).
Then, by incorporating this variable δk, it is possible to calculate the pattern width with high accuracy as described later. Hereinafter, a description will be given including how to obtain the variable Δk.

【0024】図2及び図3に式(3),(2) から求めたレジ
ストのエネルギー分布関数を示す。なお、各図の表示を
簡略化するために、パターン幅はx軸方向のみ表示して
おり、そのため、エネルギーの表示をE(x) としてい
る。そして、図2は1um Line&1um Space、図3は1u
m Line &6um Spaceのテスト・パターンであり、縦軸
はレジストのエネルギー吸収E(x) 、横軸はx軸方向の
距離(ライン幅)を示している。また、Lineは露光部、
Space は未露光部を意味し、1um Line を露光するの
に、直径0.5umのビームを2本使用している。
FIGS. 2 and 3 show the energy distribution functions of the resist obtained from the equations (3) and (2). In addition, in order to simplify the display of each figure, the pattern width is displayed only in the x-axis direction, and therefore, the energy is displayed as E (x). And Figure 2 is 1um Line & 1um Space, Figure 3 is 1u
This is a test pattern of m Line & 6 um Space. The vertical axis indicates the energy absorption E (x) of the resist, and the horizontal axis indicates the distance (line width) in the x-axis direction. Line is the exposure unit,
Space means an unexposed portion, and two beams having a diameter of 0.5 μm are used to expose a 1 μm line.

【0025】図2のテスト・パターンの構成は、図3の
ものと比較すると、基板面積に対する露光面積が大きい
ため、図2の方が図3よりも電子の散乱量が大きくな
り、レジストのエネルギーの吸収ピークが大きくなって
いることが分かる。また、レジスト現像時のレジスト露
光部の現像液に対する溶解は、吸収エネルギー分布の高
いところから低いところへ現像時間の経過とともに進ん
でいる。例えば、図2,図3において、現像補正係数K
=1.8に対応するレジスト溶解境界エネルギーEk が
2.50と仮定した場合、その時のライン幅は、エネル
ギー分布関数とEk =2,50の交点のx座標間距離と
して得ることができる。
The structure of the test pattern of FIG. 2 has a larger exposure area with respect to the substrate area than that of FIG. 3, so that the electron scattering amount in FIG. 2 is larger than that in FIG. It can be seen that the absorption peak of increases. In addition, the dissolution of the exposed portion of the resist in the developing solution during the development of the resist progresses from a portion having a high absorption energy distribution to a portion having a low absorption energy as the development time elapses. For example, in FIG. 2 and FIG.
Assuming that the resist dissolution boundary energy Ek corresponding to = 1.8 is 2.50, the line width at that time can be obtained as the distance between the energy distribution function and the x coordinate of the intersection of Ek = 2,50.

【0026】現像進行時における現像補正係数Kとその
現像時間(K×BTT)に対応するレジスト溶解境界エ
ネルギーEk の関係を調べたところ、log(Ek)とlog
(K) は、略比例関係であることが明らかになった。し
たがって、この2変数は、式(4)の様な関係式で表さ
れ、直線回帰が可能であることが分かった。
When the relationship between the development correction coefficient K during the development and the resist melting boundary energy Ek corresponding to the development time (K × BTT) was examined, log (Ek) and log
(K) was found to be approximately proportional. Therefore, these two variables are expressed by a relational expression such as Expression (4), and it has been found that linear regression is possible.

【0027】 log(Ek)=a×log(K) +b (aは負、bは正の定数)…式(4) Log (Ek) = a × log (K) + b (a is negative and b is positive constant) Equation (4)

【0028】そして、この式(4) から明らかな様に、現
像進行(Kが大きくなる)と共に、溶解する部分のレジ
ストのレジスト溶解境界エネルギーEk は小さくなる
が、それにともなって式(3) のδk も、変化している。
このEk とδk の関係を調べたところ、これも略比例関
係であり、式(5) の様な関係式で直線回帰が可能である
ことが分かった。
As is apparent from the equation (4), as the development proceeds (K increases), the resist dissolution boundary energy Ek of the dissolving portion of the resist decreases, and accordingly, the equation (3) δk is also changing.
When the relationship between Ek and .delta.k was examined, it was found that this relationship was also approximately proportional, and that linear regression was possible using a relational expression such as equation (5).

【0029】 Ek =c×δk +d (c、dは正の定数)…式(5)E k = c × δ k + d (c and d are positive constants) Equation (5)

【0030】式(4) より、現像補正係数Kを決定する
と、その現像補正係数Kに対応するレジスト溶解境界エ
ネルギーEk が求まる。そして、Ek を式(5) に代入す
ることで、δk が求まり、δk を式(3) に代入すること
で、式(3),(2) より吸収エネルギー分布関数E(x,y) 又
はE(x) が求まる。また、E(x) =Ek として、エネル
ギー分布関数を解くことで、出来上りのパターン幅を求
めることができる。
When the development correction coefficient K is determined from the equation (4), the resist melting boundary energy Ek corresponding to the development correction coefficient K is obtained. Then, by substituting Ek into Equation (5), δk is obtained. By substituting δk into Equation (3), the absorption energy distribution function E (x, y) or E (x, y) is obtained from Equations (3) and (2). E (x) is obtained. Further, by setting E (x) = Ek and solving the energy distribution function, the finished pattern width can be obtained.

【0031】以上のことから、旧知の式(2) に、本発明
で新たに提案する式(3),(4),(5) を組み合わせることに
より、現像補正係数Kから、出来上がりパターン幅を計
算ができ、あるいは逆に、露光面積に対応した適正な現
像補正係数K(設計値と出来上がりパターン幅が等しく
なるK)を計算によって求めることができるようになっ
た。
From the above, by combining the previously known equation (2) with the equations (3), (4) and (5) newly proposed in the present invention, the completed pattern width can be calculated from the development correction coefficient K. Calculation can be performed, or conversely, an appropriate development correction coefficient K corresponding to the exposure area (K at which the designed value and the finished pattern width become equal) can be obtained by calculation.

【0032】以下に本発明の実施例を添付図面に基づい
て説明する。ここで、図1は本発明の一実施例であるレ
ジスト自動現像装置の模式的構成図、図4は現像補正係
数Kとパターン幅の関係を示すグラフである。この自動
現像装置1は、現像液2が満たされる現像槽3と、この
現像槽3に昇降自在に設けられた支持台4と、支持台4
を昇降させる支持台昇降装置5と、現像槽3の現像液2
中に浸漬された電極6とを有し、レジスト7が塗布され
て露光された基板8を支持台4に載置して現像液2中に
浸漬して現像を行う。そして、現像開始から基板8と現
像槽3の現像液2中に浸漬した電極6との間に流れる電
流の経時変化をモニタしてそのBTT(Break Throu
gh Time )をBTT判別回路9で判別するようにして
いる。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. Here, FIG. 1 is a schematic configuration diagram of a resist automatic developing apparatus according to an embodiment of the present invention, and FIG. 4 is a graph showing a relationship between a development correction coefficient K and a pattern width. The automatic developing device 1 includes a developing tank 3 filled with a developer 2, a support 4 provided in the developing tank 3 so as to be movable up and down, and a support 4.
Platform elevating device 5 for elevating and lowering the developer,
A substrate 8 having an electrode 6 immersed therein and coated with a resist 7 and exposed is placed on a support 4 and immersed in a developer 2 to perform development. The BTT (Break Throu) is monitored by monitoring the temporal change of the current flowing between the substrate 8 and the electrode 6 immersed in the developing solution 2 in the developing tank 3 from the start of development.
gh Time) is determined by the BTT determination circuit 9.

【0033】また、TDT(Total Development T
ime )算出回路10は、BTT判別回路9の判別結果と
予め現像補正係数Kが格納された現像補正係数記憶回路
11からの現像補正係数Kとに基づいて、TDT=K×
BTTの計算式を使用して、適正現像時間TDTを算出
する回路である。そして、現像開始から適正現像時間T
DT経過後に支持台昇降装置5を上昇させて基板8を現
像液2から引き上げさせる。
In addition, TDT (Total Development T)
ime) The calculation circuit 10 calculates TDT = K × based on the determination result of the BTT determination circuit 9 and the development correction coefficient K from the development correction coefficient storage circuit 11 in which the development correction coefficient K is stored in advance.
This is a circuit for calculating an appropriate development time TDT using a BTT calculation formula. Then, an appropriate development time T from the start of development
After the elapse of the DT, the support platform elevating device 5 is raised to lift the substrate 8 from the developer 2.

【0034】ここで、現像補正係数計算回路12につい
て説明する。この現像補正係数計算回路12は、上記し
た式(2),(3),(4),(5) に基づき、露光面積あるいは設計
パターン・データに対応した、適正な現像補正係数Kを
自動的に計算できるプログラムを有するPC(パーソナ
ル・コンピュータ)によって構成されている。そして、
現像補正係数計算回路12の計算に必要な、露光面積、
あるいは設計パターン・データは、オペレーターによっ
て直接入力するか、CAD(ComputerAided Design)等
のパターン設計装置からデータ転送することができる。
現像補正係数計算回路12によって求めた適正な現像補
正係数Kは、現像補正係数記憶回路11に転送され、こ
の現像補正係数Kに基づき自動現像が従来例と同様に行
われる。この現像補正係数計算回路12は、現像補正係
数Kとパターン線幅の関係について、計算した結果を図
4に示す。
Here, the development correction coefficient calculation circuit 12 will be described. The development correction coefficient calculation circuit 12 automatically calculates an appropriate development correction coefficient K corresponding to the exposure area or the design pattern data based on the above equations (2), (3), (4), and (5). It is constituted by a PC (Personal Computer) having a program that can calculate the data. And
Exposure area required for calculation by the development correction coefficient calculation circuit 12,
Alternatively, the design pattern data can be directly input by an operator or can be transferred from a pattern design apparatus such as a CAD (Computer Aided Design).
The appropriate development correction coefficient K obtained by the development correction coefficient calculation circuit 12 is transferred to the development correction coefficient storage circuit 11, and automatic development is performed based on the development correction coefficient K in the same manner as in the conventional example. FIG. 4 shows the result of calculation performed by the development correction coefficient calculation circuit 12 on the relationship between the development correction coefficient K and the pattern line width.

【0035】図4は、本発明の装置で計算した現像補正
係数Kとパターン幅の関係と、本発明の装置で現像した
半導体用のマスクの出来上がりパターン幅(実測値)を
比較して示したグラフである。マスクはa,bの2種類
あり、マスクaは、1um Line &1um Space(Lineが露
光部、Space が未露光部)、マスクbは、1um Line &
6um Space(Lineが露光部、Space が未露光部)のパタ
ーンがマスク上にレイアウトされている。そして、マス
クaについて現像補正係数Kを1.5〜3.7、マスク
bについてはKを1.8〜3.7と0.1間隔で変化し
た時のマスク線幅(設計1umのLine幅)を計算により求
めたものと、同一の現像補正係数Kで実際に現像を行っ
てプロセスしたマスクの出来上がり線幅(設計1umのLi
ne幅)を実測したものとを比較している。
FIG. 4 shows a comparison between the relationship between the development correction coefficient K and the pattern width calculated by the apparatus of the present invention and the completed pattern width (actually measured value) of the semiconductor mask developed by the apparatus of the present invention. It is a graph. There are two types of masks, a and b. Mask a is 1um Line & 1um Space (Line is an exposed part, Space is unexposed part), and mask b is 1um Line &
A pattern of 6um Space (Line is an exposed portion, Space is an unexposed portion) is laid out on the mask. The mask line width when the development correction coefficient K for mask a changes from 1.5 to 3.7 and the mask b changes from 1.8 to 3.7 at 0.1 intervals (Line width of 1 um design) ) Obtained by calculation, and the finished line width of the mask actually processed by development with the same development correction coefficient K (Li
ne width).

【0036】図4に示す計算結果のグラフより、1um L
ine &1um Spaceの場合、適正な現像補正係数K(設計
1umのLine幅の出来上がり線幅が1umとなるK値)は
1.9、1um Line &6um Spaceの場合、適正現像補正
係数Kは2.3であることが予想できる。また、同一の
現像補正係数Kにおける実測値は、計算から求めた予想
値と殆ど同じであることが分かる。そして、計算を行っ
た全ての領域の現像補正係数K(1.5≦K≦3.7)
においても、計算値と実測値の乖離は、±0.07umの
範囲に入っていることから、本装置による計算結果は、
実測値と一致し、大変良い結果を得ていることが分か
る。
From the graph of the calculation result shown in FIG.
In the case of ine & 1um Space, the appropriate development correction coefficient K (K value at which the finished line width of the designed 1um line width is 1um) is 1.9, and in the case of 1um Line & 6um Space, the appropriate development correction coefficient K is 2.3. Can be expected. Further, it can be seen that the actually measured value at the same development correction coefficient K is almost the same as the expected value obtained from the calculation. Then, the development correction coefficients K of all the calculated areas (1.5 ≦ K ≦ 3.7)
Also, the difference between the calculated value and the actually measured value is in the range of ± 0.07 μm, so the calculation result by this device is:
It is clear that the results are in good agreement with the measured values.

【0037】[0037]

【発明の効果】以上に説明したように、本発明によれ
ば、計算により適正な現像補正係数を求めるようにした
ので、従来のように個々の製品毎に予め現像時間の現像
補正係数を求めておく作業を不要にした上で、高精度の
パターンを得ることができ、特に、多品種少ロットの製
品の生産性が著しく向上するという効果がある。
As described above, according to the present invention, an appropriate development correction coefficient is obtained by calculation, so that the development correction coefficient of the development time is previously obtained for each product as in the prior art. It is possible to obtain a high-precision pattern while eliminating the need for a preparatory operation, and in particular, there is an effect that the productivity of products of many kinds and small lots is remarkably improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の自動現像装置の一実施例を示す模式的
構成図である。
FIG. 1 is a schematic configuration diagram showing one embodiment of an automatic developing device of the present invention.

【図2】計算で求めたエネルギー分布関数を示すグラフ
である。
FIG. 2 is a graph showing an energy distribution function obtained by calculation.

【図3】計算で求めたエネルギー分布関数を示すグラフ
である。
FIG. 3 is a graph showing an energy distribution function obtained by calculation.

【図4】現像補正係数Kとパターン幅との関係を示すグ
ラフである。
FIG. 4 is a graph showing a relationship between a development correction coefficient K and a pattern width.

【図5】従来の自動現像装置を示す模式的構成図であ
る。
FIG. 5 is a schematic configuration diagram showing a conventional automatic developing device.

【図6】基板−電極間に流れる電流を示す波形図であ
る。
FIG. 6 is a waveform diagram showing a current flowing between a substrate and an electrode.

【図7】(a)〜(c)は図6の説明に供する現像進行
過程を示す説明図である。
7 (a) to 7 (c) are explanatory diagrams showing a development progressing process used for explaining FIG. 6;

【符号の説明】[Explanation of symbols]

1…自動現像装置 2…現像液 3…現像槽 4…支持台 5…支持台昇降装置 6…電極 7…レジスト 8…基板 9…BTT判別回路 10…TDT算出回路 11…現像補正係数記憶回路 12…現像補正係数計算回路 13…CAD DESCRIPTION OF SYMBOLS 1 ... Automatic developing device 2 ... Developer 3 ... Developing tank 4 ... Support base 5 ... Support base elevating device 6 ... Electrode 7 ... Resist 8 ... Substrate 9 ... BTT discrimination circuit 10 ... TDT calculation circuit 11 ... Development correction coefficient storage circuit 12 ... Development correction coefficient calculation circuit 13 ... CAD

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】露光された基板を現像槽に満たされた現像
液中に浸漬し、現像中に基板と前記現像槽の現像液に浸
漬された電極との間に流れる電流を検出し、この検出結
果に基づいて算出した現像時間で現像を行う自動現像方
法において、 予め、式(2)及び式(3)により示される実際のマス
ク露光における露光面積の吸収エネルギー分布関数E
と、式(5)により示されるレジスト溶解境界エネルギ
ーEkとが同じであるとして、式(2)、式(3)およ
び式(5)を用いて変数δkの値を求め、 この変数δkの値を式(5)に代入してレジスト溶解境
界エネルギーEkの値を求め、 このレジスト溶解境界エネルギーEkの値を式(4)に
代入して前記現像時間の現像補正係数Kを求め、 前記現像時間を前記現像補正係数Kに基づいて補正した
現像時間で現像を行うことを特徴とする自動現像方法。 【数4】
The method comprises the steps of: immersing an exposed substrate in a developing solution filled in a developing tank; detecting a current flowing between the substrate and an electrode immersed in the developing solution in the developing tank during development; In an automatic development method for performing development with a development time calculated based on a detection result, an absorption energy distribution function E of an exposure area in actual mask exposure, which is expressed by Expressions (2) and (3), is used in advance.
And the resist melting boundary energy Ek shown by the equation (5) is the same, the value of the variable δk is obtained using the equations (2), (3) and (5). Into the equation (5) to determine the value of the resist melting boundary energy Ek. Substituting the value of the resist melting boundary energy Ek into the equation (4) to determine the development correction coefficient K for the developing time. Wherein the image is developed with a development time corrected based on the development correction coefficient K. (Equation 4)
【請求項2】露光された基板を浸漬する現像液が満たさ
れる現像槽と、この現像槽の現像液に浸漬された電極と
を備え、現像中に前記基板と電極との間に流れる電流を
検出し、この検出結果に基づいて現像時間を算出して現
像を行う自動現像装置において、 予め、式(2)及び式(3)により示される実際のマス
ク露光における露光面積の吸収エネルギー分布関数E
と、式(5)により示されるレジスト溶解境界エネルギ
ーEkとが同じであるとして、式(2)、式(3)およ
び式(5)を用いて変数δkの値を求め、この変数δk
の値を式(5)に代入してレジスト溶解境界エネルギー
Ekの値を求め、このレジスト溶解境界エネルギーEk
の値を式(4)に代入して前記現像時間の現像補正係数
Kを計算する現像補正係数計算手段と、 この現像補正係数計算手段にて計算された前記現像補正
係数を記憶する現像補正係数記憶手段と、 この現像補正係数記憶手段より供給される前記現像補正
係数に基づいて前記現像時間を補正して出力する現像時
間算出手段とを設けたことを特徴とする自動現像装置。 【数5】
2. A developing tank filled with a developing solution for immersing an exposed substrate, and an electrode immersed in the developing solution in the developing tank, wherein a current flowing between the substrate and the electrode during development is supplied. In an automatic developing apparatus that detects and calculates a development time based on the detection result and performs development, an absorption energy distribution function E of an exposure area in an actual mask exposure represented by Expressions (2) and (3) is determined in advance.
And the resist melting boundary energy Ek shown by the equation (5) is the same, the value of the variable δk is obtained using the equations (2), (3) and (5), and this variable δk
Is substituted into equation (5) to determine the value of the resist melting boundary energy Ek.
And a development correction coefficient calculating means for calculating the development correction coefficient K for the development time by substituting the value of the expression (3) into the expression (4); and a development correction coefficient storing the development correction coefficient calculated by the development correction coefficient calculation means. An automatic developing apparatus comprising: a storage unit; and a development time calculation unit that corrects and outputs the development time based on the development correction coefficient supplied from the development correction coefficient storage unit. (Equation 5)
JP31411394A 1994-11-24 1994-11-24 Automatic development method and apparatus Expired - Fee Related JP3144250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31411394A JP3144250B2 (en) 1994-11-24 1994-11-24 Automatic development method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31411394A JP3144250B2 (en) 1994-11-24 1994-11-24 Automatic development method and apparatus

Publications (2)

Publication Number Publication Date
JPH08148422A JPH08148422A (en) 1996-06-07
JP3144250B2 true JP3144250B2 (en) 2001-03-12

Family

ID=18049407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31411394A Expired - Fee Related JP3144250B2 (en) 1994-11-24 1994-11-24 Automatic development method and apparatus

Country Status (1)

Country Link
JP (1) JP3144250B2 (en)

Also Published As

Publication number Publication date
JPH08148422A (en) 1996-06-07

Similar Documents

Publication Publication Date Title
JP3971937B2 (en) Exposure condition monitoring method and apparatus, and semiconductor device manufacturing method
JP3997066B2 (en) Process variation monitoring system and method using electron beam
US7691542B2 (en) Exposure system, test mask for flare testing, method for evaluating lithography process, method for evaluating exposure tools, method for generating corrected mask pattern, and method for manufacturing semiconductor device
US6570157B1 (en) Multi-pitch and line calibration for mask and wafer CD-SEM system
US10295914B2 (en) Method and apparatus for fabricating wafer by calculating process correction parameters
EP2620976B1 (en) Overlay model for aligning and exposing semiconductor wafers
US7302090B2 (en) Method and device for determining the properties of an integrated circuit
US7685560B2 (en) Method and apparatus for monitoring exposure process
KR19990023205A (en) Targets and methods for parameter measurement on a substrate
KR20030030427A (en) Method for correcting atomatically overlay alignment of semiconductor wafer
CN1670914A (en) Method for improving the critical dimension uniformity of patterned features on wafers
JPH0845804A (en) Stage condition setting method in semiconductor device manufacturing process
US6573497B1 (en) Calibration of CD-SEM by e-beam induced current measurement
US9052604B2 (en) Photolithography systems and associated alignment correction methods
JP2007189065A (en) Exposure method and method for manufacturing semiconductor device
JP3144250B2 (en) Automatic development method and apparatus
JP4351962B2 (en) Exposure system and semiconductor device manufacturing method
KR20070014585A (en) Apparatus for aligning a semiconductor substrate
EP1269112A1 (en) Thickness measurement using afm for next generation lithography
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
JPH0864498A (en) Method and apparatus for automatic development
JPS609121A (en) Evaluation of exposure pattern data
Larrabee Submicrometer optical linewidth metrology
JP3115517B2 (en) Method of forming resist pattern
JP2888245B2 (en) Inspection method and inspection device for mask plate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090105

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090105

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees