JP3143821B2 - 多入力多出力スイッチ回路 - Google Patents
多入力多出力スイッチ回路Info
- Publication number
- JP3143821B2 JP3143821B2 JP07177988A JP17798895A JP3143821B2 JP 3143821 B2 JP3143821 B2 JP 3143821B2 JP 07177988 A JP07177988 A JP 07177988A JP 17798895 A JP17798895 A JP 17798895A JP 3143821 B2 JP3143821 B2 JP 3143821B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- signal
- switch
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号を任意の出力
に切り替えて出力する多入力多出力スイッチ回路に関
し、特に主信号と不要信号（漏洩信号）との比（アイソ
レーション特性）の良好な多入力多出力スイッチ回路に
関するものである。
に切り替えて出力する多入力多出力スイッチ回路に関
し、特に主信号と不要信号（漏洩信号）との比（アイソ
レーション特性）の良好な多入力多出力スイッチ回路に
関するものである。
【０００２】
【従来の技術】図４に従来の多入力多出力スイッチ回路
の回路構成を示す。図４では入力端子数が２、出力端子
数が２の場合を例に説明する。（ａ）は全体図、（ｂ）
は１入力２出力スイッチ及び２入力１出力スイッチを詳
細に示したものであり（入出力端子数が２であるため、
１入力多出力スイッチの出力端子数は２となり、多入力
１出力スイッチの入力端子数は２となる）、（ｃ）は多
入力多出力スイッチ回路の断面図（断面方向は図（ａ）
に示す）を示したものである。
の回路構成を示す。図４では入力端子数が２、出力端子
数が２の場合を例に説明する。（ａ）は全体図、（ｂ）
は１入力２出力スイッチ及び２入力１出力スイッチを詳
細に示したものであり（入出力端子数が２であるため、
１入力多出力スイッチの出力端子数は２となり、多入力
１出力スイッチの入力端子数は２となる）、（ｃ）は多
入力多出力スイッチ回路の断面図（断面方向は図（ａ）
に示す）を示したものである。
【０００３】入力端子１から入力される信号はパッケー
ジ線路４１に入力され、その後接続線３５、チップ９０
上の入力側パッド２０により入力バッファ回路１に入力
される。入力端子１からの信号は１入力２出力スイッチ
２により出力端子１に接続される経路または出力２に接
続される経路に切り替え接続される。出力端子１に接続
される経路に選択された場合、１入力多出力スイッチ２
で切り替えられた信号は出力端子１に接続される２入力
１出力スイッチ３に接続され、出力バッファ回路４によ
り外部信号レベルに変換した後、出力側パッド２１、接
続線３６、パッケージリード６１を通じて出力端子１に
出力される。出力端子２に接続される経路に選択された
場合、１入力２出力スイッチ２で切り替えられた信号は
出力端子２に接続される２入力１出力スイッチ３に接続
され、出力バッファ回路４により外部信号レベルに変換
した後、出力側パッド２１、接続線３６、パッケージリ
ード６４を通じて出力端子２に出力される。一方、入力
端子２からの信号は１入力多出力スイッチ２により出力
端子１に接続される経路または出力端子２に接続される
経路に切り替え接続される。出力端子１に接続される経
路に選択された場合、１入力多出力スイッチ２で切り替
えられた信号は出力端子１に接続される２入力１出力ス
イッチ３に接続され、出力バッファ回路４により外部信
号レベルに変換した後、出力側パッド２１、接続線３
６、パッケージリード６１を通じて出力端子１に出力さ
れる。出力端子２に接続される経路に選択された場合、
１入力多出力スイッチ２で切り替えられた信号は出力端
子２に接続される２入力１出力スイッチ３に接続され、
出力バッファ回路４により外部信号レベルに変換した
後、出力側パッド２１、接続線３６、パッケージリード
６４を通じて出力端子２に出力される。
ジ線路４１に入力され、その後接続線３５、チップ９０
上の入力側パッド２０により入力バッファ回路１に入力
される。入力端子１からの信号は１入力２出力スイッチ
２により出力端子１に接続される経路または出力２に接
続される経路に切り替え接続される。出力端子１に接続
される経路に選択された場合、１入力多出力スイッチ２
で切り替えられた信号は出力端子１に接続される２入力
１出力スイッチ３に接続され、出力バッファ回路４によ
り外部信号レベルに変換した後、出力側パッド２１、接
続線３６、パッケージリード６１を通じて出力端子１に
出力される。出力端子２に接続される経路に選択された
場合、１入力２出力スイッチ２で切り替えられた信号は
出力端子２に接続される２入力１出力スイッチ３に接続
され、出力バッファ回路４により外部信号レベルに変換
した後、出力側パッド２１、接続線３６、パッケージリ
ード６４を通じて出力端子２に出力される。一方、入力
端子２からの信号は１入力多出力スイッチ２により出力
端子１に接続される経路または出力端子２に接続される
経路に切り替え接続される。出力端子１に接続される経
路に選択された場合、１入力多出力スイッチ２で切り替
えられた信号は出力端子１に接続される２入力１出力ス
イッチ３に接続され、出力バッファ回路４により外部信
号レベルに変換した後、出力側パッド２１、接続線３
６、パッケージリード６１を通じて出力端子１に出力さ
れる。出力端子２に接続される経路に選択された場合、
１入力多出力スイッチ２で切り替えられた信号は出力端
子２に接続される２入力１出力スイッチ３に接続され、
出力バッファ回路４により外部信号レベルに変換した
後、出力側パッド２１、接続線３６、パッケージリード
６４を通じて出力端子２に出力される。
【０００４】次に図４（ｂ）を用いてスイッチ部の動作
を更に詳細に説明する。１入力多出力スイッチ２におい
て入力される信号は分配器７により各出力端子、ここで
は出力端子１と２の経路に接続される各単体スイッチ９
に接続される。また多入力１出力スイッチ３には前記１
入力多出力スイッチにより切り替えられた信号が各単体
スイッチ９に入力され、各入力端子からの信号を合成器
により合成して出力端子１または２に接続される経路に
出力する。
を更に詳細に説明する。１入力多出力スイッチ２におい
て入力される信号は分配器７により各出力端子、ここで
は出力端子１と２の経路に接続される各単体スイッチ９
に接続される。また多入力１出力スイッチ３には前記１
入力多出力スイッチにより切り替えられた信号が各単体
スイッチ９に入力され、各入力端子からの信号を合成器
により合成して出力端子１または２に接続される経路に
出力する。
【０００５】多入力多出力スイッチ回路の切り替え動作
では、入力端子から出力端子へ切り替え接続を行う同一
経路上に配置される１入力多出力スイッチ２の単体スイ
ッチ９と多入力１出力スイッチ３の単体スイッチ９とは
同時にＯＮ−ＯＦＦするように制御が行われる。
では、入力端子から出力端子へ切り替え接続を行う同一
経路上に配置される１入力多出力スイッチ２の単体スイ
ッチ９と多入力１出力スイッチ３の単体スイッチ９とは
同時にＯＮ−ＯＦＦするように制御が行われる。
【０００６】上記では１つの入力端子に入力する信号は
１つの出力端子にのみ出力される場合を例に説明した
が、１つの入力端子に入力する信号を複数の出力端子に
出力するために１入力多出力スイッチ２及び多入力スイ
ッチ３を制御する場合及び複数の入力端子に入力する信
号を１つの出力端子に出力するために１入力多出力スイ
ッチ２及び多入力１出力スイッチ３を制御する場合も同
様である。更に複数の入力端子に入力する信号を複数の
出力端子に出力するために１入力多出力スイッチ２及び
多入力１出力スイッチ３を制御する場合も同様である。
１つの出力端子にのみ出力される場合を例に説明した
が、１つの入力端子に入力する信号を複数の出力端子に
出力するために１入力多出力スイッチ２及び多入力スイ
ッチ３を制御する場合及び複数の入力端子に入力する信
号を１つの出力端子に出力するために１入力多出力スイ
ッチ２及び多入力１出力スイッチ３を制御する場合も同
様である。更に複数の入力端子に入力する信号を複数の
出力端子に出力するために１入力多出力スイッチ２及び
多入力１出力スイッチ３を制御する場合も同様である。
【０００７】入力端子数が３以上で出力端子数が３以上
の場合、または入力端子数≠出力端子数の場合の多入力
多出力スイッチ回路の動作も上記と同様である。
の場合、または入力端子数≠出力端子数の場合の多入力
多出力スイッチ回路の動作も上記と同様である。
【０００８】図４に示すように従来の多入力多出力スイ
ッチ回路では、回路に供給する電源は１箇所であり、図
４に示すように電源線６０、接続線３６、パッド２１を
通じて、チップ上の内部配線を介して各回路に共通に電
源が供給されていた。ここで入力側または出力側パッド
はチップ上に構成した回路を外部回路に接続するのに引
き出すための端子であり、接続線はパッケージ線路とチ
ップ上の配線とを接続するための線路である。さらにこ
の接続線にはワイヤ（接続するための円形導体線路）が
使用される。
ッチ回路では、回路に供給する電源は１箇所であり、図
４に示すように電源線６０、接続線３６、パッド２１を
通じて、チップ上の内部配線を介して各回路に共通に電
源が供給されていた。ここで入力側または出力側パッド
はチップ上に構成した回路を外部回路に接続するのに引
き出すための端子であり、接続線はパッケージ線路とチ
ップ上の配線とを接続するための線路である。さらにこ
の接続線にはワイヤ（接続するための円形導体線路）が
使用される。
【０００９】
【発明が解決しようとする課題】まず多入力多出力スイ
ッチ回路のアイソレーション特性について説明する。
ッチ回路のアイソレーション特性について説明する。
【００１０】入力端子に入力される１つの入力信号レベ
ルに対して、該入力信号が目的外（選択した以外）の出
力端子に出力されることにより生じる漏洩信号レベルと
の比は「アイソレーション値」として定義される。そし
てこのアイソレーション値（＝漏洩信号レベル／入力信
号レベル）が小さい程、アイソレーション特性は良好で
あると言い、本発明はこのアイソレーション特性を向上
することにある。
ルに対して、該入力信号が目的外（選択した以外）の出
力端子に出力されることにより生じる漏洩信号レベルと
の比は「アイソレーション値」として定義される。そし
てこのアイソレーション値（＝漏洩信号レベル／入力信
号レベル）が小さい程、アイソレーション特性は良好で
あると言い、本発明はこのアイソレーション特性を向上
することにある。
【００１１】次に解決しようとする課題について説明す
る。
る。
【００１２】多入力多出力スイッチ回路において１つの
信号線から他の信号線に信号がリークする場合の経路と
して、入力側のパッケージ線路間の結合、入出力の接続
線間の結合及び出力側のパッケージ線路間の結合があ
る。また電源線が共通化され、かつ電源線がインピーダ
ンスをもつことにより入力側で電源線に漏洩した信号は
出力側の電源線を通じて流れ、ＯＦＦ時にもかかわらず
出力端子に信号がリークすることになる。従って目的外
の経路にも信号が出力されることにより多入力多出力ス
イッチ回路のアイソレーション特性が劣化するという欠
点があった。更に従来、接続線にはワイヤが使用されて
おり、このワイヤのかけ方（角度、長さ等）によりワイ
ヤ間の浮遊容量変化が大きいという問題点のため、信号
線間のアイソレーション特性が劣化するという欠点があ
った。実装上、ワイヤ長は数ｍｍ以上必要であり、また
取り付けのためにはワイヤ曲率を有しなければならず、
チップ面の高さより浮き上がった構成となるため、前述
のようにワイヤ間の浮遊容量が大きいという問題点があ
った。
信号線から他の信号線に信号がリークする場合の経路と
して、入力側のパッケージ線路間の結合、入出力の接続
線間の結合及び出力側のパッケージ線路間の結合があ
る。また電源線が共通化され、かつ電源線がインピーダ
ンスをもつことにより入力側で電源線に漏洩した信号は
出力側の電源線を通じて流れ、ＯＦＦ時にもかかわらず
出力端子に信号がリークすることになる。従って目的外
の経路にも信号が出力されることにより多入力多出力ス
イッチ回路のアイソレーション特性が劣化するという欠
点があった。更に従来、接続線にはワイヤが使用されて
おり、このワイヤのかけ方（角度、長さ等）によりワイ
ヤ間の浮遊容量変化が大きいという問題点のため、信号
線間のアイソレーション特性が劣化するという欠点があ
った。実装上、ワイヤ長は数ｍｍ以上必要であり、また
取り付けのためにはワイヤ曲率を有しなければならず、
チップ面の高さより浮き上がった構成となるため、前述
のようにワイヤ間の浮遊容量が大きいという問題点があ
った。
【００１３】図４に示す従来技術の場合には、入力１の
パッケージ線路４１から入力２のパッケージ線路４４へ
と、または入力２のパッケージ線路４４から入力１のパ
ッケージ線路４１へと信号がリークする。また接続線３
５同士の結合、接続線３６同士の結合により信号が一方
から他方に漏洩する。さらに出力１のパッケージ線路６
１から出力２のパッケージ線路６４へと、または出力２
のパッケージ線路６４から出力１のパッケージ線路６１
へと信号がリークし、多入力多出力スイッチ回路のアイ
ソレーション特性が劣化するという欠点があった。また
入力バッファ回路で電源線にリークした信号が共通の電
源線を介して出力端子１または出力端子２にリークし、
アイソレーション特性が劣化するという欠点があった。
パッケージ線路４１から入力２のパッケージ線路４４へ
と、または入力２のパッケージ線路４４から入力１のパ
ッケージ線路４１へと信号がリークする。また接続線３
５同士の結合、接続線３６同士の結合により信号が一方
から他方に漏洩する。さらに出力１のパッケージ線路６
１から出力２のパッケージ線路６４へと、または出力２
のパッケージ線路６４から出力１のパッケージ線路６１
へと信号がリークし、多入力多出力スイッチ回路のアイ
ソレーション特性が劣化するという欠点があった。また
入力バッファ回路で電源線にリークした信号が共通の電
源線を介して出力端子１または出力端子２にリークし、
アイソレーション特性が劣化するという欠点があった。
【００１４】本発明は、上記の欠点を解決し、従来より
も主信号と漏洩信号との比（アイソレーション値）を向
上させる多入力多出力スイッチ回路を提供することにあ
る。
も主信号と漏洩信号との比（アイソレーション値）を向
上させる多入力多出力スイッチ回路を提供することにあ
る。
【００１５】
【課題を解決するための手段】上記課題を解決するため
の本発明の特徴は、複数の入力端子と複数の出力端子と
を有し、前記各入力端子に入力される信号を前記いずれ
の出力端子からも出力可能に入出力の接続を切り替える
スイッチ回路であって、半導体製造プロセスにより基板
上に集積化されたチップをパッケージに搭載した構造を
有する多入力多出力スイッチ回路において、前記パッケ
ージの入力端子毎に入力される信号を内部回路に導く複
数の入力線路と、前記複数の入力線路により導かれた入
力信号を内部信号に変換する複数の入力バッファ部と、
該複数の入力バッファ部の出力信号を前記いずれの出力
端子からも出力可能に入出力の接続を切り替えるスイッ
チ部と、切り替えられた該スイッチ部の出力信号を前記
出力端子毎に、外部信号に変換して出力する複数の出力
バッファ部と、前記複数の出力バッファ部の出力信号を
前記多入力多出力スイッチ回路の外部に導く複数の出力
線路とを有し、前記複数の入力または出力線路は前記パ
ッケージ部分のパッケージ線路と、該パッケージ線路と
前記基板上の配線とを接続する接続線とで構成され、前
記スイッチ部は複数の１入力多出力スイッチと複数の多
入力１出力スイッチとから成り、前記各入力バッファ部
から出力される信号が前記スイッチ部内の前記各１入力
多出力スイッチに入力され、該各１入力多出力スイッチ
により切り替えられた信号は前記各多入力１出力スイッ
チに接続され、前記各出力バッファ部に出力されるよう
に構成され、また前記入力バッファ部に電源を供給する
電源線端子と、前記１入力多出力スイッチに電源を供給
する電源線端子と、前記多入力１出力スイッチに電源を
供給する電源線端子と、前記出力バッファ部に電源を供
給する電源線端子とが前記パッケージ線路と前記接続線
とにより別々に供給されるように構成され、前記各入力
端子に入力される入力用または前記各出力端子に出力さ
れる出力用の各信号線を前記各電源線で挟むように構成
して、前記各入力端子または前記各出力端子から前記他
の入力端子または前記他の出力端子に漏洩する信号を遮
断する手段を具備することにある。
の本発明の特徴は、複数の入力端子と複数の出力端子と
を有し、前記各入力端子に入力される信号を前記いずれ
の出力端子からも出力可能に入出力の接続を切り替える
スイッチ回路であって、半導体製造プロセスにより基板
上に集積化されたチップをパッケージに搭載した構造を
有する多入力多出力スイッチ回路において、前記パッケ
ージの入力端子毎に入力される信号を内部回路に導く複
数の入力線路と、前記複数の入力線路により導かれた入
力信号を内部信号に変換する複数の入力バッファ部と、
該複数の入力バッファ部の出力信号を前記いずれの出力
端子からも出力可能に入出力の接続を切り替えるスイッ
チ部と、切り替えられた該スイッチ部の出力信号を前記
出力端子毎に、外部信号に変換して出力する複数の出力
バッファ部と、前記複数の出力バッファ部の出力信号を
前記多入力多出力スイッチ回路の外部に導く複数の出力
線路とを有し、前記複数の入力または出力線路は前記パ
ッケージ部分のパッケージ線路と、該パッケージ線路と
前記基板上の配線とを接続する接続線とで構成され、前
記スイッチ部は複数の１入力多出力スイッチと複数の多
入力１出力スイッチとから成り、前記各入力バッファ部
から出力される信号が前記スイッチ部内の前記各１入力
多出力スイッチに入力され、該各１入力多出力スイッチ
により切り替えられた信号は前記各多入力１出力スイッ
チに接続され、前記各出力バッファ部に出力されるよう
に構成され、また前記入力バッファ部に電源を供給する
電源線端子と、前記１入力多出力スイッチに電源を供給
する電源線端子と、前記多入力１出力スイッチに電源を
供給する電源線端子と、前記出力バッファ部に電源を供
給する電源線端子とが前記パッケージ線路と前記接続線
とにより別々に供給されるように構成され、前記各入力
端子に入力される入力用または前記各出力端子に出力さ
れる出力用の各信号線を前記各電源線で挟むように構成
して、前記各入力端子または前記各出力端子から前記他
の入力端子または前記他の出力端子に漏洩する信号を遮
断する手段を具備することにある。
【００１６】上記多入力多出力スイッチ回路において接
続線に平板導体を用いることができる。
続線に平板導体を用いることができる。
【００１７】
【作用】本発明によれば、チップ上の入力端子毎にまた
は出力端子毎にパッド配置を電源線−信号線−電源線と
し、各々の入出力端子の信号線を電源線で挟む構造をと
ることで、１つの信号線から漏洩する信号は小さくな
る。これは電源線のインダクタンス成分は小さくインピ
ーダンスは一般的に極小であるから、信号線を電源線で
挟む構成とすることで、信号線から空間に漏洩する漏洩
信号成分は電源線に吸収され易くなり、他の信号線への
結合を減少させるからである。
は出力端子毎にパッド配置を電源線−信号線−電源線と
し、各々の入出力端子の信号線を電源線で挟む構造をと
ることで、１つの信号線から漏洩する信号は小さくな
る。これは電源線のインダクタンス成分は小さくインピ
ーダンスは一般的に極小であるから、信号線を電源線で
挟む構成とすることで、信号線から空間に漏洩する漏洩
信号成分は電源線に吸収され易くなり、他の信号線への
結合を減少させるからである。
【００１８】また、上記電源線を入力バッファ回路、１
入力多出力回路、多入力１出力スイッチ回路、出力バッ
ファ回路毎に個別に供給することにより、電源線共通イ
ンピーダンスを排除することができ、入力端子から出力
端子への電源線共通インピーダンスを介した信号漏洩を
排除することができる。すなわち、請求項１に記載の発
明により他の経路へ漏洩する信号を排除または減少させ
ることができ、多入力多出力スイッチ回路のアイソレー
ション特性を向上できる。
入力多出力回路、多入力１出力スイッチ回路、出力バッ
ファ回路毎に個別に供給することにより、電源線共通イ
ンピーダンスを排除することができ、入力端子から出力
端子への電源線共通インピーダンスを介した信号漏洩を
排除することができる。すなわち、請求項１に記載の発
明により他の経路へ漏洩する信号を排除または減少させ
ることができ、多入力多出力スイッチ回路のアイソレー
ション特性を向上できる。
【００１９】また、接続線にワイヤを用いて信号線を電
源線で挟む構成をとることにより、信号線から漏洩する
信号を吸収でき、多入力多出力スイッチ回路のアイソレ
ーション特性を向上できる。
源線で挟む構成をとることにより、信号線から漏洩する
信号を吸収でき、多入力多出力スイッチ回路のアイソレ
ーション特性を向上できる。
【００２０】更に、接続線に平板導体を用いて信号線を
電源線で挟む構成をとることにより、信号線から漏洩す
る信号を吸収でき、多入力多出力スイッチ回路のアイソ
レーション特性を向上できる。これは接続線に平板導体
を用いることで、パッケージグランド面との距離が一定
になることによりグランドに対する接地容量が増加する
ため、電源線のインピーダンスを小さくかつ安定にする
ことができ、信号線から漏洩する信号に対する吸収性が
向上するからである。
電源線で挟む構成をとることにより、信号線から漏洩す
る信号を吸収でき、多入力多出力スイッチ回路のアイソ
レーション特性を向上できる。これは接続線に平板導体
を用いることで、パッケージグランド面との距離が一定
になることによりグランドに対する接地容量が増加する
ため、電源線のインピーダンスを小さくかつ安定にする
ことができ、信号線から漏洩する信号に対する吸収性が
向上するからである。
【００２１】
【実施例】図１は本発明の第１の実施例による入力端子
数が２、出力端子数が２の場合の多入力多出力スイッチ
回路の構成を示す図である。入力端子数が３以上で出力
端子数が３以上の場合、または入力端子数≠出力端子数
の場合の多入力多出力スイッチ回路の動作も同様であ
る。
数が２、出力端子数が２の場合の多入力多出力スイッチ
回路の構成を示す図である。入力端子数が３以上で出力
端子数が３以上の場合、または入力端子数≠出力端子数
の場合の多入力多出力スイッチ回路の動作も同様であ
る。
【００２２】まず多入力多出力スイッチ回路の切り替え
動作について説明する。
動作について説明する。
【００２３】入力端子１から入力される信号はパッケー
ジ線路４１に入力され、接続線３０、入力側パッド２０
を通じて入力バッファ回路１に入力される。入力バッフ
ァ回路１により入力信号はスイッチ部８０の内部信号レ
ベルに変換され出力される。入力バッファ回路１の出力
信号はスイッチ部８０の１入力多出力回路２に入力さ
れ、出力端子１に接続される２入力１出力スイッチ３ま
たは出力端子２に接続される２入力１出力スイッチ３に
切り替え接続される。出力端子１に接続される２入力１
出力スイッチ３に切り替え接続された場合、１入力多出
力回路２に入力される信号は分配器７により分配された
後、出力端子１に接続される２入力１出力スイッチ３に
接続される１入力多出力回路２内のＯＮ状態である単体
スイッチ９を通過し、入力信号は２入力１出力スイッチ
３内のＯＮ状態である単体スイッチ９に接続され、合成
器８により各経路の信号を合成した後、出力バッファ回
路４に接続され内部回路で内部信号レベルを外部信号レ
ベルに変換し、チップ９０上の出力側パッド２１、接続
線３１、パッケージ線路６１を通じて出力端子１に出力
される。また出力端子２に接続される２入力１出力スイ
ッチ３に切り替え接続された場合、１入力２出力回路２
に入力される信号は分配器７により分配された後、出力
端子２に接続される２入力１出力スイッチ３に接続され
る１入力２出力回路２内のＯＮ状態である単体スイッチ
９を通過し、入力信号は２入力１出力スイッチ３内のＯ
Ｎ状態である単体スイッチ９に接続され、合成器８によ
り各経路の信号を合成した後、出力バッファ回路４に接
続され内部回路で内部信号レベルを外部信号レベルに変
換し、チップ９０上の出力側パッド２１、接続線３１、
パッケージ線路６４を通じて出力端子２に出力される。
ジ線路４１に入力され、接続線３０、入力側パッド２０
を通じて入力バッファ回路１に入力される。入力バッフ
ァ回路１により入力信号はスイッチ部８０の内部信号レ
ベルに変換され出力される。入力バッファ回路１の出力
信号はスイッチ部８０の１入力多出力回路２に入力さ
れ、出力端子１に接続される２入力１出力スイッチ３ま
たは出力端子２に接続される２入力１出力スイッチ３に
切り替え接続される。出力端子１に接続される２入力１
出力スイッチ３に切り替え接続された場合、１入力多出
力回路２に入力される信号は分配器７により分配された
後、出力端子１に接続される２入力１出力スイッチ３に
接続される１入力多出力回路２内のＯＮ状態である単体
スイッチ９を通過し、入力信号は２入力１出力スイッチ
３内のＯＮ状態である単体スイッチ９に接続され、合成
器８により各経路の信号を合成した後、出力バッファ回
路４に接続され内部回路で内部信号レベルを外部信号レ
ベルに変換し、チップ９０上の出力側パッド２１、接続
線３１、パッケージ線路６１を通じて出力端子１に出力
される。また出力端子２に接続される２入力１出力スイ
ッチ３に切り替え接続された場合、１入力２出力回路２
に入力される信号は分配器７により分配された後、出力
端子２に接続される２入力１出力スイッチ３に接続され
る１入力２出力回路２内のＯＮ状態である単体スイッチ
９を通過し、入力信号は２入力１出力スイッチ３内のＯ
Ｎ状態である単体スイッチ９に接続され、合成器８によ
り各経路の信号を合成した後、出力バッファ回路４に接
続され内部回路で内部信号レベルを外部信号レベルに変
換し、チップ９０上の出力側パッド２１、接続線３１、
パッケージ線路６４を通じて出力端子２に出力される。
【００２４】一方、入力端子２から入力される信号はパ
ッケージ線路４４に入力され、接続線３０、入力側パッ
ド２０を通じて入力バッファ回路１に入力される。入力
バッファ回路１により入力信号はスイッチ部８０の内部
信号レベルに変換され出力される。入力バッファ回路１
の出力信号はスイッチ部の１入力２出力回路２に入力さ
れ、出力端子１に接続される２入力１出力スイッチ３ま
たは出力端子２に接続される２入力１出力スイッチ３に
切り替え接続される。出力端子１に接続される２入力１
出力スイッチ３に切り替え接続された場合、１入力２出
力回路２に入力される信号は分配器７により分配された
後、出力端子１に接続される２入力１出力スイッチ３に
接続される１入力多出力回路２内のＯＮ状態である単体
スイッチ９を通過し、入力信号は２入力１出力スイッチ
３内のＯＮ状態である単体スイッチ９に接続され、合成
器８により各経路の信号を合成した後、出力バッファ回
路４に接続され内部回路で内部信号レベルを外部信号レ
ベルに変換し、チップ９０上の出力側パッド２１、接続
線３１、パッケージ線路６１を通じて出力端子１に出力
される。また出力端子２に接続される２入力１出力スイ
ッチ３に切り替え接続された場合、１入力２出力回路２
に入力される信号は分配器７により分配された後、出力
端子２に接続される２入力１出力スイッチ３に接続され
る１入力多出力回路２内のＯＮ状態である単体スイッチ
９を通過し、入力信号は２入力１出力スイッチ３内のＯ
Ｎ状態である単体スイッチ９に接続され、合成器８によ
り各経路の信号を合成した後、出力バッファ回路４に接
続され内部信号レベルを外部信号レベルに変換し、チッ
プ９０上の出力側パッド２１、接続線３１、パッケージ
線路６４を通じて出力端子２に出力される。
ッケージ線路４４に入力され、接続線３０、入力側パッ
ド２０を通じて入力バッファ回路１に入力される。入力
バッファ回路１により入力信号はスイッチ部８０の内部
信号レベルに変換され出力される。入力バッファ回路１
の出力信号はスイッチ部の１入力２出力回路２に入力さ
れ、出力端子１に接続される２入力１出力スイッチ３ま
たは出力端子２に接続される２入力１出力スイッチ３に
切り替え接続される。出力端子１に接続される２入力１
出力スイッチ３に切り替え接続された場合、１入力２出
力回路２に入力される信号は分配器７により分配された
後、出力端子１に接続される２入力１出力スイッチ３に
接続される１入力多出力回路２内のＯＮ状態である単体
スイッチ９を通過し、入力信号は２入力１出力スイッチ
３内のＯＮ状態である単体スイッチ９に接続され、合成
器８により各経路の信号を合成した後、出力バッファ回
路４に接続され内部回路で内部信号レベルを外部信号レ
ベルに変換し、チップ９０上の出力側パッド２１、接続
線３１、パッケージ線路６１を通じて出力端子１に出力
される。また出力端子２に接続される２入力１出力スイ
ッチ３に切り替え接続された場合、１入力２出力回路２
に入力される信号は分配器７により分配された後、出力
端子２に接続される２入力１出力スイッチ３に接続され
る１入力多出力回路２内のＯＮ状態である単体スイッチ
９を通過し、入力信号は２入力１出力スイッチ３内のＯ
Ｎ状態である単体スイッチ９に接続され、合成器８によ
り各経路の信号を合成した後、出力バッファ回路４に接
続され内部信号レベルを外部信号レベルに変換し、チッ
プ９０上の出力側パッド２１、接続線３１、パッケージ
線路６４を通じて出力端子２に出力される。
【００２５】入力端子から出力端子への切り替え接続に
おいては、１入力２出力回路２内の単体スイッチ９と２
入力１出力スイッチ３内の単体スイッチ９とは同一のＯ
Ｎ−ＯＦＦ制御が行われる。
おいては、１入力２出力回路２内の単体スイッチ９と２
入力１出力スイッチ３内の単体スイッチ９とは同一のＯ
Ｎ−ＯＦＦ制御が行われる。
【００２６】上記は１つの入力端子に入力する信号は１
つの出力端子のみに出力される場合を説明したが、１つ
の入力端子に入力する信号を複数の出力端子に出力する
ためにスイッチ部８０は複数の出力端子を選択する場合
もあり、また複数の入力端子に入力する信号を１つの出
力端子に出力するためにスイッチ部８０は複数の入力端
子を選択する場合もある。更に複数の入力端子に入力す
る信号を複数の出力端子に出力するためにスイッチ部８
０は複数の出力端子を選択し、かつ複数の入力端子を選
択する場合もある。
つの出力端子のみに出力される場合を説明したが、１つ
の入力端子に入力する信号を複数の出力端子に出力する
ためにスイッチ部８０は複数の出力端子を選択する場合
もあり、また複数の入力端子に入力する信号を１つの出
力端子に出力するためにスイッチ部８０は複数の入力端
子を選択する場合もある。更に複数の入力端子に入力す
る信号を複数の出力端子に出力するためにスイッチ部８
０は複数の出力端子を選択し、かつ複数の入力端子を選
択する場合もある。
【００２７】次に、チップ上の電源配線構成及びパッケ
ージ線路と接続線の構成について説明する。
ージ線路と接続線の構成について説明する。
【００２８】チップ上の電源配線は入力バッファ回路
１、１入力２出力回路２、２入力１出力スイッチ回路
３、出力バッファ回路２毎にそれぞれ分離し、パッケー
ジ線路４０、４２、４３、４５、６０、６２、６３、６
５及び接続線３０、３１を用いて個別に供給を行う。入
力バッファ回路１及び出力バッファ回路４は内部信号と
外部信号の受け渡しを行うための回路であり、常時信号
は通過する状態にある。１入力２出力スイッチ回路２及
び２入力１出力スイッチ回路３は入力端子に入力される
信号の接続先に応じてＯＮ−ＯＦＦ制御を行う。従っ
て、入力バッファ回路１及び出力バッファ回路４の電源
線がスイッチ部８０の電源線に接続されている場合、電
源共通インピーダンスを介して、スイッチのＯＮ−ＯＦ
Ｆ制御によりまたはＯＮ−ＯＦＦ制御によらず入力信号
がＯＮの経路のみならずＯＦＦの経路に対しても出力さ
れることになるため、電源配線構成を分離することによ
り電源線共通インピーダンスを介して目的外の出力端子
に漏洩する信号を排除できるため、高アイソレーション
特性が図れる。
１、１入力２出力回路２、２入力１出力スイッチ回路
３、出力バッファ回路２毎にそれぞれ分離し、パッケー
ジ線路４０、４２、４３、４５、６０、６２、６３、６
５及び接続線３０、３１を用いて個別に供給を行う。入
力バッファ回路１及び出力バッファ回路４は内部信号と
外部信号の受け渡しを行うための回路であり、常時信号
は通過する状態にある。１入力２出力スイッチ回路２及
び２入力１出力スイッチ回路３は入力端子に入力される
信号の接続先に応じてＯＮ−ＯＦＦ制御を行う。従っ
て、入力バッファ回路１及び出力バッファ回路４の電源
線がスイッチ部８０の電源線に接続されている場合、電
源共通インピーダンスを介して、スイッチのＯＮ−ＯＦ
Ｆ制御によりまたはＯＮ−ＯＦＦ制御によらず入力信号
がＯＮの経路のみならずＯＦＦの経路に対しても出力さ
れることになるため、電源配線構成を分離することによ
り電源線共通インピーダンスを介して目的外の出力端子
に漏洩する信号を排除できるため、高アイソレーション
特性が図れる。
【００２９】また図１に示すように信号線を自ポートの
電源線（パッケージ線路と平板導体を用いた接続線で構
成される）で挟む構成とする。電源線インピーダンスは
一般的に低いが接続線に平板導体を用いることで、電源
線３０−パッケージグランド１０１間の距離が一定とな
り（図１（ｃ）に示す）、対地容量を通常のワイヤを用
いた場合に比べて大きくすることができ、電源線インピ
ーダンスを低くすることができる。これにより自信号線
から漏洩する信号を自ポートの電源線に吸収することが
でき、隣接信号線経路に漏洩する信号量を軽減できるた
め多入力多出力スイッチ回路のアイソレーション特性を
向上させることができる。
電源線（パッケージ線路と平板導体を用いた接続線で構
成される）で挟む構成とする。電源線インピーダンスは
一般的に低いが接続線に平板導体を用いることで、電源
線３０−パッケージグランド１０１間の距離が一定とな
り（図１（ｃ）に示す）、対地容量を通常のワイヤを用
いた場合に比べて大きくすることができ、電源線インピ
ーダンスを低くすることができる。これにより自信号線
から漏洩する信号を自ポートの電源線に吸収することが
でき、隣接信号線経路に漏洩する信号量を軽減できるた
め多入力多出力スイッチ回路のアイソレーション特性を
向上させることができる。
【００３０】図２は本発明の第２の実施例を示す図であ
り、入力端子数が４、出力端子数が４である点が第一の
実施例と異なる。
り、入力端子数が４、出力端子数が４である点が第一の
実施例と異なる。
【００３１】図３は本発明の第３の実施例を示す図であ
り、入力端子数が４、出力端子数が４であり、接続線に
ワイヤを用いて、信号線間を漏洩する信号を軽減してい
る点が第一の実施例と異なる。
り、入力端子数が４、出力端子数が４であり、接続線に
ワイヤを用いて、信号線間を漏洩する信号を軽減してい
る点が第一の実施例と異なる。
【００３２】
【発明の効果】以上説明したように本発明によれば、電
源供給線を入力バッファ回路、スイッチ部、出力バッフ
ァ回路毎に分離し、チップ上のパッド配置を１つの出力
端子に対して電源線−信号線−電源線とすることで、１
つの出力端子の信号線から他の出力端子へ漏洩する信号
を軽減することができる。またパッケージ線路とチップ
上のパッド間との接続線に平板導体を用いることで更に
漏洩信号を軽減することができる。
源供給線を入力バッファ回路、スイッチ部、出力バッフ
ァ回路毎に分離し、チップ上のパッド配置を１つの出力
端子に対して電源線−信号線−電源線とすることで、１
つの出力端子の信号線から他の出力端子へ漏洩する信号
を軽減することができる。またパッケージ線路とチップ
上のパッド間との接続線に平板導体を用いることで更に
漏洩信号を軽減することができる。
【００３３】従って、信号線から他の信号線へ漏洩する
信号を軽減することができ、高いアイソレーション特性
を有する多入力多出力スイッチ回路を実現することがで
きる。
信号を軽減することができ、高いアイソレーション特性
を有する多入力多出力スイッチ回路を実現することがで
きる。
【図１】本発明の特徴を最もよく表している多入力多出
力スイッチ回路の構成を示す図である。
力スイッチ回路の構成を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の第３の実施例を示す図である。
【図４】従来の多入力多出力スイッチ回路の回路構成を
示す図である。
示す図である。
１ 入力バッファ回路 ２ １入力２出力スイッチ回路 ３ ２入力１出力スイッチ回路 ４ 出力バッファ回路 ５ １入力４出力スイッチ回路 ６ ４入力１出力スイッチ回路 ７、１０ 分配器 ８、１１ 合成器 ９ 単体スイッチ ２０、２１ パッド ３０、３１ 接続線（平板導体） ３５、３６ 接続線（ワイヤ） ４０〜５１、６０〜７１ パッケージ線路（４１、４
４、４７、５０入力信号線、６１、６４、６７、７０出
力信号線、それ以外電源線） ８０ スイッチ部 ９０ チップ １００ パッケージ １０１ パッケージグランド
４、４７、５０入力信号線、６１、６４、６７、７０出
力信号線、それ以外電源線） ８０ スイッチ部 ９０ チップ １００ パッケージ １０１ パッケージグランド
Claims (2)
- 【請求項１】 複数の入力端子と複数の出力端子とを有
し、前記各入力端子に入力される信号を前記いずれの出
力端子からも出力可能に入出力の接続を切り替えるスイ
ッチ回路であって、半導体製造プロセスにより基板上に
集積化された回路チップをパッケージに搭載した構造を
有する多入力多出力スイッチ回路において、 前記パッケージの入力端子毎に入力される信号を内部回
路に導く複数の入力線路と、 前記複数の入力線路により導かれた入力信号を内部信号
に変換する複数の入力バッファ部と、 該複数の入力バッファ部の出力信号を前記いずれの出力
端子からも出力可能に入出力の接続を切り替えるスイッ
チ部と、 切り替えられた該スイッチ部の出力信号を前記出力端子
毎に、外部信号に変換して出力する複数の出力バッファ
部と、 前記複数の出力バッファ部の出力信号を前記多入力多出
力スイッチ回路の外部に導く複数の出力線路とを有し、 前記複数の入力または出力線路は前記パッケージ部分の
パッケージ線路と、該パッケージ線路と前記基板上の配
線とを接続する接続線とで構成され、 前記スイッチ部は複数の１入力多出力スイッチと複数の
多入力１出力スイッチとから成り、前記各入力バッファ
部から出力される信号が前記スイッチ部内の前記各１入
力多出力スイッチに入力され、該各１入力多出力スイッ
チにより切り替えられた信号は前記各多入力１出力スイ
ッチに接続され、前記各出力バッファ部に出力されるよ
うに構成され、 また前記入力バッファ部に電源を供給する電源線端子
と、前記１入力多出力スイッチに電源を供給する電源線
端子と、前記多入力１出力スイッチに電源を供給する電
源線端子と、前記出力バッファ部に電源を供給する電源
線端子とが前記パッケージ線路と前記接続線とにより個
別に供給されるように構成され、 前記各入力端子に入力される入力用または前記各出力端
子に出力される出力用の各信号線を前記各電源線で挟む
構成により、前記各入力端子または前記各出力端子から
前記他の入力端子または前記他の出力端子に漏洩する信
号を遮断する手段を具備することを特徴とする多入力多
出力スイッチ回路。 - 【請求項２】 請求項１に記載の多入力多出力スイッチ
回路において、パッケージ線路と基板上の配線とを接続
する接続線に平板導体を用いたことを特徴とする多入力
多出力スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07177988A JP3143821B2 (ja) | 1995-06-22 | 1995-06-22 | 多入力多出力スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07177988A JP3143821B2 (ja) | 1995-06-22 | 1995-06-22 | 多入力多出力スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH099311A JPH099311A (ja) | 1997-01-10 |
| JP3143821B2 true JP3143821B2 (ja) | 2001-03-07 |
Family
ID=16040582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07177988A Expired - Lifetime JP3143821B2 (ja) | 1995-06-22 | 1995-06-22 | 多入力多出力スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143821B2 (ja) |
-
1995
- 1995-06-22 JP JP07177988A patent/JP3143821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH099311A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7829983B2 (en) | Semiconductor device | |
| CN1846354A (zh) | 在集成电路中多路复用处于多个电源电压的数字信号 | |
| US5581109A (en) | Semiconductor device | |
| US6677688B2 (en) | Scalable N×M, RF switching matrix architecture | |
| JP3681658B2 (ja) | マトリックス・スイッチ装置 | |
| US20230170851A1 (en) | Phase shifter with controllable attenuation and method for controlling same | |
| US7579689B2 (en) | Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
| JP3143821B2 (ja) | 多入力多出力スイッチ回路 | |
| US7994806B2 (en) | System and method for testing embedded circuits with test islands | |
| US6820241B2 (en) | Semiconductor device with voltage down circuit changing power supply voltage to operating voltage | |
| JP3191743B2 (ja) | 機能変更可能な半導体装置 | |
| US6693785B1 (en) | Electronic component with reduced inductive coupling | |
| KR100221415B1 (ko) | 신호처리장치 | |
| KR20030040009A (ko) | 반도체 회로 장치 및 반도체 장치 | |
| JP3317320B2 (ja) | スイッチ回路 | |
| US6936911B1 (en) | Semiconductor integrated circuit device | |
| US20050005185A1 (en) | Signal processing circuit module in which selection of clock signal is switched by simple means | |
| JP2000031799A (ja) | 信号選択回路 | |
| US20030116787A1 (en) | Semiconductor integrated circuit using the same | |
| JP3177876B2 (ja) | 多入力多出力スイッチ回路 | |
| CN118539907A (zh) | 一种射频开关用控制芯片、射频开关模块及其封装流程 | |
| JP2004037254A (ja) | スキャンテスト装置 | |
| JP2022048564A (ja) | 半導体集積回路 | |
| JP3387473B2 (ja) | 回路装置 | |
| KR20050011393A (ko) | 다기능 패드를 갖는 반도체 메모리 장치 및 다기능 패드배치방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |