JP3134975B2 - Brightness synthesis circuit - Google Patents

Brightness synthesis circuit

Info

Publication number
JP3134975B2
JP3134975B2 JP05116893A JP11689393A JP3134975B2 JP 3134975 B2 JP3134975 B2 JP 3134975B2 JP 05116893 A JP05116893 A JP 05116893A JP 11689393 A JP11689393 A JP 11689393A JP 3134975 B2 JP3134975 B2 JP 3134975B2
Authority
JP
Japan
Prior art keywords
output
waveform
luminance
brightness
number counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05116893A
Other languages
Japanese (ja)
Other versions
JPH06332392A (en
Inventor
良久 新美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP05116893A priority Critical patent/JP3134975B2/en
Publication of JPH06332392A publication Critical patent/JPH06332392A/en
Application granted granted Critical
Publication of JP3134975B2 publication Critical patent/JP3134975B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、複数チャネルより入力
した波形を表示する際の輝度調整を行うための輝度合成
回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a luminance synthesizing circuit for adjusting luminance when displaying waveforms input from a plurality of channels.

【0002】[0002]

【従来の技術】従来より、輝度の階調を表示しつつ、複
数の波形を表示する場合は、単純に各々の波形メモリか
ら出力されるビデオ信号を比較していたため、画面上の
同一画素に表示されるビデオ信号のうちもっとも輝度が
高いものをその画面上の同一画素(表示ドット)の輝度
として表示していた。
2. Description of the Related Art Conventionally, when displaying a plurality of waveforms while displaying a gradation of luminance, video signals output from respective waveform memories are simply compared with each other. Among the video signals to be displayed, the one with the highest luminance is displayed as the luminance of the same pixel (display dot) on the screen.

【0003】[0003]

【発明が解決しようとする課題】このため、例えば、図
4に示すように、波形が重なりあっている部分はその波
形のうち一番輝度の高いものだけの状態は画面上に表示
されるが、同時に重なりあっているうちの他の部分につ
いてその波形の状態がわからなかったという問題があっ
た。本発明は、このような課題を解決し、簡単な構成
で、波形が重なっていることを表示することが可能な輝
度合成回路を実現することを目的とする。
For this reason, for example, as shown in FIG. 4, in the portion where the waveforms overlap, the state of only the waveform having the highest luminance among the waveforms is displayed on the screen. At the same time, there is a problem that the state of the waveform is not known for the other portions that overlap. It is an object of the present invention to solve such a problem and to realize a luminance synthesizing circuit capable of displaying that waveforms overlap with a simple configuration.

【0004】[0004]

【課題を解決するための手段】本発明は、複数の入力波
形に基づく表示データが格納される複数の波形メモリ
と、この複数の波形メモリから出力されるビデオ信号を
各々波形毎の輝度を表すデータを重畳するための複数の
輝度設定レジスタと、この複数の輝度設定レジスタから
の出力のうち最大の輝度を検出するための最大輝度検出
回路と、前記波形メモリから出力されたビデオ信号を入
力し、同時に何個の波形メモリからの出力が画面上に表
示を行う状態にあるかを演算する重なり数カウント手段
と、この重なり数カウント手段からの出力の上限を定め
る上限リミッタと、この上限リミッタからの出力と前記
最大輝度検出器からの出力を加算する最終加算手段と、
前記最終加算手段からの出力をデジタル/アナログ変換
するデジタル/アナログ変換器と、を設けたことを特徴
とする輝度合成回路である。
According to the present invention, a plurality of waveform memories for storing display data based on a plurality of input waveforms, and video signals output from the plurality of waveform memories represent the luminance of each waveform. A plurality of brightness setting registers for superimposing data, a maximum brightness detection circuit for detecting a maximum brightness among outputs from the plurality of brightness setting registers, and a video signal output from the waveform memory. An overlapping number counting means for calculating how many outputs from the waveform memories are simultaneously displayed on the screen, an upper limiter for determining an upper limit of the output from the overlapping number counting means, and an upper limiter. Final addition means for adding the output of the maximum luminance detector and the output of
A digital-to-analog converter for digital-to-analog conversion of the output from the final addition means.

【0005】[0005]

【作用】同一の画素上にいくつの波形が重なりあって表
示されるかを演算し、そのデータを最大輝度に加算した
結果をその画素(表示ドット)における輝度とするた
め、簡単に波形の重なりを表示できる。
[Function] To calculate how many waveforms are overlapped and displayed on the same pixel, and add the data to the maximum luminance to obtain the luminance at the pixel (display dot). Can be displayed.

【0006】[0006]

【実施例】図1は、本発明の一実施例の構成図である。
図において、11〜1nは波形メモリで、各チャネルの
波形の表示データを格納したものである。21〜2nは
輝度設定レジスタで、各々の波形データに輝度階調のデ
ータを重畳するための手段である。具体的には、図2に
示す如く、CPU(いわゆるマイクロプロセッサ)から
の信号を保持するレジスタ211と、レジスタ211の
出力の各々のビット毎に、各々の波形メモリ11〜1n
から出力されるビデオ信号との論理積を出力するための
アンド2121〜215からなる。例えば、ビデオ信号
がHレベルのとき、表示がON(表示される)とすれ
ば、レジスタ211に格納されている内容が、そのまま
出力されることになる。
FIG. 1 is a block diagram of an embodiment of the present invention.
In the figure, reference numerals 11 to 1n denote waveform memories which store display data of waveforms of respective channels. Reference numerals 21 to 2n denote luminance setting registers, which are means for superimposing luminance gradation data on each waveform data. Specifically, as shown in FIG. 2, a register 211 for holding a signal from a CPU (a so-called microprocessor), and each waveform memory 11 to 1n for each bit of the output of the register 211.
And ANDs 2121 to 215 for outputting a logical product with the video signal output from the FB. For example, if the display is turned on (displayed) when the video signal is at the H level, the content stored in the register 211 is output as it is.

【0007】30は最大輝度検出手段で、輝度設定レジ
スタ21〜2nから出力されたデータを比較し、このう
ち最大の輝度を検出するものである。具体的な構成は、
デジタルコンパレータと選択出力手段を組み合わせたも
のにより、輝度設定レジスタ21と22の出力を、輝度
設定レジスタ23と24の出力を、各々比較し、大きい
値を出力し、また、その結果のうち大きい値を出力する
といった方法で輝度設定レジスタ21〜2nから出力さ
れたデータのうち、最大のデータを出力する。
Reference numeral 30 denotes a maximum luminance detecting means for comparing data output from the luminance setting registers 21 to 2n and detecting the maximum luminance among them. The specific configuration is
The output of the luminance setting registers 21 and 22 and the output of the luminance setting registers 23 and 24 are compared by a combination of a digital comparator and a selection output means, and a large value is output. Out of the data output from the brightness setting registers 21 to 2n.

【0008】40は重なり数カウント手段で、波形メモ
リ11〜1nの出力を比較し、同一画素上にいくつの波
形が重なりあって表示されることになるかをカウントす
る。具体的には、波形メモリ11〜1nの出力のうちH
レベルのものがいくつあるかカウントする。波形メモリ
11と12の出力を、波形メモリ13と14の出力を各
々加算してゆくといった方法で、最終的にHレベルの出
力がいくつあるかを検出することとなる。50は上限リ
ミッタで、重なり数カウント手段40の出力の上限を定
める。60は最終加算手段で、最大輝度検出手段30の
デジタル出力と重なり数カウント手段40のデジタル出
力を加算する。70はD/A変換器で、最終加算手段6
0の出力をアナログ信号に変換する。
Reference numeral 40 denotes an overlap number counting means for comparing the outputs of the waveform memories 11 to 1n and counting how many overlapping waveforms are displayed on the same pixel. Specifically, of the outputs of the waveform memories 11 to 1n, H
Count how many levels you have. By adding the outputs of the waveform memories 11 and 12 to the outputs of the waveform memories 13 and 14, respectively, the number of H-level outputs is finally detected. Reference numeral 50 denotes an upper limiter which determines the upper limit of the output of the overlap number counting means 40. Numeral 60 denotes a final adding means for adding the digital output of the maximum luminance detecting means 30 and the digital output of the overlapping number counting means 40. Reference numeral 70 denotes a D / A converter,
The output of 0 is converted to an analog signal.

【0009】このような、構成における動作の説明を行
う。まず、本発明の動作は、表示ドット分のデータを出
力する毎に全体として更新されるものとする。いうなれ
ば、表示ドットクロックパルスごとに動作が行われる。
例えば、ある表示ドットのタイミングにおいて、波形メ
モリ11と12の出力のみがHレベルであるとする。こ
のときは、輝度設定レジスタ21と22の内容を比較
し、大きい値が、最大輝度検出手段30のデジタル出力
となる。
The operation in such a configuration will be described. First, it is assumed that the operation of the present invention is updated as a whole every time data for display dots is output. In other words, the operation is performed for each display dot clock pulse.
For example, it is assumed that at the timing of a certain display dot, only the outputs of the waveform memories 11 and 12 are at the H level. At this time, the contents of the luminance setting registers 21 and 22 are compared, and the larger value is the digital output of the maximum luminance detecting means 30.

【0010】一方、このとき波形メモリ11と12の出
力がHレベルなので、重なり数カウント手段40の出力
は[10](2進数)(10進数では”2”である)とな
る。上限リミッタ50では、余り表示が重なるとその部
分の表示が明るくなりすぎるので、上限を定める。例え
ば、上限の値を[11](2進数)(10進数では”3”
である)とすると、この場合、上限の値[11]より小
さい値が入力されたことになるから、上限リミッタ50
の出力は、重なり数カウント手段40の出力である[1
0]がそのまま出力されることになる。尚、重なり数カ
ウント手段40の出力が[100](2進数)等であれ
ば、上限リミッタ50の出力は、上限値[11]が出力
されることになる。
On the other hand, at this time, since the outputs of the waveform memories 11 and 12 are at the H level, the output of the overlap number counting means 40 is [10] (binary number) ("2" in decimal number). The upper limiter 50 sets an upper limit because if the remaining displays overlap, the display in that portion becomes too bright. For example, set the upper limit value to [11] (binary number) ("3" in decimal number)
In this case, since a value smaller than the upper limit value [11] is input, the upper limiter 50
Is the output of the overlap number counting means 40 [1
0] is output as it is. If the output of the overlapping number counting means 40 is [100] (binary number) or the like, the output of the upper limiter 50 is the upper limit value [11].

【0011】最終加算手段60では、最大輝度検出手段
30のデジタル出力に、上限リミッタ50の出力である
[10]を加算して出力する。この最終加算手段60か
ら出力されるデジタル値をアナログの電圧値に変換し
て、CRT等のビデオ出力となる。なお、CRT等にあ
っては、そのビデオ信号のON,OFFでその表示ドッ
トに表示を行うか否かを定め、またそのビデオ信号の電
圧値によって輝度を定めるものである。従って、図3に
示すように、重なりあっている部分では、重なり数カウ
ント手段40の出力がデータとして、最大輝度検出手段
30のデータに加算されるため、輝度が高くなる。
The final addition means 60 adds [10] which is the output of the upper limiter 50 to the digital output of the maximum luminance detection means 30 and outputs the result. The digital value output from the final addition means 60 is converted into an analog voltage value, and becomes a video output such as a CRT. In the case of a CRT or the like, the ON / OFF of the video signal determines whether or not display is performed on the display dot, and the brightness is determined by the voltage value of the video signal. Therefore, as shown in FIG. 3, in the overlapping portion, the output of the overlap number counting means 40 is added as data to the data of the maximum brightness detecting means 30, so that the brightness increases.

【0012】従来であれば、表示が重なりあうか否かの
機能を有しない場合が多く、また考えられていた手段
も、複雑な演算処理によるものであったため、その演算
に用いるいわゆるパレットRAM等の容量が必要とな
り、膨大なコストと回路規模が必要と考えられていた。
Conventionally, the display does not often have a function of determining whether or not the displays overlap each other, and the means considered have been based on complicated arithmetic processing. , And it was considered that a huge cost and a circuit scale were required.

【0013】[0013]

【発明の効果】以上詳細に説明したように、本発明によ
れば、各々の波形メモリ出力を利用するため、簡単な構
成で、表示波形の重なりも輝度表示を行うことができる
輝度合成回路を実現できる。
As described above in detail, according to the present invention, since each waveform memory output is used, a luminance synthesizing circuit capable of performing luminance display even with overlapping display waveforms with a simple configuration is provided. realizable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】本発明の一実施例の一部の構成図である。FIG. 2 is a partial configuration diagram of an embodiment of the present invention.

【図3】本発明の動作の説明図である。FIG. 3 is an explanatory diagram of an operation of the present invention.

【図4】従来例の動作の説明図である。FIG. 4 is an explanatory diagram of an operation of a conventional example.

【符号の説明】[Explanation of symbols]

11〜1n 波形メモリ 21〜2n 輝度設定レジスタ 30 最大輝度検出手段 40 重なり数カウント手段 50 上限リミッタ 60 最終加算手段 70 D/A変換器 11-1n Waveform memory 21-2n Brightness setting register 30 Maximum brightness detecting means 40 Overlapping number counting means 50 Upper limiter 60 Final adding means 70 D / A converter

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 13/00 - 13/42 G09G 5/36 510 G09G 5/36 520 G09G 1/00 G09G 5/10 H04N 5/57 ──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01R 13/00-13/42 G09G 5/36 510 G09G 5/36 520 G09G 1/00 G09G 5/10 H04N 5/57

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数の入力波形に基づく表示データが格納
される複数の波形メモリと、 この複数の波形メモリから出力されるビデオ信号に各々
波形毎の輝度を表すデータを重畳するための複数の輝度
設定レジスタと、 この複数の輝度設定レジスタからの出力のうち最大の輝
度を検出するための最大輝度検出回路と、 前記波形メモリから出力されたビデオ信号を入力し、同
時に何個の波形メモリからの出力が画面上に表示を行う
状態にあるかを演算する重なり数カウント手段と、 この重なり数カウント手段からの出力の上限を定める上
限リミッタと、 この上限リミッタからの出力と前記最大輝度検出器から
の出力を加算する最終加算手段と、 前記最終加算手段からの出力をデジタル/アナログ変換
するデジタル/アナログ変換器と、 を設けたことを特徴とする輝度合成回路。
A plurality of waveform memories for storing display data based on a plurality of input waveforms, and a plurality of video signals output from the plurality of waveform memories for superimposing data representing luminance for each waveform on the video signals. A brightness setting register, a maximum brightness detection circuit for detecting the maximum brightness of the outputs from the plurality of brightness setting registers, and a video signal output from the waveform memory, and simultaneously inputting a number of waveform memories. Number counting means for calculating whether or not the output is displayed on the screen; an upper limiter for setting an upper limit of the output from the overlapping number counting means; an output from the upper limiter and the maximum brightness detector And a digital / analog converter for performing digital / analog conversion on the output from the final addition means. A luminance synthesizing circuit characterized in that:
JP05116893A 1993-05-19 1993-05-19 Brightness synthesis circuit Expired - Fee Related JP3134975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05116893A JP3134975B2 (en) 1993-05-19 1993-05-19 Brightness synthesis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05116893A JP3134975B2 (en) 1993-05-19 1993-05-19 Brightness synthesis circuit

Publications (2)

Publication Number Publication Date
JPH06332392A JPH06332392A (en) 1994-12-02
JP3134975B2 true JP3134975B2 (en) 2001-02-13

Family

ID=14698249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05116893A Expired - Fee Related JP3134975B2 (en) 1993-05-19 1993-05-19 Brightness synthesis circuit

Country Status (1)

Country Link
JP (1) JP3134975B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319964B2 (en) * 2013-08-01 2018-05-09 日置電機株式会社 measuring device

Also Published As

Publication number Publication date
JPH06332392A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
US6961050B2 (en) Apparatus and method for preventing noise of touch screen
US4835526A (en) Display controller
US4804948A (en) Video display control system
US4933877A (en) Bit map image processing apparatus having hardware window function
US4560981A (en) Logic waveform display apparatus
JP3134975B2 (en) Brightness synthesis circuit
US5870074A (en) Image display control device, method and computer program product
US5559532A (en) Method and apparatus for parallel pixel hardware cursor
US5148518A (en) Computer system with monochrome display unit capable of converting color code to gradation code
JP3382658B2 (en) Screen display method and screen display device
JP2993241B2 (en) Waveform display storage circuit
JP2594859Y2 (en) Color display circuit
JP2606565B2 (en) Display device
EP0195998B1 (en) Display controller
JPH0448269A (en) Digital oscilloscope
JPH02188787A (en) Cursor display controller
KR0153673B1 (en) Digital image control device
SU1238143A1 (en) Graphic information output device
JPS61190624A (en) Hard-copy system of graphic display picture
JP2610182B2 (en) Video scanning frequency converter
JP2619952B2 (en) Gradation conversion method
EP0159589A2 (en) Display system for a measuring instrument
JP3061512B2 (en) On-screen character display
JPS6210692A (en) Video signal generation circuit
JPH11122510A (en) Contour correction circuit for video signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees