JP3123141B2 - 半導体装置のビアホール形成方法 - Google Patents
半導体装置のビアホール形成方法Info
- Publication number
- JP3123141B2 JP3123141B2 JP03240669A JP24066991A JP3123141B2 JP 3123141 B2 JP3123141 B2 JP 3123141B2 JP 03240669 A JP03240669 A JP 03240669A JP 24066991 A JP24066991 A JP 24066991A JP 3123141 B2 JP3123141 B2 JP 3123141B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- via hole
- mixed gas
- plasma
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のビアホー
ル形成方法に関し、特に微細ビアホールを形成する方法
に関する。
ル形成方法に関し、特に微細ビアホールを形成する方法
に関する。
【０００２】
【従来の技術】従来の半導体装置のビアホール形成工程
に於て、層間膜のビアホール形成は、図３に示したよう
にリソグラフィ工程により得られたレジストをマスクと
し、反応性ガスにフッ素系ガスと不活性ガス、多くの場
合アルゴンとの混合ガスを用い、ナローギャップのエッ
チング装置に於いて、プラズマモードを用いたエッチン
グにより行われている。
に於て、層間膜のビアホール形成は、図３に示したよう
にリソグラフィ工程により得られたレジストをマスクと
し、反応性ガスにフッ素系ガスと不活性ガス、多くの場
合アルゴンとの混合ガスを用い、ナローギャップのエッ
チング装置に於いて、プラズマモードを用いたエッチン
グにより行われている。
【０００３】上記工程に於いて、一般に用いられるの
は、Ａｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスである。ここで
用いられる圧力領域は、１Ｔｏｒｒ〜０．５Ｔｏｒｒの
範囲であり、高周波の電源としては、１００ｋＨｚ〜５
００ｋＨｚが用いられる。入力電力としては、５００Ｗ
〜８００Ｗ程度が用いられている。以上の様なエッチン
グ条件に於いて、本ガス系を用いることにより、熱酸化
膜のエッチング速度は、５０００オングストローム／ｍ
ｉｎが得られ、０．６μｍ径までのパターンでは、垂直
か、もしくは、順テーパービアホールが得られる。この
際、レジストとの選択比は、３程度、対ポリシリとの選
択比は、１５程度が実現される。
は、Ａｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスである。ここで
用いられる圧力領域は、１Ｔｏｒｒ〜０．５Ｔｏｒｒの
範囲であり、高周波の電源としては、１００ｋＨｚ〜５
００ｋＨｚが用いられる。入力電力としては、５００Ｗ
〜８００Ｗ程度が用いられている。以上の様なエッチン
グ条件に於いて、本ガス系を用いることにより、熱酸化
膜のエッチング速度は、５０００オングストローム／ｍ
ｉｎが得られ、０．６μｍ径までのパターンでは、垂直
か、もしくは、順テーパービアホールが得られる。この
際、レジストとの選択比は、３程度、対ポリシリとの選
択比は、１５程度が実現される。
【０００４】
【発明が解決しようとする課題】以上のように、反応性
ガスにＡｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスを用いた、ナ
ローギャップのエッチング装置に於いてプラズマモード
を用いることにより、０．６μｍ径までのビアホールエ
ッチングが可能である。
ガスにＡｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスを用いた、ナ
ローギャップのエッチング装置に於いてプラズマモード
を用いることにより、０．６μｍ径までのビアホールエ
ッチングが可能である。
【０００５】しかしながら、０．６μｍ径以下のビアホ
ールは、その径が小さくなるにしたがいエッチングが困
難となる。一般的に、パターン寸法が小さくなることに
より、エッチング速度が減少する現象は、マイクロロー
ディング効果として知られている。これは、ドライエッ
チング、特に酸化膜のエッチングに於いて、主な役割を
担うイオンの方向性が乱れていることにより、生じる現
象であるとされている。
ールは、その径が小さくなるにしたがいエッチングが困
難となる。一般的に、パターン寸法が小さくなることに
より、エッチング速度が減少する現象は、マイクロロー
ディング効果として知られている。これは、ドライエッ
チング、特に酸化膜のエッチングに於いて、主な役割を
担うイオンの方向性が乱れていることにより、生じる現
象であるとされている。
【０００６】このマイクロローディング効果を抑えエッ
チングを行うためには、イオンと中性ラジカルとの衝突
を極力抑えるために、低真空領域に於けるエッチングが
必要とされる。このため、低圧に於いても高密度プラズ
マの得られるマグネトロン反応性イオンエッチングが有
効である。しかしながら、０．６μｍ以下のビアホール
パターンでは、真空度を上げるだけではマイクロローデ
ィング効果が抑制できず、０．４μｍ程度のビアホール
ではエッチングが不可能になる問題がある。これは、当
方の研究により、エッチングプラズマ中に曝されたウェ
ハが正に帯電し、この電価から発生する電界にウェハに
入射されるイオンが反発力を受け、微細パターンではエ
ッチングが阻害されることが明らかと成った。
チングを行うためには、イオンと中性ラジカルとの衝突
を極力抑えるために、低真空領域に於けるエッチングが
必要とされる。このため、低圧に於いても高密度プラズ
マの得られるマグネトロン反応性イオンエッチングが有
効である。しかしながら、０．６μｍ以下のビアホール
パターンでは、真空度を上げるだけではマイクロローデ
ィング効果が抑制できず、０．４μｍ程度のビアホール
ではエッチングが不可能になる問題がある。これは、当
方の研究により、エッチングプラズマ中に曝されたウェ
ハが正に帯電し、この電価から発生する電界にウェハに
入射されるイオンが反発力を受け、微細パターンではエ
ッチングが阻害されることが明らかと成った。
【０００７】
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の絶縁膜をプラズマを用いてエ
ッチングしてビアホールを形成する方法であって、前記
プラズマに曝された絶縁膜の表面が負に帯電するような
混合ガスのプラズマを用い、前記混合ガスはＣＨＦ ３ ガ
ス及びＣＯガスのみから構成され、不活性ガスを含まな
いことを特徴とする。
造方法は、半導体基板上の絶縁膜をプラズマを用いてエ
ッチングしてビアホールを形成する方法であって、前記
プラズマに曝された絶縁膜の表面が負に帯電するような
混合ガスのプラズマを用い、前記混合ガスはＣＨＦ ３ ガ
ス及びＣＯガスのみから構成され、不活性ガスを含まな
いことを特徴とする。
【０００９】
【実施例】次に、本発明について詳細に説明する。
【００１０】図１は本発明の効果を示すための特性図で
ある。
ある。
【００１１】図１には、マグネトロンＲＩＥ装置に於い
て、Ａｒ＋ＣＨＦ3＋ＣＦ4 の混合ガス及びＣＨＦ3 ＋
ＣＦ4 の混合ガスを用いた場合の、エッチング深さとパ
ターン径の関係を調査した結果を示した。この時使用し
た試料は、ウェハ上に成膜した厚さ１．５μｍのボロ
ン，リン添加酸化膜を用い、厚さ１μｍのレジストを用
い、０．３５〜１．２μｍの径のビアホールパターンを
形成した。これをマスクとして、深さ１μｍのエッチン
グを行い、断面を反射電子顕微鏡により観察し、深さを
求めた。エッチング条件としては、エッチング圧力３０
ｍＴｏｒｒ、ウェハ面上での印加磁場１２５ガウス、導
入高周波の周波数は１３．５６ＭＨｚとし、７００Ｗの
電力を投入した。
て、Ａｒ＋ＣＨＦ3＋ＣＦ4 の混合ガス及びＣＨＦ3 ＋
ＣＦ4 の混合ガスを用いた場合の、エッチング深さとパ
ターン径の関係を調査した結果を示した。この時使用し
た試料は、ウェハ上に成膜した厚さ１．５μｍのボロ
ン，リン添加酸化膜を用い、厚さ１μｍのレジストを用
い、０．３５〜１．２μｍの径のビアホールパターンを
形成した。これをマスクとして、深さ１μｍのエッチン
グを行い、断面を反射電子顕微鏡により観察し、深さを
求めた。エッチング条件としては、エッチング圧力３０
ｍＴｏｒｒ、ウェハ面上での印加磁場１２５ガウス、導
入高周波の周波数は１３．５６ＭＨｚとし、７００Ｗの
電力を投入した。
【００１２】更に、混合ガスの総流量を２００ｓｃｃｍ
とし、Ａｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスの場合には、
それぞれの流量を、７５，２０，５ｓｃｃｍとし、ＣＨ
Ｆ3 ＋ＣＦ4 の混合ガスの場合には、それぞれの流量
を、８０，２０ｓｃｃｍとした。この時得られるエッチ
ング速度は、Ａｒを添加した場合が６０００オングスト
ローム／ｍｉｎ、そうでない場合は７０００オングスト
ローム／ｍｉｎである。
とし、Ａｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスの場合には、
それぞれの流量を、７５，２０，５ｓｃｃｍとし、ＣＨ
Ｆ3 ＋ＣＦ4 の混合ガスの場合には、それぞれの流量
を、８０，２０ｓｃｃｍとした。この時得られるエッチ
ング速度は、Ａｒを添加した場合が６０００オングスト
ローム／ｍｉｎ、そうでない場合は７０００オングスト
ローム／ｍｉｎである。
【００１３】図１に於いて、Ａｒ＋ＣＨＦ3 ＋ＣＦ4 ま
たはＣＨＦ3 ＋ＣＦ4 の混合ガスを用いた場合どちらで
も、０．６μｍ〜１．２μｍの範囲で、エッチング深さ
は９０％以上が得られる。しかし、これ以下の径では、
両ガス径に於いて違いが生じる。Ａｒ＋ＣＨＦ3＋ＣＦ
4 を用いた場合には０．６μｍ以下で、エッチング深さ
が急激に減少する。これに対し、ＣＨＦ3 ＋ＣＦ4 の混
合ガスを用いた場合には、０．３５μｍ径に於いても８
０％以上の深さが確保されることが分かる。従って、微
細なビアホールを開口するためには、Ａｒを添加しない
ほうがより好ましい。
たはＣＨＦ3 ＋ＣＦ4 の混合ガスを用いた場合どちらで
も、０．６μｍ〜１．２μｍの範囲で、エッチング深さ
は９０％以上が得られる。しかし、これ以下の径では、
両ガス径に於いて違いが生じる。Ａｒ＋ＣＨＦ3＋ＣＦ
4 を用いた場合には０．６μｍ以下で、エッチング深さ
が急激に減少する。これに対し、ＣＨＦ3 ＋ＣＦ4 の混
合ガスを用いた場合には、０．３５μｍ径に於いても８
０％以上の深さが確保されることが分かる。従って、微
細なビアホールを開口するためには、Ａｒを添加しない
ほうがより好ましい。
【００１４】Ａｒの有無により、微細ビアホールのエッ
チング特性が異なる原因を検討することを目的とし、同
ガスプラズマに曝されたウェハの帯電状態を調査した。
この研究には、図２に示した様なポリシリの２層電極に
より構成される不揮発性メモリーセルを用いた。この素
子をプラズマに曝すことにより、フローティングゲート
ポリシリ電極２０１に帯電した電価に対応した電価がゲ
ートポリシリ電極２０２に蓄積し、後に、フラットバン
ド電圧を測定することにより、この蓄積電価量をフラッ
トバンド電圧の変動値として求めることができる。この
測定に用いた素子は、フローティングゲート酸化膜２０
３とゲート酸化膜２０４との厚さ１５０オングストロー
ムであり、ゲートの面積とフローティングゲートポリシ
リ電極の面積は、２．５×１０5 μｍ2 である。Ａｒ＋
ＣＨＦ3 ＋ＣＦ4 の混合ガスを用いたプラズマに曝した
場合には、フラットバンド電圧は正方向に２から５ボル
ト程度シフトし、プラズマに曝された表面が正に帯電す
ることが分かった。これに対し、ＣＨＦ3 ＋ＣＦ4 の混
合ガスを用いた場合には、フラットバンド電圧は若干負
方向にシフトし、プラズマに曝された表面が負に帯電す
ることが分かった。
チング特性が異なる原因を検討することを目的とし、同
ガスプラズマに曝されたウェハの帯電状態を調査した。
この研究には、図２に示した様なポリシリの２層電極に
より構成される不揮発性メモリーセルを用いた。この素
子をプラズマに曝すことにより、フローティングゲート
ポリシリ電極２０１に帯電した電価に対応した電価がゲ
ートポリシリ電極２０２に蓄積し、後に、フラットバン
ド電圧を測定することにより、この蓄積電価量をフラッ
トバンド電圧の変動値として求めることができる。この
測定に用いた素子は、フローティングゲート酸化膜２０
３とゲート酸化膜２０４との厚さ１５０オングストロー
ムであり、ゲートの面積とフローティングゲートポリシ
リ電極の面積は、２．５×１０5 μｍ2 である。Ａｒ＋
ＣＨＦ3 ＋ＣＦ4 の混合ガスを用いたプラズマに曝した
場合には、フラットバンド電圧は正方向に２から５ボル
ト程度シフトし、プラズマに曝された表面が正に帯電す
ることが分かった。これに対し、ＣＨＦ3 ＋ＣＦ4 の混
合ガスを用いた場合には、フラットバンド電圧は若干負
方向にシフトし、プラズマに曝された表面が負に帯電す
ることが分かった。
【００１５】この帯電から、絶縁膜エッチングで主導的
役割を演じる正イオンが電気力を受けることが考えられ
る。微細ビアホールでは、図４に示すようにこの電価か
ら生じる電気力線が密となり、上記帯電がビアホールエ
ッチングに大きな影響をおよぼすことが考えられる。Ａ
ｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスを用い正に帯電が生じ
た場合には、正イオンが反発力を受け、微細ビアホール
ではエッチングが阻害される。これに対し、ＣＨＦ3 ＋
ＣＦ4 の混合ガスを用いた負に帯電した場合には、正イ
オンはむしろ引力を受け、エッチングは阻害されない。
即ち、この研究をとうして、微細ビアホールエッチング
に於いては、正に帯電を生じないプラズマを用いること
が明らかとなった。
役割を演じる正イオンが電気力を受けることが考えられ
る。微細ビアホールでは、図４に示すようにこの電価か
ら生じる電気力線が密となり、上記帯電がビアホールエ
ッチングに大きな影響をおよぼすことが考えられる。Ａ
ｒ＋ＣＨＦ3 ＋ＣＦ4 の混合ガスを用い正に帯電が生じ
た場合には、正イオンが反発力を受け、微細ビアホール
ではエッチングが阻害される。これに対し、ＣＨＦ3 ＋
ＣＦ4 の混合ガスを用いた負に帯電した場合には、正イ
オンはむしろ引力を受け、エッチングは阻害されない。
即ち、この研究をとうして、微細ビアホールエッチング
に於いては、正に帯電を生じないプラズマを用いること
が明らかとなった。
【００１６】次に、本願発明の実施例について概要を説
明する。
明する。
【００１７】本実施例は、反応ガスにＣＨＦ3 ＋ＣＯ混
合ガスを用いた場合について説明を行う。
合ガスを用いた場合について説明を行う。
【００１８】本実施例に於いては、マグネトロン反応性
イオンエッチング装置を用いた。１３．５６ＭＨｚの高
周波を用い、７００Ｗの電力を投入し、磁界としては、
ウェハ表面上に於いて１５０Ｇａｕｓｓの磁場を印加し
た。混合ガスの総流量を１５０ｃｃ／分とし、ＣＨＦ3
を５０ｃｃ／分、ＣＯを１００ｃｃ／分とした。この条
件に於いては、プラズマに曝された表面が負に帯電し、
０．３５μｍ径で、深さ２μｍまでのビアホール形成が
可能であった。この時のボロン，リン添加酸化膜のエッ
チング速度は、４０００オングストローム／分が得ら
れ、更に、ポリシリコンとの選択比４５が得られる。
イオンエッチング装置を用いた。１３．５６ＭＨｚの高
周波を用い、７００Ｗの電力を投入し、磁界としては、
ウェハ表面上に於いて１５０Ｇａｕｓｓの磁場を印加し
た。混合ガスの総流量を１５０ｃｃ／分とし、ＣＨＦ3
を５０ｃｃ／分、ＣＯを１００ｃｃ／分とした。この条
件に於いては、プラズマに曝された表面が負に帯電し、
０．３５μｍ径で、深さ２μｍまでのビアホール形成が
可能であった。この時のボロン，リン添加酸化膜のエッ
チング速度は、４０００オングストローム／分が得ら
れ、更に、ポリシリコンとの選択比４５が得られる。
【００１９】
【発明の効果】以上説明したように本発明は、半導体装
置のビアホール形成に於て、そのプラズマに曝された絶
縁物の表面が負に帯電するような混合ガスもしくはガス
プラズマを用い、微細ビアホールのエッチングを可能と
する。具体的には、混合ガスに、炭素とフッ素を含有し
たフロロカーボンガスの単体ガスもしくは複数の種類を
用いた混合ガスもしくはこれに酸素，窒素または水素を
含有したガスを添加した混合ガスを用い、不活性ガスを
混合しないことにより、このプラズマに曝された絶縁物
の表面は負に帯電し、微細ビアホールのエッチングが可
能となる。
置のビアホール形成に於て、そのプラズマに曝された絶
縁物の表面が負に帯電するような混合ガスもしくはガス
プラズマを用い、微細ビアホールのエッチングを可能と
する。具体的には、混合ガスに、炭素とフッ素を含有し
たフロロカーボンガスの単体ガスもしくは複数の種類を
用いた混合ガスもしくはこれに酸素，窒素または水素を
含有したガスを添加した混合ガスを用い、不活性ガスを
混合しないことにより、このプラズマに曝された絶縁物
の表面は負に帯電し、微細ビアホールのエッチングが可
能となる。
【図１】マグネトロンＲＩＥ装置に於いて、Ａｒ＋ＣＨ
Ｆ3 ＋ＣＦ4 の混合ガス及びＣＨＦ3 ＋ＣＦ4 の混合ガ
スを用いた場合の、エッチング深さとパターン径の関係
を示すグラフである。
Ｆ3 ＋ＣＦ4 の混合ガス及びＣＨＦ3 ＋ＣＦ4 の混合ガ
スを用いた場合の、エッチング深さとパターン径の関係
を示すグラフである。
【図２】ガスプラズマに曝されたウェハの帯電状態を調
査するために用いたポリシリの２層電極により構成され
る不揮発性メモリーセルの構造を示した断面図である。
査するために用いたポリシリの２層電極により構成され
る不揮発性メモリーセルの構造を示した断面図である。
【図３】従来技術についての工程順説明図である。
【図４】チャージッアップがビアホールエッチングに与
える影響についての説明図である。
える影響についての説明図である。
２０１ フローティングゲートポリシリ電極 ２０２ ゲートポリシリ電極 ２０３ フローティングゲート酸化膜 ２０４ ゲート酸化膜 ３０１ 酸化膜 ３０２ レジスト ４０１ レジスト ４０２ 酸化膜 ４０３ 帯電電価 ４０５ イオン
Claims (1)
- 【請求項１】半導体基板上の絶縁膜をプラズマを用いて
エッチングしてビアホールを形成する方法であって、前
記プラズマに曝された絶縁膜の表面が負に帯電するよう
な混合ガスのプラズマを用い、前記混合ガスはＣＨＦ ３
ガス及びＣＯガスのみから構成され、不活性ガスを含ま
ないことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03240669A JP3123141B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体装置のビアホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03240669A JP3123141B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体装置のビアホール形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582482A JPH0582482A (ja) | 1993-04-02 |
| JP3123141B2 true JP3123141B2 (ja) | 2001-01-09 |
Family
ID=17062944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03240669A Expired - Lifetime JP3123141B2 (ja) | 1991-09-20 | 1991-09-20 | 半導体装置のビアホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123141B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| JP5454971B2 (ja) | 2012-04-13 | 2014-03-26 | 株式会社日本製鋼所 | 移動ステージ |
-
1991
- 1991-09-20 JP JP03240669A patent/JP3123141B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582482A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256245A (en) | Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device | |
| US10541246B2 (en) | 3D flash memory cells which discourage cross-cell electrical tunneling | |
| US5310454A (en) | Dry etching method | |
| US4528066A (en) | Selective anisotropic reactive ion etching process for polysilicide composite structures | |
| CA1160761A (en) | Fabrication of microminiature devices using plasma etching of silicon and resultant products | |
| EP0814500B1 (en) | Method for etching polycide structures | |
| EP0954877B1 (en) | Method for reducing plasma-induced charging damage | |
| US5994234A (en) | Method for dry-etching a polycide film | |
| EP0814501A2 (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| JP3351183B2 (ja) | シリコン基板のドライエッチング方法及びトレンチ形成方法 | |
| JPH11354499A (ja) | コンタクトホール等の形成方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JP3123141B2 (ja) | 半導体装置のビアホール形成方法 | |
| JPH06342769A (ja) | エッチング方法及び装置 | |
| JPH06151387A (ja) | シリコンの精密加工方法 | |
| US20030068898A1 (en) | Dry etching method for manufacturing processes of semiconductor devices | |
| Ephrath | The effect of cathode materials on reactive ion etching of silicon and silicon dioxide in a CF 4 plasma | |
| US20030024643A1 (en) | Plasma etching system and method | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| JPH0458176B2 (ja) | ||
| US5738752A (en) | System and method for plasma etching | |
| US5308740A (en) | Electrical measurement of sidewall angle | |
| KR0126249B1 (ko) | 드라이에칭법 및 드라이에칭장치 | |
| US20240038545A1 (en) | Method of forming conductive layer of semiconductor device | |
| KR20010112878A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |