JP3116384B2 - 半導体歪センサおよびその製造方法 - Google Patents
半導体歪センサおよびその製造方法Info
- Publication number
- JP3116384B2 JP3116384B2 JP03018944A JP1894491A JP3116384B2 JP 3116384 B2 JP3116384 B2 JP 3116384B2 JP 03018944 A JP03018944 A JP 03018944A JP 1894491 A JP1894491 A JP 1894491A JP 3116384 B2 JP3116384 B2 JP 3116384B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- layer
- film layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ロードセルとして使
用される半導体歪センサおよびその製造方法に関する。
用される半導体歪センサおよびその製造方法に関する。
【０００２】
【従来の技術】従来、ロードセルとして使用される半導
体歪センサのゲージ抵抗を形成する手段として、例えば
シリコン単結晶で構成される半導体基板の表面に、ピエ
ゾ抵抗材料の層を形成し、これを所定のパターンにエッ
チングすることが一般的に行われている。そして、この
ピエゾ抵抗層の中央部分に荷重を伝達するためのロッド
を接合してロードセルを構成している。
体歪センサのゲージ抵抗を形成する手段として、例えば
シリコン単結晶で構成される半導体基板の表面に、ピエ
ゾ抵抗材料の層を形成し、これを所定のパターンにエッ
チングすることが一般的に行われている。そして、この
ピエゾ抵抗層の中央部分に荷重を伝達するためのロッド
を接合してロードセルを構成している。
【０００３】また、半導体基板の表面にイオンを打ち込
み、熱拡散、エピタキシャル成長等によって所定のパタ
ーンのピエゾ抵抗層を形成することも考えられる。しか
し、この様なＰＮ接合によってピエゾ抵抗層によるゲー
ジ抵抗を形成しようとする場合、例えば半導体基板の表
面に熱酸化膜を形成すると共に、この熱酸化膜を所定の
パターンにしたがってエッチング除去し、この熱酸化膜
パターンをマスクとして半導体基板表面部にボロン等の
イオンを打ち込む。
み、熱拡散、エピタキシャル成長等によって所定のパタ
ーンのピエゾ抵抗層を形成することも考えられる。しか
し、この様なＰＮ接合によってピエゾ抵抗層によるゲー
ジ抵抗を形成しようとする場合、例えば半導体基板の表
面に熱酸化膜を形成すると共に、この熱酸化膜を所定の
パターンにしたがってエッチング除去し、この熱酸化膜
パターンをマスクとして半導体基板表面部にボロン等の
イオンを打ち込む。
【０００４】その後、この打ち込まれたイオンを熱処理
によって拡散し、半導体基板の表面部に所定のパターン
のピエゾ抵抗層が構成されるようにし、その後マスクと
して使用された熱酸化膜を除去して、半導体基板の表面
部に荷重伝達用のロッドを接合している。
によって拡散し、半導体基板の表面部に所定のパターン
のピエゾ抵抗層が構成されるようにし、その後マスクと
して使用された熱酸化膜を除去して、半導体基板の表面
部に荷重伝達用のロッドを接合している。
【０００５】この様にしてゲージ抵抗を形成した場合、
このゲージ抵抗部分が半導体基板の他の表面よりもへこ
んだ状態となり、ゲージ抵抗の表面が半導体基板の表面
と一致しなくなる。この状態で半導体基板の表面にロッ
ドを接合すると、このロッドの荷重伝達面が半導体基板
の表面に接触し、ゲージ抵抗に対して荷重が伝達される
構造とはならない。すなわち、正確に荷重の大きさを測
定するロードセルを構成できなくなる。
このゲージ抵抗部分が半導体基板の他の表面よりもへこ
んだ状態となり、ゲージ抵抗の表面が半導体基板の表面
と一致しなくなる。この状態で半導体基板の表面にロッ
ドを接合すると、このロッドの荷重伝達面が半導体基板
の表面に接触し、ゲージ抵抗に対して荷重が伝達される
構造とはならない。すなわち、正確に荷重の大きさを測
定するロードセルを構成できなくなる。
【０００６】この種のロードセルにおいて、ゲージ抵抗
の受圧面に対して荷重伝達用のロッドが正確に接合され
るようにすることが重要である。このため、ゲージ抵抗
の形成された半導体基板の表面が充分に平滑化されてい
ると共に、ゲージ抵抗面に対してもロッドから荷重が正
確に伝達されるようにすることが重要であり、ゲージ抵
抗部分を含み半導体基板の全表面が均一な平面であるこ
とが要求される。
の受圧面に対して荷重伝達用のロッドが正確に接合され
るようにすることが重要である。このため、ゲージ抵抗
の形成された半導体基板の表面が充分に平滑化されてい
ると共に、ゲージ抵抗面に対してもロッドから荷重が正
確に伝達されるようにすることが重要であり、ゲージ抵
抗部分を含み半導体基板の全表面が均一な平面であるこ
とが要求される。
【０００７】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、ピエゾ抵抗層によって構成
されたゲージ抵抗に対して、荷重伝達用のロッドからの
荷重が正確に伝達されるようにして、精度の高い歪測定
が可能とされるようにする信頼性の高い半導体歪セン
サ、およびその製造方法を提供しようとするものであ
る。
な点に鑑みなされたもので、ピエゾ抵抗層によって構成
されたゲージ抵抗に対して、荷重伝達用のロッドからの
荷重が正確に伝達されるようにして、精度の高い歪測定
が可能とされるようにする信頼性の高い半導体歪セン
サ、およびその製造方法を提供しようとするものであ
る。
【０００８】
【課題を解決するための手段】この発明の半導体歪セン
サは、半導体単結晶によって構成された半導体基板と、
この半導体基板の表面であって、特定の領域の周囲に形
成された第１の酸化膜層と、前記特定の領域の前記半導
体基板の表面に形成されており、かつ前記第１の酸化膜
層よりは膜厚が薄い第２の酸化膜層と、この第２の酸化
膜層を介して前記半導体基板の表面にイオンを打ち込み
拡散することによって形成されたピエゾ抵抗層によるゲ
ージ抵抗と、このゲージ抵抗を構成するピエゾ抵抗層が
形成された部分に対応する前記第２の酸化膜層の面に接
触された荷重伝達用のロッドとを具備する。又この発明
の半導体歪センサの製造方法は、半導体結晶によって構
成された半導体基板の表面に第１の酸化膜層を形成する
第１の酸化膜形成工程と、前記第１の酸化膜層が特定の
領域の周囲に残るように、前記第１の酸化膜層をを一旦
除去して、この半導体基板の表面に、前記第１の酸化膜
層よりは膜厚が薄い第２の酸化膜層を形成する第２の酸
化膜形成工程と、この工程で形成された前記第２の酸化
膜層上にゲージ抵抗パターンに対応してマスク層を形成
するマスク形成工程と、この工程で形成されたマスクを
介して、前記第２の酸化膜層を介して前記半導体基板の
表面にイオンを打ち込むイオン打ち込み工程と、この工
程で打ち込まれたイオンを拡散し、PN接合によるピエゾ
抵抗層を形成する熱処理工程と、前記マスク層を除去し
た後、前記第２の酸化膜層に接するようにして荷重伝達
用ロッドを接合する工程とからなる。
サは、半導体単結晶によって構成された半導体基板と、
この半導体基板の表面であって、特定の領域の周囲に形
成された第１の酸化膜層と、前記特定の領域の前記半導
体基板の表面に形成されており、かつ前記第１の酸化膜
層よりは膜厚が薄い第２の酸化膜層と、この第２の酸化
膜層を介して前記半導体基板の表面にイオンを打ち込み
拡散することによって形成されたピエゾ抵抗層によるゲ
ージ抵抗と、このゲージ抵抗を構成するピエゾ抵抗層が
形成された部分に対応する前記第２の酸化膜層の面に接
触された荷重伝達用のロッドとを具備する。又この発明
の半導体歪センサの製造方法は、半導体結晶によって構
成された半導体基板の表面に第１の酸化膜層を形成する
第１の酸化膜形成工程と、前記第１の酸化膜層が特定の
領域の周囲に残るように、前記第１の酸化膜層をを一旦
除去して、この半導体基板の表面に、前記第１の酸化膜
層よりは膜厚が薄い第２の酸化膜層を形成する第２の酸
化膜形成工程と、この工程で形成された前記第２の酸化
膜層上にゲージ抵抗パターンに対応してマスク層を形成
するマスク形成工程と、この工程で形成されたマスクを
介して、前記第２の酸化膜層を介して前記半導体基板の
表面にイオンを打ち込むイオン打ち込み工程と、この工
程で打ち込まれたイオンを拡散し、PN接合によるピエゾ
抵抗層を形成する熱処理工程と、前記マスク層を除去し
た後、前記第２の酸化膜層に接するようにして荷重伝達
用ロッドを接合する工程とからなる。
【０００９】
【作用】すなわち、この発明に係る半導体歪センサにあ
っては、ゲージ抵抗は酸化膜を介してイオンを所定のパ
ターンにしたがって打ち込み、これを熱処理することに
よって構成される。ここで、前記酸化膜はそのまま残さ
れ、この酸化膜上にロッドが接合されるようになってい
る。すなわち、酸化膜を特に熱酸化膜によって構成する
と、その表面が非常に平滑化されているものであり、ロ
ッドからの荷重が高精度にゲージ抵抗に作用させられ
る。この場合、酸化膜の下のピエゾ抵抗層が高精度に形
成可能であり、このピエゾ抵抗層に加工を施すことなく
ゲージ抵抗として使用できるもので、自己感度補償特性
の得られる不純物濃度領域においても、高感度、高精度
のロードセルが容易に形成できるようになる。
っては、ゲージ抵抗は酸化膜を介してイオンを所定のパ
ターンにしたがって打ち込み、これを熱処理することに
よって構成される。ここで、前記酸化膜はそのまま残さ
れ、この酸化膜上にロッドが接合されるようになってい
る。すなわち、酸化膜を特に熱酸化膜によって構成する
と、その表面が非常に平滑化されているものであり、ロ
ッドからの荷重が高精度にゲージ抵抗に作用させられ
る。この場合、酸化膜の下のピエゾ抵抗層が高精度に形
成可能であり、このピエゾ抵抗層に加工を施すことなく
ゲージ抵抗として使用できるもので、自己感度補償特性
の得られる不純物濃度領域においても、高感度、高精度
のロードセルが容易に形成できるようになる。
【００１０】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はロードセルとして使用される半導体歪
センサの構成を示すもので、結晶化ガラスにより構成さ
れた台座11の上に、リリコン単結晶で構成される半導体
基板12が接合されている。この半導体基板12の主表面側
（台座11と反対側の面）には、ピエゾ抵抗層によるゲー
ジ抵抗13、およびこのゲージ抵抗13に接続される端子層
14が半導体製造プロセスによって形成されている。
説明する。図１はロードセルとして使用される半導体歪
センサの構成を示すもので、結晶化ガラスにより構成さ
れた台座11の上に、リリコン単結晶で構成される半導体
基板12が接合されている。この半導体基板12の主表面側
（台座11と反対側の面）には、ピエゾ抵抗層によるゲー
ジ抵抗13、およびこのゲージ抵抗13に接続される端子層
14が半導体製造プロセスによって形成されている。
【００１１】ここで、半導体基板は所定の導電型に構成
され、結晶軸を有する構造であり、例えば結晶面が（１
１０）、比抵抗が１Ωcm程度のｎ型基板上に、比抵抗
０．１Ωcm、深さ０．５μｍ程度のＰ型のゲージ抵抗13
が形成されている。
され、結晶軸を有する構造であり、例えば結晶面が（１
１０）、比抵抗が１Ωcm程度のｎ型基板上に、比抵抗
０．１Ωcm、深さ０．５μｍ程度のＰ型のゲージ抵抗13
が形成されている。
【００１２】そして、このゲージ抵抗13が形成された半
導体基板12上には、例えば１０００Ａ（オングストロー
ム）の厚さの熱酸化膜15が形成され、この熱酸化膜15に
接するようにして、例えば四角柱形状に形成した荷重伝
達用のロッド16が接合されている。このロッド16は、台
座11と同じ結晶化ガラスによって構成されるもので、こ
れら台座11およびロッド16を構成する結晶化ガラスは、
半導体基板12を構成するシリコンと熱膨脹率の近似した
材料が選定される。
導体基板12上には、例えば１０００Ａ（オングストロー
ム）の厚さの熱酸化膜15が形成され、この熱酸化膜15に
接するようにして、例えば四角柱形状に形成した荷重伝
達用のロッド16が接合されている。このロッド16は、台
座11と同じ結晶化ガラスによって構成されるもので、こ
れら台座11およびロッド16を構成する結晶化ガラスは、
半導体基板12を構成するシリコンと熱膨脹率の近似した
材料が選定される。
【００１３】半導体基板12の表面部には、ロッド16が接
合された範囲を外れた位置で、端子層14に電気的に接続
されるようにして電極171 〜174 が形成される。電極17
1 〜174 は、それぞれアルミニウムを蒸着することによ
って形成されるもので、電極171 および172 は電圧印加
用として使用され、電極173 および174 は信号出力用と
して使用される。
合された範囲を外れた位置で、端子層14に電気的に接続
されるようにして電極171 〜174 が形成される。電極17
1 〜174 は、それぞれアルミニウムを蒸着することによ
って形成されるもので、電極171 および172 は電圧印加
用として使用され、電極173 および174 は信号出力用と
して使用される。
【００１４】この様に構成される半導体歪センサは、電
極171 と172 の間に例えば３〜１２Ｖ程度の一定電圧を
印加設定し、または０．５〜３ｍＡ程度の一定電流を供
給する。この様な状態で荷重伝達用にロッド16と台座11
との間に荷重が作用すると、シリコン単結晶のピエゾ抵
抗効果によって、信号出力用電極173 と174 の間の出力
電圧が変化する。この変化の度合いは、ロッド16に作用
した荷重の大きさに対応するもので、この出力電圧信号
に基づいて荷重の大きさが検出できる。
極171 と172 の間に例えば３〜１２Ｖ程度の一定電圧を
印加設定し、または０．５〜３ｍＡ程度の一定電流を供
給する。この様な状態で荷重伝達用にロッド16と台座11
との間に荷重が作用すると、シリコン単結晶のピエゾ抵
抗効果によって、信号出力用電極173 と174 の間の出力
電圧が変化する。この変化の度合いは、ロッド16に作用
した荷重の大きさに対応するもので、この出力電圧信号
に基づいて荷重の大きさが検出できる。
【００１５】ここで、ゲージ抵抗13の不純物濃度を適切
に設定すれば、電極171 と172 の間に定電流を流すこと
によって、温度による感度の変化がほぼ“０”とするこ
とができる特性（自己感度補償特性）を持つ歪センサと
することができる。
に設定すれば、電極171 と172 の間に定電流を流すこと
によって、温度による感度の変化がほぼ“０”とするこ
とができる特性（自己感度補償特性）を持つ歪センサと
することができる。
【００１６】次に、この様に構成される半導体歪センサ
の製造方法を、その過程にしたがって説明する。まず、
図２の（Ａ）に示すようにｎ型のシリコンウエハによる
半導体基板12を用意し、このシリコン基板12の表面を熱
酸化して、５０００Ａ程度の厚さの熱酸化膜22を形成す
る。次に、荷重伝達用ロッド16を接合する範囲および将
来ゲージ抵抗さらに端子部を形成する領域に対応する部
分の第１の熱酸化膜22を、（Ｂ）図で示すように除去す
る。そして、この熱酸化膜22の除去された領域に、イオ
ン打ち込みと陽極接合が可能な厚さである１０００Ａ程
度の第２の熱酸化膜15を（Ｃ）図のように形成する。
の製造方法を、その過程にしたがって説明する。まず、
図２の（Ａ）に示すようにｎ型のシリコンウエハによる
半導体基板12を用意し、このシリコン基板12の表面を熱
酸化して、５０００Ａ程度の厚さの熱酸化膜22を形成す
る。次に、荷重伝達用ロッド16を接合する範囲および将
来ゲージ抵抗さらに端子部を形成する領域に対応する部
分の第１の熱酸化膜22を、（Ｂ）図で示すように除去す
る。そして、この熱酸化膜22の除去された領域に、イオ
ン打ち込みと陽極接合が可能な厚さである１０００Ａ程
度の第２の熱酸化膜15を（Ｃ）図のように形成する。
【００１７】この様に歪素子構造が形成される範囲に、
第２の熱酸化膜15が形成されたならば、この熱酸化膜15
上にホトレジスト膜を形成し、このレジスト膜の将来端
子部を形成する部分に対応した部分を除去し、（Ｄ）図
で示すようにレジストパターンによるマスク24を形成す
る。そして、この様にパターニングされたホトレジスト
マスク24を用いて、第２の熱酸化膜15面上から、（Ｅ）
図のようにボロン等の高濃度のＰ型不純物イオン25を打
ち込む。
第２の熱酸化膜15が形成されたならば、この熱酸化膜15
上にホトレジスト膜を形成し、このレジスト膜の将来端
子部を形成する部分に対応した部分を除去し、（Ｄ）図
で示すようにレジストパターンによるマスク24を形成す
る。そして、この様にパターニングされたホトレジスト
マスク24を用いて、第２の熱酸化膜15面上から、（Ｅ）
図のようにボロン等の高濃度のＰ型不純物イオン25を打
ち込む。
【００１８】ここで、ゲージ抵抗13の配置構造は、例え
ば図５に示されるように正方形の４辺にそれぞれ対応す
る抵抗単体131 〜134 で構成される。そして、この抵抗
単体131 〜134 それぞれの上記正方形の各頂点位置に対
応して、端子部141 〜144 が形成されるようになってお
り、この各端子部141 〜144 にそれぞれ電気的に接続さ
れるようにして電極171 〜174 が形成されるものであ
る。
ば図５に示されるように正方形の４辺にそれぞれ対応す
る抵抗単体131 〜134 で構成される。そして、この抵抗
単体131 〜134 それぞれの上記正方形の各頂点位置に対
応して、端子部141 〜144 が形成されるようになってお
り、この各端子部141 〜144 にそれぞれ電気的に接続さ
れるようにして電極171 〜174 が形成されるものであ
る。
【００１９】上記（Ｅ）図のイオン打ち込み工程にあっ
ては、マスク24は上記端子部141 〜144 にそれぞれ対応
する開口が形成されているもので、端子部141 〜144 に
それぞれ対応する部分にボロンイオン25が打ち込まれて
いる。そして、この様にイオン打ち込みが行われたなら
ば、図２の（Ｆ）で示すようにホトレジストによるマス
ク24を除去し、その後デシファイン処理（窒素雰囲気中
での熱処理）を行い、（Ｇ）図で示すように熱酸化膜15
の下の基板12の表面部に、高濃度（低抵抗）のＰ型層に
よる端子層14を形成する。
ては、マスク24は上記端子部141 〜144 にそれぞれ対応
する開口が形成されているもので、端子部141 〜144 に
それぞれ対応する部分にボロンイオン25が打ち込まれて
いる。そして、この様にイオン打ち込みが行われたなら
ば、図２の（Ｆ）で示すようにホトレジストによるマス
ク24を除去し、その後デシファイン処理（窒素雰囲気中
での熱処理）を行い、（Ｇ）図で示すように熱酸化膜15
の下の基板12の表面部に、高濃度（低抵抗）のＰ型層に
よる端子層14を形成する。
【００２０】この様に高濃度のＰ型層による端子14が形
成されたならば、表面にホトレジスト層を形成し、この
ホトレジスト層の前記抵抗単体131 〜134 に対応する部
分を除去して、（Ｈ）図で示すようなマスク26を形成す
る。そして、このマスク26の開口部から熱酸化膜15を介
して、（Ｉ）図のように基板12の表面にボロン等の低濃
度のＰ型不純物27を打ち込む。
成されたならば、表面にホトレジスト層を形成し、この
ホトレジスト層の前記抵抗単体131 〜134 に対応する部
分を除去して、（Ｈ）図で示すようなマスク26を形成す
る。そして、このマスク26の開口部から熱酸化膜15を介
して、（Ｉ）図のように基板12の表面にボロン等の低濃
度のＰ型不純物27を打ち込む。
【００２１】この様にＰ型不純物27が打ち込まれたなら
ば、（Ｋ）図で示すようにホトレジストマスク26を除去
し、デンシファイ処理を行ってＰ型層によるゲージ抵抗
13を形成する。そして、さらに陽極接合時にガラスから
溶け出すＮa 、Ｌi 等のイオンから、ゲージ抵抗13層等
のＰＮ接合部を保護するために、熱酸化膜15の表面にリ
ン処理を施す。
ば、（Ｋ）図で示すようにホトレジストマスク26を除去
し、デンシファイ処理を行ってＰ型層によるゲージ抵抗
13を形成する。そして、さらに陽極接合時にガラスから
溶け出すＮa 、Ｌi 等のイオンから、ゲージ抵抗13層等
のＰＮ接合部を保護するために、熱酸化膜15の表面にリ
ン処理を施す。
【００２２】この様にして熱酸化膜15の下にＰＮ接合に
よる端子層14およびゲージ抵抗13が形成されたならば、
（Ｌ）図で示すように端子層14部分に対応して熱酸化膜
15に開口28を形成し、さらに（Ｍ）図で示すようにこの
開口28部分を含み熱酸化膜15上にアルミニウム層29を形
成する。そして、所定の配線パターンにしたがってエッ
チングすることによって、（Ｎ）図で示すように電極17
を形成させる。
よる端子層14およびゲージ抵抗13が形成されたならば、
（Ｌ）図で示すように端子層14部分に対応して熱酸化膜
15に開口28を形成し、さらに（Ｍ）図で示すようにこの
開口28部分を含み熱酸化膜15上にアルミニウム層29を形
成する。そして、所定の配線パターンにしたがってエッ
チングすることによって、（Ｎ）図で示すように電極17
を形成させる。
【００２３】この様にして、半導体基板12のゲージ抵抗
13および端子層14が形成されたならば、この半導体基板
12の裏面を研磨して平滑化された裏面を形成する。そし
て、図１で示されるように台座11上に、この半導体基板
12の裏面を載置し、陽極接合によって一体的に接合す
る。さらに各素子の中央部に荷重伝達用のロッド16を陽
極接合し、その後ダイシングカットによってシリコンウ
エハからなる半導体基板12を各素子単位に分割し、半導
体歪センサが完成される。
13および端子層14が形成されたならば、この半導体基板
12の裏面を研磨して平滑化された裏面を形成する。そし
て、図１で示されるように台座11上に、この半導体基板
12の裏面を載置し、陽極接合によって一体的に接合す
る。さらに各素子の中央部に荷重伝達用のロッド16を陽
極接合し、その後ダイシングカットによってシリコンウ
エハからなる半導体基板12を各素子単位に分割し、半導
体歪センサが完成される。
【００２４】ロードセルタイプの歪センサにあっては、
圧力の伝達媒体として硬質の固体をゲージ抵抗面に直接
接合することが要求される。そして、圧力伝達を確実に
行わせ、さらに素子強度を向上させるためには、できる
限り平滑な面同志を接合するように構成することが望ま
しい。
圧力の伝達媒体として硬質の固体をゲージ抵抗面に直接
接合することが要求される。そして、圧力伝達を確実に
行わせ、さらに素子強度を向上させるためには、できる
限り平滑な面同志を接合するように構成することが望ま
しい。
【００２５】また、半導体基板面に形成されるゲージ抵
抗の配置は、歪センサとしての素子感度の向上、さらに
抵抗値の設定等の要求から、様々なパターンが採用可能
とされることが望ましい。
抗の配置は、歪センサとしての素子感度の向上、さらに
抵抗値の設定等の要求から、様々なパターンが採用可能
とされることが望ましい。
【００２６】実施例で示した半導体歪センサにあって
は、半導体基板12の主表面に対して最初に熱酸化膜15を
形成し、その後の工程においては、この熱酸化膜15を除
去することが行われない。したがって、半導体基板12の
ロッド16に対する接合面の全体に形成された厚さ１００
０Ａの熱酸化膜15の平滑性が、荷重伝達用のロッド16が
接合される工程まで保たれる。
は、半導体基板12の主表面に対して最初に熱酸化膜15を
形成し、その後の工程においては、この熱酸化膜15を除
去することが行われない。したがって、半導体基板12の
ロッド16に対する接合面の全体に形成された厚さ１００
０Ａの熱酸化膜15の平滑性が、荷重伝達用のロッド16が
接合される工程まで保たれる。
【００２７】この種の半導体歪センサにおいて、ゲージ
抵抗13の配置構造は種々考えられるもので、例えば図６
に示すように折り返し線の構造とすることもでき、さら
に限られた領域で適宜抵抗値が設定し易い構造が考えら
れる。また、特に図示していないが、４つの端子部141
〜144 をそれぞれ頂点とする四辺形の平面構造とするこ
ともできる。
抵抗13の配置構造は種々考えられるもので、例えば図６
に示すように折り返し線の構造とすることもでき、さら
に限られた領域で適宜抵抗値が設定し易い構造が考えら
れる。また、特に図示していないが、４つの端子部141
〜144 をそれぞれ頂点とする四辺形の平面構造とするこ
ともできる。
【００２８】また、実施例では半導体基板12の表面に熱
酸化膜15を形成し、この熱酸化膜15を介して不純物イオ
ンを打ち込んでゲージ抵抗13等を形成し、その後熱酸化
膜15を最後まで残して、この熱酸化膜15の平滑な表面に
ロッド16が接合されるようにした。しかし、この半導体
基板12の表面に形成される絶縁膜は、特に熱酸化膜であ
る必要はなく、例えばＣＶＤによって形成した酸化膜で
構成してもよい。
酸化膜15を形成し、この熱酸化膜15を介して不純物イオ
ンを打ち込んでゲージ抵抗13等を形成し、その後熱酸化
膜15を最後まで残して、この熱酸化膜15の平滑な表面に
ロッド16が接合されるようにした。しかし、この半導体
基板12の表面に形成される絶縁膜は、特に熱酸化膜であ
る必要はなく、例えばＣＶＤによって形成した酸化膜で
構成してもよい。
【００２９】
【発明の効果】以上のようにこの発明に係る半導体歪セ
ンサによれば、ゲージ抵抗がＰＮ接合によって高精度に
形成できると共に、このゲージ部に荷重を作用させるロ
ッドとの接合が容易且つ確実に行われ、精度および信頼
性の高い歪センサを提供することができる。また、半導
体基板上に最初に形成された酸化膜を介して不純物イオ
ンを打ち込みゲージ抵抗が構成され、この酸化膜を最後
まで残して、この酸化膜の表面平滑性を利用してロッド
が接合される。したがって、充分簡易化した製造工程に
よって信頼性の高い歪センサが製造されるものである。
ンサによれば、ゲージ抵抗がＰＮ接合によって高精度に
形成できると共に、このゲージ部に荷重を作用させるロ
ッドとの接合が容易且つ確実に行われ、精度および信頼
性の高い歪センサを提供することができる。また、半導
体基板上に最初に形成された酸化膜を介して不純物イオ
ンを打ち込みゲージ抵抗が構成され、この酸化膜を最後
まで残して、この酸化膜の表面平滑性を利用してロッド
が接合される。したがって、充分簡易化した製造工程に
よって信頼性の高い歪センサが製造されるものである。
【図１】この発明の一実施例に係る半導体歪センサを示
すもので、（Ａ）は平面から見た図、（Ｂ）は（Ａ）図
のｂ−ｂ線断面図。
すもので、（Ａ）は平面から見た図、（Ｂ）は（Ａ）図
のｂ−ｂ線断面図。
【図２】上記半導体歪センサの製造工程を順次示す断面
構成図。
構成図。
【図３】さらに上記製造工程を順次示す断面構成図。
【図４】さらに上記製造工程を順次示す断面構成図。
【図５】上記半導体歪センサのゲージ抵抗のパターンの
例を説明する図。
例を説明する図。
【図６】半導体歪センサのゲージ抵抗のパターンのさら
に他の例を説明する図。
に他の例を説明する図。
11…台座、12…半導体基板（シリコン基板）、13…ゲー
ジ抵抗、14…端子、15…熱酸化膜（第２）、16…荷重伝
達用ロッド、171 〜174 …電極、22…熱酸化膜（第
１）。
ジ抵抗、14…端子、15…熱酸化膜（第２）、16…荷重伝
達用ロッド、171 〜174 …電極、22…熱酸化膜（第
１）。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/84 G01L 9/04 101
Claims (2)
- 【請求項１】 半導体単結晶によって構成された半導体
基板と、この半導体基板の表面であって、特定の領域の周囲に形
成された第１の酸化膜層と、 前記特定の領域の前記半導体基板の表面に形成されてお
り、かつ前記第１の酸化膜層よりは膜厚が薄い第２の酸
化膜層と、 この第２の酸化膜層を介して前記 半導体基板の表面にイ
オンを打ち込み拡散することによって形成されたピエゾ
抵抗層によるゲージ抵抗と、 このゲージ抵抗を構成するピエゾ抵抗層が形成された部
分に対応する前記第２の酸化膜層の面に接触された荷重
伝達用のロッドと、 を具備したことを特徴とする半導体歪センサ。 - 【請求項２】 半導体結晶によって構成された半導体基
板の表面に第１の酸化膜層を形成する第１の酸化膜形成
工程と、前記第１の酸化膜層が特定の領域の周囲に残るように、
前記第１の酸化膜層をを一旦除去して、この半導体基板
の表面に、前記第１の酸化膜層よりは膜厚が薄い第２の
酸化膜層を形成する第２の酸化膜形成工程と、 この工程で形成された前記第２の酸化膜層上にゲージ抵
抗パターンに対応してマスク層を形成するマスク形成工
程と、 この工程で形成されたマスクを介して、前記第２の酸化
膜層を介して前記半導体基板の表面にイオンを打ち込む
イオン打ち込み工程と、 この工程で打ち込まれたイオンを拡散し、PN接合による
ピエゾ抵抗層を形成する熱処理工程と、 前記マスク層を除去した後、前記第２の酸化膜層に接す
るようにして荷重伝達用ロッドを接合する工程と、 を具備したことを特徴とする半導体歪センサの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03018944A JP3116384B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体歪センサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03018944A JP3116384B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体歪センサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04257272A JPH04257272A (ja) | 1992-09-11 |
| JP3116384B2 true JP3116384B2 (ja) | 2000-12-11 |
Family
ID=11985758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03018944A Expired - Fee Related JP3116384B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体歪センサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116384B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2169375A2 (en) | 2008-09-30 | 2010-03-31 | Ngk Spark Plug Co., Ltd. | Piezoresistive pressure sensor |
| JP2010175445A (ja) * | 2009-01-30 | 2010-08-12 | Ngk Spark Plug Co Ltd | 圧力センサ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2717262B1 (fr) * | 1994-03-14 | 1997-09-26 | Nippon Denso Co | Détecteur de pression. |
| JP3355341B2 (ja) * | 1998-08-10 | 2002-12-09 | 学校法人立命館 | 半導体圧力センサ |
| JP5309652B2 (ja) * | 2008-03-28 | 2013-10-09 | 大日本印刷株式会社 | 加速度センサ |
-
1991
- 1991-02-12 JP JP03018944A patent/JP3116384B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2169375A2 (en) | 2008-09-30 | 2010-03-31 | Ngk Spark Plug Co., Ltd. | Piezoresistive pressure sensor |
| US8272256B2 (en) | 2008-09-30 | 2012-09-25 | Ngk Spark Plug Co., Ltd. | Pressure sensor |
| EP2749859A1 (en) | 2008-09-30 | 2014-07-02 | NGK Spark Plug Co., Ltd. | Pressure sensor |
| JP2010175445A (ja) * | 2009-01-30 | 2010-08-12 | Ngk Spark Plug Co Ltd | 圧力センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04257272A (ja) | 1992-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5178016A (en) | Silicon pressure sensor chip with a shear element on a sculptured diaphragm | |
| US10775248B2 (en) | MEMS strain gauge sensor and manufacturing method | |
| US3858150A (en) | Polycrystalline silicon pressure sensor | |
| US5242863A (en) | Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same | |
| US5289721A (en) | Semiconductor pressure sensor | |
| US4462018A (en) | Semiconductor strain gauge with integral compensation resistors | |
| US4317126A (en) | Silicon pressure sensor | |
| US4814856A (en) | Integral transducer structures employing high conductivity surface features | |
| EP0735352A2 (en) | Force transducer and method of fabrication thereof | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| US5002901A (en) | Method of making integral transducer structures employing high conductivity surface features | |
| US4588472A (en) | Method of fabricating a semiconductor device | |
| JP2560140B2 (ja) | 半導体装置 | |
| JP3399660B2 (ja) | 表面型の加速度センサの製造方法 | |
| US4592238A (en) | Laser-recrystallized diaphragm pressure sensor and method of making | |
| WO2000034754A1 (fr) | Capteur de pression a semi-conducteurs et son procede de fabrication | |
| US3820401A (en) | Piezoresistive bridge transducer | |
| JP3551527B2 (ja) | 半導体感歪センサの製造方法 | |
| JP3116384B2 (ja) | 半導体歪センサおよびその製造方法 | |
| GB2151398A (en) | A semiconductor pressure sensor and a method of manufacture thereof | |
| JPH01236659A (ja) | 半導体圧力センサ | |
| JPH1144705A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPS6097676A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH0412574A (ja) | 半導体圧力センサの製造方法 | |
| JP2851049B2 (ja) | 半導体センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |