JP3111416B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3111416B2
JP3111416B2 JP02208965A JP20896590A JP3111416B2 JP 3111416 B2 JP3111416 B2 JP 3111416B2 JP 02208965 A JP02208965 A JP 02208965A JP 20896590 A JP20896590 A JP 20896590A JP 3111416 B2 JP3111416 B2 JP 3111416B2
Authority
JP
Japan
Prior art keywords
insulating film
active element
semiconductor device
film
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02208965A
Other languages
Japanese (ja)
Other versions
JPH0492469A (en
Inventor
計廣 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP02208965A priority Critical patent/JP3111416B2/en
Publication of JPH0492469A publication Critical patent/JPH0492469A/en
Application granted granted Critical
Publication of JP3111416B2 publication Critical patent/JP3111416B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、強誘電体を用いた、メモリ、その中でも特
に電気的に書き換え可能な不揮発性メモリの構造に関す
るものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory using a ferroelectric, and more particularly to a structure of an electrically rewritable nonvolatile memory.

〔発明の概要〕[Summary of the Invention]

本発明は、強誘電体膜を用いた、キャパシタを半導体
基板上に集積したメモリの構造において、半導体基板上
に形成されたトランジスタなどの能動素子と、強誘電体
からなるキャパシタとの間に主成分がSiNからなる絶縁
膜を形成したことにより、トランジスタ特性に優れ、か
つ強誘電体キャパシタの比誘電率などの特性の優れたメ
モリを得るようにしたものである。
The present invention relates to a structure of a memory using a ferroelectric film, in which a capacitor is integrated on a semiconductor substrate, between the active element such as a transistor formed on the semiconductor substrate and the capacitor made of a ferroelectric. By forming an insulating film made of SiN, a memory having excellent transistor characteristics and excellent characteristics such as the relative dielectric constant of a ferroelectric capacitor is obtained.

〔従来の技術〕[Conventional technology]

従来の半導体不揮発性メモリとしては、絶縁ゲート中
のトラップまたは浮遊ゲートにシリコン基板からの電荷
を注入することによりシリコン基板の表面ポデンシャル
が変調される現象を用いた、MIS型トランジスタが一般
に使用されており、EPROM(紫外線消去型不揮発性メモ
リ)やEEPROM(電気的書き換え可能型不揮発性メモリ)
などとして実用化されている。
As a conventional semiconductor non-volatile memory, an MIS transistor is generally used, which uses a phenomenon in which a surface potential of a silicon substrate is modulated by injecting charges from a silicon substrate into a trap or a floating gate in an insulated gate. EPROM (ultraviolet erasing nonvolatile memory) and EEPROM (electrically rewritable nonvolatile memory)
It has been put to practical use.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしこれらの不揮発性メモリは、情報の書き換え電
圧が、通常約20V前後と高いことや、書き換え時間が非
常に長い(例えばEEPROMの場合数十m sec)などの欠点
を有す。また、情報の書き換え回数が、約105回程度で
あり、非常に少なく、繰り返し使用する場合には問題が
多い。
However, these non-volatile memories have drawbacks such as a high information rewriting voltage of about 20 V or an extremely long rewriting time (for example, several tens of msec for EEPROM). Further, the number of times of rewriting of information is about 10 5 times, very small, is problematic when used repeatedly.

電気的に分極が反転可能である強誘電体を用いた、不
揮発性メモリについては、書き込み時間と読み出し時間
が原理的にほぼ同じであり、また電源を切っても分極は
保持されるため、理想的な不揮発性メモリとなる可能性
を有する。このような強誘電体を用いた不揮発性メモリ
については、例えば米国特許4149302の様に、シリコン
基板上に強誘電体からなるキャパシタを集積した構造
や、米国特許3832700のようにMIS型トランジスタのゲー
ト部分に強誘電体膜を配置した不揮発性メモリなどの提
案がなされている。また、最近では、第3図のようなMO
S型半導体装置に積層した構造の不揮発性メモリがIED
M′87pp.850−851に提案されている。第3図において、
301はP型Si基板であり、302は素子分離用のLOCOS酸化
膜、303はソースとなるN型拡散層であり、304はドレイ
ンとなるN型拡散層である。305はゲート電極であり、3
06は層間絶縁膜である。308はゲート絶縁膜である。309
が強誘電体膜であり、電極310と311により挾まれ、キャ
パシタを構成している。307は第2層間絶縁膜であり、3
12が配線電極となるAlである。さてこのような構造の強
誘電体メモリにおいては、強誘電体の特性を向上させる
ため、酸素を含む雰囲気中でアニールする必要がある。
このような酸素アニールを行なうと、トランジスタのし
きい値電圧などの特性の変動が起きる。そこで本発明は
このような課題を解決するもので、その目的とする所
は、強誘電体の特性の向上のために酸素アニールをして
もトランジスタなどの特性の変動のない強誘電体メモ
リ、特に不揮発性メモリを提供するところにある。
For a nonvolatile memory using a ferroelectric material whose polarization can be electrically inverted, the write time and the read time are almost the same in principle, and the polarization is maintained even when the power is turned off. There is a possibility that it will be an effective nonvolatile memory. For a nonvolatile memory using such a ferroelectric, for example, as in US Pat. No. 4,149,302, a structure in which a ferroelectric capacitor is integrated on a silicon substrate, or as in US Pat. Proposals have been made for a nonvolatile memory in which a ferroelectric film is disposed in a portion. Recently, MOs as shown in Fig. 3
Non-volatile memory stacked on S-type semiconductor device is IED
M'87 pp. 850-851. In FIG.
301 is a P-type Si substrate, 302 is a LOCOS oxide film for element isolation, 303 is an N-type diffusion layer serving as a source, and 304 is an N-type diffusion layer serving as a drain. 305 is a gate electrode, 3
06 is an interlayer insulating film. 308 is a gate insulating film. 309
Is a ferroelectric film, which is sandwiched between the electrodes 310 and 311 to constitute a capacitor. 307 is a second interlayer insulating film;
Reference numeral 12 denotes Al serving as a wiring electrode. Now, in the ferroelectric memory having such a structure, it is necessary to anneal in an atmosphere containing oxygen in order to improve the characteristics of the ferroelectric.
When such oxygen annealing is performed, characteristics such as threshold voltage of a transistor fluctuate. Therefore, the present invention solves such a problem, and an object thereof is a ferroelectric memory in which the characteristics of a transistor and the like do not change even when oxygen annealing is performed to improve the characteristics of a ferroelectric. In particular, it is to provide a nonvolatile memory.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置は、強誘電体膜を有するキャパシ
タが、能動素子の形成された半導体基板上に形成された
半導体装置であって、 主成分がSiNからなる絶縁膜が、前記キャパシタより
も下層で且つ前記能動素子よりも上層において、前記能
動素子形成領域の全面に形成されるとともに、 前記絶縁膜と前記半導体基板との間には前記絶縁膜が
前記半導体基板に対して非接触状態となるように前記絶
縁膜と前記半導体基板とを離間させる層間絶縁膜を有す
ることを特徴とする。
The semiconductor device of the present invention is a semiconductor device in which a capacitor having a ferroelectric film is formed on a semiconductor substrate on which an active element is formed, wherein an insulating film whose main component is SiN is lower than the capacitor. In addition, the insulating film is formed on the entire surface of the active element forming region in a layer above the active element, and the insulating film is in a non-contact state with the semiconductor substrate between the insulating film and the semiconductor substrate. And an interlayer insulating film for separating the insulating film from the semiconductor substrate.

また、前記SiNが酸素を含むことを特徴とする。 Further, the SiN contains oxygen.

〔実施例〕〔Example〕

第1図は、本発明の半導体装置の一実施例に於ける主
要断面図である。以下、第1図に従い、本発明の半導体
装置を説明する。ここでは説明の都合上Si基板を用い、
Nチャンネルトランジスタを用いた例につき説明する。
FIG. 1 is a main sectional view of an embodiment of the semiconductor device of the present invention. Hereinafter, the semiconductor device of the present invention will be described with reference to FIG. Here, a Si substrate is used for convenience of explanation,
An example using an N-channel transistor will be described.

101はP型Si基板であり、例えば200hm・cmの比抵抗の
ウエハを用いる。102は素子分離用の絶縁膜であり、例
えば、従来技術であるLOCOS法により酸化膜を6000A形成
する。103はソースとなるN型拡散層であり、例えばリ
ンを80KeV5E15cm−2イオン注入することにより形成す
る。104はドレインとなるN型拡散層であり、103と同時
にイオン注入により形成する。105はゲート電極であ
り、例えばリンでドープされたポリSiを用いる。108は
ゲート電極であり、例えば熱酸化法により、SiO2膜を25
0A形成する。109が強誘電体膜であるPbTiO3,PZT(PbZrO
3,PbTiO3,PLZT(La,PbZrO3,PbTiO3)であり、例えばス
パッタ法などにより形成する。111は強誘電体膜の電極
のうちの一方の電極(以下、下部電極とよぶ)で有り、
例えば、Pt,Al,MoSi,WSiなどであり、例えばスパッタ法
で形成する。110は強誘電体膜の電極のうちのもう一方
の電極(以下、上部電極という)で有り、例えば、Pt,A
l,MoSi,WSiなどであり、例えばスパッタ法で形成する。
106と107は層間絶縁膜であり、例えば気相成長法により
SiO2膜をそれぞれ3000A形成する。113が本発明の趣旨に
よるSiNを主成分とする絶縁膜であり、第1図の場合に
は、111の下部電極と106の層間絶縁膜の間に、気相成長
法により形成する。112は103のソース拡散層と110の上
部電極を接続する配線電極であり、例えばAlで形成す
る。なお、この112の配線電極はその他の配線、例えばM
OSトランジスタ間の接続に使っても良い。
101 is a P-type Si substrate, for example, using a wafer having a specific resistance of 200 hm · cm. Reference numeral 102 denotes an insulating film for element isolation. For example, an oxide film of 6000 A is formed by a conventional LOCOS method. An N-type diffusion layer 103 serving as a source is formed by, for example, implanting phosphorus at 80 KeV5E15 cm-2. Reference numeral 104 denotes an N-type diffusion layer serving as a drain, which is formed by ion implantation at the same time as 103. Reference numeral 105 denotes a gate electrode, which uses, for example, poly-Si doped with phosphorus. 108 is a gate electrode, for example, by a thermal oxidation method, an SiO 2 film 25
0A is formed. 109 is a ferroelectric film of PbTiO 3 , PZT (PbZrO
3 , PbTiO 3 , PLZT (La, PbZrO 3 , PbTiO 3 ), which is formed by, for example, a sputtering method. 111 is one of the electrodes of the ferroelectric film (hereinafter referred to as the lower electrode),
For example, Pt, Al, MoSi, WSi or the like is formed by, for example, a sputtering method. Reference numeral 110 denotes another electrode (hereinafter, referred to as an upper electrode) of the ferroelectric film electrodes.
l, MoSi, WSi, etc., formed by, for example, a sputtering method.
106 and 107 are interlayer insulating films.
A 3000 A film is formed on each of the SiO 2 films. Reference numeral 113 denotes an insulating film mainly containing SiN according to the present invention. In the case of FIG. 1, the insulating film is formed between the lower electrode 111 and the interlayer insulating film 106 by a vapor phase growth method. Reference numeral 112 denotes a wiring electrode connecting the source diffusion layer 103 and the upper electrode 110, and is formed of, for example, Al. The 112 wiring electrodes are other wirings, for example, M
It may be used for connection between OS transistors.

さて本発明の作用であるが、第1図のような構造にす
ることにより、強誘電体のキャパシタを形成後、酸素を
含む雰囲気中でアニールした場合でも、酸素は113のSiN
で阻止され、SiNの下のMOSトランジスタには影響がでな
くなり、例えばMOSトランジスタのしきい値電圧もアニ
ール前と変化がない値が得られた。
The operation of the present invention is as follows. By adopting the structure as shown in FIG. 1, even if the ferroelectric capacitor is formed and then annealed in an atmosphere containing oxygen, oxygen remains at 113 SiN.
And the MOS transistor below the SiN was not affected. For example, the threshold voltage of the MOS transistor obtained a value that did not change from that before annealing.

第2図は、本発明の半導体装置の他の実施例に於ける
主要断面図である。
FIG. 2 is a main sectional view of another embodiment of the semiconductor device of the present invention.

第2図の実施例を、第1図の実施例と比較した場合の
特徴は、107の層間絶縁膜と、113のSiN膜との間に、さ
らに201のSiO2を主成分とする絶縁膜を形成した点にあ
る。
The feature of the embodiment shown in FIG. 2 in comparison with the embodiment shown in FIG. 1 is that an insulating film 201 mainly composed of SiO 2 is further provided between the interlayer insulating film 107 and the SiN film 113. It is in the point which formed.

第1図においては、111の下部電極は113のSiNと直接
接していたため、アニール条件によっては、SiNのスト
レスにより剥がれなどの問題が発生した。第2図のよう
に下部電極とSiNの間にSiO2を挾むことにより、本発明
の効果、即ち、酸素を含む雰囲気中でアニールしてもMO
Sトランジスタの特性がかわらず、かつ、剥がれなどの
問題は解決された。
In FIG. 1, since the lower electrode of 111 was in direct contact with the SiN of 113, a problem such as peeling occurred due to the stress of SiN depending on the annealing conditions. By sandwiching SiO 2 between the lower electrode and SiN as shown in FIG. 2 , the effect of the present invention, that is, even if annealing is performed in an atmosphere containing oxygen, MO
The problems such as the characteristics of the S-transistor not changing and the peeling were solved.

〔発明の効果〕〔The invention's effect〕

本発明のように、強誘電体膜からなるキャパシタが、
集積された半導体装置において、トランジスタなどの能
動素子と、強誘電体からなるキャパシタとの間に、主成
分がSiNからなる絶縁膜を形成することにより、強誘電
体膜の特性の向上のために酸素アニールを行なってもト
ランジスタなどの特性の変動のない半導体装置が得られ
るという効果を有する。
As in the present invention, a capacitor made of a ferroelectric film is
In an integrated semiconductor device, by forming an insulating film composed mainly of SiN between an active element such as a transistor and a capacitor composed of a ferroelectric, to improve the characteristics of the ferroelectric film. There is an effect that a semiconductor device such as a transistor whose characteristics do not change even if oxygen annealing is performed can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の半導体装置の一実施例に於ける主要
断面図であり、第2図は、本発明の半導体装置のたの実
施例に於ける主要断面図である。 第3図は、従来の半導体装置に於ける主要断面図であ
る。 101,301……Si基板 102,302……素子分離絶縁膜 103,303……ソース拡散層 104,304……ドレイン拡散層 105,305……ゲート電極 106,107,306,307……層間絶縁膜 108,308……ゲート電極 109,309……強誘電体膜 110,310……上部電極 111,311……下部電極 112,312……配線電極 113……SiN膜 201……SiO2
FIG. 1 is a main cross-sectional view of one embodiment of the semiconductor device of the present invention, and FIG. 2 is a main cross-sectional view of another embodiment of the semiconductor device of the present invention. FIG. 3 is a main sectional view of a conventional semiconductor device. 101,301 ... Si substrate 102,302 ... Element isolation insulating film 103,303 ... Source diffusion layer 104,304 ... Drain diffusion layer 105,305 ... Gate electrode 106,107,306,307 ... Interlayer insulation film 108,308 ... Gate electrode 109,309 ... Ferroelectric film 110,310 ... Upper electrode 111,311… Lower electrode 112,312… Wiring electrode 113… SiN film 201… SiO 2 film

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】強誘電体膜を有するキャパシタが、能動素
子の形成された半導体基板上に形成された半導体装置で
あって、 前記キャパシタよりも下層で且つ前記能動素子よりも上
層において、主成分がSiNからなる絶縁膜を備え、当該
絶縁膜は、前記能動素子の形成された半導体基板と当該
絶縁膜より上層との電気的接合部分を除く前記能動素子
形成領域の全面に形成され、 前記絶縁膜と前記半導体基板との間には前記絶縁膜が前
記半導体基板に対して非接触状態となるように前記絶縁
膜と前記半導体基板とを離間させる層間絶縁膜を有し、 前記絶縁膜により、前記キャパシタの特性向上を目的と
した酸化アニールによって酸素が前記能動素子に到達す
るのを防ぎ、これによる前記能動素子の特性変動がない
ように構成されていることを特徴とする半導体装置。
A capacitor having a ferroelectric film is a semiconductor device formed on a semiconductor substrate on which an active element is formed, wherein a main component is formed below the capacitor and above the active element. Comprises an insulating film made of SiN, the insulating film is formed on the entire surface of the active element forming region except for an electrical junction between the semiconductor substrate on which the active element is formed and the layer above the insulating film; Between the film and the semiconductor substrate, an interlayer insulating film that separates the insulating film and the semiconductor substrate so that the insulating film is in a non-contact state with the semiconductor substrate; It is configured such that oxygen is prevented from reaching the active element by oxidation annealing for the purpose of improving the characteristics of the capacitor, so that the characteristic of the active element does not change due to this. That the semiconductor device.
【請求項2】前記絶縁膜が酸素を含むことを特徴とする
請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said insulating film contains oxygen.
JP02208965A 1990-08-07 1990-08-07 Semiconductor device Expired - Lifetime JP3111416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02208965A JP3111416B2 (en) 1990-08-07 1990-08-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02208965A JP3111416B2 (en) 1990-08-07 1990-08-07 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11147799A Division JP3270020B2 (en) 1999-04-19 1999-04-19 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0492469A JPH0492469A (en) 1992-03-25
JP3111416B2 true JP3111416B2 (en) 2000-11-20

Family

ID=16565092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02208965A Expired - Lifetime JP3111416B2 (en) 1990-08-07 1990-08-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3111416B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023036B2 (en) 2001-10-02 2006-04-04 Matsushita Electric Industrial Co., Ltd. Ferroelectric element and actuator using the same, and ink jet head and ink jet recording device
JP3961994B2 (en) * 2003-07-28 2007-08-22 株式会社東芝 Semiconductor memory device

Also Published As

Publication number Publication date
JPH0492469A (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JP3092140B2 (en) Method for manufacturing semiconductor device
JPH04158570A (en) Structure of semiconductor device and manufacture thereof
US5369296A (en) Semiconductor device having a ferroelectric film in a through-hole
JPH0485878A (en) Semiconductor device
JPH1022466A (en) Ferroelectric non-volatile memory cell and formation of memory cell
JPH0590606A (en) Semiconductor device
JP3111416B2 (en) Semiconductor device
JPH02232973A (en) Semiconductor device
JP3387850B2 (en) Method for manufacturing semiconductor device
JPH03142973A (en) Semiconductor storage device
JP3270020B2 (en) Semiconductor device
JP3345781B2 (en) Method for manufacturing semiconductor device
JP3120477B2 (en) Semiconductor device
JPH0319372A (en) Semiconductor device
JP3079542B2 (en) Method for manufacturing semiconductor device
JPH08148589A (en) Semiconductor device and its manufacture
WO1992002047A1 (en) Semiconductor device and its manufacturing method
JP2572649B2 (en) Method for manufacturing semiconductor device
EP0503077B1 (en) Semiconductor device
JPH11354730A (en) Semiconductor device
JPH02307275A (en) Semiconductor device
JPH0513708A (en) Semiconductor device
JPH04144282A (en) Semiconductor device
JPH04158571A (en) Semiconductor device
JPH11330275A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

EXPY Cancellation because of completion of term