JP3097647B2 - Liquid crystal device - Google Patents

Liquid crystal device

Info

Publication number
JP3097647B2
JP3097647B2 JP1625098A JP1625098A JP3097647B2 JP 3097647 B2 JP3097647 B2 JP 3097647B2 JP 1625098 A JP1625098 A JP 1625098A JP 1625098 A JP1625098 A JP 1625098A JP 3097647 B2 JP3097647 B2 JP 3097647B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
scanning line
thin film
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1625098A
Other languages
Japanese (ja)
Other versions
JPH10186409A (en
Inventor
尊史 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1625098A priority Critical patent/JP3097647B2/en
Publication of JPH10186409A publication Critical patent/JPH10186409A/en
Application granted granted Critical
Publication of JP3097647B2 publication Critical patent/JP3097647B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタを用
いたアクティブマトリックス方式の液晶装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal device using thin film transistors.

【0002】[0002]

【従来の技術】従来の薄膜トランジスタを用いたアクテ
ィブマトリックス方式の液晶表示装置を図2に示す。
(a)は上視図、(b)はAA′における断面図であ
る。ガラス、石英等の第1の絶縁基板201上に、ドナ
ーあるいはアクセプタとなる不純物を添加したシリコン
薄膜から成るソース領域203、ドレイン領域204、
不純物を含まないシリコン薄膜から成るチャネル領域2
02が形成する。
2. Description of the Related Art FIG. 2 shows a conventional active matrix type liquid crystal display device using thin film transistors.
(A) is a top view, and (b) is a cross-sectional view along AA '. On a first insulating substrate 201 such as glass or quartz, a source region 203, a drain region 204, and a silicon thin film to which an impurity serving as a donor or an acceptor is added are formed.
Channel region 2 made of silicon thin film containing no impurities
02 is formed.

【0003】これらを覆う様にゲート絶縁膜205を積
層し、チャネル領域202の上部にゲート電極を兼ねた
走査線206を形成し更にこれらを被覆する様に、走査
線206と信号線209を絶縁する層間絶縁膜207を
形成する。更に、コンタクトホール213、214を開
口し、信号線209とドレイン領域204、画素電極2
08とソース領域203を接続する。第1の絶縁基板2
01と対向して、共通電極211を設けた第2の絶縁基
板212を配置し、第1の絶縁基板201と第2の絶縁
基板212の間に液晶層210を設ける。
A gate insulating film 205 is laminated so as to cover them, a scan line 206 also serving as a gate electrode is formed above the channel region 202, and the scan line 206 and the signal line 209 are insulated so as to cover them. The interlayer insulating film 207 to be formed is formed. Further, contact holes 213 and 214 are opened, and the signal line 209, the drain region 204, and the pixel electrode 2 are formed.
08 and the source region 203 are connected. First insulating substrate 2
A second insulating substrate 212 provided with a common electrode 211 is provided so as to face the first insulating substrate 201, and a liquid crystal layer 210 is provided between the first insulating substrate 201 and the second insulating substrate 212.

【0004】[0004]

【発明が解決しようとする課題】しかし、従来の液晶表
示装置は次のような課題を有していた。図3に液晶表示
装置を駆動する一般的な時分割駆動の信号波形を示す。
Vg は走査線206へ印加する信号波形であり、選択期
間T1 と非選択期間T2 に分けられる。選択期間T1 に
おいて薄膜トランジスタのゲート電極に15〜20V程
度印加し、薄膜トランジスタをオン状態とし、信号線2
09に印加されている表示信号vsig を画素電極208
を通して液晶層210へ印加し、電荷を書き込む。次に
非選択期間T2 において薄膜トランジスタをオフ状態と
し、液晶層210へ書き込まれた電荷を保持する。表示
信号Vsig は液晶層210を交流駆動するために60〜
80Hz程度の交流波形であり、液晶層210に正確に
交流が印加される様に共通電極211の電位Vcom が決
定される。液晶層210としてツイストネマチック型液
晶を用いると表示信号Vsig の振幅は±4〜6V程度必
要となる。一方選択期間T1 は非選択期間T2 に比べて
短かく、走査線の数をn本とすればT1 は一般的に T1 =(T1 +T2 )/n となり、ほとんどの時間、走査線206を共通電極21
1の間には直流電圧V2が印加される。このV1 が層間
絶縁膜207と液晶層210で分割され液晶層210
へ、直流電圧が印加され、液晶層210を劣化させてし
まい、液晶表示装置のコントラスト比の低下等の重大な
表示品質劣化を招いてしまっていた。表示信号Vsig の
振幅を±4〜6Vとすれば通常V1 はこれより大きく7
〜8Vとなり、液晶層210へ印加される直流電圧は3
〜5V程度となる。また、従来の構成図は、図2に示さ
れるように直線状の走査線206からゲート電極を突出
させてゲート絶縁膜205を介してチャネル領域202
に重なるように形成されていた。このような構成は、直
線状の走査線206と直線状の信号線により区画形成さ
れた画素にゲート電極が突出されているため、表示に寄
与する開口率の低下を招くことになる。
However, the conventional liquid crystal display device has the following problems. FIG. 3 shows a signal waveform of general time-division driving for driving a liquid crystal display device.
Vg is a signal waveform applied to the scanning line 206, which is divided into a selection period T1 and a non-selection period T2. In the selection period T1, about 15 to 20 V is applied to the gate electrode of the thin film transistor to turn on the thin film transistor,
09 is applied to the pixel electrode 208.
To the liquid crystal layer 210 to write electric charges. Next, in the non-selection period T2, the thin film transistor is turned off, and the electric charge written to the liquid crystal layer 210 is held. The display signal Vsig is set to 60 to AC drive the liquid crystal layer 210.
The potential Vcom of the common electrode 211 is determined so that the alternating current has a waveform of about 80 Hz and the alternating current is accurately applied to the liquid crystal layer 210. When a twisted nematic liquid crystal is used as the liquid crystal layer 210, the amplitude of the display signal Vsig needs to be about ± 4 to 6V. On the other hand, the selection period T1 is shorter than the non-selection period T2, and when the number of scanning lines is n, T1 is generally T1 = (T1 + T2) / n. 21
During the period 1, the DC voltage V2 is applied. This V1 is divided by the interlayer insulating film 207 and the liquid crystal layer 210,
When a DC voltage is applied to the liquid crystal layer, the liquid crystal layer 210 is deteriorated, which causes a serious deterioration in display quality such as a decrease in the contrast ratio of the liquid crystal display device. If the amplitude of the display signal Vsig is ± 4 to 6V, V1 is usually larger than
-8 V, and the DC voltage applied to the liquid crystal layer 210 is 3
It becomes about 5V. Further, in the conventional configuration diagram, as shown in FIG. 2, a gate electrode protrudes from a linear scanning line 206 and a channel region 202 is formed via a gate insulating film 205.
Was formed so as to overlap. In such a configuration, the gate electrode protrudes from the pixel defined by the linear scanning line 206 and the linear signal line, so that the aperture ratio contributing to display is reduced.

【0005】本発明はこの様な課題を解決するものであ
り、その目的は、高開口率で高表示品質で信頼性の高い
アクティブマトリックス方式の液晶表示装置を提供する
ことにある。
An object of the present invention is to provide an active matrix type liquid crystal display device having a high aperture ratio, a high display quality and a high reliability.

【0006】[0006]

【課題を解決するための手段】本発明の液晶装置は、直
線状の走査線と、前記走査線に交差する直線状の信号線
と、前記走査線と前記信号線に接続される薄膜トランジ
スタと、前記薄膜トランジスタに接続される画素電極
と、保持容量とを具備する液晶装置であって、前記薄膜
トランジスタのソース・ドレイン・チャネル領域となる
半導体層は、前記信号線と重なるように前記走査線を挟
んで一方側から他方側に延在され、前記延在された半導
体層は屈曲して前記走査線の配線方向に沿って延在され
て前記ドレイン領域と保持容量の一方の電極となり、前
記ドレイン領域と前記画素電極とを接続するコンタクト
ホールと前記保持容量とは前記画素電極の一辺に沿って
配置されてなり、保持容量の他方の電極は、前記一方の
電極と重なるように前記画素電極の一辺に沿って延在す
るとともに、前記コンタクトホールの形成位置に対応し
て切り欠き部を有することを特徴とする。本発明の液晶
装置は、前記走査線が導電性電極で覆われていることを
特徴とする。
A liquid crystal device according to the present invention comprises a linear scanning line, a linear signal line crossing the scanning line, a thin film transistor connected to the scanning line and the signal line, A liquid crystal device including a pixel electrode connected to the thin film transistor and a storage capacitor, wherein a semiconductor layer serving as a source, drain, and channel region of the thin film transistor sandwiches the scanning line so as to overlap the signal line. The semiconductor layer extends from one side to the other side, and the extended semiconductor layer bends and extends along the wiring direction of the scanning line to become one electrode of the drain region and the storage capacitor. The contact hole connecting the pixel electrode and the storage capacitor are arranged along one side of the pixel electrode, and the other electrode of the storage capacitor overlaps the one electrode. While extending along one side of the serial pixel electrodes, characterized by having a portion notches correspond to the positions of formation of the contact hole. The liquid crystal device according to the present invention is characterized in that the scanning line is covered with a conductive electrode.

【0007】また、本発明の液晶装置は、走査線が導電
性電極で覆われていることを特徴とする。
Further, the liquid crystal device of the present invention is characterized in that the scanning lines are covered with conductive electrodes.

【0008】[0008]

【実施例】以下実施例に基づいて本発明を詳しく説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.

【0009】(参考例1) 図1に本発明による液晶表示装置の参考例を示す。
(a)は上視図であり、(b)はAA′における断面
図、(c)はBB′における断面図である。ガラス、石
英等の第1の絶縁基板101上に薄膜トランジスタのチ
ャネル領域102、ドレイン領域103、ソース領域1
04を成す半導体層を減圧CVD法により600℃の雰
囲気中でモノシランガスを熱分解して多結晶シリコンを
25〜50nmの厚さに形成する。半導体層は、多結晶
シリコンに限定されるものではなくスパッタリング法、
プラズマCVD法により非品質シリコンを用いてもよ
く、更に非品質シリコンを550〜600℃、5〜40
時間程度の熱処理をするかあるいはアルゴンレーザー、
エキシマレーザー等を照射して多結晶化してもよい。
Reference Example 1 FIG. 1 shows a reference example of a liquid crystal display device according to the present invention.
(A) is a top view, (b) is a cross-sectional view at AA ', and (c) is a cross-sectional view at BB'. A channel region 102, a drain region 103, and a source region 1 of a thin film transistor are formed on a first insulating substrate 101 such as glass or quartz.
The semiconductor layer forming 04 is thermally decomposed with a monosilane gas in a 600 ° C. atmosphere by a low pressure CVD method to form polycrystalline silicon to a thickness of 25 to 50 nm. The semiconductor layer is not limited to polycrystalline silicon, but a sputtering method,
Non-quality silicon may be used by a plasma CVD method.
Heat treatment for about hours or argon laser,
Irradiation with an excimer laser or the like may be used for polycrystallization.

【0010】この半導体層を被覆するようにゲート絶縁
膜105をECRプラズマCVD法により100〜20
0nmの厚さにSiO2を積層した。ECRプラズマC
VD法により形成したSiO2は緻密でトラップの少な
い良質のSiO2 が100℃以下の低温で実現でき、ゲ
ート絶縁膜としては最適である。ゲート絶縁膜105は
チャネル領域102、ドレイン領域103、ソース領域
104を構成する半導体層を酸素を含む酸化雰囲気中で
熱酸化して得てもよい。
The gate insulating film 105 is formed to a thickness of 100 to 20 by ECR plasma CVD so as to cover the semiconductor layer.
SiO 2 was laminated to a thickness of 0 nm. ECR Plasma C
The SiO 2 formed by the VD method can be dense, and high-quality SiO 2 with few traps can be realized at a low temperature of 100 ° C. or less, and is optimal as a gate insulating film. The gate insulating film 105 may be obtained by thermally oxidizing a semiconductor layer forming the channel region 102, the drain region 103, and the source region 104 in an oxidizing atmosphere containing oxygen.

【0011】更にゲート電極を兼ねた走査線106をス
パッタリング法により300〜500nmの厚さにタン
タルを積層し、走査線106をマスクとして、リンイオ
ンをイオン打込み法により ゲート絶縁膜105を通し
て半導体層中の打込み、自己整合的にN型のソース領域
104とドレイン領域103を設ける。更に、タンタル
で構成された走査線106の表面を陽極酸化法により酸
化し、250〜450nm厚のタンタル酸化物より成る
第1の絶縁体115を設けた後、打込まれたリンイオン
をエキシマレーザーにより得られるレーザー片を照射す
る事により活性化し、ソース領域104、ドレイン領域
103の半導体層を低抵抗化する。
Further, a scanning line 106 also serving as a gate electrode is formed by stacking tantalum to a thickness of 300 to 500 nm by a sputtering method, and using the scanning line 106 as a mask, phosphorus ions are implanted into the semiconductor layer through the gate insulating film 105 by an ion implantation method. An N-type source region 104 and a drain region 103 are provided by implantation and self-alignment. Further, the surface of the scanning line 106 made of tantalum is oxidized by an anodic oxidation method to provide a first insulator 115 made of tantalum oxide having a thickness of 250 to 450 nm. The semiconductor layer in the source region 104 and the drain region 103 is activated by irradiating the obtained laser piece to reduce the resistance.

【0012】図4に更に詳しい薄膜トランジスタの構造
を示す。イオン打込み法によりソース領域403、ドレ
イン領域404形成後、陽極酸化法によりタンタルより
成る走査線406の表面を酸化し、第1の絶縁体407
を得る。この時、走査線406は表面が酸化されて線幅
が細り、ソース領域404と走査線406の間には△L
の間隔が生じる。薄膜トランジスタのスイッチング動作
の際、この△Lがソース端410にかかる電界を低減さ
せて、薄膜トランジスタのオフ時の電流を著しく低く抑
える事ができる。ドレイン端409においても全く同様
である。
FIG. 4 shows a more detailed structure of the thin film transistor. After forming the source region 403 and the drain region 404 by ion implantation, the surface of the scanning line 406 made of tantalum is oxidized by anodic oxidation to form a first insulator 407.
Get. At this time, the surface of the scanning line 406 is oxidized and the line width is reduced, and ΔL is applied between the source region 404 and the scanning line 406.
Is generated. At the time of the switching operation of the thin film transistor, ΔL reduces the electric field applied to the source terminal 410, so that the off-state current of the thin film transistor can be significantly reduced. The same is true for the drain end 409.

【0013】一方タンタル酸化物より成る第1の絶縁体
407形成後、レーザー光408を照射し、ソース領域
403、ドレイン領域404に打込まれたリンイオンを
活性化する際、第1の絶縁体407及びゲート絶縁膜4
05はレーザー光408を透過するため、ドレイン端4
09、ソース端410にも十分なレーザー光が照射さ
れ、ドレイン端409ソース端410における構造欠陥
が減少し、ジャンクション特性が向上するとともに薄膜
トランジスタの寄生抵抗も小さくできる。
On the other hand, after the first insulator 407 made of tantalum oxide is formed, a laser beam 408 is irradiated to activate phosphorus ions implanted in the source region 403 and the drain region 404, and when the first insulator 407 is And gate insulating film 4
05 is the drain end 4 because the laser beam 408 is transmitted.
09, the source end 410 is also irradiated with a sufficient laser beam, the drain end 409 reduces structural defects at the source end 410, improves junction characteristics, and reduces the parasitic resistance of the thin film transistor.

【0014】次に図1に示す様にコンタクトホール11
3を開口にした後、厚さが30〜200nmのITO膜
で画素電極108、シールド電極116を設ける。シー
ルド電極116は、走査線106を完全に覆っており、
走査線106とは第1の絶縁体115で絶縁されてい
る。第1の絶縁体115は0.01wt%のクエン酸水
溶液を化成液として陽極酸化法により酸化した緻密なタ
ンタル酸化物であり走査線106とシールド電極116
の短絡欠陥はほとんど発生しない。走査線106とシー
ルド電極116の絶縁をより完全なものとするため、第
1の絶縁体115を図5に示す様に、第1の絶縁体50
7と第3の絶縁体508の2層構造としてもよい。第3
の絶縁体508は、ゲート絶縁膜505と同一の材質と
するとコンタクトホール511を開口する際、同一のエ
ッチャントでコンタクトホール511が開口でき、合理
的であり、スパッタリング法、CVD法等によるSiO
2 が好ましい。
Next, as shown in FIG.
After the opening 3 is formed, the pixel electrode 108 and the shield electrode 116 are provided with an ITO film having a thickness of 30 to 200 nm. The shield electrode 116 completely covers the scanning line 106,
The scan line 106 is insulated from the first insulator 115. The first insulator 115 is a dense tantalum oxide oxidized by an anodizing method using an aqueous solution of citric acid of 0.01 wt% as a chemical conversion solution.
Almost no short-circuit defects. In order to complete the insulation between the scanning line 106 and the shield electrode 116, the first insulator 115 is replaced with a first insulator 50 as shown in FIG.
7 and a third insulator 508 may be employed. Third
If the insulator 508 is made of the same material as the gate insulating film 505, the contact hole 511 can be opened with the same etchant when the contact hole 511 is opened.
2 is preferred.

【0015】更に、図1に示す様に厚さが200〜50
0nmのSiO2より成る第2の絶縁体107を設け、
コンタクトホール114、画素開口窓117を開口した
後、厚さが500〜800nmのアルミニウムとシリコ
ンの合金より成る信号線109を設ける。
Further, as shown in FIG.
A second insulator 107 of 0 nm SiO 2 is provided;
After opening the contact hole 114 and the pixel opening window 117, a signal line 109 having a thickness of 500 to 800 nm and made of an alloy of aluminum and silicon is provided.

【0016】第1の絶縁基板101と対向して、ITO
膜、金属より成る共通電極111を設けた第2の絶縁基
板112を配置し、第1の絶縁基板101と第2の絶縁
基板112の間に液晶層110を設け液晶表示装置を構
成する。更に液晶表示装置の外部あるいは周辺部で、シ
ールド電極116と共通電極111を接続し、この2つ
の電極が常に同電位となる様にする。この結果、走査線
106は、液晶層110に対してシールド電極116に
より完全に静電シールドされた状態となり、図3に示す
駆動波形を用いて液晶表示装置を駆動しても、液晶層1
10に直流電圧が印加される事はなく、長期に渡り信頼
性が高く、良質の表示品質をもつ液晶表示装置が実現で
きる。
Opposite to the first insulating substrate 101, ITO
A second insulating substrate 112 provided with a common electrode 111 made of a film and a metal is arranged, and a liquid crystal layer 110 is provided between the first insulating substrate 101 and the second insulating substrate 112 to constitute a liquid crystal display device. Further, the shield electrode 116 and the common electrode 111 are connected to the outside or the periphery of the liquid crystal display device so that these two electrodes always have the same potential. As a result, the scanning lines 106 are completely electrostatically shielded from the liquid crystal layer 110 by the shield electrode 116. Even when the liquid crystal display device is driven using the driving waveform shown in FIG.
No DC voltage is applied to the liquid crystal 10 and a liquid crystal display device having high reliability over a long period of time and high display quality can be realized.

【0017】走査線106としてタンタルを適用した1
例について説明したが、走査線106はタンタルに限定
されるものではなく、陽極酸化法により表面に緻密で絶
縁性の良好な酸化物が形成できる材質であれば何でもよ
く、ニオブ、アルミニウム等を用いても全く同様に構成
できる。
1 using tantalum as the scanning line 106
Although an example has been described, the scanning line 106 is not limited to tantalum, and any material may be used as long as it can form a dense oxide with good insulating properties on the surface by anodization, and niobium, aluminum, or the like is used. The configuration can be exactly the same.

【0018】(参考例2) 図6に本発明による液晶表示装置の他の参考例を示し、
(a)は上視図、(b)はAA′における断面図、
(c)はBB′における断面図である。
Reference Example 2 FIG. 6 shows another reference example of the liquid crystal display device according to the present invention.
(A) is a top view, (b) is a cross-sectional view at AA ′,
(C) is a sectional view taken along BB '.

【0019】図6に示す液晶表示装置を構成する薄膜ト
ランジスタ、第1の絶縁基板601、共通電極611を
設けた第2の絶縁基板612液晶層610は参考例1と
同様である。参考例1との相違点はタンタル酸化物より
成る第1の絶縁体615を設けた後100〜200nm
の厚さにクロム等の可視光を遮断する金属により走査線
606を覆う様にシールド電極616を構成し、更にこ
れらを被覆する様に膜厚が200〜500nmのSiO
2より成る第2の絶縁体607を積層し、コンタクトホ
ール613、614を通して信号線609と画素電極6
08がそれぞれソース領域604とドレイン領域603
と接続される様に構成した点である。画素電極608は
前段の走査線をシールドするシールド電極617及びシ
ールド電極616と第2の絶縁体607で絶縁を保ち重
なり合う様に構成されている。この結果走査線606と
画素電極608の隙間から光が透過することがなくな
り、信号線609と画素電極608の隙間から透過して
くる光のみを遮光すれば良く、第1の絶縁基板601と
第2の絶縁基板612を貼り合わせる際の精度が低くで
き、更に液晶表示装置の開口率を大きくできる。
A thin film transistor, a first insulating substrate 601 and a second insulating substrate 612 provided with a common electrode 611 constituting a liquid crystal display device shown in FIG. 6 are the same as in the first embodiment. The difference from Reference Example 1 is that 100 to 200 nm after the first insulator 615 made of tantalum oxide is provided.
The shield electrode 616 is formed so as to cover the scanning lines 606 with a metal such as chrome, which blocks visible light, and further has a thickness of 200 to 500 nm so as to cover them.
2 is laminated, and the signal line 609 and the pixel electrode 6 are passed through the contact holes 613 and 614.
08 is a source region 604 and a drain region 603, respectively.
It is configured to be connected to The pixel electrode 608 is configured so as to be insulated by the shield electrode 617 and the shield electrode 616 that shield the preceding scanning line and the second insulator 607 so as to overlap with each other. As a result, light does not pass through the gap between the scanning line 606 and the pixel electrode 608, and only light transmitted through the gap between the signal line 609 and the pixel electrode 608 need be shielded. The accuracy in bonding the second insulating substrate 612 can be reduced, and the aperture ratio of the liquid crystal display device can be increased.

【0020】図7に第2の絶縁基板612に設けられる
光遮光層と画素電極608の位置関係を示す。図を簡単
とするため光遮光層と画素電極の位置関係のみを示し、
(a)は従来の液晶表示装置、(b)は本発明による液
晶表示装置である。
FIG. 7 shows the positional relationship between the light-shielding layer provided on the second insulating substrate 612 and the pixel electrode 608. Only the positional relationship between the light shielding layer and the pixel electrode is shown for simplicity of the drawing,
(A) is a conventional liquid crystal display device, and (b) is a liquid crystal display device according to the present invention.

【0021】図7(a)に示す従来の液晶表示装置は、
走査線と画素電極の容量結合により走査線の信号が画素
電極に書き込まれるのを防ぐ為、走査線と画素電極の間
に液晶層と同程度の厚さに相当する隙間を設け、更に走
査線の配線幅を考慮し、隣り合う画素電極702と70
3の間隔L1 を15〜20μmとしていた。
The conventional liquid crystal display device shown in FIG.
In order to prevent the signal of the scanning line from being written to the pixel electrode due to the capacitive coupling between the scanning line and the pixel electrode, a gap corresponding to the same thickness as the liquid crystal layer is provided between the scanning line and the pixel electrode. In consideration of the wiring width of adjacent pixel electrodes 702 and 70
The interval L1 of No. 3 was 15 to 20 μm.

【0022】更に第2の絶縁基板に設けられた光遮光層
701と第1の絶縁基板に設けられた画素電極702
は、両者の基板の貼り合わせ精度より、L2 が10μm
必要とされていた。信号線の配線方向についても同様に
隣り合う画素電極704と705の間隔L3 は15〜2
0μm、光遮光層701と画素電極704の貼り合わせ
精度L4 は10μm必要とされていた。画素ピッチを
X、Yそれぞれ100μmピッチとして開口率を求める
と、42〜36%となる。これに対し、本発明による液
晶表示装置は図7(b)に示す様に、画素電極706と
707の間隔L6 、画素電極707と光遮光層708の
貼り合わせ精度L7 は従来と同様であるが、走査線の配
線方向の光遮光層は、第1の絶縁基板に設けられたクロ
ム等の金属より成るシールド電極が光遮光層を兼ねてお
り、L5 は、走査線の配線幅を5〜10μmとすれば、
10〜15μmあれば十分である。
Further, a light shielding layer 701 provided on the second insulating substrate and a pixel electrode 702 provided on the first insulating substrate
Means that L2 is 10 μm because of the accuracy of bonding the two substrates.
Was needed. Similarly, in the wiring direction of the signal line, the distance L3 between the adjacent pixel electrodes 704 and 705 is 15 to 2
0 μm, and the bonding accuracy L 4 between the light shielding layer 701 and the pixel electrode 704 was required to be 10 μm. When the pixel ratio is determined by setting the pixel pitch to 100 μm each for X and Y, the aperture ratio is 42 to 36%. On the other hand, in the liquid crystal display device according to the present invention, as shown in FIG. 7B, the distance L6 between the pixel electrodes 706 and 707 and the bonding accuracy L7 between the pixel electrode 707 and the light shielding layer 708 are the same as those in the related art. In the light shielding layer in the scanning line wiring direction, a shield electrode made of a metal such as chromium provided on the first insulating substrate also serves as the light shielding layer, and L5 sets the scanning line wiring width to 5 to 10 μm. given that,
10 to 15 μm is sufficient.

【0023】従来例と同様にX、Yの画素ピッチをそれ
ぞれ100μmピッチとし開口率を求めると58〜51
%となり従来に比べ開口率が38〜42%以上向上し、
液晶表示装置の明るさを著しく向上できる。一方第1の
絶縁基板と第2の絶縁基板の貼り合わせ精度がX方向に
ついては従来と変わらないがY方向についてはアライメ
ントフリーとなり、貼り合わせの合理化、歩留りの向上
が図れる。参考例1と同様にシールド電極と共通電極を
同電位とすることにより、走査線はシールド電極により
静電シールドされ液晶層に直流電圧が印加される事はな
い。
Similarly to the conventional example, when the X and Y pixel pitches are each set to 100 μm and the aperture ratio is calculated, 58 to 51
% And the aperture ratio is improved by 38 to 42% or more as compared with the related art,
The brightness of the liquid crystal display device can be significantly improved. On the other hand, the bonding accuracy of the first insulating substrate and the second insulating substrate is not different from the conventional one in the X direction, but is alignment-free in the Y direction, so that the bonding can be rationalized and the yield can be improved. By setting the shield electrode and the common electrode to the same potential as in Reference Example 1, the scanning line is electrostatically shielded by the shield electrode, and no DC voltage is applied to the liquid crystal layer.

【0024】(実施例) 図8に本発明による液晶表示装置の実施例を示し、
(a)は上視図、(b)はAA′における断面図、
(c)はBB′における断面図である。
(Embodiment) FIG. 8 shows an embodiment of a liquid crystal display device according to the present invention.
(A) is a top view, (b) is a cross-sectional view at AA ′,
(C) is a sectional view taken along BB '.

【0025】図6に示した実施例2との相違点は、走査
線806と信号線809の交叉部に薄膜トランジスタを
設けた点と、保持容量部817をドレイン領域803、
ゲート絶縁膜805、シールド電極816、第2の絶縁
体807、画素電極808を積層する事により設けた点
である。
The difference from the second embodiment shown in FIG. 6 is that a thin film transistor is provided at the intersection of the scanning line 806 and the signal line 809, and that the storage capacitor 817 is replaced with the drain region 803.
The point is that the gate insulating film 805, the shield electrode 816, the second insulator 807, and the pixel electrode 808 are provided by stacking.

【0026】、図8(b)に走査線806と信号線80
9の交叉部の断面構造を示す。薄膜トランジスタの基本
的な構造は、参考例1、参考例2と同様であるが、ドレ
イン領域803と信号線809が容量結合により信号線
809の信号がドレイン領域803を通して画素電極8
08へ書き込まれるのを防ぐ為ドレイン電極803をシ
ールド電極816により静電シールドし、容量結合を無
くす。また、薄膜トランジスタは走査線806と信号線
809の下部に構成でき、液晶表示装置の開口率が向上
する。即ち、走査線806と信号線809の交差部の下
部に薄膜トランジスタのチャネル領域を形成し、ソース
領域は、信号線の下部に形成することができるため、開
口率を向上させることができる。
FIG. 8B shows scanning lines 806 and signal lines 80.
9 shows a cross-sectional structure of a crossing portion 9. The basic structure of the thin film transistor is the same as that of the reference examples 1 and 2 except that the drain region 803 and the signal line 809 are capacitively coupled so that the signal of the signal line 809 passes through the drain region 803 and the pixel electrode 8
In order to prevent the data from being written to the drain electrode 08, the drain electrode 803 is electrostatically shielded by the shield electrode 816 to eliminate capacitive coupling. Further, the thin film transistor can be formed below the scanning line 806 and the signal line 809, so that the aperture ratio of the liquid crystal display device is improved. That is, the channel region of the thin film transistor can be formed below the intersection of the scanning line 806 and the signal line 809, and the source region can be formed below the signal line, so that the aperture ratio can be improved.

【0027】図8(c)に保持容量部の断面構造を示
す。保持容量部817は、不純物を添加したシリコンよ
り成るドレイン領域803、ゲート絶縁膜805、シー
ルド電極816、第2の絶縁体807、画素電極808
の積層構造となっており、ドレイン電極803と画素電
極808はコンタクトホール813を介して同電位とな
っている。この結果保持容量は、シールド電極816を
一方の電極として、ゲート絶縁膜805をドレイン領域
803で挟んだ容量と、第2の絶縁体807を画素電極
808で挟んだ容量が並列に構成されており、小さな専
有面積で十分な大きさの保持容量が実現でき開口率が向
上する。この様に構成されたシールド電極816は3つ
の役目を有する。第1に参考例1、参考例2と同様、液
晶層810へ直流電圧が印加されるのを防ぐ静電シール
ドとしての役目、第2に参考例2と同様、走査線806
と画素電極808、818の隙間より漏れる光の光遮光
層としての役目、第3に、保持容量の一方の電極の電位
を固定する保持容量線の役目がある。
FIG. 8C shows a sectional structure of the storage capacitor portion. The storage capacitor portion 817 includes a drain region 803 made of doped silicon, a gate insulating film 805, a shield electrode 816, a second insulator 807, and a pixel electrode 808.
And the drain electrode 803 and the pixel electrode 808 have the same potential via the contact hole 813. As a result, the storage capacitor has a configuration in which a capacitor having the gate insulating film 805 sandwiched between the drain regions 803 with the shield electrode 816 as one electrode and a capacitor sandwiching the second insulator 807 between the pixel electrodes 808 are arranged in parallel. In addition, a sufficiently large storage capacity can be realized with a small occupied area, and the aperture ratio is improved. The shield electrode 816 thus configured has three functions. First, as in Reference Examples 1 and 2, a role as an electrostatic shield for preventing a DC voltage from being applied to the liquid crystal layer 810. Second, as in Reference Example 2, the scanning line 806 is used.
And a third function of a storage capacitor line for fixing the potential of one electrode of the storage capacitor.

【0028】図9に、シールド電極916にタンタル、
第2の絶縁体907として、シールド電極916の表面
を陽極酸化法により酸化したタンタル酸化物で構成した
薄膜トランジスタの断面を示す。陽極酸化法により形成
したタンタル酸化物は、緻密でピンホール等の欠陥の少
ない絶縁膜が室温で得られ、更に膜厚の制御性、再現性
に優れている。この結果、信号線909とシールド電極
916の短絡欠陥を無くせる。タンタル酸化物は比誘電
率が25〜28と大きく、SiO2 の6〜7倍有り、保
持容量の専有面積をSiO2を使用した場合の1/6〜
1/7にでき、上記の例に比べ更に開口率を大きくでき
る。一方保持容量の短絡欠陥も無くせるため、液晶表示
装置の画素欠陥も大幅に減少できる。参考例2において
もタンタルを用いれば低欠陥化が実現できる。
FIG. 9 shows that the shield electrode 916 has tantalum,
A cross section of a thin film transistor including a tantalum oxide in which the surface of a shield electrode 916 is oxidized by an anodic oxidation method as a second insulator 907 is shown. The tantalum oxide formed by the anodic oxidation method can provide a dense insulating film having few defects such as pinholes at room temperature, and has excellent controllability and reproducibility of the film thickness. As a result, a short circuit defect between the signal line 909 and the shield electrode 916 can be eliminated. Tantalum oxide dielectric constant as large as 25 to 28, 1/6 when there 6-7 times SiO 2, the area occupied by the storage capacitor using SiO 2
The aperture ratio can be reduced to 1/7, and the aperture ratio can be further increased compared to the above example. On the other hand, since the short-circuit defect of the storage capacitor can be eliminated, the pixel defect of the liquid crystal display device can be greatly reduced. Also in Reference Example 2, if tantalum is used, a reduction in defects can be realized.

【0029】[0029]

【発明の効果】本発明は次のようなすぐれた効果を有す
る。
The present invention has the following excellent effects.

【0030】薄膜トランジスタを走査線と信号線の下部
に構成でき、開口率を大きくできるので、液晶装置の明
るさを著しく向上させることができるものであるととも
に、保持容量を持つことにより、小さな専有面積で十分
な大きさの保持容量が実現でき、さらなる開口率が向上
するものである。
Since the thin film transistor can be formed below the scanning line and the signal line and the aperture ratio can be increased, the brightness of the liquid crystal device can be remarkably improved. Thus, a sufficiently large storage capacitor can be realized, and the aperture ratio can be further improved.

【0031】[0031]

【0032】[0032]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の参考例1による液晶表示装置を示す
図。
FIG. 1 is a diagram showing a liquid crystal display device according to a first embodiment of the present invention.

【図2】従来の液晶表示装置を示す図。FIG. 2 is a diagram showing a conventional liquid crystal display device.

【図3】液晶表示装置を駆動する一般的な時分割駆動の
信号波形を示す図。
FIG. 3 is a diagram showing signal waveforms of general time division driving for driving a liquid crystal display device.

【図4】FIG. 4

【図5】本発明の参考例1の薄膜トランジスタの構造を
示す断面図。
FIG. 5 is a cross-sectional view illustrating a structure of a thin film transistor according to Reference Example 1 of the present invention.

【図6】本発明の参考例2による液晶表示装置を示す
図。
FIG. 6 is a diagram showing a liquid crystal display device according to Embodiment 2 of the present invention.

【図7】本発明の参考例2の第2の絶縁基板に設けられ
る光遮光層と画素電極の位置関係を示す図。
FIG. 7 is a diagram showing a positional relationship between a light-shielding layer provided on a second insulating substrate and a pixel electrode according to a reference example 2 of the present invention.

【図8】本発明の実施例による液晶表示装置を示す図。FIG. 8 is a diagram showing a liquid crystal display according to an embodiment of the present invention.

【図9】本発明の実施例の薄膜トランジスタの構造を示
す断面図。
FIG. 9 is a cross-sectional view illustrating a structure of a thin film transistor according to an example of the present invention.

【符号の説明】[Explanation of symbols]

101、201、401、501、601、801、9
01 第1の絶縁基板 102、202、402、502、602、802、9
02 チャネル領域 103、204、403、503、603、803、9
03 ドレイン領域 104、203、404、504、604、804、9
04 ソース領域 105、205、405、505、605、805、9
05 ゲート絶縁膜 106、206、406、506、606、806、9
06 走査線 107、607、807、907 第2の絶縁体 108、208、510、608、808、702、7
03、704、705、706、707、818 画素
電極 109、209、609、809、909 信号線 110、210、610、810 液晶層 111 211、611、811 共通電極 112、212、612、812 第2の絶縁基板 113、114、213、214、511、613、6
14、813、814コンタクトホール 115、407、507、615、815、915 第
1の絶縁体 116、509、616、617、816、916 シ
ールド電極 117 画素開口窓 207 層間絶縁膜 408 レーザー光 409 ドレイン端 410 ソース端 508 第3の絶縁体 701、708 光遮光層 817 保持容量部
101, 201, 401, 501, 601, 801, 9
01 first insulating substrate 102, 202, 402, 502, 602, 802, 9
02 channel area 103, 204, 403, 503, 603, 803, 9
03 Drain regions 104, 203, 404, 504, 604, 804, 9
04 Source area 105, 205, 405, 505, 605, 805, 9
05 Gate insulating film 106, 206, 406, 506, 606, 806, 9
06 Scan line 107, 607, 807, 907 Second insulator 108, 208, 510, 608, 808, 702, 7
03, 704, 705, 706, 707, 818 Pixel electrode 109, 209, 609, 809, 909 Signal line 110, 210, 610, 810 Liquid crystal layer 111 211, 611, 811 Common electrode 112, 212, 612, 812 Second Of insulating substrates 113, 114, 213, 214, 511, 613, 6
14, 813, 814 Contact hole 115, 407, 507, 615, 815, 915 First insulator 116, 509, 616, 617, 816, 916 Shield electrode 117 Pixel opening window 207 Interlayer insulating film 408 Laser light 409 Drain end 410 Source end 508 Third insulator 701, 708 Light shielding layer 817 Storage capacitance portion

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1368

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直線状の走査線と、前記走査線に交差す
る直線状の信号線と、前記走査線と前記信号線に接続さ
れる薄膜トランジスタと、前記薄膜トランジスタに接続
される画素電極と、保持容量とを具備する液晶装置であ
って、前記薄膜トランジスタのソース・ドレイン・チャ
ネル領域となる半導体層は、前記信号線と重なるように
前記走査線を挟んで一方側から他方側に延在され、前記
延在された半導体層は屈曲して前記走査線の配線方向に
沿って延在されて前記ドレイン領域と保持容量の一方の
電極となり、前記ドレイン領域と前記画素電極とを接続
するコンタクトホールと前記保持容量とは前記画素電極
の一辺に沿って配置されてなり、保持容量の他方の電極
は、前記一方の電極と重なるように前記画素電極の一辺
に沿って延在するとともに、前記コンタクトホールの形
成位置に対応して切り欠き部を有することを特徴とする
液晶装置。
A linear scanning line, a linear signal line intersecting the scanning line, a thin film transistor connected to the scanning line and the signal line, a pixel electrode connected to the thin film transistor, and a holding device. A liquid crystal device comprising a capacitor, wherein a semiconductor layer serving as a source / drain / channel region of the thin film transistor extends from one side to the other side across the scanning line so as to overlap with the signal line; The extended semiconductor layer is bent and extended along the wiring direction of the scanning line to become one electrode of the drain region and the storage capacitor, and a contact hole connecting the drain region and the pixel electrode, and The storage capacitor is disposed along one side of the pixel electrode, and the other electrode of the storage capacitor extends along one side of the pixel electrode so as to overlap the one electrode. Both have a notch corresponding to the position where the contact hole is formed.
【請求項2】 前記走査線が導電性電極で覆われている
ことを特徴とする請求項1記載の液晶装置。
2. The liquid crystal device according to claim 1, wherein the scanning line is covered with a conductive electrode.
JP1625098A 1998-01-28 1998-01-28 Liquid crystal device Expired - Lifetime JP3097647B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1625098A JP3097647B2 (en) 1998-01-28 1998-01-28 Liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1625098A JP3097647B2 (en) 1998-01-28 1998-01-28 Liquid crystal device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21706991A Division JP3189310B2 (en) 1991-08-28 1991-08-28 Liquid crystal device manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000134570A Division JP3159215B2 (en) 1991-08-28 2000-05-08 Liquid crystal device

Publications (2)

Publication Number Publication Date
JPH10186409A JPH10186409A (en) 1998-07-14
JP3097647B2 true JP3097647B2 (en) 2000-10-10

Family

ID=11911329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1625098A Expired - Lifetime JP3097647B2 (en) 1998-01-28 1998-01-28 Liquid crystal device

Country Status (1)

Country Link
JP (1) JP3097647B2 (en)

Also Published As

Publication number Publication date
JPH10186409A (en) 1998-07-14

Similar Documents

Publication Publication Date Title
US5028122A (en) Liquid crystal active-matrix display device
US4935792A (en) Thin film transistor array
JP3267011B2 (en) Liquid crystal display
US5231039A (en) Method of fabricating a liquid crystal display device
EP0301571B1 (en) Thin film transistor array
EP0329887B1 (en) Liquid crystal display device
KR100287666B1 (en) Active matrix substrate
JPH05307194A (en) Active matrix display device and its driving method
JPH09218424A (en) Liquid crystal display element of thin-film transistors and its production
JP3189310B2 (en) Liquid crystal device manufacturing method
US7349036B2 (en) Liquid crystal display storage device and method of fabricating the same
JP3159215B2 (en) Liquid crystal device
JP2664199B2 (en) Liquid crystal display panel manufacturing method
JP3097647B2 (en) Liquid crystal device
JP3196767B2 (en) Liquid crystal device
JP3605337B2 (en) Liquid crystal device
JP3386057B2 (en) Liquid crystal device
JP3125785B2 (en) Liquid crystal device
JP3510876B2 (en) Active matrix display device
JPH08201852A (en) Active matrix display device
JP3391349B2 (en) Liquid crystal display
JP3216053B2 (en) Liquid crystal display
JPH07297405A (en) Thin film transistor and its manufacture
JPH0832083A (en) Thin film transistor
JPH0748563B2 (en) Thin film transistor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 12