JP3093747B2 - Abnormal film formation prevention mask - Google Patents

Abnormal film formation prevention mask

Info

Publication number
JP3093747B2
JP3093747B2 JP11044446A JP4444699A JP3093747B2 JP 3093747 B2 JP3093747 B2 JP 3093747B2 JP 11044446 A JP11044446 A JP 11044446A JP 4444699 A JP4444699 A JP 4444699A JP 3093747 B2 JP3093747 B2 JP 3093747B2
Authority
JP
Japan
Prior art keywords
mask
glass substrate
film formation
abnormal
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11044446A
Other languages
Japanese (ja)
Other versions
JP2000239840A (en
Inventor
浩二 長瀬
Original Assignee
鹿児島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鹿児島日本電気株式会社 filed Critical 鹿児島日本電気株式会社
Priority to JP11044446A priority Critical patent/JP3093747B2/en
Publication of JP2000239840A publication Critical patent/JP2000239840A/en
Application granted granted Critical
Publication of JP3093747B2 publication Critical patent/JP3093747B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、異常成膜防止マス
クに関し、特に、マスクとガラス基板間で発生する異常
放電を防止する異常成膜防止マスクに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an abnormal film formation preventing mask, and more particularly to an abnormal film formation preventing mask for preventing an abnormal electric discharge between a mask and a glass substrate.

【0002】[0002]

【従来の技術】異常成膜防止マスクの従来例を以下に説
明する。
2. Description of the Related Art A conventional example of an abnormal film formation preventing mask will be described below.

【0003】まず、第1の従来例として、特開平7−3
10181号公報記載の直流マグネトロンスパッタ方法
および装置は、公報の図1に示すように、マスクを浮動
電位とすることによりプラズマ密度の変動をなくし、大
面積ガラス基板上に均一な膜を作製することを可能にす
るというものである。また、この公報の他の実施例とし
て、マスクに電圧計を接続し、導電性の膜が多量に付着
してマスクと接地電極あるいはスパッタ室の壁面と電気
的に接触したかどうかを検出する構成も記載されてい
る。
First, as a first conventional example, Japanese Patent Application Laid-Open No. 7-3
As shown in FIG. 1 of the publication, the DC magnetron sputtering method and apparatus disclosed in Japanese Patent Publication No. 10181 can eliminate the fluctuation of the plasma density by setting the mask to a floating potential and produce a uniform film on a large-area glass substrate. Is to make it possible. Further, as another embodiment of this publication, a voltmeter is connected to a mask to detect whether a large amount of a conductive film has adhered and has come into electrical contact with the ground electrode or the wall surface of a sputtering chamber. Are also described.

【0004】次に、第2の従来例として、特開平7−2
68603号公報に記載の導電膜の成膜方法は、表面に
導電膜が形成されているガラス基板に対してマスキング
スパッタ法にて導電膜を成膜する際、マスク板の表面に
絶縁物で被覆することによってマスク板とガラス基板の
間での異常放電を発生させないという方法である。
Next, as a second conventional example, Japanese Patent Laid-Open No. 7-2
In the method for forming a conductive film described in Japanese Patent No. 68603, when a conductive film is formed by masking sputtering on a glass substrate having a conductive film formed on the surface, the surface of the mask plate is covered with an insulator. By doing so, abnormal discharge between the mask plate and the glass substrate is not generated.

【0005】次に、第3の従来例として特開昭63−3
12962号公報記載の方法は、基板ホルダおよびマス
クをアース電位から絶縁することによって、大電力で放
電を行なってもマスクとガラス基板の間での異常放電を
発生させないようにする方法である。
Next, a third conventional example is disclosed in
The method disclosed in Japanese Patent No. 12962 is a method of insulating a substrate holder and a mask from a ground potential so that an abnormal discharge between the mask and the glass substrate is not generated even when discharging with a large power.

【0006】次に、第4の従来例として、特開平3−0
91237号公報には、マスクに絶縁膜を形成して蒸
着,スパッタなどで成膜する方法が記載されている。
Next, as a fourth conventional example, Japanese Patent Application Laid-Open No.
Japanese Patent Application Laid-Open No. 91237 describes a method in which an insulating film is formed on a mask and formed by vapor deposition, sputtering, or the like.

【0007】次に、第5の従来例として、特開昭61−
264174号公報記載の方法は、基板上に形成する薄
膜のステップカバレージを向上させたり、結合の弱い汚
染物質をスパッタリングで除去しながら成膜を行うため
に、基板にバイアス電圧を印加しながら直流放電にて成
膜するバイアススパッタリング方法において、基板上の
膜が絶縁物である時に起こるガラス基板上の膜の帯電に
よって発生する異常放電を防止するために、基板に印加
するバイアス電圧を周期レベルで接地電圧に戻すことを
行って成膜する手法である。
Next, as a fifth conventional example, Japanese Patent Laid-Open Publication No.
The method described in Japanese Patent No. 264174 discloses a method in which a DC voltage is applied to a substrate while applying a bias voltage to improve the step coverage of a thin film formed on the substrate or to form a film while removing contaminants having weak bonding by sputtering. In the bias sputtering method, the bias voltage applied to the substrate is grounded at a periodic level in order to prevent abnormal discharge caused by charging of the film on the glass substrate when the film on the substrate is an insulator. This is a method of forming a film by returning to a voltage.

【0008】次に、第6の従来例として、特開平3−1
41686号公報には、第5の従来例と同様に基板にバ
イアス電圧を印加してスパッタリングを行うバイアスス
パッタリング手法が記載されている。
Next, as a sixth conventional example, Japanese Patent Laid-Open No.
Japanese Patent No. 41686 describes a bias sputtering method in which a bias voltage is applied to a substrate to perform sputtering in the same manner as in the fifth conventional example.

【0009】[0009]

【発明が解決しようとする課題】しかし、上述した従来
例には次のような問題点があった。
However, the above-mentioned prior art has the following problems.

【0010】まず、第1の従来例では、マスクの浮動電
位とガラス基板の浮動電位とは必ずしも同電位とはなら
ない。それは、マスクの電気容量,あるいはマスクの大
きさ,スパッタの条件によって、ガラス基板がプラズマ
中に存在する領域とマスクがプラズマ中に存在する領域
とが異なるためである。この電位差があるために、ガラ
ス基板とマスクとの間で異常放電が発生する。さらに、
ガラス基板とマスクとが接触した場合はそこで電気的接
触が起こり、その接触が局所的である場合は局所的に大
電流が流れ、ガラス基板上に異常成膜が発生する。ガラ
ス基板とマスクが接触する原因は、ガラス基板上に形成
される薄膜の内部応力、あるいはガラス基板の加熱によ
る反りのためである。これを回避する手段として、マス
クとガラス基板との隙間(距離)を十分に確保すればよ
く、公報の実施例3にも基板より遠方に設置することは
可能と記載されている。しかしながら、ガラス基板とマ
スクとの隙間を十分に確保すると、スパッタされた粒子
はガラス基板のほぼ全面に堆積し、且つガラス基板端面
にまで堆積する。このため、マスクによって所定の成膜
領域を制限することが困難となる。さらに、端面まで成
膜されたガラス基板を洗浄装置などの次工程装置で処理
する際に、ガラス基板のアライメント機構がガラス基板
端面と接触するためにガラス基板端面からスパッタで成
膜された薄膜が剥がれる可能性がある。この剥がれた薄
膜は洗浄装置内にゴミとして残ったり、基板上にゴミと
して再付着したりするためにトランジスタの欠陥を発生
させるという問題があった。
First, in the first conventional example, the floating potential of the mask and the floating potential of the glass substrate are not always the same. This is because the region where the glass substrate exists in the plasma and the region where the mask exists in the plasma are different depending on the electric capacity of the mask, the size of the mask, and sputtering conditions. Due to this potential difference, abnormal discharge occurs between the glass substrate and the mask. further,
When the glass substrate comes into contact with the mask, electrical contact occurs there. When the contact is local, a large current flows locally, and abnormal film formation occurs on the glass substrate. The contact between the glass substrate and the mask is due to internal stress of a thin film formed on the glass substrate or warpage due to heating of the glass substrate. As a means for avoiding this, a sufficient gap (distance) between the mask and the glass substrate may be ensured, and the third embodiment of the gazette also states that it can be installed farther than the substrate. However, if a sufficient gap is provided between the glass substrate and the mask, the sputtered particles accumulate on almost the entire surface of the glass substrate and even on the end surface of the glass substrate. For this reason, it is difficult to limit a predetermined film formation region using a mask. Furthermore, when processing the glass substrate formed up to the end surface with the next process equipment such as a cleaning device, the thin film formed by sputtering from the glass substrate end surface is used because the alignment mechanism of the glass substrate comes into contact with the glass substrate end surface. There is a possibility of peeling. The peeled thin film remains as dust in the cleaning device or reattaches as dust on the substrate, which causes a problem of causing a transistor defect.

【0011】また、第2の従来例に記載の導電膜の成膜
方法では、表面全体が絶縁物で被覆されたマスク板に
は、スパッタ粒子が堆積し、マスク表面には導電膜が形
成される。この導電膜はプラズマによって帯電し、か
つ、マスク板とは絶縁物の被覆にて絶縁されているため
に浮動電位となる。先に述べたとおり、ガラス基板も浮
動電位となる。このマスク板上の導電膜の浮動電位と、
ガラス基板の浮動電位は第1の従来例と同様に同電位と
はならない。従って、マスク板上の導電膜とガラス基板
の間で異常放電が発生する。
In the method of forming a conductive film according to the second conventional example, sputtered particles are deposited on a mask plate whose entire surface is covered with an insulator, and a conductive film is formed on the mask surface. You. This conductive film is charged by the plasma, and has a floating potential because it is insulated from the mask plate by an insulating coating. As described above, the glass substrate also has a floating potential. The floating potential of the conductive film on this mask plate,
The floating potential of the glass substrate is not the same as in the first conventional example. Therefore, abnormal discharge occurs between the conductive film on the mask plate and the glass substrate.

【0012】また、この第2の従来例では、もう1つの
問題点として、次の問題点がある。すなわち、導電膜は
マスク板の絶縁膜上に堆積するため、導電物の種類によ
ってはマスク板からの膜剥がれが発生しやすく、定期的
なメンテナンスの間隔が短時間になる。剥がれた膜はゴ
ミとしてスパッタ中に取り込まれ、薄膜の品質を低下さ
せる。膜剥がれ防止,定期メンテナンス間隔の長時間化
として通常施される表面処理は、Al,Cuの溶射処
理、あるいはブラスト処理であるため絶縁膜を形成する
ことができないということである。
Further, in the second conventional example, there is another problem as follows. That is, since the conductive film is deposited on the insulating film of the mask plate, peeling of the film from the mask plate is likely to occur depending on the type of the conductive material, and the interval of the periodic maintenance is short. The peeled film is taken in as dust during sputtering, and deteriorates the quality of the thin film. The surface treatment that is usually performed to prevent film peeling and lengthen the regular maintenance interval is a thermal spray treatment of Al or Cu or a blast treatment, which means that an insulating film cannot be formed.

【0013】さらに、第3の従来例では、アースに接続
された真空容器がアノードとして機能するため、マス
ク、基板ホルダを浮動電位にすることができるが、マス
クをアノードとして機能させる構成の場合では適用が困
難である。その理由は、アノードがない場合は、アース
電位から絶縁された基板ホルダとマスクとでは流入した
電子によって帯電してしまい、さらに、その帯電量は部
材自体の電気容量によって決まるために、基板ホルダと
マスクとは電気容量以上の電子の流入が受け付けられ
ず、ついにはプラズマ中に電子が余剰し放電が停止する
ためである。
Further, in the third conventional example, since the vacuum vessel connected to the ground functions as an anode, the mask and the substrate holder can be set at a floating potential. However, in the case of a configuration in which the mask functions as an anode, Difficult to apply. The reason is that if there is no anode, the substrate holder and the mask that are insulated from the ground potential are charged by the flowing electrons, and the amount of charge is determined by the electric capacity of the member itself. This is because the mask does not accept the inflow of the electrons having the electric capacity or more, and eventually, the electrons are surplus in the plasma and the discharge is stopped.

【0014】またさらに、第4の従来例では、第2の従
来例と同様に、マスク板上の導電膜とガラス基板との間
で異常放電が発生するという問題点がある。
Further, in the fourth conventional example, as in the second conventional example, there is a problem that an abnormal discharge occurs between the conductive film on the mask plate and the glass substrate.

【0015】また、第5の従来例の方法では、基板とタ
ーゲット間に成膜領域を制限するためのマスクなどがな
い場合にしか適用できないことである。仮にマスクを配
置した場合、そのマスクがアース電位であれば、基板の
電位がバイアス電圧が印加されているときでも接地電位
にあるときでも基板とマスクに電位差が生じる。マスク
が浮動電位となる場合であっても、マスクの電気容量、
あるいはマスクの大きさ,スパッタの条件によって、基
板がプラズマ中に存在する領域とマスクとがプラズマ中
に存在する領域が異なってくるためにマスクの浮動電位
は基板の電位と一致しない。マスクは、成膜領域を制限
するために基板近傍に配置されるため、基板とマスクの
電位差によって異常放電が発生する。このように、成膜
領域を制限するマスクを使用する場合には適用できない
という問題がある。
Further, the method of the fifth conventional example is applicable only when there is no mask or the like for limiting a film formation region between a substrate and a target. If a mask is provided and the mask is at ground potential, a potential difference occurs between the substrate and the mask whether the potential of the substrate is at a bias voltage or at a ground potential. Even when the mask has a floating potential, the electric capacity of the mask,
Alternatively, the floating potential of the mask does not match the potential of the substrate because the region where the substrate exists in the plasma and the region where the mask exists in the plasma differ depending on the size of the mask and the conditions of sputtering. Since the mask is arranged near the substrate in order to limit the film formation region, abnormal discharge occurs due to a potential difference between the substrate and the mask. As described above, there is a problem that the method cannot be applied when a mask for limiting a film formation region is used.

【0016】さらに、第6の従来例では、第5の従来例
と同様に、成膜領域を制限するマスクを基板とターゲッ
トの間に配置して成膜を行う場合には適用できないとい
う問題がある。その理由は第5の従来例と同様に、仮に
マスクを配置して成膜を行った場合でも基板とマスクに
電位差が生じるために異常放電が発生するからである。
Further, the sixth conventional example, like the fifth conventional example, has a problem that it cannot be applied to the case where a mask for limiting a film formation region is arranged between a substrate and a target to form a film. is there. The reason for this is that, similarly to the fifth conventional example, even when a mask is arranged and film formation is performed, an abnormal discharge occurs because a potential difference occurs between the substrate and the mask.

【0017】そこで、本発明の目的は、上記問題を解決
すべく、マスク板とガラス電極との間に発生する異常放
電を防止できる異常成膜防止マスクを提供することにあ
る。
Accordingly, an object of the present invention is to provide an abnormal film formation preventing mask capable of preventing an abnormal electric discharge occurring between a mask plate and a glass electrode in order to solve the above problem.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に、本発明の異常成膜防止マスクは、半導体,LCD
(液晶ディスプレイ),PDP(プラズマディスプレイ
パネル)の製造工程で使用されるスパッタ装置によりガ
ラス基板上に導電膜を成膜する際の異常を防止する異常
成膜防止マスクにおいて、ガラス基板表面の薄膜の母材
となるターゲットに対向するように配置され、成膜領域
を所定の領域に制限するための第1のマスクと、第1の
マスクをアース電極として使用し、ガラス基板近傍に配
置された第2のマスクとを備え、第2のマスクにバイア
ス電圧を制御しながら印加することによって第2のマス
クとガラス基板とを同電位にし、第2のマスクとガラス
基板間で発生する異常放電を防止したことを特徴とす
る。
In order to achieve the above object, an abnormal film formation preventing mask according to the present invention comprises a semiconductor, an LCD and the like.
(Liquid Crystal Display), PDP (Plasma Display Panel) An abnormal film formation prevention mask that prevents abnormalities when a conductive film is formed on a glass substrate by a sputtering device used in the manufacturing process . A first mask arranged to face a target serving as a base material, for limiting a film formation region to a predetermined region, and a first mask arranged near the glass substrate using the first mask as an earth electrode. A second mask, and applying a bias voltage to the second mask while controlling the bias so that the second mask and the glass substrate have the same potential, thereby preventing abnormal discharge occurring between the second mask and the glass substrate. It is characterized by having done.

【0019】また、第2のマスクは、第1のマスクとの
間に絶縁物を介して固定されるのが好ましい。
Preferably, the second mask is fixed to the first mask via an insulator.

【0020】さらに、ターゲットは直流電源の負極に、
第1のマスクはアースに接続されるのが好ましい。
Further, the target is a negative electrode of a DC power source,
Preferably, the first mask is connected to ground.

【0021】また、第2のマスクには専用のバイアス電
源が接続されるのが好ましい。
Preferably, a dedicated bias power supply is connected to the second mask.

【0022】さらに、第2のマスクとガラス基板とは、
1mm以下の隙間をもって配置され、ガラス基板の端面に
薄膜が形成されないようにするのが好ましい。
Furthermore, the second mask and the glass substrate
It is preferable that the glass substrate is disposed with a gap of 1 mm or less so that a thin film is not formed on the end face of the glass substrate.

【0023】またさらに、第2のマスクとガラス基板と
は、隙間をもたないのが好ましい。
Further, it is preferable that there is no gap between the second mask and the glass substrate.

【0024】また、ガラス基板上の成膜する領域と第2
のマスクとに接続され、バイアス電圧を設定するため
に、ガラス基板および第2のマスクの浮動電位を測定す
るオシロスコープを備えるのが好ましい。
Further, a region on the glass substrate where a film is to be formed and a second
And an oscilloscope for measuring a floating potential of the glass substrate and the second mask to set a bias voltage.

【0025】以上説明した本発明を適用する、例えばL
CDの製造工程の中で、スパッタ装置は導電膜や絶縁膜
などの薄膜をガラス基板上に形成するために利用されて
る。特に、導電膜はTFT方式の場合、液晶駆動用電
極、あるいはガラス基板上に構成される画素1つあたり
に1つ形成されるトランジスタのゲート,ドレイン配線
として機能する。スパッタで形成される薄膜は、ガラス
基板のほぼ全域に形成されるが、この薄膜に微細な欠陥
などがあるとゲート配線,ドレイン配線の断線やショー
トなどのLCDパネルとしての欠陥を発生させる。この
薄膜の微細な欠陥は、スパッタ中に発生する異常放電,
薄膜内に取り込まれる真空槽内部のゴミなどに起因す
る。また、限られた大きさのガラス基板内でより大きな
LCDパネルを製造しようとする場合、ガラス基板寸法
ぎりぎりまでLCDパネルの画素が構成されることとな
る。この時、スパッタによって形成される導電膜は、ガ
ラス基板寸法ぎりぎりまで異常成膜のない薄膜が要求さ
れ、基板周辺数mm非成膜領域が必要となる。これは、
次のような理由による。スパッタにて成膜を行った場
合、スパッタされた粒子はガラス基板表面だけでなくガ
ラス基板端面にまで堆積する。端面まで成膜されたガラ
ス基板が洗浄装置などの次工程で処理される際、ガラス
基板のアライメント機構によってガラス基板端面に衝撃
が加わり、ガラス基板端面より薄膜が剥がれることがあ
る。この剥がれた薄膜は洗浄装置内にゴミとして残った
り、ガラス基板上にゴミとして再付着したりするために
トランジスタの欠陥を発生させることとなる。本発明
は、以上のようなガラス基板寸法ぎりぎりまで異常成膜
痕のない薄膜をスパッタにて成膜する場合に適用され
る。
Applying the present invention described above, for example, L
In a CD manufacturing process, a sputtering apparatus is used for forming a thin film such as a conductive film or an insulating film on a glass substrate. In particular, in the case of the TFT method, the conductive film functions as a liquid crystal driving electrode or a gate and drain wiring of a transistor formed for each pixel formed on a glass substrate. The thin film formed by sputtering is formed over almost the entire area of the glass substrate. If the thin film has minute defects or the like, defects such as disconnection or short circuit of the gate wiring and the drain wiring are generated as LCD panels. The fine defects in this thin film are caused by abnormal discharge generated during sputtering,
It is caused by dust and the like inside the vacuum chamber taken into the thin film. When a larger LCD panel is to be manufactured in a glass substrate having a limited size, the pixels of the LCD panel are configured up to the size of the glass substrate. At this time, the conductive film formed by sputtering is required to be a thin film having no abnormal film formation up to the limit of the size of the glass substrate, and a non-film formation region of several mm around the substrate is required. this is,
For the following reasons: When a film is formed by sputtering, sputtered particles are deposited not only on the surface of the glass substrate but also on the end surface of the glass substrate. When the glass substrate formed up to the end face is processed in the next step such as a cleaning apparatus, an impact is applied to the end face of the glass substrate by an alignment mechanism of the glass substrate, and a thin film may be peeled off from the end face of the glass substrate. The peeled thin film remains as dust in the cleaning device or re-adheres as dust on the glass substrate, thereby causing transistor defects. The present invention is applied to the case where a thin film having no abnormal film formation trace is almost formed by sputtering as described above.

【0026】[0026]

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態について説明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0027】図1〜図3を参照して、本発明の異常成膜
防止マスクの実施の形態について詳細に説明する。図1
は本発明の異常成膜防止マスクの実施の形態の全体構成
を示す概略図、図2は本発明の実施の形態の詳細構成を
示す斜視図、図3は本発明の実施の形態の構成を示す断
面図である。
An embodiment of the abnormal film formation preventing mask of the present invention will be described in detail with reference to FIGS. FIG.
FIG. 2 is a schematic view showing an entire configuration of an embodiment of an abnormal film formation preventing mask of the present invention, FIG. 2 is a perspective view showing a detailed configuration of the embodiment of the present invention, and FIG. FIG.

【0028】図1に示すように、本発明の異常成膜防止
マスクの構成部品は、真空槽1の中にガラス基板表面の
薄膜の母材となるターゲット2と、それを固定し冷却機
構を備えるターゲット裏板3と、ターゲット2に対向す
るように位置しアノードとなるマスクA(第1のマス
ク)4と、絶縁物10を介してマスクA4に固定される
マスクB(第2のマスク)5とがある。ガラス基板6
は、絶縁物を材質とする基板ホルダ7上に置かれる。タ
ーゲット2とマスクA4とは対向するように配置され、
図2に示すように、ターゲット2には直流電源8の負
極、マスクA4はアースに接続される。真空槽1内部に
はArガスが導入できるようになっており、10-1Pa
オーダーの圧力領域で直流電源8よりターゲット2に電
圧印加すると、マスクA4をアノードとしてスパッタリ
ング現象が発生する。マスクA4には絶縁物10を介し
てマスクB5が取付けられる。マスクB5には所定の成
膜領域を制限するための開口部が設けられており、マス
クB5を挟んでターゲット2に対向する形でガラス基板
6は配置され、マスクB5の開口部からガラス基板6表
面が剥き出しになることにより、ガラス基板6上に成膜
領域を制限した形で導電膜が形成される。このとき、ガ
ラス基板6とマスクB5とは、ガラス基板6端面に薄膜
が形成されないように、1mm以下の隙間をもって配置さ
れる。また、図2,図3に示すように、マスクB5には
専用のバイアス電源9が接続されており、このバイアス
電源9は時間軸で任意の電圧が制御できるもので、マス
クB5が絶縁物10を介してマスクA4に固定されてい
ることにより、マスクB5のみに電圧を印加することが
できる。スパッタリング中はこのバイアス電源9よりマ
スクB5に時間軸で制御された任意の電圧を印加し、絶
縁物であるガラス基板6の浮動電位とマスクB5の電位
とを同電位にするように機能する。また、マスクA4に
はスパッタリングによる膜付着が発生するが、膜付着が
堆積していくとマスク上の膜はがれが生じる。この膜は
がれは真空槽1内でゴミとして存在し、ガラス基板6上
の薄膜中に異物として取り込まれるとトランジスタの欠
陥を引き起こすことになる。この防止のために、マスク
表面は導電膜の種類に応じてAl,Cuなどの溶射処
理、あるいはブラスト処理が施され、定期メンテナンス
間隔の長時間化を実現させている。
As shown in FIG. 1, the components of the mask for preventing abnormal film formation of the present invention include a target 2 serving as a base material of a thin film on the surface of a glass substrate in a vacuum chamber 1 and a cooling mechanism for fixing the target 2. A target back plate 3, a mask A (first mask) 4 located opposite to the target 2 and serving as an anode, and a mask B (second mask) fixed to the mask A 4 via an insulator 10 There are five. Glass substrate 6
Is placed on a substrate holder 7 made of an insulating material. The target 2 and the mask A4 are arranged so as to face each other,
As shown in FIG. 2, the negative electrode of the DC power supply 8 is connected to the target 2, and the mask A4 is connected to the ground. Ar gas can be introduced into the vacuum chamber 1, and 10 -1 Pa
When a voltage is applied to the target 2 from the DC power supply 8 in a pressure range of the order, a sputtering phenomenon occurs using the mask A4 as an anode. The mask B4 is attached to the mask A4 via the insulator 10. The mask B5 is provided with an opening for restricting a predetermined film formation region, and the glass substrate 6 is arranged so as to face the target 2 with the mask B5 interposed therebetween. By exposing the surface, a conductive film is formed on the glass substrate 6 in a form in which the film formation region is limited. At this time, the glass substrate 6 and the mask B5 are arranged with a gap of 1 mm or less so that a thin film is not formed on the end surface of the glass substrate 6. As shown in FIGS. 2 and 3, a dedicated bias power supply 9 is connected to the mask B5. The bias power supply 9 can control an arbitrary voltage on a time axis. The voltage can be applied only to the mask B5 by being fixed to the mask A4 via. During sputtering, an arbitrary voltage controlled on the time axis is applied to the mask B5 from the bias power supply 9 so that the floating potential of the glass substrate 6, which is an insulator, and the potential of the mask B5 are set to the same potential. In addition, film deposition due to sputtering occurs on the mask A4, and as the film deposition accumulates, the film on the mask peels off. This film peeling exists as dust in the vacuum chamber 1, and if it is taken in as a foreign substance in the thin film on the glass substrate 6, it causes a transistor defect. To prevent this, the surface of the mask is subjected to thermal spraying treatment of Al, Cu or the like or blasting treatment according to the type of the conductive film, thereby realizing a longer regular maintenance interval.

【0029】[0029]

【実施例】次に、図1〜図3を参照して、本発明の実施
例について詳細に説明する。本実施例では、ガラス基板
6は真空ロボットなどにより、上述した実施の形態の構
成で説明した真空槽1に搬送される。搬送されたガラス
基板6は、基板ホルダ7上におかれ、マスクB5と1m
m以下の隙間を持った位置に配置される。この真空槽1
にはArガスが導入され、10-1Paオーダーの圧力に
維持されている。この圧力状態で直流電源8よりターゲ
ット2に高電圧を印加すると、ターゲット2をカソード
としマスクA4をアノードとしてプラズマが発生し、タ
ーゲット2からターゲット粒子がスパッタされる。スパ
ッタされた粒子はマスクA4あるいはマスクB5の開口
部にあるガラス基板6表面に付着する。このようにして
ガラス基板6上に付着した粒子の領域は、マスクB5の
開口部のガラス基板6とマスクB5の1mm以下の隙間
から回り込んだ部分のみであり、マスクB5の開口部に
よりガラス基板6上の成膜領域を制限することが可能と
なる。このスパッタ中においてマスクB5に接続された
バイアス電源9は、あらかじめ設定された条件に従って
任意の電圧を時間軸に沿ってマスクB5に印加する。
Next, an embodiment of the present invention will be described in detail with reference to FIGS. In this example, the glass substrate 6 is transferred to the vacuum chamber 1 described in the configuration of the above-described embodiment by a vacuum robot or the like. The transported glass substrate 6 is placed on the substrate holder 7 and the mask B5 and 1 m
m. This vacuum tank 1
Is supplied with Ar gas and maintained at a pressure of the order of 10 -1 Pa. When a high voltage is applied to the target 2 from the DC power supply 8 in this pressure state, plasma is generated using the target 2 as a cathode and the mask A4 as an anode, and target particles are sputtered from the target 2. The sputtered particles adhere to the surface of the glass substrate 6 at the opening of the mask A4 or B5. The region of the particles adhering on the glass substrate 6 in this manner is only the portion of the opening of the mask B5 that wraps around from the gap of 1 mm or less between the glass substrate 6 and the mask B5. 6 can be limited. During this sputtering, the bias power supply 9 connected to the mask B5 applies an arbitrary voltage to the mask B5 along a time axis according to preset conditions.

【0030】図4は、本発明の実施例におけるバイアス
電源を設定する条件を示す概略図である。図3のバイア
ス電源9に設定する条件は、ガラス基板6上の成膜する
領域とマスクB5とにオシロスコープ11を接続してお
き、この状態にて必要とするスパッタ条件にて成膜を行
い、スパッタ中のガラス基板6の電位とマスクB5の電
位とを測定する。ガラス基板6は絶縁物であり、マスク
B5はマスクA4と絶縁物10とを介して接続されてい
るので、オシロスコープではこの2つの浮動電位を測定
することとなる。この2つの浮動電位はスパッタ条件
(圧力,ターゲット2に印加する電圧など)、あるいは
マスクB5の大きさ(プラズマ中に存在する領域)によ
ってさまざまであるため一概に固定値として表すことは
できないが、前述の構成にて成膜を行うことによりその
電位を知ることができる。われわれの既知なデータで
は、成膜中のマスクB5の電位が4〜12Vの例と50
〜63Vの例とを確認している。このようにして既知と
なった成膜中のガラス基板6の電位をバイアス電源9の
条件として時間軸の変化に対応させて設定する。バイア
ス電源9の条件が設定された状態にて実施例の構成にて
スパッタを行うと、ガラス基板6上の浮動電位とマスク
B5の電位とを同電位とすることができる。ここで、ガ
ラス基板6とマスクB5との電位について、以下に詳細
に説明する。
FIG. 4 is a schematic diagram showing conditions for setting a bias power supply in the embodiment of the present invention. The conditions for setting the bias power supply 9 in FIG. 3 are as follows: the oscilloscope 11 is connected to the region on the glass substrate 6 where the film is to be formed and the mask B5, and the film is formed under the necessary sputtering conditions in this state. The potential of the glass substrate 6 and the potential of the mask B5 during the sputtering are measured. Since the glass substrate 6 is an insulator and the mask B5 is connected to the mask A4 via the insulator 10, the oscilloscope measures these two floating potentials. Since these two floating potentials vary depending on the sputtering conditions (pressure, voltage applied to the target 2, etc.) or the size of the mask B5 (region existing in the plasma), they cannot be expressed as fixed values. The potential can be known by forming a film with the above-described configuration. According to our known data, an example in which the potential of the mask B5 during film formation is 4 to 12 V and 50
And an example of 63V. The known potential of the glass substrate 6 during film formation is set as a condition of the bias power supply 9 in accordance with a change in the time axis. When sputtering is performed in the configuration of the embodiment with the condition of the bias power supply 9 set, the floating potential on the glass substrate 6 and the potential of the mask B5 can be made the same. Here, the potential between the glass substrate 6 and the mask B5 will be described in detail below.

【0031】一般に、ガラス基板6は絶縁物であるため
に、プラズマによって浮動電位となり帯電する。アース
に接続されたマスクA4はプラズマ中においてもアース
電位であるが、マスクA4に絶縁材を介して固定された
マスクB5はガラス基板6と同様浮動電位となる。しか
し、その電位はマスクB5の大きさやスパッタの条件に
よって、ガラス基板6がプラズマ中に存在する領域とマ
スクB5がプラズマ中に存在する領域とが異なってく
る。このため、ガラス基板6およびマスクB5の浮動電
位は必ずしも同電位とはならず、電位差が生じる。この
電位差が存在する限り、ガラス基板6とマスクB5の間
で異常放電が発生する。
In general, since the glass substrate 6 is an insulator, it becomes a floating potential and is charged by plasma. The mask A4 connected to the ground has the ground potential even in the plasma, but the mask B5 fixed to the mask A4 via the insulating material has the floating potential similarly to the glass substrate 6. However, the potential of the region where the glass substrate 6 exists in the plasma and the region where the mask B5 exists in the plasma differ depending on the potential of the mask B5 and the conditions of the sputtering. Therefore, the floating potentials of the glass substrate 6 and the mask B5 are not always the same, and a potential difference occurs. As long as this potential difference exists, abnormal discharge occurs between the glass substrate 6 and the mask B5.

【0032】しかし、本発明ではマスクB5に接続され
たバイアス電源9から印加される電圧によってガラス基
板6とマスクB5の電位を同電位とする。このように、
ガラス基板近傍のマスクBにガラス基板の浮動電位と同
じ電圧をマスクBに接続されたバイアス電源より印加す
ることによって、成膜中のガラス基板とマスクBとの間
で発生する異常放電が防止できる、すなわち、マスクB
の電位とガラス基板の電位を同電位にするため、マスク
Bとガラス基板との間で発生する異常放電が防止でき
る。
However, in the present invention, the potential of the glass substrate 6 and the potential of the mask B5 are made equal by the voltage applied from the bias power supply 9 connected to the mask B5. in this way,
By applying the same voltage as the floating potential of the glass substrate from the bias power supply connected to the mask B to the mask B near the glass substrate, abnormal discharge occurring between the glass substrate during film formation and the mask B can be prevented. That is, the mask B
And the glass substrate have the same potential, it is possible to prevent abnormal discharge occurring between the mask B and the glass substrate.

【0033】また、一般は、薄膜の種類によって、ある
いはスパッタ条件によってガラス基板6上の薄膜は圧縮
応力,引張り応力を発生する。この応力によりガラス基
板6に反りが発生し、ガラス基板6とマスクB5の間の
1mm以下の隙間が維持できなくなる。マスクB5は金属
製であり、また膜はがれ防止のために溶射やブラストな
どの表面処理が施されているために、ガラス基板6とマ
スクB5が局所的に接触することとなる。このとき、ガ
ラス基板6とマスクB5に電位差があればその接触部を
通じて電流が流れ、この電流の通路が局所的であるため
に大電流となり、薄膜上に異常成膜痕を発生させること
となる。
In general, the thin film on the glass substrate 6 generates a compressive stress and a tensile stress depending on the type of the thin film or the sputtering conditions. This stress causes the glass substrate 6 to warp, so that a gap of 1 mm or less between the glass substrate 6 and the mask B5 cannot be maintained. The mask B5 is made of metal and has been subjected to a surface treatment such as thermal spraying or blasting to prevent the film from peeling off, so that the glass substrate 6 and the mask B5 come into local contact. At this time, if there is a potential difference between the glass substrate 6 and the mask B5, a current flows through a contact portion between the glass substrate 6 and the mask B5. Since the current path is local, a large current is generated and an abnormal film formation mark is generated on the thin film. .

【0034】しかし、本発明ではガラス基板6とマスク
B5の電位を同電位とするため、局所的に接触しても電
流が流れない。これにより、マスクB5の電位とガラス
基板6の電位を同電位にするため、ガラス基板6上に形
成される薄膜が生じる内部応力によりガラス基板6が反
り、ガラス基板6とマスクB5とが局所的に接触して
も、その接触部での電流の流れが生じず、電流が流れた
場合に生じる薄膜の異常成膜痕を防止することができ
る。
However, in the present invention, since the potential of the glass substrate 6 and the potential of the mask B5 are set to the same potential, no current flows even if they are locally contacted. Accordingly, the potential of the mask B5 and the potential of the glass substrate 6 are set to the same potential, so that the glass substrate 6 warps due to internal stress generated by a thin film formed on the glass substrate 6, and the glass substrate 6 and the mask B5 are locally localized. Even when contact is made, current does not flow at the contact portion, and it is possible to prevent an abnormal film formation mark of the thin film caused when the current flows.

【0035】次に、本発明の他の実施例について説明す
る。
Next, another embodiment of the present invention will be described.

【0036】上述した実施例では、マスクB5の大きさ
について明言していないが、大きさについては特に制限
はない。特に、バイアス電源の条件に関し、直流電源8
から得られる放電電圧の変化の情報を利用してバイアス
電源9の条件の制御情報として用いることも可能であ
る。
In the above-described embodiment, the size of the mask B5 is not specified, but the size is not particularly limited. In particular, regarding the condition of the bias power supply, the DC power supply 8
Can be used as control information of the condition of the bias power supply 9 using the information on the change of the discharge voltage obtained from the above.

【0037】また、ガラス基板6上に形成する薄膜の領
域の精度を上げるために、ガラス基板6とマスクB5の
隙間をゼロとすることも可能である。
In order to improve the accuracy of the area of the thin film formed on the glass substrate 6, the gap between the glass substrate 6 and the mask B5 can be made zero.

【0038】[0038]

【発明の効果】以上説明したように、本発明により、ガ
ラス基板近傍のマスクBにガラス基板の浮動電位と同じ
電圧をマスクBに接続されたバイアス電源より印加する
ことによって、成膜中のガラス基板とマスクBとの間で
発生する異常放電が防止できる、すなわち、マスクBの
電位とガラス基板の電位を同電位にするため、マスクB
とガラス基板との間で発生する異常放電が防止できると
いう効果を奏する。
As described above, according to the present invention, by applying the same voltage as the floating potential of the glass substrate from the bias power supply connected to the mask B to the mask B near the glass substrate, Abnormal discharge generated between the substrate and the mask B can be prevented. That is, since the potential of the mask B and the potential of the glass substrate are set to the same potential, the mask B
This has the effect that abnormal discharge occurring between the glass substrate and the glass substrate can be prevented.

【0039】また、マスクBの電位とガラス基板の電位
を同電位にするため、ガラス基板上に形成される薄膜が
生じる内部応力によりガラス基板が反り、ガラス基板と
マスクBが局所的に接触しても、その接触部での電流の
流れが生じず、電流が流れた場合に生じる薄膜の異常成
膜痕を防止することができるという効果を奏する。
Further, since the potential of the mask B and the potential of the glass substrate are set to the same potential, the glass substrate warps due to internal stress generated by a thin film formed on the glass substrate, and the glass substrate and the mask B come into local contact. However, there is an effect that the current does not flow at the contact portion, and an abnormal film formation mark of the thin film generated when the current flows can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の全体構成を示す概略図で
ある。
FIG. 1 is a schematic diagram showing an overall configuration of an embodiment of the present invention.

【図2】本発明の実施の形態の詳細構成を示す斜視図で
ある。
FIG. 2 is a perspective view showing a detailed configuration of the embodiment of the present invention.

【図3】本発明の実施の形態の構成を示す断面図であ
る。
FIG. 3 is a cross-sectional view illustrating a configuration of an embodiment of the present invention.

【図4】バイアス電源を設定する条件を決定する方法を
示す概略図である。
FIG. 4 is a schematic diagram showing a method for determining a condition for setting a bias power supply.

【符号の説明】[Explanation of symbols]

1 真空槽 2 ターゲット 3 ターゲット裏板 4 マスクA(第1のマスク) 5 マスクB(第2のマスク) 6 ガラス基板 7 基板ホルダ 8 直流電源 9 バイアス電源 10 絶縁材 11 オシロスコープ Reference Signs List 1 vacuum tank 2 target 3 target back plate 4 mask A (first mask) 5 mask B (second mask) 6 glass substrate 7 substrate holder 8 DC power supply 9 bias power supply 10 insulating material 11 oscilloscope

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) C23C 14/00 - 14/58 H01L 21/285 G02F 1/1343 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) C23C 14/00-14/58 H01L 21/285 G02F 1/1343

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体,LCD(液晶ディスプレイ),P
DP(プラズマディスプレイパネル)の製造工程で使用
されるスパッタ装置によりガラス基板上に導電膜を成膜
する際の異常を防止する異常成膜防止マスクにおいて、 前記ガラス基板表面の薄膜の母材となるターゲットに対
向するように配置され、成膜領域を所定の領域に制限す
るための第1のマスクと、 前記第1のマスクをアース電極として使用し、前記ガラ
ス基板近傍に配置された第2のマスクと、 を備え、前記第2のマスクにバイアス電圧を制御しなが
ら印加することによって前記第2のマスクと前記ガラス
基板とを同電位にし、前記第2のマスクと前記ガラス基
板間で発生する異常放電を防止したことを特徴とする異
常成膜防止マスク。
1. Semiconductor, LCD (Liquid Crystal Display), P
Used in DP (Plasma Display Panel) manufacturing process
An abnormal film formation preventing mask for preventing an abnormality when a conductive film is formed on a glass substrate by a sputtering apparatus to be formed, wherein the mask is disposed so as to face a target serving as a base material of a thin film on the surface of the glass substrate, and A first mask for limiting an area to a predetermined area; and a second mask using the first mask as a ground electrode and disposed near the glass substrate. Wherein the second mask and the glass substrate are made to have the same potential by applying a bias voltage while controlling the bias voltage, thereby preventing abnormal discharge occurring between the second mask and the glass substrate. Film formation prevention mask.
【請求項2】前記第2のマスクは、前記第1のマスクと
の間に絶縁物を介して固定されたことを特徴とする、請
求項1に記載の異常成膜防止マスク。
2. The abnormal film formation preventing mask according to claim 1, wherein said second mask is fixed to said first mask via an insulator.
【請求項3】前記ターゲットは直流電源の負極に、前記
第1のマスクはアースに接続されたことを特徴とする、
請求項1または2に記載の異常成膜防止マスク。
3. The method according to claim 1, wherein the target is connected to a negative electrode of a DC power supply, and the first mask is connected to ground.
The abnormal film formation preventing mask according to claim 1.
【請求項4】前記第2のマスクには専用のバイアス電源
が接続されたことを特徴とする、請求項1〜3のいずれ
かに記載の異常成膜防止マスク。
4. The abnormal film formation preventing mask according to claim 1, wherein a dedicated bias power supply is connected to said second mask.
【請求項5】前記第2のマスクと前記ガラス基板とは、
1mm以下の隙間をもって配置され、前記ガラス基板の端
面に薄膜が形成されないようにしたことを特徴とする、
請求項1〜4のいずれかに記載の異常成膜防止マスク。
5. The method according to claim 1, wherein the second mask and the glass substrate are
It is arranged with a gap of 1 mm or less, characterized in that a thin film is not formed on the end face of the glass substrate,
The abnormal film formation preventing mask according to claim 1.
【請求項6】前記第2のマスクと前記ガラス基板とは、
隙間をもたないことを特徴とする、請求項1〜4のいず
れかに記載の異常成膜防止マスク。
6. The second mask and the glass substrate,
The abnormal film formation preventing mask according to any one of claims 1 to 4, wherein the mask does not have a gap.
【請求項7】前記ガラス基板上の成膜する領域と前記第
2のマスクとに接続され、前記バイアス電圧を設定する
ために、前記ガラス基板および前記第2のマスクの浮動
電位を測定するオシロスコープを備えたことを特徴とす
る、請求項1〜6のいずれかに記載の異常成膜防止マス
ク。
7. An oscilloscope connected to an area on the glass substrate on which a film is to be formed and the second mask, and for measuring a floating potential of the glass substrate and the second mask to set the bias voltage. The abnormal film formation preventing mask according to any one of claims 1 to 6, further comprising:
JP11044446A 1999-02-23 1999-02-23 Abnormal film formation prevention mask Expired - Fee Related JP3093747B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11044446A JP3093747B2 (en) 1999-02-23 1999-02-23 Abnormal film formation prevention mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11044446A JP3093747B2 (en) 1999-02-23 1999-02-23 Abnormal film formation prevention mask

Publications (2)

Publication Number Publication Date
JP2000239840A JP2000239840A (en) 2000-09-05
JP3093747B2 true JP3093747B2 (en) 2000-10-03

Family

ID=12691727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11044446A Expired - Fee Related JP3093747B2 (en) 1999-02-23 1999-02-23 Abnormal film formation prevention mask

Country Status (1)

Country Link
JP (1) JP3093747B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962494B1 (en) * 2002-11-02 2010-06-14 엘지디스플레이 주식회사 Sputtering Apparatus
JP4723283B2 (en) * 2005-05-19 2011-07-13 シチズンホールディングス株式会社 Manufacturing method of liquid crystal panel
KR100932934B1 (en) * 2007-12-13 2009-12-21 삼성모바일디스플레이주식회사 Manufacturing method of flat panel display using sputtering apparatus and sputtering apparatus
JP5302916B2 (en) * 2010-03-05 2013-10-02 キヤノンアネルバ株式会社 Substrate processing equipment
JP2013001920A (en) * 2011-06-14 2013-01-07 Hitachi High-Technologies Corp Sputtering apparatus, film-forming apparatus using the same and film-forming method
JP6170657B2 (en) * 2012-08-29 2017-07-26 株式会社アルバック Thin film lithium secondary battery manufacturing method, mask, thin film lithium secondary battery manufacturing apparatus

Also Published As

Publication number Publication date
JP2000239840A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
US8303785B2 (en) Plasma processing apparatus and electronic device manufacturing method
US6461485B2 (en) Sputtering method for forming an aluminum or aluminum alloy fine wiring pattern
JP3093747B2 (en) Abnormal film formation prevention mask
US10549302B2 (en) Operating method of processing liquid supply apparatus and recording medium
KR100430744B1 (en) Tft panel for high resolution-and large size-liquid crystal display, and method of manufacturing the same, and liquid crystal display device
JP2008004880A (en) Manufacturing method and manufacturing apparatus of semiconductor device
US8052853B2 (en) Sputtering apparatus and method of preventing damage thereof
JP4673478B2 (en) Bias sputtering apparatus and bias sputtering method
JP4576200B2 (en) Substrate processing apparatus and arcing occurrence monitoring method in substrate processing apparatus
JP2000091244A (en) Plasma processing device and semiconductor device manufactured by the same, and active matrix substrate constituted by the semiconductor device and liquid crystal display device using the active matrix substrate
JP2002030433A (en) System and method for thin film deposition
JP3529308B2 (en) Sputtering apparatus and sputtering method
JP2000256846A (en) Dc magnetron sputtering apparatus
KR100645038B1 (en) Sputtering apparatus for maximizing available region on glass
JP2002309370A (en) Sputtering apparatus
JP5112548B1 (en) Sputtering apparatus and film forming method thereof
JP3113767B2 (en) Method and apparatus for manufacturing transparent conductive film
JP2004341127A (en) Method for manufacturing wiring substrate material, method for removing short circuit connection line of wiring substrate material, and wiring substrate material
JP2003160854A (en) Method for preventing development of particles in sputtering apparatus, sputtering method, sputtering apparatus and member for coating
JP2002256430A (en) Sputtering device, and method for manufacturing substrate for flat panel display and semiconductor device therewith
KR100914199B1 (en) Plazma vapor apparatus for forming liquid crystal display device
KR200257724Y1 (en) deposition system
JP2010059473A (en) Substrate processing apparatus and thin film deposition apparatus
JPH0963960A (en) Formation of thin film using sputtering and device thereof
JPH11200036A (en) Production of thin film and sputtering device therefor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070728

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees