JP3092246B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JP3092246B2
JP3092246B2 JP03254547A JP25454791A JP3092246B2 JP 3092246 B2 JP3092246 B2 JP 3092246B2 JP 03254547 A JP03254547 A JP 03254547A JP 25454791 A JP25454791 A JP 25454791A JP 3092246 B2 JP3092246 B2 JP 3092246B2
Authority
JP
Japan
Prior art keywords
current
transistor
power supply
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03254547A
Other languages
Japanese (ja)
Other versions
JPH0567927A (en
Inventor
直志 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP03254547A priority Critical patent/JP3092246B2/en
Publication of JPH0567927A publication Critical patent/JPH0567927A/en
Application granted granted Critical
Publication of JP3092246B2 publication Critical patent/JP3092246B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、ノンカットオフ(A
級)動作で、リニアな出力合成特性が得られ、かつ大出
力増幅にも利用することができる増幅回路の改良に関
し、効率の改善を図ったものである。
The present invention relates to a non-cutoff (A)
This is an attempt to improve the efficiency of an amplifier circuit capable of obtaining a linear output combining characteristic by a (class) operation and also being used for large-output amplification.

【0002】[0002]

【発明の背景】従来のA級増幅器は、動作電流(無信号
時のコレクタ電流)がピーク電流の 1/2 (すなわち動
作カーブの中心点)となるようにベースバイアスを選
び、入力信号の正負両サイクルにわたり増幅素子が常に
能動状態となるようにして、もってリニアな増幅を行な
うものである。図2は、その一例としてA級プッシュプ
ル増幅器を示したもので、プッシュプル構成のトランジ
スタ1,2に深いベースバイアスE1,E2を加えたも
のである。図2のA級プッシュプル増幅器の入出力特性
を図3に示す。これによれば、トランジスタ1,2にベ
ースバイアスが印加されているので、B級増幅器のよう
にトランジスタ1,2がカットオフせず、低歪となる。
BACKGROUND OF THE INVENTION In a conventional class A amplifier, a base bias is selected so that an operating current (collector current when there is no signal) becomes 1/2 of a peak current (that is, a center point of an operating curve), and a positive or negative input signal is selected. The amplifying element is always in an active state over both cycles to perform linear amplification. FIG. 2 shows a class A push-pull amplifier as an example, in which deep base biases E1 and E2 are added to transistors 1 and 2 having a push-pull configuration. FIG. 3 shows input / output characteristics of the class A push-pull amplifier of FIG. According to this, since the base bias is applied to the transistors 1 and 2, the transistors 1 and 2 are not cut off as in the class B amplifier, and the distortion is low.

【0003】ところが、このような構成のものでは大き
なアイドル電流が必要であること、A級動作をする範囲
が決まっており、それ以上のレベルの入力に対しては、
一方のトランジスタがカットオフして、歪を生じる欠点
があった。そこで、このような欠点を解決して、アイド
ル電流が少なくしかつA級動作をする範囲が広く得られ
るようにしたものとして、特開昭62−214707号
公報に記載の増幅回路が提案されている。
However, in such a configuration, a large idle current is required, and the range of class A operation is determined.
There is a drawback that one transistor is cut off to cause distortion. Therefore, an amplifier circuit described in Japanese Patent Application Laid-Open No. 62-214707 has been proposed as a solution to such a drawback so as to reduce the idle current and obtain a wide range of class A operation. I have.

【0004】これは、図4に示す電流−電流変換回路を
用いたものである。この電流−電流変換回路は、NPN
トランジスタTr1とPNPトランジスタTr3とをエ
ミッタどうし共通接続して、この共通エミッタから信号
を入力している。トランジスタTr1のベースはNPN
トランジスタTr2のベースに接続されている。また、
トランジスタTr3のベースはPNPトランジスタTr
4のベースに接続されている。トランジスタTr2,T
r4はそれぞれ自らのベースとコレクタが共通接続さ
れ、エミッタどうしが共通接続されている。この共通エ
ミッタは基準電位(ここでは接地電位)に接続されてい
る。トランジスタTr2→トランジスタTr4には、そ
れぞれ定電流が供給される。この回路において、各トラ
ンジスタTr1〜Tr4のコレクタ電流をIc1〜Ic
4とする。トランジスタTr2,Tr4のコレクタ電流
Ic2,Ic4は定電流であり、ここではその値を等し
くID とする。
This uses a current-current conversion circuit shown in FIG. This current-current conversion circuit is an NPN
The emitters of the transistor Tr1 and the PNP transistor Tr3 are commonly connected to each other, and a signal is input from the common emitter. The base of the transistor Tr1 is NPN
It is connected to the base of transistor Tr2. Also,
The base of the transistor Tr3 is a PNP transistor Tr
4 are connected to the base. Transistors Tr2, T
In r4, its own base and collector are connected in common, and emitters are connected in common. This common emitter is connected to a reference potential (here, a ground potential). A constant current is supplied to each of the transistor Tr2 and the transistor Tr4. In this circuit, the collector currents of the transistors Tr1 to Tr4 are set to Ic1 to Ic.
4 is assumed. The collector currents Ic2 and Ic4 of the transistors Tr2 and Tr4 are constant currents, and their values are equal here and are ID .

【0005】図4の回路においては、ID =1として入
力電流Ixに対するIc1,Ic3の値を求めてプロッ
トしていくと図5に示すようになる(詳しい解析は特開
昭62−214707号公報参照)。これによれば、入
力電流Ixが大きくなってIc1,Ic3の一方が大き
くなっても他方は0に近づくだけでゼロクロスしないこ
とがわかる。また、Ic1とIc3を加算した値は、原
点を通る直線となる。
In the circuit of FIG. 4, when I D = 1, the values of Ic1 and Ic3 with respect to the input current Ix are obtained and plotted as shown in FIG. 5 (for a detailed analysis, see Japanese Patent Application Laid-Open No. Sho 62-214707). Gazette). According to this, it is understood that even if the input current Ix increases and one of Ic1 and Ic3 increases, the other approaches zero and does not cause zero crossing. The value obtained by adding Ic1 and Ic3 is a straight line passing through the origin.

【0006】以上のことをまとめると、図4の回路は次
のような特性を持っていることがわかる。 入力電流
Ixを出力電流Ic1,Ic3に変換する。 入力電
流Ixの正負にかかわらず、出力電流Ic1,Ic3の
正負は一定であり、反転することはない。 Ix=Ic1+Ic3 Ic1×Ic3=一定値 したがって、これら出力電流Ic1,Ic3を出力段素
子でそれぞれ電流増幅してこれら出力段素子の出力電流
を合成して負荷に供給するように構成すれば、出力段素
子は常に能動状態となり、A級動作となる。
Summarizing the above, it can be seen that the circuit of FIG. 4 has the following characteristics. The input current Ix is converted into output currents Ic1 and Ic3. Regardless of the sign of the input current Ix, the sign of the output currents Ic1 and Ic3 is constant and does not reverse. Ix = Ic1 + Ic3 Ic1 × Ic3 = Constant value Therefore, if these output currents Ic1 and Ic3 are respectively amplified by the output stage elements and the output currents of these output stage elements are combined and supplied to the load, the output stage The device is always active and operates in Class A operation.

【0007】[0007]

【従来の技術】図6は、図4の電流−電流変換回路を用
いた従来の増幅回路を示したものである。入力信号Vin
は、電圧‐電流変換回路8に入力される。電圧‐電流変
換回路8は、トランジスタTr5,Tr6が差動増幅器
を構成している。トランジスタTr9と抵抗r6は、こ
の差動増幅器の定電流回路を構成し、ダイオードd3と
抵抗r3の両端の電圧によって規定される定電流を流し
ている。差動増幅器にはトランジスタTr7,Tr8で
構成されるカレントミラー回路が接続されている。入力
信号Vinは、トランジスタTr5のベースに入力され、
このトランジスタTr5のコレクタ出力は、トランジス
タTr10のベースに入力されている。したがって、入
力Vinが高いときはトランジスタTr10のベース電位
は下がり、入力Vinが低いときはトランジスタTr10
のベース電位は上がる。
2. Description of the Related Art FIG. 6 shows a conventional amplifier circuit using the current-to-current conversion circuit shown in FIG. Input signal Vin
Is input to the voltage-current conversion circuit 8. In the voltage-current conversion circuit 8, the transistors Tr5 and Tr6 constitute a differential amplifier. The transistor Tr9 and the resistor r6 constitute a constant current circuit of the differential amplifier, and a constant current defined by a voltage between both ends of the diode d3 and the resistor r3 flows. A current mirror circuit including transistors Tr7 and Tr8 is connected to the differential amplifier. The input signal Vin is input to the base of the transistor Tr5,
The collector output of the transistor Tr5 is input to the base of the transistor Tr10. Therefore, when the input Vin is high, the base potential of the transistor Tr10 decreases, and when the input Vin is low, the transistor Tr10
Base potential rises.

【0008】+B1,−B1の電源間には、トランジス
タTr10、抵抗r4,トランジスタTr11,Tr1
2,抵抗r5が直列に接続されている。また、電圧+B
1,−B1間は、抵抗r1,ダイオードd1,d2,抵
抗r2,ダイオードd3,抵抗r3によって分圧されて
いる。トランジスタTr11のベースは、ダイオードd
2と抵抗r2との間に接続されている。また、コンデン
サCを介して接地されている。したがって、トランジ
スタTr10のコレクタとトランジスタTr11のベー
ス間には、抵抗r1とダイオードd1,d2の電圧が印
加されている。したがって、トランジスタTr10のベ
ース電位が上がるとトランジスタTr10→抵抗r4→
トランジスタTr11に流れる電流は大きくなり、トラ
ンジスタTr10のベース電位が下がると、この電流は
小さくなる。トランジスタTr11のコレクタはライン
13を介して次段の電流−電流変換回路3に接続されて
いる。
A transistor Tr10, a resistor r4, and transistors Tr11 and Tr1 are connected between the power supplies + B1 and -B1.
2. A resistor r5 is connected in series. Also, the voltage + B
The voltage between 1 and -B1 is divided by a resistor r1, diodes d1, d2, resistor r2, diode d3, and resistor r3. The base of the transistor Tr11 is a diode d
2 and a resistor r2. Also, it is grounded via the capacitor C 0. Therefore, the voltage of the resistor r1 and the voltages of the diodes d1 and d2 are applied between the collector of the transistor Tr10 and the base of the transistor Tr11. Therefore, when the base potential of the transistor Tr10 rises, the transistor Tr10 → the resistance r4 →
The current flowing through the transistor Tr11 increases, and when the base potential of the transistor Tr10 decreases, the current decreases. The collector of the transistor Tr11 is connected via the line 13 to the current-current conversion circuit 3 at the next stage.

【0009】トランジスタTr12と抵抗r5は定電流
回路を構成し、ダイオードd3と抵抗r3の両端の電圧
で規定される定電流を流している。したがって、ライン
13には、トランジスタTr11のコレクタ電流Ic1
1とトランジスタTr12のコレクタ電流Ic12の差
の電流Ixが流れる。
The transistor Tr12 and the resistor r5 form a constant current circuit, and a constant current defined by the voltage across the diode d3 and the resistor r3 flows. Therefore, the line 13 includes the collector current Ic1 of the transistor Tr11.
A current Ix, which is the difference between 1 and the collector current Ic12 of the transistor Tr12, flows.

【0010】すなわち、電圧ー電流変換回路8では、入
力Vinに応じて次のような電流Ixが出力される。 Vin=0のとき Ic11=Ic12となり、Ix=Ic11−Ic12
=0となる。 Vin<0のとき トランジスタTr5のコレクタ電位(すなわちトランジ
スタTr10のベース電位)が上がり、Ic11>Ic
12となり、その差分の電流Ic11−Ic12が電流
Ixとして、電流−電流変換回路3へ流出する。 Vin>0のとき トランジスタTr5のコレクタ電位が下がり、Ic11
<Ic12となり、その差分の電流Ic12−Ic11
が電流Ixとして、電流−電流変換回路3から流入す
る。
That is, the voltage-current conversion circuit 8 outputs the following current Ix according to the input Vin. When Vin = 0, Ic11 = Ic12, and Ix = Ic11−Ic12.
= 0. When Vin <0, the collector potential of the transistor Tr5 (that is, the base potential of the transistor Tr10) increases, and Ic11> Ic
The current Ic11-Ic12 of the difference flows out to the current-current conversion circuit 3 as the current Ix. When Vin> 0, the collector potential of the transistor Tr5 decreases, and Ic11
<Ic12, and the difference current Ic12−Ic11
Flows from the current-current conversion circuit 3 as the current Ix.

【0011】このようにして、ライン13には入力Vin
に比例した電流Ixが流れ、電圧‐電流変換が行なわれ
る。ライン13の出力電流Ixは電流−電流変換回路3
に入力され、前述のように Ix=Ic1+Ic3 Ic1×Ic3=一定 の関係に電流Ic1,Ic3の値を制御する。
Thus, the input Vin is applied to the line 13.
, A current Ix proportional to the current flows, and voltage-current conversion is performed. The output current Ix of the line 13 is the current-current conversion circuit 3
To control the values of the currents Ic1 and Ic3 in a relation of Ix = Ic1 + Ic3 Ic1 × Ic3 = constant as described above.

【0012】カレントミラー回路6は、差動アンプ15
の両入力の電圧が等しくなるように出力段トランジスタ
Tr13を制御する。差動アンプ15の+入力に接続さ
れている抵抗r7には、電流Ic1が流れるから、r7
・Ic1の電圧降下が生じる。したがって、差動アンプ
15の−入力に接続されている抵抗r8には、その電圧
降下が抵抗r7の電圧降下と等しくなるようにIc1・
(r8/r7)なる電流が流れる。したがって、カレン
トミラー回路6電流増幅率Aは A=r8/r7とな
る。
The current mirror circuit 6 includes a differential amplifier 15
The output stage transistor Tr13 is controlled so that the voltages of both inputs become equal. Since the current Ic1 flows through the resistor r7 connected to the + input of the differential amplifier 15, r7
A voltage drop of Ic1 occurs. Therefore, the resistance r8 connected to the negative input of the differential amplifier 15 has Ic1 · Ic so that the voltage drop is equal to the voltage drop of the resistance r7.
A current of (r8 / r7) flows. Therefore, the current amplification factor A of the current mirror circuit 6 is A = r8 / r7.

【0013】カレントミラー回路7も同様に、差動アン
プ17の両入力の電圧が等しくなるように出力段トラン
ジスタTr14を制御する。差動アンプ17の+入力に
接続されている抵抗r9(=r7)には、電流Ic3が
流れるから、r9・Ic3の電圧降下が生じる。したが
って、差動アンプ17の−入力に接続されている抵抗r
10(=r8)には、その電圧降下が抵抗r9の電圧降
下と等しくなるようにIc3・(r10/r9)となる
電流が流れる。したがって、カレントミラー回路7の電
流増幅率AはA=r10/r9=r8/r7となる。
Similarly, the current mirror circuit 7 controls the output transistor Tr14 so that the voltages of both inputs of the differential amplifier 17 become equal. Since the current Ic3 flows through the resistor r9 (= r7) connected to the + input of the differential amplifier 17, a voltage drop of r9 · Ic3 occurs. Therefore, the resistance r connected to the negative input of the differential amplifier 17
At 10 (= r8), a current Ic3 · (r10 / r9) flows so that the voltage drop becomes equal to the voltage drop of the resistor r9. Therefore, the current amplification factor A of the current mirror circuit 7 is A = r10 / r9 = r8 / r7.

【0014】以上のようにして、トランジスタTr1
3,Tr14にはA・Ic1,A・Ic3なるコレクタ
電流が流れる。そして、その差に対応した電圧が出力V
out としてトランジスタTr13,Tr14の接続点か
ら取り出され、負荷10に供給される。また、出力Vou
t は、抵抗r11,r12を介してトランジスタTr6
のベースに負帰還される。
As described above, the transistor Tr1
3, Tr14, collector currents A.Ic1 and A.Ic3 flow. Then, the voltage corresponding to the difference is the output V
Out is taken out from the connection point of the transistors Tr13 and Tr14 and supplied to the load 10. Also, the output Vou
t is connected to the transistor Tr6 via the resistors r11 and r12.
Is fed back to the base.

【0015】図6の回路によれば、電流Ic1,Ic2
は0にはならないので、電流A・Ic1,A・Ic3も
0にはならず、したがって出力段トランジスタTr1
3,Tr14はカットオフせずA級動作となる。
According to the circuit of FIG. 6, the currents Ic1, Ic2
Does not become 0, the currents A.Ic1 and A.Ic3 also do not become 0, and therefore the output transistor Tr1
3, Tr14 does not cut off and operates in class A.

【0016】[0016]

【発明が解決しようとする課題】前記図5の特性を実用
回路で有効に利用するためには、前記図6の回路におい
て出力段トランジスタTr13,Tr14に通常の増幅
回路に比べて多目にアイドル電流を流す必要がある。と
ころが、図6の回路では出力段トランジスタTr13,
Tr14は常に最大出力を取り出し得る大きさの電源電
圧+B3 ,−B3 で駆動されているため、入力がゼロの
時でも出力段トランジスタTr13,Tr14のコレク
タ・エミッタ間には大きな電圧が印加されている。この
ため、出力段トランジスタTr13,Tr14での電力
損失(発熱量)が大きくなり、高性能ながら効率が悪い
欠点がある。この発明は、前記従来の技術における欠点
を改善して、アイドル電流による出力段素子での損失を
低減して効率の改善を図った増幅回路を提供しようとす
るものである。
In order to effectively use the characteristics of FIG. 5 in a practical circuit, the output transistors Tr13 and Tr14 in the circuit of FIG. It is necessary to pass current. However, in the circuit of FIG. 6, the output transistor Tr13,
Tr14 is always up may take the output magnitude of the power supply voltage + B 3, because it is driven by -B 3, input a large voltage is applied between the collector and emitter of the output stage transistor Tr 13, Tr14 even at zero ing. For this reason, power loss (heat generation amount) in the output stage transistors Tr13 and Tr14 becomes large, and there is a disadvantage that the efficiency is low although the performance is high. SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier circuit which improves the efficiency by improving the drawbacks of the prior art and reducing the loss in the output stage element due to the idle current.

【0017】[0017]

【課題を解決するための手段】この発明は、前記電流−
電流変換回路とカレントミラー回路を用いて前記図5の
ような特性の出力電流を取り出す増幅回路において、上
記カレントミラー回路の出力電流に対応する電圧信号お
よび前記増幅すべき入力信号を合成して出力する電圧合
成回路と、この電圧合成回路の出力電圧を増幅する出力
段素子と、これら出力段素子の出力電流を合成して負荷
に供給する出力回路と、前記出力段素子に駆動用電源を
供給する主電源路と、この主電源路に挿入されてこの主
電源路をオン、オフスイッチングするスイッチング素子
と、前記主電源路に挿入されて前記スイッチング素子の
出力を平滑して前記負荷に供給する平滑回路と、前記入
力信号のレベルに応じて前記スイッチング素子をオン期
間とオフ期間の比率を可変にスイッチングして、前記負
荷が必要とする電力を主に前記主電源路から供給させる
スイッチング制御手段と、前記主電源路とは別に前記出
力段素子に駆動用電源を供給する電源路であって前記主
電源路よりも高速応答で入力信号のレベル変化に追従し
て電力供給を行なうことができる補助電源路と、前記出
力段素子に対してカスケード接続された状態で前記補助
電源路に挿入され当該補助電源路から前記負荷への電力
供給量を調整する補助電力供給量調整用素子とを具備し
てなるものである。
According to the present invention, the current-
In an amplifier circuit for extracting an output current having characteristics as shown in FIG. 5 using a current conversion circuit and a current mirror circuit, a voltage signal corresponding to the output current of the current mirror circuit and the input signal to be amplified are synthesized and output. A voltage synthesizing circuit, an output stage element for amplifying an output voltage of the voltage synthesizing circuit, an output circuit for synthesizing output currents of these output stage elements and supplying the load to a load, and supplying a driving power supply to the output stage element. A main power supply path, a switching element inserted into the main power supply path to switch on and off the main power supply path, and a switching element inserted into the main power supply path to smooth the output of the switching element and supply the load to the load. A switching circuit that variably switches a ratio between an on-period and an off-period according to a level of the input signal, and a voltage required by the load; Switching control means for mainly supplying power from the main power supply path, and a power supply path for supplying drive power to the output stage element separately from the main power supply path, the input signal of the input signal in a faster response than the main power supply path An auxiliary power supply path capable of supplying power following a level change, and an amount of power supplied from the auxiliary power supply path to the load inserted into the auxiliary power supply path in a state of being cascaded to the output stage element And an auxiliary power supply amount adjusting element for adjusting the power supply.

【0018】[0018]

【作用】この発明によれば、出力段素子の駆動電圧はス
イッチング駆動される主電源路により入力信号レベルに
応じた電圧に低下されるので、入力がゼロの時の出力段
素子の印加電圧は小さくなり、出力段素子のアイドル電
流を多目に設定しても、ここでの損失(発熱)は少なく
なり、効率を改善することができる。しかも、主電源路
自体はスイッチング駆動されているので、主電源路での
損失も小さい。また、平滑回路の存在により主電源路が
追従できないような入力の急俊な立上りに対しては、主
電源路よりも応答性のよい補助電源路から電力が供給さ
れるので、このような大振幅入力の急俊な立上りに対し
ても追従することができ、出力をクリップさせることも
ない。そして、補助電源路をこのような電源電圧で駆動
しても、通常時は主電源路から主に電力供給されるの
で、補助電源路を流れる平均的な電流値は小さくてす
み、この補助電源路での損失は小さくてすむ。これによ
り、高性能であるうえに効率が高くかつ大振幅入力の急
俊な立上りに対しても追従性のよい増幅回路が実現され
る。
According to the present invention, since the drive voltage of the output stage element is reduced to a voltage corresponding to the input signal level by the main power supply path which is driven by switching, the applied voltage of the output stage element when the input is zero is reduced. Therefore, even if the idle current of the output stage element is set to a large value, the loss (heat generation) here is reduced and the efficiency can be improved. Moreover, since the main power supply path itself is driven by switching, the loss in the main power supply path is small. In addition, when the input power suddenly rises such that the main power supply path cannot follow due to the presence of the smoothing circuit, power is supplied from the auxiliary power supply path having better responsiveness than the main power supply path. It can follow the steep rise of the amplitude input and does not clip the output. Even if the auxiliary power supply path is driven by such a power supply voltage, power is mainly supplied from the main power supply path in normal times, so that the average current value flowing through the auxiliary power supply path can be small, and this auxiliary power supply Road losses are small. As a result, an amplifier circuit having high performance, high efficiency, and good follow-up performance even with a rapid rise of a large amplitude input is realized.

【0019】[0019]

【実施例】この発明の一実施例を図1に示す。入力信号
は電圧−電流変換回路8に入力されて、電圧アンプ10
で電圧増幅される。電圧アンプ19の出力には抵抗r3
が接続され、この抵抗r3に電圧アンプ19の出力電圧
Vinに対応した電流Iinを流して電圧−電流変換を行な
う。
FIG. 1 shows an embodiment of the present invention. The input signal is input to the voltage-current conversion circuit 8 and the voltage amplifier 10
The voltage is amplified. The output of the voltage amplifier 19 has a resistor r3
And a current Iin corresponding to the output voltage Vin of the voltage amplifier 19 flows through the resistor r3 to perform voltage-current conversion.

【0020】電圧−電流変換回路8の出力電流Iinは、
電流−電流変換回路3に入力される。この回路3は、前
記図4と同様に構成されている。すなわち、NPNトラ
ンジスタTr1(第1のトランジスタ)とPNPトラン
ジスタTr3(第3のトランジスタ)とをエミッタどう
し共通接続して、この共通エミッタから信号を入力して
いる。トランジスタTr1のベースはNPNトランジス
タTr2(第2のトランジスタ)のベースに接続されて
いる。また、トランジスタTr3のベースはPNPトラ
ンジスタTr4(第4のトランジスタ)のベースに接続
されている。トランジスタTr2,Tr4はそれぞれ自
らのベースとコレクタが共通接続され、エミッタどうし
が共通接続されている。この共通エミッタは基準電位
(ここでは出力回路21の中点電位)に接続されてい
る。トランジスタTr2→トランジスタTr4には、定
電流回路23,25によりそれぞれ定電流ID が流され
ている。これにより、トランジスタTr1,Tr2に
は、前記図5に示すような電流I1 (Ic1)、I2 (I
c2)が流れ、その差電流I1 −I2 が前記電圧−電流変
換回路8の出力電流Iinとなる。
The output current Iin of the voltage-current conversion circuit 8 is
It is input to the current-current conversion circuit 3. This circuit 3 has the same configuration as that of FIG. That is, the NPN transistor Tr1 (first transistor) and the PNP transistor Tr3 (third transistor) are commonly connected to each other, and a signal is input from the common emitter. The base of the transistor Tr1 is connected to the base of an NPN transistor Tr2 (second transistor). The base of the transistor Tr3 is connected to the base of a PNP transistor Tr4 (fourth transistor). The transistors Tr2 and Tr4 have their bases and collectors connected in common, and their emitters are connected in common. This common emitter is connected to a reference potential (here, the midpoint potential of the output circuit 21). A constant current ID is passed from the transistor Tr2 to the transistor Tr4 by the constant current circuits 23 and 25, respectively. As a result, the currents I 1 (I c1 ) and I 2 (I
c2 ) flows, and the difference current I 1 −I 2 becomes the output current I in of the voltage-current conversion circuit 8.

【0021】カレントミラー回路6,7は上記電流
1 ,I2 と同じ電流I1 ,I2 を抵抗r1,r2に流
す。この抵抗r1,r2は、電流I1 ,I2 を電圧に変
換するものである。すなわち、抵抗r1,r2の他端は
電圧アンプ19の出力端子に接続されている。この場
合、r1=r2=r3=Rとすると、 Vin=−Vr3=−Iin・R=(I2 −I1 )R である。よって、出力電圧V1,V2は、 V1=I1 ・R−Vin=I1 ・R+(I2 −I1 )・R=I2 ・R V2=I2 ・R−Vin=I2 ・R−(I2 −I1 )・R=I1 ・R となる。したがって、VinからV1,V2までの特性は V1−V2=I2 ・R−I1 ・R=(I2 −I1 )R=Vin V1・V2=I1 ・I2 ・R2 −ID 2 ・R2 =一定 となり、カレントミラー回路6,7の出力電流I1 ,I
2 に対応した電圧V1,V2に変換されたことになる。
抵抗r1,r2および電圧アンプ19のこれら構成は、
電圧合成回路9を形成する。
The current mirror circuit 6, 7 passing the current I 1, the same current as I 2 I 1, I 2 to the resistor r1, r2. The resistors r1 and r2 convert the currents I 1 and I 2 into voltages. That is, the other ends of the resistors r1 and r2 are connected to the output terminal of the voltage amplifier 19. In this case, if r1 = r2 = r3 = R, a V in = -V r3 = -I in · R = (I 2 -I 1) R. Therefore, the output voltages V1, V2 are, V1 = I 1 · R- V in = I 1 · R + (I 2 -I 1) · R = I 2 · R V2 = I 2 · R-V in = I 2 · R− (I 2 −I 1 ) · R = I 1 · R Therefore, the characteristics of the V in to V1, V2 V1-V2 = I 2 · R-I 1 · R = (I 2 -I 1) R = V in V1 · V2 = I 1 · I 2 · R 2 - ID 2 · R 2 = constant, and the output currents I 1 and I 1 of the current mirror circuits 6 and 7
2 will have been converted to voltages V1, V2 corresponding to.
These configurations of the resistors r1 and r2 and the voltage amplifier 19
The voltage synthesizing circuit 9 is formed.

【0022】電圧V1,V2はドライブ段のトランジス
タQd,Qd′を経て出力段トランジスタQa,Qa′
のベースに印加され、出力段トランジスタQa,Qa′
からは前記カレントミラー回路6,7の出力電流I1
2 を電流増幅した電流Iou t1,Iout2が出力される。
この電流Iout1,Iout2は抵抗Ra,Ra′からなる出
力回路21で合成されて負荷電流IRLとして負荷10に
供給される。電流Iout1,Iout2,IRLの特性を図7に
示す。これによれば、電流Iout1,Iout2は常に一定方
向の電流であるから出力段トランジスタQa,Qa′は
カットオフせず、広い範囲でA級動作をすることができ
る。
Voltages V1 and V2 are applied to output stage transistors Qa and Qa 'via drive stage transistors Qd and Qd'.
Of the output stage transistors Qa, Qa '
From the output currents I 1 ,
Current I ou t1, I out2 that current amplification of I 2 are output.
The currents I out1 and I out2 are combined in an output circuit 21 composed of resistors Ra and Ra ′ and supplied to the load 10 as a load current IRL . The characteristics of the current I out1, I out2, I RL shown in FIG. According to this, since the currents I out1 and I out2 are always currents in a fixed direction, the output stage transistors Qa and Qa ′ do not cut off and can perform class A operation in a wide range.

【0023】次に、出力段トランジスタQa,Qa′へ
の電源路について説明する。ここでは+側についてのみ
説明し、−側は+側と共通する部分に「′」を付してそ
の説明を省略する。負荷10への電力供給を主に行なう
主電源路42は、電源44(電源電圧+B)、スイッチ
ングトランジスタQs(スイッチング素子)、平滑用コ
イルL1(平滑回路)、出力段トランジスタQa、抵抗
Ra(=Ra′)で構成される。主電源路42による電
力供給の不足分を供給する補助電源路48は、電源4
4、抵抗Rs、カスケード接続されたトランジスタQb
(補助電力供給量調整用素子)および出力段トランジス
タQa、抵抗Raで構成される。
Next, a power supply path to the output stage transistors Qa and Qa 'will be described. Here, only the + side will be described, and the portion common to the + side will be denoted by “′” and description thereof will be omitted. The main power supply path 42 that mainly supplies power to the load 10 includes a power supply 44 (power supply voltage + B), a switching transistor Qs (switching element), a smoothing coil L1 (smoothing circuit), an output transistor Qa, and a resistor Ra (= Ra ′). The auxiliary power supply path 48, which supplies the shortage of power supply by the main power supply path 42,
4, resistor Rs, cascaded transistor Qb
(Auxiliary power supply amount adjusting element), an output transistor Qa, and a resistor Ra.

【0024】抵抗Rsは補助電源路48を流れる電流I
Qbを検出するための小抵抗である。電流IQbによってR
sの両端に発生した電圧VRsは、ヒステリシスコンパレ
ータ50に入力される。ヒステリシスコンパレータ50
は抵抗Rsとともにスイッチング制御手段を構成し、電
圧VRsが所定の上限値VHCH より高くなった時に“0”
を出力してトランジスタQsをオンし、一旦“0”にな
った後は電圧VRsが所定の下限値VHCL に低下するまで
は“0”を保持し、電圧VRsが下限値VHCL より低くな
ると“1”を出力してトランジスタQsをオフし、一旦
“1”になった後は電圧VRsが所定の上限値VHCH より
高くなるまで“1”を保持する。これにより、トランジ
スタQsはスイッチング動作をする。平滑用コイルL1
はこのスイッチング動作によるトランジスタQsの出力
波形を平滑化して負荷に供給するものである。また、ダ
イオードD3はトランジスタQsがオフした時に平滑用
コイルL1から流出する電流の電流路を形成するフライ
ホイール用ダイオードである。
The resistance Rs is a current I flowing through the auxiliary power supply path 48.
This is a small resistor for detecting Qb . R by the current I Qb
The voltage V Rs generated at both ends of s is input to the hysteresis comparator 50. Hysteresis comparator 50
Constitutes switching control means together with the resistor Rs, and when the voltage VRs becomes higher than a predetermined upper limit value V HCH , "0"
Turning the transistor Qs and output, once "0" after reaching the until the voltage V Rs drops to a predetermined lower limit value V HCL holds "0", the voltage V Rs than the lower limit value V HCL and outputs the composed and "1" low to turn off the transistor Qs, once the voltage V Rs once they become "1" holds "1" until becomes higher than a predetermined upper limit value V HCH. Thus, the transistor Qs performs a switching operation. Smoothing coil L1
Is to smooth the output waveform of the transistor Qs by this switching operation and supply it to the load. The diode D3 is a flywheel diode that forms a current path for a current flowing out of the smoothing coil L1 when the transistor Qs is turned off.

【0025】出力トランジスタQaのエミッタとトラン
ジスタQbのベース間には直流電源52が接続されてい
る。その電源電圧V1は、 V1=VQamin +VQbBE に設定されている。ここで、VQamin は出力トランジス
タQaが最大出力時でもリニアリティを確保できる最低
電圧で通常約2〜3Vである。また、VQbBEはトランジ
スタQbのベース・エミッタ間電圧でオン時は約0.6
Vである。このトランジスタQaのエミッタから電源5
2を経てトランジスタQbのベースに至る経路51が補
助電力供給量制御手段に相当する。
A DC power supply 52 is connected between the emitter of the output transistor Qa and the base of the transistor Qb. The power supply voltage V1 is set to V1 = V Qamin + V QbBE . Here, V Qamin is the lowest voltage that can ensure linearity even when the output transistor Qa is at the maximum output, and is usually about 2 to 3 V. V QbBE is the base-emitter voltage of the transistor Qb and is approximately 0.6
V. The power supply 5 is connected to the emitter of the transistor Qa.
A path 51 extending to the base of the transistor Qb via 2 corresponds to an auxiliary power supply control means.

【0026】この電源路の動作を説明する。はじめに、
ヒステリシスコンパレータ50の出力が“1”でスイッ
チングトランジスタQsがオフ状態であったとする。オ
ーディオ入力信号はトランジスタQdを介して出力段ト
ランジスタQaに供給される。これにより、補助電源路
48を通ってトランジスタQaに電流IQbが流れ、負荷
10に供給される。この電流IQbにより抵抗Rsの両端
に電圧VRsが生じる。この電圧VRsが所定の上限値V
HCH に達すると、ヒステリシスコンパレータ50の出力
が“0”に反転し、トランジスタQsをオンさせる。こ
れにより、主電源路42から電流供給が行なわれる。
The operation of the power supply path will be described. First,
It is assumed that the output of the hysteresis comparator 50 is “1” and the switching transistor Qs is off. The audio input signal is supplied to the output transistor Qa via the transistor Qd. As a result, the current I Qb flows through the auxiliary power supply path 48 to the transistor Qa and is supplied to the load 10. This current I Qb generates a voltage V Rs across the resistor Rs. This voltage VRs is a predetermined upper limit value V
When the signal reaches HCH , the output of the hysteresis comparator 50 is inverted to "0" to turn on the transistor Qs. Thus, current is supplied from the main power supply path 42.

【0027】トランジスタQsがオンした状態では主電
源路42の抵抗値は補助電源路48の抵抗値よりも小さ
いので、トランジスタQsが一旦オンすると、主電源路
42からの電流IL1は増大し、その分補助電源路48か
らの電流IQbは減少する。電流IL1,IQbは加算点49
で電流加算されて、トランジスタQaを介して負荷電流
RLとして負荷10に供給されて、負荷10に必要な電
力を供給する。
When the transistor Qs is turned on, the resistance value of the main power supply path 42 is smaller than the resistance value of the auxiliary power supply path 48. Therefore, once the transistor Qs is turned on, the current I L1 from the main power supply path 42 increases, The current I Qb from the auxiliary power supply path 48 decreases accordingly. The currents I L1 and I Qb are equal to the summation point 49.
Are supplied to the load 10 via the transistor Qa as the load current I RL , thereby supplying necessary electric power to the load 10.

【0028】補助電源路48の電流IQbが0になる寸前
に抵抗Rsの両端の電圧VRsが所定の下限値VHCL に達
し、コンパレータ50の出力が“1”に反転し、トラン
ジスタQsをオフさせる。トランジスタQsがオフする
と、平滑用コイルL1の電流IL1はダイオードD3を介
して流れる。この電流IL1がしだいに減少するにつれて
補助電源路48の電流IQbが増大し、電圧VRsが所定の
上限値VHCH に達すると、再びコンパレータ50の出力
が“0”に反転してトランジスタQsがオンし、以後同
じ動作を繰り返す。このようにトランジスタQsは入力
信号レベルに応じてオン期間、オフ期間の比率を可変に
自励発振によりスイッチングされる。
Just before the current I Qb of the auxiliary power supply path 48 becomes zero, the voltage V Rs across the resistor Rs reaches a predetermined lower limit value V HCL , the output of the comparator 50 is inverted to “1”, and the transistor Qs is turned off. Turn off. When the transistor Qs is turned off, the current I L1 of the smoothing coil L1 flows through the diode D3. As the current I L1 gradually decreases, the current I Qb of the auxiliary power supply path 48 increases, and when the voltage V Rs reaches a predetermined upper limit value V HCH , the output of the comparator 50 is again inverted to “0” and the transistor Qs is turned on, and the same operation is repeated thereafter. As described above, the transistor Qs is switched by self-excited oscillation with the ratio of the ON period and the OFF period being variably set according to the input signal level.

【0029】このような動作によれば、トランジスタQ
bは常に能動状態にあり、トランジスタQaから負荷1
0に流れる電流IRLは主電源路42と補助電源路48の
双方から供給される。主電源路42のトランジスタQs
はスイッチング駆動なので損失は小さい。また、補助電
源路48はトランジスタQbで損失を生じることになる
が、抵抗Rsの値とヒステリシスコンパレータ50の基
準電圧VHCH ,VHCL のセッティングによりトランジス
タQbに流れる電流IQbは平滑用コイルL1の出力電流
L1のリップル電流とほぼ同じまで少くできるため、I
L1>>IQbとなって、トランジスタQbでの損失は小さく
できる。
According to such an operation, the transistor Q
b is always in an active state, and a load 1
The current I RL flowing to 0 is supplied from both the main power supply path 42 and the auxiliary power supply path 48. Transistor Qs of main power supply path 42
Is a switching drive, so the loss is small. Although the auxiliary power supply path 48 causes a loss in the transistor Qb, the current I Qb flowing through the transistor Qb depends on the value of the resistor Rs and the setting of the reference voltages V HCH and V HCL of the hysteresis comparator 50. Since it can be reduced to almost the same as the ripple current of the output current IL1 ,
L1 >> I Qb, and the loss in the transistor Qb can be reduced.

【0030】また、トランジスタQbは常時オンしてお
り、VQbBEは常に約0.6Vであるため、出力段トラン
ジスタQaのコレクタ・エミッタ間電圧VQaは常に VQa=V1−VQbBE=VQamin に保たれる。したがって、出力段トランジスタQaの損
失を最低の状態にできる。この回路によれば、最大の損
失源である出力段トランジスタQaの損失を最低に保持
できる効果は大きい。特に、アイドル電流を多目に流す
場合に効果的である。
Further, since the transistor Qb is always on and V QbBE is always about 0.6 V, the collector-emitter voltage V Qa of the output stage transistor Qa is always V Qa = V1−V QbBE = V Qamin Is kept. Therefore, the loss of the output stage transistor Qa can be minimized. According to this circuit, the effect of keeping the loss of the output stage transistor Qa, which is the largest loss source, at a minimum is great. This is particularly effective when a large amount of idle current flows.

【0031】図8は図1のトランジスタQb,Qsの部
分を抜き出して示したものである。この回路の動作を図
9を参照して説明する。トランジスタQbに信号源54
からステップ状の入力Vinが入ると(t1)、はじめは
トランジスタQsはオフしているので、出力電流IRL
すべて補助電源路48のトランジスタQbから供給され
る。トランジスタQbの電流IQbが一気に増大して抵抗
Rsの両端の電圧VRsがコンパレータ50の上側の基準
電圧VHCH に達すると、コンパレータ50の出力は
“0”に反転してトランジスタQsをオンさせる。これ
により、主電源路42からの電源供給が開始される。こ
の主電源路42からの電流IL1は平滑用コイルL1があ
るため一気には増大せず、徐々に増大する。主電流IL1
が徐々に増大すると、補助電流IQbは IQb=IRL−IL1 により徐々に減少する。補助電流IQbが減少して電圧V
Rsがコンパレータ50の下側の基準電圧VHCL に達する
と(t2)、トランジスタQsがオフし、平滑用コイル
L1の出力電流IL1が徐々に減少していく。すると、補
助電流IQbが増え、電圧VRsが上側の基準電圧VHCH
達すると(t3)、再びトランジスタQsがオンし、以
後同じ動作を繰り返す。最初の立上り部分(時刻t1直
後)は、平滑用コイルL1の出力電流IL1がすぐには追
いつかないため、補助電流IQbが主であるが、入力Vin
の変化が少なく、負荷電流IRLの変化が少ない場合に
は、ほとんど主電流源42から電力が供給される。音楽
信号は高域成分(変化の大きい信号)のエネルギが少な
いため、補助電流IQbの平均値は小さく、負荷電流IRL
の多くがスイッチング駆動により効率が高い主電源路4
2からの電流IL1として供給される。
FIG. 8 shows a portion of the transistors Qb and Qs in FIG. The operation of this circuit will be described with reference to FIG. The signal source 54 is connected to the transistor Qb.
Step-like input V in falls from (t1), initially the transistor Qs is because off, the output current I RL is supplied from the transistor Qb for all auxiliary power circuit 48. When the current I Qb of the transistor Qb increases at a stretch and the voltage V Rs across the resistor Rs reaches the upper reference voltage V HCH of the comparator 50, the output of the comparator 50 is inverted to “0” to turn on the transistor Qs. . Thus, power supply from the main power supply path 42 is started. The current IL1 from the main power supply path 42 does not increase at a stretch because of the presence of the smoothing coil L1, but increases gradually. Main current I L1
Gradually increases, the auxiliary current I Qb gradually decreases due to I Qb = I RL −I L1 . The auxiliary current I Qb decreases and the voltage V
Rs and reaches the reference voltage V HCL of lower comparator 50 (t2), the transistor Qs is turned off, the output current I L1 of the smoothing coil L1 decreases gradually. Then, when the auxiliary current I Qb increases and the voltage V RS reaches the upper reference voltage V HCH (t3), the transistor Qs is turned on again, and the same operation is repeated thereafter. The first rising part (time t1 immediately after), since the output current I L1 of the smoothing coil L1 does not catch up immediately, the auxiliary current I Qb is mainly the input V in
Is small and the change in the load current IRL is small, power is almost supplied from the main current source 42. Since the music signal has low energy of a high-frequency component (a signal having a large change), the average value of the auxiliary current I Qb is small, and the load current I RL is low.
Most of the main power supply path 4 has high efficiency by switching drive
2 as current I L1 .

【0032】また、図1の回路では負荷電流IRLはすべ
てトランジスタQa(Qa′)から供給されるが、トラ
ンジスタQaのコレクタ・エミッタ間電圧VQaは前述の
ようにトランジスタQaをオンするに必要な最低限の電
圧VQamin がかかっているだけであるので、ここでの損
失は小さい。したがって、回路全体としての効率は非常
に高いものとなる。しかも、入力Vinの急俊な立上りに
対しては応答の速い補助電源路48から電力が供給され
るので、この急俊な立上りに追従して負荷10に必要な
電力を供給することができる。しかも、補助電源路48
は主電源路42と同じく高い電圧+Bで駆動されている
ので、大振幅入力の急俊な立上りに対しても出力をクリ
ップさせることなく追従して所定の最大出力を負荷に供
給することができる。
In the circuit of FIG. 1, the load current IRL is all supplied from the transistor Qa (Qa '), but the collector-emitter voltage VQa of the transistor Qa is necessary to turn on the transistor Qa as described above. Since only the minimum voltage V Qamin is applied, the loss here is small. Therefore, the efficiency of the entire circuit is very high. Moreover, since the power from a fast auxiliary power line 48 response for steep rise of the input V in is supplied, it is possible to supply the necessary power to the load 10 to follow the steep rise . Moreover, the auxiliary power supply path 48
Is driven at a high voltage + B, as in the main power supply path 42, so that a predetermined maximum output can be supplied to the load following an abrupt rising of a large amplitude input without clipping the output. .

【0033】また、図1の回路によれば、音響特性面で
の効果も得られる。すなわち、トランジスタQbはカッ
トオフしないため、常にわずかな電流ではあるが能動状
態にあり、スイッチングによる主電流IL1のリップル分
をトランジスタQbからの電流IQbで吸収するように動
作する。したがって、出力段トランジスタQaへの供給
電圧はリップル電圧を持たなくなり、出力へのリップル
電圧の影響はなくなり、スイッチング駆動による歪率や
S/Nの劣化を防止することができる。
Further, according to the circuit shown in FIG. 1, an effect in terms of acoustic characteristics can be obtained. That is, since the transistor Qb is not cut off, is in some but active state is always small current, operates to absorb the ripples of the main current I L1 by switching a current I Qb from the transistor Qb. Therefore, the supply voltage to the output stage transistor Qa does not have a ripple voltage, the influence of the ripple voltage on the output is eliminated, and deterioration of the distortion factor and S / N due to switching driving can be prevented.

【0034】なお、図1の回路においては、ヒステリシ
スコンパレータ50の上側の基準電圧VHCH を十分小さ
な値に設定することによって補助電流IQbの平均値を小
さくしてトランジスタQbでの損失を減らすことができ
るが、トランジスタQsのスイッチング周波数が高くな
り、スイッチングロスが増えることになる。したがっ
て、トランジスタQbでの損失とトランジスタQsでの
スイッチングロスとの兼ね合いで、これらの和が最小と
なるように上側の基準電圧VHCH の大きさを設定するの
が望ましい。また、下側の基準電圧VHCL はトランジス
タQbがカットオフしない範囲でなるべく小さいほうが
損失が少なくてすむ。なお、トランジスタQsの自走ス
イッチング周波数はバイポーラトランジスタを使用した
場合は、例えば上限を100kHz 程度に設定することが
できる(出力によって自走周波数は変動する。)。ま
た、上限を100kHz 以上に設定する場合は、バイポー
ラトランジスタでスイッチングができなければ、パワー
MOSトランジスタ等を用いることができる。
In the circuit of FIG. 1, the average value of the auxiliary current I Qb is reduced by setting the reference voltage V HCH on the upper side of the hysteresis comparator 50 to a sufficiently small value to reduce the loss in the transistor Qb. However, the switching frequency of the transistor Qs increases, and the switching loss increases. Therefore, it is desirable to set the magnitude of the upper reference voltage V HCH so that the sum of the two is minimized in consideration of the loss in the transistor Qb and the switching loss in the transistor Qs. In addition, the lower the reference voltage V HCL is, the smaller the loss is in the range where the transistor Qb is not cut off. When a bipolar transistor is used, the free-running switching frequency of the transistor Qs can be set, for example, to an upper limit of about 100 kHz (the free-running frequency varies depending on the output). When the upper limit is set to 100 kHz or more, a power MOS transistor or the like can be used if switching cannot be performed by a bipolar transistor.

【0035】図1のヒステリシスコンパレータ50の構
成例を図10に示す。+Bの電源ライン56とトランジ
スタQsとダイオードD3の接続点58との間には、抵
抗R3,R4の直列接続回路が接続されている。また、
抵抗Rsの両端間には、トランジスタQc、抵抗R2,
R1の直列接続回路が接続されている。そして、抵抗R
3,R4の接続点60はトランジスタQcのベースに接
続され、抵抗R1,R2の接続点62はスイッチングト
ランジスタQsのベースに接続されている。
FIG. 10 shows a configuration example of the hysteresis comparator 50 shown in FIG. A series connection circuit of resistors R3 and R4 is connected between the + B power supply line 56 and a connection point 58 between the transistor Qs and the diode D3. Also,
A transistor Qc, a resistor R2,
The series connection circuit of R1 is connected. And the resistance R
A connection point 60 between R3 and R4 is connected to the base of the transistor Qc, and a connection point 62 between the resistors R1 and R2 is connected to the base of the switching transistor Qs.

【0036】上記の構成によれば、トランジスタQsが
オフしている状態では抵抗R3の両端に発生している電
圧により、トランジスタQcはオンしている。この時ト
ランジスタQsには電圧VRsを抵抗R1,R2で分圧し
た電圧が印加されている。この状態で補助電流IQbが増
大して電圧VRsが上昇し、トランジスタQsのベース・
エミッタ間電圧が約0.6Vに上昇するとトランジスタ
Qsがオンし、主電流IL1が流れる。トランジスタQs
がオンすると、点58の電位がほぼ+BVに上昇するの
で、点60の電位も上昇してトランジスタQcはオフす
る。トランジスタQsがオンして主電流IL1が増大する
と、補助電流IQbは減少し、電圧VRsは低下する。そし
て、トランジスタQcがオフした状態ではトランジスタ
Qsのベース・エミッタ間には電圧VRsがそのまま印加
されるので、この電圧VRsが約0.6V以下に低下する
と、トランジスタQsはオフする。トランジスタQsが
オフすると、点58の電位が下がってトランジスタQc
がオンする。
According to the above configuration, when the transistor Qs is turned off, the transistor Qc is turned on by the voltage generated across the resistor R3. At this time, a voltage obtained by dividing the voltage VRs by the resistors R1 and R2 is applied to the transistor Qs. In this state, the auxiliary current I Qb increases and the voltage V Rs increases, and the base of the transistor Qs
When the voltage between the emitters rises to about 0.6 V, the transistor Qs is turned on, and the main current IL1 flows. Transistor Qs
Turns on, the potential at point 58 rises to approximately + BV, so the potential at point 60 also rises and transistor Qc turns off. When the transistor Qs is turned on and the main current I L1 increases, the auxiliary current I Qb decreases and the voltage V Rs decreases. In a state where the transistor Qc is turned off because the base-emitter of the transistor Qs voltage V Rs is applied as it is, if this voltage V Rs drops below approximately 0.6V, the transistor Qs is turned off. When the transistor Qs is turned off, the potential at the point 58 drops and the transistor Qc
Turns on.

【0037】このように、図1のヒステリシスコンパレ
ータ50によれば、トランジスタQsがオフしている時
は、電圧VRsを抵抗R1,R2で分圧した電圧がトラン
ジスタQsのベース・エミッタ間にかかり、電圧VRs
抵抗R2の両端に約0.6V以上の電圧を生じさせる電
圧に上昇してはじめてトランジスタQsがオンする。ま
た、トランジスタQsがオンしている時は、電圧VRs
そのままトランジスタQsのベース・エミッタ間にかか
り、電圧VRsが約0.6V以下になるとトランジスタQ
sはオフする。これにより、ヒステリシスをもったコン
パレート動作が実現されて、トランジスタQsは自励発
振によりスイッチング動作をする。
As described above, according to the hysteresis comparator 50 of FIG. 1, when the transistor Qs is off, a voltage obtained by dividing the voltage VRs by the resistors R1 and R2 is applied between the base and the emitter of the transistor Qs. , The transistor Qs is turned on only when the voltage V Rs rises to a voltage that generates a voltage of about 0.6 V or more across the resistor R2. In addition, when the transistor Qs is turned on, it takes between the base and emitter of the voltage V Rs as it is transistor Qs, the transistor Q when the voltage V Rs becomes equal to or less than about 0.6V
s turns off. Thereby, a comparator operation with hysteresis is realized, and the transistor Qs performs a switching operation by self-excited oscillation.

【0038】なお、下側の基準電圧VHCL は抵抗Rsの
値によって設定される。また、上側の基準電圧VHCH
抵抗R1,R2の値の比によって設定され、抵抗R1を
抵抗R2よりも大きな値にするほどVHCH は大きくな
る。
The lower reference voltage V HCL is set by the value of the resistor Rs. The upper reference voltage V HCH is set by the ratio of the values of the resistors R1 and R2, and the larger the value of the resistor R1 is, the larger the value of V HCH becomes.

【0039】なお、ヒステリシスコンパレータ50は図
10の構成のものに限らず、オペアンプ等を用いて様々
に構成することもできる。ただし、図10のように構成
すれば、ヒステリシスコンパレータ50用に別電源が不
要である等簡易に実現できる利点がある。
The hysteresis comparator 50 is not limited to the configuration shown in FIG. 10, but may be variously configured using an operational amplifier or the like. However, the configuration as shown in FIG. 10 has an advantage that it can be easily realized such that a separate power supply is not required for the hysteresis comparator 50.

【0040】また、負荷10への電源供給路の切換え
は、補助電流値を検出して行なうほかに、主電源路42
の電圧と補助電源路48の電圧の大小により切り換える
こともできる。すなわち、通常時は主電源路42の出力
電圧のほうが高くなるようにして主電源路42から高効
率で電源供給を行ない、入力信号が急俊に立上がった時
は主電源路42の出力電圧は急には追い付かないので補
助電源路48の出力電圧のほうが高くなるようにして、
トランジスタQbをオンして補助電源路48から高速応
答で電源供給を行なう。
The switching of the power supply path to the load 10 is performed by detecting the auxiliary current value and the main power supply path 42.
And the voltage of the auxiliary power supply path 48. That is, power is supplied from the main power supply path 42 with high efficiency so that the output voltage of the main power supply path 42 becomes higher in normal times, and when the input signal rises rapidly, the output voltage of the main power supply path 42 becomes higher. Does not catch up suddenly, so that the output voltage of the auxiliary power path 48 becomes higher,
The transistor Qb is turned on to supply power from the auxiliary power supply path 48 with high speed response.

【0041】なお、図1の出力段トランジスタQa,Q
a′への電源路は図11に示すように概念的にとらえる
こともできる。すなわち、主電源路42には高効率で電
流を供給できるが入力信号の変化に対する応答が遅い高
効率電流バッファ回路(スイッチングトランジスタ42
と平滑用コイルL1)を挿入し、補助電源路48には入
力信号の変化に対する応答は速いが損失の大きい高速電
圧バッファ回路(トランジスタQbとそのベース電圧を
制御する経路51)を挿入し、両電源路42,48の電
流IL1,IQbを加算点49で加算して、トランジスタQ
aを介して負荷10に負荷電流IRL(=IL1+IQb)を
供給する。電流検出回路(抵抗Rs)は補助電流IQbの
大きさを検出し、それに応じて制御回路(ヒステリシス
コンパレータ50)を介して高効率電流バッファ回路4
2、L1を制御して主電流IL1を調整する。高速電圧バ
ッファ回路Qb,51は主電流IL1での不足分(IRL
L1)を補助電流IQbとして供給する。
The output transistors Qa and Q shown in FIG.
The power supply path to a 'can be conceptually captured as shown in FIG. That is, a high-efficiency current buffer circuit (switching transistor 42) that can supply current to main power supply path 42 with high efficiency but has a slow response to a change in input signal.
And a smoothing coil L1), and a high-speed voltage buffer circuit (a path 51 for controlling the transistor Qb and its base voltage) which has a fast response to a change in the input signal but has a large loss is inserted into the auxiliary power supply path 48. The currents I L1 and I Qb of the power supply paths 42 and 48 are added at an addition point 49 to form a transistor Q
A load current I RL (= I L1 + I Qb ) is supplied to the load 10 via a. The current detection circuit (resistor Rs) detects the magnitude of the auxiliary current IQb, and responds accordingly to the high-efficiency current buffer circuit 4 via the control circuit (hysteresis comparator 50).
2. The main current I L1 is adjusted by controlling L1 . The high-speed voltage buffer circuits Qb and 51 have a shortage of the main current I L1 (I RL
IL1 ) is supplied as an auxiliary current IQb.

【0042】出力トランジスタQaのコレクタの電圧V
sは出力電圧Voutよりもわずかに大きいだけであり、
これにより出力トランジスタQaの損失は最小限に抑え
られる。また、負荷電流IRLは、入力の急俊な立上りに
対してはまず補助電流IQbが応答し、しだいに主電流I
L1が支配的になる。補助電流IQbは極めて高速で立上る
ため出力波形に欠損は生じない。補助電流IQbの供給は
短時間のみの動作であり、エネルギは損失の小さい主電
源路42からの主電流IL1で主に供給されるので全体と
して高効率となる。これにより、高効率でかつスルーレ
ートの速い電力増幅回路が実現される。
The voltage V at the collector of the output transistor Qa
s is only slightly greater than the output voltage Vout,
This minimizes the loss of the output transistor Qa. The load current I RL responds to a steep rising of the input first by the auxiliary current I Qb , and gradually the main current I R
L1 becomes dominant. Since the auxiliary current IQb rises at an extremely high speed, no loss occurs in the output waveform. The supply of the auxiliary current I Qb is an operation for only a short time, and the energy is mainly supplied by the main current I L1 from the main power supply path 42 with a small loss, so that the overall efficiency is high. Thus, a power amplifier circuit with high efficiency and a high slew rate is realized.

【0043】次に、図1の回路の具体回路を図12〜1
5に分割して示す。図12〜15はA1〜A8、B1〜
B5、E1〜E6で相互に連結される。図1と対応する
部分には同一の符号を用いる。また、+側と対応する−
側の部分には「′」を付して示す。なお、出力段トラン
ジスタQa,Qa′への電源路の構成は+側の回路(図
14)について説明し、−側の回路(図15)は+側の
回路と同様に構成されているので説明を省略する。
Next, a specific circuit of the circuit of FIG.
5 is shown. 12 to 15 show A1 to A8, B1 to
B5 are interconnected at E1 to E6. The same reference numerals are used for parts corresponding to those in FIG. In addition,-corresponding to the + side
The part on the side is indicated by adding "'". Note that the configuration of the power supply path to the output stage transistors Qa and Qa 'will be described with respect to the + side circuit (FIG. 14), and the-side circuit (FIG. 15) is configured similarly to the + side circuit. Is omitted.

【0044】入力信号は、図12において、初段の差動
増幅回路を構成するトランジスタQ30に入力され、ト
ランジスタQ32,Q32′および図13のトランジス
タQf,Qf′を介してトランジスタQg,Qg′に導
かれる。そして、トランジスタQg,Qg′から出力さ
れてコンデンサCfおよび抵抗r3を介して電流−電流
変換回路3のトランジスタTr1,Tr3からカレント
ミラー回路6を経て電流I1 ,I2 として出力される。
この電流I1 ,I2 は抵抗r1,r2で電圧に変換され
てトランジスタQh,Qh′を介して図14,15のド
ライブ段を構成するトランジスタQ10,Q15,Q1
0′,Q15′を経て出力段トランジスタQa,Qa′
に供給されて、負荷(スピーカ)10を駆動する。ま
た、出力信号は初段のトランジスタQ31(図12)お
よび電流−電流変換回路3(図13)に負帰還される。
In FIG. 12, an input signal is input to a transistor Q30 constituting a first-stage differential amplifier circuit, and is transmitted to transistors Qg and Qg 'via transistors Q32 and Q32' and transistors Qf and Qf 'in FIG. I will Then, the currents are output from the transistors Qg and Qg 'and output as currents I 1 and I 2 from the transistors Tr 1 and Tr 3 of the current-current conversion circuit 3 via the current mirror circuit 6 via the capacitor Cf and the resistor r 3.
These currents I 1 and I 2 are converted into voltages by resistors r 1 and r 2 , and transistors Q 10, Q 15 and Q 1 constituting the drive stages of FIGS. 14 and 15 via transistors Qh and Qh ′.
0 ', Q15' and output stage transistors Qa, Qa '
To drive the load (speaker) 10. The output signal is negatively fed back to the first transistor Q31 (FIG. 12) and the current-current conversion circuit 3 (FIG. 13).

【0045】図14において、出力段トランジスタQa
とカスケードトランジスタQbはそれぞれ3個ずつのト
ランジスタQ23,Q20によるパラレル構成とされて
いる。主電源路42は、+90Vの電源→スイッチング
トランジスタQs→コイルL1→電流加算点49を介し
て出力段トランジスタQaに主電流を供給している。ま
た、補助電源路48は抵抗R10,R11,Rl2と電
流検出リミッタ90→トランジスタQbを介して出力段
トランジスタQaに補助電流を供給している。トランジ
スタQbのベース電位を制御する図1の経路51は、図
14では、トランジスタQ10のエミッタ→ツェナダイ
オードZD→トランジスタQ11→抵抗R13→ダイオ
ードD10→トランジスタQ14→抵抗R14→トラン
ジスタQbのベースの経路に相当する。これにより、入
力が急俊に立上がると、トランジスタQbのベース電位
が即座に上昇して、補助電流を増大させてこれに追従
し、その後主電流が徐々に増大していって補助電流を減
少させていく。
In FIG. 14, output stage transistor Qa
And the cascade transistor Qb have a parallel configuration of three transistors Q23 and Q20, respectively. The main power supply path 42 supplies a main current to the output stage transistor Qa via a power supply of +90 V → switching transistor Qs → coil L1 → current addition point 49. The auxiliary power supply path 48 supplies an auxiliary current to the output stage transistor Qa via the resistors R10, R11, R12 and the current detection limiter 90 → the transistor Qb. The path 51 in FIG. 1 for controlling the base potential of the transistor Qb is, in FIG. 14, a path from the emitter of the transistor Q10, the zener diode ZD, the transistor Q11, the resistor R13, the diode D10, the transistor Q14, the resistor R14, and the base of the transistor Qb. Equivalent to. As a result, when the input rises rapidly, the base potential of the transistor Qb immediately rises to increase and follow the auxiliary current, and thereafter the main current gradually increases and the auxiliary current decreases. Let me do it.

【0046】ヒステリシスコンパレータ50は次のよう
に構成されている。+90Vの電源ライン56とトラン
ジスタQs(Q22)とダイオードD3の接続点58と
の間には、抵抗R33,R34の直列接続回路が接続さ
れている。また、補助電源路48は抵抗R10,R12
を通るルートと、トランジスタQc、抵抗R11,R1
2を通るルートが並列に設けられている。そして、抵抗
R33,R34の接続点60はトランジスタQcのベー
スに接続され、抵抗R11,R12の接続点62はトラ
ンジスタQ21のベースに接続され、トランジスタQ2
1のコレクタは抵抗R21を介してスイッチングトラン
ジスタQsのベースに接続されている。
The hysteresis comparator 50 is configured as follows. A series connection circuit of resistors R33 and R34 is connected between the + 90V power supply line 56 and a connection point 58 between the transistor Qs (Q22) and the diode D3. The auxiliary power supply path 48 includes resistors R10 and R12.
, A transistor Qc, resistors R11, R1
2 are provided in parallel. The connection point 60 between the resistors R33 and R34 is connected to the base of the transistor Qc. The connection point 62 between the resistors R11 and R12 is connected to the base of the transistor Q21.
1 is connected to the base of the switching transistor Qs via the resistor R21.

【0047】上記の構成によれば、トランジスタQ21
がオフ(トランジスタQsがオフ)している状態では抵
抗R33の両端に発生している電圧により、トランジス
タQcはオンしている。この時、補助電源路48は抵抗
R10を通るルートと、トランジスタQc、抵抗R11
を通るルートが並列に形成され、トランジスタQ21の
ベース・エミッタ間には抵抗R10の両端の電圧が印加
されている。この状態で抵抗R10を通る補助電源路4
8の電流が増大してトランジスタQ21のベース・エミ
ッタ間電圧が約0.6Vに上昇するとトランジスタ21
がオンしてトランジスタQsがオンし、主電源路42か
ら電流が供給される。トランジスタQ21がオンする
と、点58の電位がほぼ+90Vに上昇するので、点6
0の電位も上昇してトランジスタQcはオフする。トラ
ンジスタQ21がオンして主電源路42の電流が増大す
ると、補助電源路48の電流は減少する。そして、トラ
ンジスタQcがオフした状態では補助電源路48は抵抗
R10を通るルートのみとなるので、補助電源路48の
電流はすべて抵抗R10を流れ、この抵抗R10の両端
の電圧が約0.6V以下に低下すると、トランジスタQ
21はオフする。トランジスタQ21がオフすると、点
58の電位が下がってトランジスタQcがオンする。
According to the above configuration, the transistor Q21
Is off (the transistor Qs is off), the transistor Qc is on due to the voltage generated across the resistor R33. At this time, the auxiliary power supply path 48 has a route passing through the resistor R10, a transistor Qc, and a resistor R11.
Are formed in parallel, and a voltage across the resistor R10 is applied between the base and the emitter of the transistor Q21. In this state, the auxiliary power supply path 4 passing through the resistor R10
8 increases the base-emitter voltage of the transistor Q21 to about 0.6V, the transistor 21
Is turned on, the transistor Qs is turned on, and current is supplied from the main power supply path 42. When the transistor Q21 is turned on, the potential at the point 58 rises to almost +90 V,
The potential of 0 also rises, turning off the transistor Qc. When the transistor Q21 is turned on and the current in the main power supply path 42 increases, the current in the auxiliary power supply path 48 decreases. When the transistor Qc is turned off, the auxiliary power supply path 48 is only a route passing through the resistor R10, so that all the current in the auxiliary power supply path 48 flows through the resistor R10, and the voltage across the resistor R10 is about 0.6 V or less. The transistor Q
21 turns off. When the transistor Q21 is turned off, the potential at the point 58 drops and the transistor Qc turns on.

【0048】このようにして、トランジスタQcのオ
ン、オフ状態により、補助電源路48の電流のすべての
抵抗R10に流すかあるいは一部を分流させるかを切り
換えることにより、ヒステリシスを持ったコンパレータ
動作が実現されて、トランジスタQsは自振発振により
スイッチング動作をする。
In this manner, the comparator operation having hysteresis is performed by switching whether to flow the current of the auxiliary power supply path 48 to all the resistors R10 or to shunt a part of the current depending on the on / off state of the transistor Qc. When implemented, the transistor Qs performs a switching operation by self-oscillation.

【0049】この図1の出力段トランジスタQa,Q
a′への電源路では、次のような工夫がなされている。
出力段トランジスタQaとカスケードトランジスタ
Qbをそれぞれパラレル構成としている。これに合わせ
て平滑用コイルL1もパラレル巻としている。この構成
により、大出力化されるとともに、カスケードトランジ
スタQbのエミッタに安定化抵抗(抵抗値0.22Ω
等)が不要になり、これによる損失を防止でき、高効率
を維持できる。つまり、平滑用コイルL1を単一巻線で
構成すると、電流注入点49が1つとなり、必然的にカ
スケードトランジスタQbのエミッタも共通接続される
ので、これら複数のカスケードトランジスタQbの動作
電流を所期どおりに安定化させるにはそれぞれのエミッ
タに例えば0.22Ωなどの抵抗が必要となる。これに
対し、平滑用コイルL1をパラレル巻とすることによ
り、電流注入点49は2つとなり、これらの間には小さ
いながらもコイル巻線の抵抗分が存在するので、各カス
ケードトランジスタQbの動作における相互干渉が減少
し、安定化での問題が少なくなるので、カスケードトラ
ンジスタQbにはエミッタ抵抗が不要になってその分損
失が減る。
The output stage transistors Qa and Q shown in FIG.
In the power supply path to a ', the following measures have been taken.
The output stage transistor Qa and the cascade transistor Qb each have a parallel configuration. In accordance with this, the smoothing coil L1 is also formed by parallel winding. With this configuration, the output is increased and a stabilizing resistor (resistance 0.22Ω) is connected to the emitter of the cascade transistor Qb.
) Becomes unnecessary, loss due to this can be prevented, and high efficiency can be maintained. In other words, if the smoothing coil L1 is constituted by a single winding, the number of current injection points 49 is one, and the emitters of the cascade transistors Qb are inevitably connected in common. For stabilization on time, each emitter needs a resistance such as 0.22Ω. On the other hand, when the smoothing coil L1 is parallel-wound, the number of current injection points 49 becomes two, and although the resistance of the coil winding exists between them, although small, the operation of each cascade transistor Qb And the problem of stabilization is reduced, so that the emitter resistance is not required for the cascade transistor Qb, and the loss is reduced accordingly.

【0050】 平滑用コイルL1の出力と電源ライン
56との間に、抵抗R15,R16とコンデンサC10
とで構成されるリップル吸収回路92(ローパスフィル
タ)を接続している。これにより、スイッチングによる
主電流のリップル分の一部を交流共通電位点(電源ライ
ン56)に逃がし、カスケードトランジスタQbの動作
電流負担を少しでも軽減し、このトランジスタQbの損
失増大を防止している。
Between the output of the smoothing coil L 1 and the power supply line 56, the resistors R 15 and R 16 and the capacitor C 10
And a ripple absorption circuit 92 (low-pass filter) composed of As a result, a part of the ripple of the main current due to switching is released to the AC common potential point (power supply line 56), the operating current load on the cascade transistor Qb is reduced even a little, and the loss of the transistor Qb is prevented from increasing. .

【0051】 電流検出抵抗R10,R11,R12
(スイッチングトランジスタQsがオフ(トランジスタ
Qcがオン)している時は抵抗R10,R11の並列抵
抗と抵抗R12との直流抵抗、スイッチングトランジス
タQsがオン(トランジスタQcがオフ)している時は
抵抗R10,R12の直列抵抗)にダイオードD11,
D12からなる電流検出リミッタ90を並列に接続して
いる。これにより、トランジスタQs側に伝えられる電
流検出電圧は上限が1.2Vにリミットされ、トランジ
スタQsのベース・エミッタ間のオーバドライブを防止
するとともに、電流検出リミッタ90からカスケードト
ランジスタQbに電流供給できるようにしてカスケード
トランジスタQbの電流供給能力を向上させている(ト
ランジスタQbの電流路が抵抗Rs(図1)や抵抗R1
0,R11,R12で電流規制されているとあまり大電
流は流し得ない。)。
The current detection resistors R10, R11, R12
(When the switching transistor Qs is off (the transistor Qc is on), the DC resistance between the parallel resistance of the resistors R10 and R11 and the resistor R12, and when the switching transistor Qs is on (the transistor Qc is off), the resistor R10 , R12) and a diode D11,
A current detection limiter 90 composed of D12 is connected in parallel. As a result, the upper limit of the current detection voltage transmitted to the transistor Qs is limited to 1.2 V, so that overdrive between the base and the emitter of the transistor Qs is prevented, and current can be supplied from the current detection limiter 90 to the cascade transistor Qb. To improve the current supply capability of the cascade transistor Qb (the current path of the transistor Qb is the resistance Rs (FIG. 1) and the resistance R1
If the current is regulated by 0, R11, and R12, a very large current cannot flow. ).

【0052】 カスケードトランジスタQbのベース
電位を出力段トランジスタQaのエミッタ電位(出力電
位)に連動させる経路の途中に、コンデンサC11とダ
イオードD10からなるホールド回路94を挿入してい
る。これにより、高周波信号についてはピーク検波され
て、このコンデンサC11に電圧保持されるため、カス
ケードトランジスタQbのベース電位が定電圧化され、
位相遅れ等によりこのカスケードトランジスタQbのエ
ミッタ出力電圧が、出力段トランジスタQaにとって不
足にならないようにしている。
A hold circuit 94 composed of a capacitor C11 and a diode D10 is inserted in the middle of a path for linking the base potential of the cascade transistor Qb to the emitter potential (output potential) of the output stage transistor Qa. As a result, the high-frequency signal is subjected to peak detection, and the voltage is held in the capacitor C11, so that the base potential of the cascade transistor Qb is made constant, and
The emitter output voltage of the cascade transistor Qb is prevented from becoming insufficient for the output stage transistor Qa due to a phase delay or the like.

【0053】ここでは、出力段トランジスタQaのコレ
クタ・エミッタ間電圧は約2Vに設定されている。つま
り、ツェナダイオードZDの上端電位からトランジスタ
Q11のベース・エミッタ間、ダイオードD10、トラ
ンジスタQ14のベース・エミッタ間、トランジスタQ
bのベース・エミッタ間の4つのダイオード接合(0.
6×4=2.4V)を経て出力段トランジスタQaのコ
レクタ電位が決まる。また、ツェナダイオードZDの下
端電位からトランジスタQ15のベース・エミッタ間、
トランジスタQaのベース・エミッタ間の2つのダイオ
ード接合(0.6×2=1.2V)を経て出力段トラン
ジスタQaのエミッタ電位が決まる。すなわち、(3.
2−2.4)−(0−1.2)=2.0Vが出力段トラ
ンジスタQaのコレクタ・エミッタ間電圧となる。
Here, the collector-emitter voltage of the output stage transistor Qa is set to about 2V. That is, from the upper end potential of the Zener diode ZD to the base-emitter of the transistor Q11, the diode D10, the base-emitter of the transistor Q14,
b, four diode junctions between the base and the emitter (0.b.
(6 × 4 = 2.4 V), the collector potential of the output stage transistor Qa is determined. In addition, the potential between the lower end of the Zener diode ZD and the base-emitter of the transistor Q15,
The emitter potential of the output stage transistor Qa is determined via two diode junctions (0.6 × 2 = 1.2 V) between the base and the emitter of the transistor Qa. That is, (3.
2-2.4)-(0-1.2) = 2.0 V is the collector-emitter voltage of the output stage transistor Qa.

【0054】 補助電流の電流値検出系にコンデンサ
C12からなるスイッチング周波数微調整回路96を並
列挿入している。ヒステリシスコンパレータ50とスイ
ッチングトランジスタQsで構成されるスイッチング自
走系を設計上最適化した時にスイッチング周波数が高く
なりすぎること(例えば100kH以上))があるが、こ
のスイッチング周波数微調整回路96によりある程度ス
イッチング周波数を低下させることができ、これにより
設計上の任意度が向上する。
A switching frequency fine adjustment circuit 96 including a capacitor C12 is inserted in parallel in the current value detection system of the auxiliary current. When the switching free-running system composed of the hysteresis comparator 50 and the switching transistor Qs is optimized in design, the switching frequency may become too high (for example, 100 kHz or more). Can be reduced, thereby increasing the degree of design freedom.

【0055】図14、図15に示したパワー部のうち例
えば一点鎖線111,112,113で囲んだ3つの部
分をそれぞれパワーIC(ハイブリッドIC)で構成す
ることができる。パワーIC111は+側、−側の出力
段トランジスタQa,Qa′(Q23,Q23′)を含むも
ので、出力段を構成している。パワーIC112は+側
のカスケードトランジスタQb(Q20)およびスイッチ
ングトランジスタQs(Q22)を含むもので、+側のカ
スケード段およびスイッチング段を構成している。パワ
ーIC113は−側のカスケードトランジスタQb′
(Q20′)およびスイッチングトランジスタQs′(Q
22′)を含むもので、−側のカスケード段およびスイッ
チング段を構成している。
14 and 15, for example, three portions surrounded by alternate long and short dash lines 111, 112, and 113 can be constituted by power ICs (hybrid ICs). The power IC 111 includes output transistors Qa, Qa '(Q23, Q23') on the + and-sides, and constitutes an output stage. The power IC 112 includes a cascade transistor Qb (Q20) on the + side and a switching transistor Qs (Q22), and constitutes a cascade stage and a switching stage on the + side. The power IC 113 has a cascade transistor Qb 'on the negative side.
(Q20 ') and the switching transistor Qs' (Q
22 '), and constitutes the cascade stage and the switching stage on the negative side.

【0056】このように、パワー部の一部をパワーIC
で構成することにより、次のような効果が得られる。
出力段が独立したパワーIC111で構成されている
ので、スイッチングノイズの影響を受けにくい。また、
このパワーIC111を汎用の出力段として使用でき、
従来の出力段と互換性を持たせることができる。 カ
スケード段とスイッチング段とを組合わせて1つのパワ
ーIC112(113)として構成したので、小型化さ
れる。 パワーIC111〜113はほぼ抵抗と半導
体のみで構成されるので製造しやすい。 回路のコン
トロール部の全部または一部を外付けとすることによ
り、調整が容易化され、ICの汎用性が確保されてい
る。すなわち、カスケード段のバイアス回路ZD周辺4
0やスイッチング段のヒステリシス回路50等は、用途
により異なった定数になるので全部または一部を外付け
とし変更の少ない部分をIC内に取り込むことにより、
汎用性が確保されている。
As described above, a part of the power section is replaced with a power IC.
The following effects can be obtained by using the configuration.
Since the output stage is constituted by the independent power IC 111, it is less susceptible to switching noise. Also,
This power IC 111 can be used as a general-purpose output stage,
Compatibility with a conventional output stage can be provided. Since the cascade stage and the switching stage are combined to constitute one power IC 112 (113), the size is reduced. The power ICs 111 to 113 are easy to manufacture because they are almost composed of only resistors and semiconductors. By externally attaching all or a part of the control unit of the circuit, adjustment is facilitated, and versatility of the IC is secured. That is, the cascade stage bias circuit ZD peripheral 4
Since the constants 0 and the hysteresis circuit 50 of the switching stage have different constants depending on the application, all or a part of the hysteresis circuit is externally connected, and a part with little change is taken in the IC.
Versatility is ensured.

【0057】また、図13の回路もIC化することがで
きる。図13の回路のうち温度補償の必要な電流−電圧
変換回路3およびカレントミラー回路6,7の部分と、
出力段駆動利得等を決定する抵抗r1,r2,r3周辺
を同一IC上に形成すると特性バラつきを良好にでき
る。図13中に点線で示したブロックをIC化した例を
図16に示す。なお、図13中に図16で用いたICピ
ン番号〜を付与しておく。IC以外のピンの外付と
した回路は、ICピン間に関連する半固定抵抗(2
0k)を含むアイドリング電流微調整回路IDと、トラ
ンジスタQh,Qh′と、抵抗r1,r2,r3おおび
その周辺の分圧抵抗の各値を外部から調整する部分Qc
および電圧安定化かいろVcである。なお、上記実施例
では全体を共通の電源電圧+B,−Bで駆動している
が、前記図6のように各部ごとに必要十分とされる異な
る電源電圧で駆動するこもできる。
The circuit shown in FIG. 13 can also be made into an IC. 13, the current-voltage conversion circuit 3 and the current mirror circuits 6, 7 which require temperature compensation;
If the resistances r1, r2, and r3 that determine the output stage drive gain and the like are formed on the same IC, the variation in characteristics can be improved. FIG. 16 shows an example in which the blocks indicated by the dotted lines in FIG. Note that the IC pin numbers used in FIG. 16 are assigned in FIG. Circuits external to pins other than ICs include semi-fixed resistors (2
0k), a portion Qc for externally adjusting each value of the transistors Qh, Qh ', the resistors r1, r2, r3 and the surrounding voltage dividing resistors.
And a voltage stabilizing color Vc. In the above embodiment, the whole is driven by the common power supply voltages + B and -B. However, as shown in FIG. 6, it is also possible to drive with different power supply voltages necessary and sufficient for each unit.

【0058】[0058]

【発明の効果】以上説明したように、この発明によれ
ば、出力段素子の駆動電圧はスイッチング駆動される主
電源路により入力信号レベルに応じた電圧に低下される
ので、入力がゼロの時の出力段素子の印加電圧は小さく
なり、出力段素子のアイドル電流を多目に設定しても、
ここでの損失(発熱)は少なくなり、効率を改善するこ
とができる。しかも、主電源路自体はスイッチング駆動
されているので、主電源路での損失も小さい。また、平
滑回路の存在により主電源路が追従できないような入力
の急俊な立上りに対しては、主電源路よりも応答性のよ
い補助電源路から電力が供給されるので、このような大
振幅入力の急俊な立上りに対しても追従することがで
き、出力をクリップさせることもない。そして、補助電
源路をこのような電源電圧で駆動しても、通常時は主電
源路から主に電力供給されるので、補助電源路を流れる
平均的な電流値は小さくてすみ、この補助電源路での損
失は小さくてすむ。これにより、高性能であるうえに効
率が高くかつ大振幅入力の急俊な立上りに対しても追従
性のよい増幅回路が実現される。
As described above, according to the present invention, the driving voltage of the output stage element is reduced to a voltage corresponding to the input signal level by the main power supply path which is driven by switching. The applied voltage of the output stage element becomes small, and even if the idle current of the output stage element is set to a large value,
Here, the loss (heat generation) is reduced, and the efficiency can be improved. Moreover, since the main power supply path itself is driven by switching, the loss in the main power supply path is small. In addition, when the input power suddenly rises such that the main power supply path cannot follow due to the presence of the smoothing circuit, power is supplied from the auxiliary power supply path having better responsiveness than the main power supply path. It can follow the steep rise of the amplitude input and does not clip the output. Even if the auxiliary power supply path is driven by such a power supply voltage, power is mainly supplied from the main power supply path in normal times, so that the average current value flowing through the auxiliary power supply path can be small, and this auxiliary power supply Road losses are small. As a result, an amplifier circuit having high performance, high efficiency, and good follow-up performance even with a rapid rise of a large amplitude input is realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】 従来のA級プッシュプル増幅器を示す回路図
である。
FIG. 2 is a circuit diagram showing a conventional class A push-pull amplifier.

【図3】 図2の回路の動作特性図である。FIG. 3 is an operation characteristic diagram of the circuit of FIG. 2;

【図4】 この発明で用いられる電流−電流変換回路の
回路図である。
FIG. 4 is a circuit diagram of a current-current conversion circuit used in the present invention.

【図5】 図4の回路の動作特性図である。5 is an operation characteristic diagram of the circuit of FIG.

【図6】 図4の回路を用いた従来の増幅回路を示す回
路図である。
6 is a circuit diagram showing a conventional amplifier circuit using the circuit of FIG.

【図7】 図1の電流I1out,I2outの,IRLの特性図
である。
[7] of Figure 1 current I 1out, the I 2out, is a characteristic diagram of the I RL.

【図8】 図1の回路においてトランジスタQb,Qs
の部分を抜き出して示した図である。
8 shows transistors Qb and Qs in the circuit of FIG.
It is the figure which extracted and showed the part.

【図9】 図8の回路の動作波形図である。9 is an operation waveform diagram of the circuit of FIG.

【図10】 図1におけるヒステリシスコンパレータ5
0の具体例を示す回路図である。
FIG. 10 shows a hysteresis comparator 5 in FIG.
It is a circuit diagram which shows the specific example of 0.

【図11】 図1の回路のトランジスタQa,Qa′へ
の電源路を概念的にとらえたブロック図である。
11 is a block diagram conceptually showing a power supply path to transistors Qa and Qa 'in the circuit of FIG.

【図12】 図1の回路の具体例を示す回路図で、図1
3〜15の回路とともに増幅回路を構成するものある。
FIG. 12 is a circuit diagram showing a specific example of the circuit of FIG. 1;
An amplifier circuit may be configured together with the circuits 3 to 15.

【図13】 図1の回路の具体例を示す回路図で、図1
2、図14、図15の回路とともに増幅回路を構成する
ものある。
FIG. 13 is a circuit diagram showing a specific example of the circuit of FIG. 1;
2. An amplifier circuit is formed together with the circuits shown in FIGS.

【図14】 図1の回路の具体例を示す回路図で、図1
2、図13、図15の回路とともに増幅回路を構成する
ものある。
FIG. 14 is a circuit diagram showing a specific example of the circuit of FIG.
2. An amplifier circuit is formed together with the circuits shown in FIGS.

【図15】 図1の回路の具体例を示す回路図で、図1
2〜図14の回路とともに増幅回路を構成するものあ
る。
FIG. 15 is a circuit diagram showing a specific example of the circuit of FIG. 1;
2 to 14 constitute an amplifier circuit.

【図16】 図13を一部分IC化した回路図である。FIG. 16 is a circuit diagram in which FIG. 13 is partially integrated into an IC.

【符号の説明】[Explanation of symbols]

3 電流−電流変換回路 6 第1のカレントミラー回路 7 第2のカレントミラー回路 8 電圧−電流変換回路 9 電圧合成回路 10 負荷 21 出力回路 42 主電源路 44,44′ 電源 48 補助電源路 49,51 加算点、信号経路(補助電力供給量制御手
段) Rs,50 補助電流検出用抵抗、ヒステリシスコンパ
レータ(スイッチング制御手段) L1 平滑用コイル(平滑回路) Qs スイッチングトランジスタ(スイッチング素子) Qb トランジスタ(補助電力供給量調整用素子) Tr1 第1のトランジスタ Tr2 第2のトランジスタ Tr3 第3のトランジスタ Tr4 第4のトランジスタ
Reference Signs List 3 current-current conversion circuit 6 first current mirror circuit 7 second current mirror circuit 8 voltage-current conversion circuit 9 voltage synthesis circuit 10 load 21 output circuit 42 main power supply path 44, 44 'power supply 48 auxiliary power supply path 49, 51 addition point, signal path (auxiliary power supply amount control means) Rs, 50 auxiliary current detection resistor, hysteresis comparator (switching control means) L1 smoothing coil (smoothing circuit) Qs switching transistor (switching element) Qb transistor (auxiliary power (Supply amount adjusting element) Tr1 first transistor Tr2 second transistor Tr3 third transistor Tr4 fourth transistor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−11508(JP,A) 特開 昭60−107905(JP,A) 特開 昭62−214707(JP,A) 特開 平4−372212(JP,A) 特開 平5−63453(JP,A) 特開 平5−67925(JP,A) 特開 平5−67926(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 1/02 H03F 1/32 H03F 3/181 - 3/32 H03G 11/00 - 11/08 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-57-11508 (JP, A) JP-A-60-107905 (JP, A) JP-A-62-214707 (JP, A) JP-A-4- 372212 (JP, A) JP-A-5-63453 (JP, A) JP-A-5-67925 (JP, A) JP-A-5-67926 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H03F 1/02 H03F 1/32 H03F 3/181-3/32 H03G 11/00-11/08

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】増幅すべき入力信号を電圧−電流変換する
電圧−電流変換回路と、 第1のトランジスタ(NPN)と第3のトランジスタ
(PNP)の両エミッタを共通接続し、自らのコレクタ
とベースをそれぞれ共通接続した第2のトランジスタ
(NPN)と第4のトランジスタ(PNP)の両エミッ
タを共通接続し、前記第1、第2のトランジスタの両ベ
ースを共通接続し、前記第3、第4のトランジスタの両
ベースを共通接続し、前記第1、第3のトランジスタの
共通エミッタに前記電圧−電流変換器の出力電流を供給
すると共に、前記第2、第4のトランジスタにそれぞれ
定電流を供給するように構成されてなる電流−電流変換
回路と、前記第1のトランジスタのコレクタ電流に比例
した電流を出力する第1のカレントミラー回路と、 前記第3のトランジスタのコレクタ電流に比例した電流
を出力する第2のカレントミラー回路と、 これら第1、第2のカレントミラー回路の出力電流に対
応する電圧信号および前記増幅すべき入力信号を合成し
て出力する電圧合成回路と、 この電圧合成回路の出力電圧を増幅する出力段素子と、 これら第1、第2のカレントミラー回路の出力電流をそ
れぞれ電流増幅する出力段素子と、 これら出力段素子の出力電流を合成して負荷に供給する
出力回路と、 前記出力段素子に駆動用電源を供給する主電源路と、 この主電源路に挿入されてこの主電源路をオン、オフス
イッチングするスイッチング素子と、 前記主電源路に挿入されて前記スイッチング素子の出力
を平滑して前記負荷に供給する平滑回路と、 前記入力信号のレベルに応じて前記スイッチング素子を
オン期間とオフ期間の比率を可変にスイッチングして、
前記負荷が必要とする電力を主に前記主電源路から供給
させるスイッチング制御手段と、 前記主電源路とは別に前記出力段素子に駆動用電源を供
給する電源路であって前記主電源路よりも高速応答で入
力信号のレベル変化に追従して電力供給を行なうことが
できる補助電源路と、 前記出力段素子に対してカスケード接続された状態で前
記補助電源路に挿入され当該補助電源路から前記負荷へ
の電力供給量を調整する補助電力供給量調整用素子とを
具備してなる増幅回路。
A voltage-current conversion circuit for converting an input signal to be amplified into a voltage-current, an emitter of a first transistor (NPN) and an emitter of a third transistor (PNP) are commonly connected, and a collector of the transistor is connected to its own collector. The emitters of the second transistor (NPN) and the fourth transistor (PNP), whose bases are connected in common, are connected in common, the bases of the first and second transistors are connected in common, and the third and third transistors are connected. The bases of the four transistors are connected in common, the output current of the voltage-current converter is supplied to the common emitter of the first and third transistors, and the constant current is supplied to the second and fourth transistors, respectively. A current-current conversion circuit configured to supply the current; a first current mirror circuit that outputs a current proportional to a collector current of the first transistor; A second current mirror circuit for outputting a current proportional to the collector current of the third transistor; a voltage signal corresponding to the output currents of the first and second current mirror circuits and the input signal to be amplified are synthesized. A voltage synthesizing circuit that amplifies the output voltage of the voltage synthesizing circuit; an output stage element that amplifies the output current of each of the first and second current mirror circuits; An output circuit that combines the output currents of the elements and supplies the load to a load; a main power supply path that supplies a driving power supply to the output stage element; and an on / off switching device that is inserted into the main power supply path to turn on and off the main power supply path A switching element; a smoothing circuit inserted into the main power supply path to smooth an output of the switching element and supply the output to the load; The switching element ratio of the ON period and the OFF period by variably switching,
A switching control unit that mainly supplies the power required by the load from the main power supply path; and a power supply path that supplies a driving power supply to the output stage element separately from the main power supply path. An auxiliary power supply path that can supply power following a change in the level of an input signal with high-speed response, and that is inserted into the auxiliary power supply path in a cascade-connected state with respect to the output-stage element, from the auxiliary power supply path. An amplifier circuit comprising: an auxiliary power supply amount adjusting element for adjusting the amount of power supply to the load.
JP03254547A 1991-09-06 1991-09-06 Amplifier circuit Expired - Fee Related JP3092246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03254547A JP3092246B2 (en) 1991-09-06 1991-09-06 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03254547A JP3092246B2 (en) 1991-09-06 1991-09-06 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH0567927A JPH0567927A (en) 1993-03-19
JP3092246B2 true JP3092246B2 (en) 2000-09-25

Family

ID=17266557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03254547A Expired - Fee Related JP3092246B2 (en) 1991-09-06 1991-09-06 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP3092246B2 (en)

Also Published As

Publication number Publication date
JPH0567927A (en) 1993-03-19

Similar Documents

Publication Publication Date Title
JP2669199B2 (en) Amplifier circuit and audio signal amplifier circuit
US4115739A (en) Power amplifier
EP0618673B1 (en) A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted
US20060033576A1 (en) Amplifier circuit having an impedance-controllable bias-boosting circuit
JP3092246B2 (en) Amplifier circuit
US5673000A (en) Dynamically invariant AB linear operation amplifier
US4803441A (en) Amplifying circuit
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
JP3338847B2 (en) Class D power amplifier
JP3253573B2 (en) BTL amplifier circuit
JPS622722B2 (en)
JP3092244B2 (en) Amplifier circuit
JPH0567926A (en) Amplifier circuit
JPH06276037A (en) Audio power amplifier
JP2509462Y2 (en) amplifier
JPH0567925A (en) Amplifier circuit
JP3402934B2 (en) Amplifier circuit
JP3338274B2 (en) Power amplifier circuit
JPS6244574Y2 (en)
JPS6040017Y2 (en) power amplifier circuit
JP4008107B2 (en) Analog current output circuit
JPH024503Y2 (en)
JP3243947B2 (en) Operational amplifier
JPS6119547Y2 (en)
JPS607548Y2 (en) power amplifier

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees