JP3091026B2 - Integrated circuit wiring - Google Patents
Integrated circuit wiringInfo
- Publication number
- JP3091026B2 JP3091026B2 JP04243350A JP24335092A JP3091026B2 JP 3091026 B2 JP3091026 B2 JP 3091026B2 JP 04243350 A JP04243350 A JP 04243350A JP 24335092 A JP24335092 A JP 24335092A JP 3091026 B2 JP3091026 B2 JP 3091026B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- oxide
- coating layer
- free energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、集積回路を形成する
配線に関するものである。This invention forms an integrated circuit.
It relates to the wiring.
【０００２】[0002]
【従来の技術】図５は、例えば第５２回応用物理学会学
術講演会講演予稿集，第７１８頁に記載された従来の集
積回路の配線を示す断面図である。図において、２は配
線の下地でＳｉＯ2 である。３はプラズマＣＶＤ法によ
り形成した層間絶縁膜で、材料としてＳｉＯ2 を用いて
いる。７は配線基材でＡｌにＣｕを０．５％、Ｓｉを１
％添加したものである。８は反射防止膜でＴｉＷ、９は
バリアメタルでＴｉＷが用いられている。2. Description of the Related Art FIG. 5 is a cross-sectional view showing a wiring of a conventional integrated circuit described in, for example, the 52nd Annual Meeting of the Japan Society of Applied Physics, pp. 718. In the figure, reference numeral 2 denotes SiO 2 as a base of the wiring. Reference numeral 3 denotes an interlayer insulating film formed by a plasma CVD method, which uses SiO 2 as a material. Reference numeral 7 denotes a wiring base material containing 0.5% of Cu and 1 of Si in Al.
%. Reference numeral 8 denotes an anti-reflection film, and reference numeral 9 denotes a barrier metal made of TiW.
【０００３】次に動作について説明する。集積回路は多
数のトランジスタまたは容量で構成されている。これら
のトランジスタとトランジスタの間、またはトランジス
タと容量の間で電気信号をやりとりすることにより、集
積回路において論理動作や記憶が可能となる。集積回路
の配線は、このようなトランジスタとトランジスタの
間、またはトランジスタと容量の間を電気的に結合する
ものである。配線を伝送される電気信号の速度は、その
配線の抵抗と配線につながっている容量（主に浮遊容
量）に依存する。また、配線が断線していると電気信号
が伝送されず、集積回路は所定の動作を行わない。Next, the operation will be described. An integrated circuit is composed of many transistors or capacitors. By exchanging electric signals between these transistors or between the transistor and the capacitor, logical operation and storage can be performed in the integrated circuit. The wiring of an integrated circuit electrically connects such a transistor or a transistor or a transistor and a capacitor. The speed of an electric signal transmitted through a wiring depends on the resistance of the wiring and the capacitance (mainly stray capacitance) connected to the wiring. If the wiring is broken, an electric signal is not transmitted, and the integrated circuit does not perform a predetermined operation.
【０００４】配線の断線の要因として、エレクトロマイ
グレ−ション、ストレスマイグレ−ションなどが挙げら
れる。エレクトロマイグレ−ションとは、配線中に大電
流を流し続けると、電子により配線を構成する金属原子
が動かされ、欠損が生じて断線に至るという現象であ
る。また、ストレスマイグレ−ションとは、配線に加わ
る応力により配線を構成する金属原子が移動し、欠損が
生じて断線に至るという現象である。[0004] Electro-migration, stress migration, and the like can be cited as causes of disconnection of wiring. Electromigration is a phenomenon in which, when a large current continues to flow through a wiring, metal atoms constituting the wiring are moved by electrons, resulting in a defect and a disconnection. In addition, the stress migration is a phenomenon in which metal atoms constituting a wiring move due to stress applied to the wiring, resulting in a loss and a disconnection.
【０００５】一方、集積回路の集積化が進むにつれ、集
積回路の配線の断面積は減少する。この結果、配線抵抗
の増加による電気信号の伝送遅延、電流密度の増加によ
るエレクトロマイグレ−ション寿命の低下、断面積の減
少によるストレスマイグレ−ション寿命の低下が引き起
こされる。現在の集積回路では配線基材７として上記の
ようなＡｌ合金を用いており、集積回路の配線の断面積
の減少によるこれらの問題点が極めて顕著になる。この
ため、Ａｌより比抵抗が低く、エレクトロマイグレ−シ
ョン寿命が長く、機械特性に優れたＣｕが集積回路の配
線基材に用いられつつある。On the other hand, as the integration of integrated circuits progresses, the cross-sectional area of the wiring of the integrated circuit decreases. As a result, a transmission delay of an electric signal due to an increase in wiring resistance, a decrease in electromigration life due to an increase in current density, and a decrease in stress migration life due to a decrease in cross-sectional area are caused. In the current integrated circuit, the above-described Al alloy is used as the wiring base 7, and these problems due to a decrease in the cross-sectional area of the wiring of the integrated circuit become extremely significant. For this reason, Cu, which has a lower specific resistance than Al, has a longer electromigration life, and has excellent mechanical properties, is being used for a wiring base material of an integrated circuit.
【０００６】[0006]
【発明が解決しようとする課題】上記のように、従来の
集積回路の配線基材はＡｌ合金を用いており、配線の断
面積の減少に伴い配線抵抗の増加、エレクトロマイグレ
−ション寿命、ストレスマイグレ−ション寿命の低下が
顕著となる。また、Ａｌ合金に替わる材料としてＣｕを
用いた場合、上記のような問題点は解決できるが、Ｃｕ
は極めて酸化され易い。このために、レジスト灰化時や
ＳｉＯ2 膜形成時に配線が酸化され、抵抗が上昇した
り、エレクトロマイグレ−ション寿命やストレスマイグ
レ−ション寿命が短くなる等の問題点があった。As described above, the wiring base of the conventional integrated circuit is made of an Al alloy, and the wiring resistance increases, the electromigration life, and the stress increase as the wiring cross-sectional area decreases. The migration life is significantly reduced. Further, when Cu is used as a material instead of the Al alloy, the above problems can be solved.
Is very easily oxidized. For this reason, when the resist is ashed or the SiO 2 film is formed, the wiring is oxidized, and the resistance is increased, and the life of electromigration and the life of stress migration are shortened.
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、安定で長寿命の集積回路の配線
を得ることを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has a stable and long-life wiring of an integrated circuit.
The purpose is to get.
【０００８】[0008]
【課題を解決するための手段】請求項１の発明に係る集
積回路の配線は、Ｃｕ、またはＣｕを主成分とする材料
で構成する配線基材、及びこの配線基材に、Ｃｕの酸化
物標準生成自由エネルギーよりも大きな酸化物標準生成
自由エネルギーを有する元素の窒化物または酸化物を付
着させることにより形成した被覆層を備えたものであ
る。The wiring of the integrated circuit according to the present invention is made of Cu or a material containing Cu as a main component.
A wiring base made of, and oxidation of Cu
Oxide standard formation larger than the product standard formation free energy
Attach nitride or oxide of free energy element
It is provided with a coating layer formed by being attached .
【０００９】また、請求項２の発明に係る集積回路の配
線は、Ｃｕ、またはＣｕを主成分とする材料で構成する
配線基材、及びこの配線基材に、Ｃｕの酸化物標準生成
自由エネルギーよりも大きな酸化物標準生成自由エネル
ギーを有する元素の金属を付着させ、この金属を酸化ま
たは窒化させることにより形成した被覆層を備えたもの
である。The wiring of the integrated circuit according to the invention of claim 2 is made of Cu or a material containing Cu as a main component.
Wiring base material and standard generation of Cu oxide on this wiring base material
Oxide standard free energy of formation larger than free energy
Metal of the element with the energy, and oxidize this metal.
Or a coating layer formed by nitriding .
【００１０】また、請求項３の発明に係る集積回路の配
線は、Ｃｕ、またはＣｕを主成分とする材料で構成する
配線基材、並びにこの配線基材をＡｕ，Ｐｔ，Ｐｄ，及
びＲｈのうちの少なくとも１種類以上の金属で被覆する
被覆層を備えたものである。According to a third aspect of the present invention, there is provided an integrated circuit having a wiring base made of Cu or a material containing Cu as a main component, and a wiring base made of Au, Pt, Pd, and Rh. It has a coating layer coated with at least one kind of metal.
【００１１】[0011]
【００１２】[0012]
【００１３】[0013]
【００１４】[0014]
【００１５】[0015]
【作用】上記のように構成された集積回路の配線では、
Ａｌより比抵抗が低く、エレクトロマイグレ−ション寿
命が長く、機械特性に優れたＣｕを用い、かつこのＣｕ
の酸化を抑制しているので、安定で長寿命の集積回路の
配線が得られる。In the wiring of the integrated circuit configured as described above,
Use Cu having a lower specific resistance than Al, a long electromigration life, and excellent mechanical properties.
Oxidization is suppressed, so that a stable and long-life integrated circuit wiring can be obtained.
【００１６】[0016]
【実施例】実施例１． 図１はこの発明の実施例１による集積回路の要部を示す
断面図である。図において、１は配線基材で、Ｃｕの酸
化物標準生成自由エネルギーよりも大きな酸化物標準生
成自由エネルギーを有する元素のうちの少なくとも１種
類以上の元素をＣｕに添加したものである。ここで酸化
物標準生成自由エネルギーとは、その元素の酸化物が生
成される時に、放出されるエネルギ−をいう。この実施
例では、Ｃｕに例えばＡｌを１ａｔ％添加した物を用い
る。１０は配線基材１の酸化された表面であり、Ａｌの
酸化膜とＣｕの酸化膜の混合物で構成されている。配線
基材１の膜厚は例えば５００ｎｍであり、配線幅は１μ
ｍである。２は配線の下地でＳｉＯ2 である。３はプラ
ズマＣＶＤ法により形成した層間絶縁膜で、材料として
ＳｉＯ2 を用いている。[Embodiment 1] FIG. 1 is a sectional view showing a main part of an integrated circuit according to Embodiment 1 of the present invention. In the figure, reference numeral 1 denotes a wiring substrate, which is obtained by adding at least one element among elements having an oxide standard free energy of formation larger than that of Cu to Cu. Here, the oxide standard free energy of formation refers to the energy released when an oxide of the element is generated. In this embodiment, a material obtained by adding, for example, 1 at% of Al to Cu is used. Reference numeral 10 denotes an oxidized surface of the wiring substrate 1, which is composed of a mixture of an Al oxide film and a Cu oxide film. wiring
The substrate 1 has a thickness of, for example, 500 nm and a wiring width of 1 μm.
m. Reference numeral 2 denotes a base of the wiring, which is SiO 2 . Reference numeral 3 denotes an interlayer insulating film formed by a plasma CVD method, which uses SiO 2 as a material.
【００１７】上記のように、ＣｕはＡｌより比抵抗が低
く、エレクトロマイグレ−ション寿命が長く、機械特性
に優れている。ところが、配線基材としてＣｕを用いた
場合、酸化膜形成時に配線基材が酸化されるため、酸化
膜形成前に比べ配線抵抗が約２０％上昇する。これに対
しこの実施例では配線基材１としてＣｕにＡｌを１ａｔ
％添加したものを用いる。これによると、配線抵抗は酸
化膜形成前に対し変化せず、酸化が抑えられていること
がわかる。表１に層間絶縁膜を形成する前の配線抵抗
（初期抵抗値）に対し、大気中３００℃で加熱した時の
配線抵抗の変化を示す。Ｃｕを配線基材に用いた場合、
３０分後に絶縁体となる。これに対しこの実施例のもの
は抵抗の変化は初期の５％上昇しただけである。As described above, Cu has a lower specific resistance than Al, has a long electromigration life, and has excellent mechanical properties. However, when Cu is used as the wiring base material, the wiring base material is oxidized when the oxide film is formed, so that the wiring resistance is increased by about 20% as compared with before the formation of the oxide film. On the other hand, in this embodiment, Al is added to Cu as
% Is used. According to this, it can be seen that the wiring resistance did not change before the oxide film was formed, and the oxidation was suppressed. Table 1 shows a change in the wiring resistance when heated at 300 ° C. in the air with respect to the wiring resistance (initial resistance value) before forming the interlayer insulating film. When Cu is used for the wiring substrate,
It becomes an insulator after 30 minutes. On the other hand, in the case of this embodiment, the change in resistance is increased only by 5% in the initial stage.
【００１８】この実施例では、ＣｕにＡｌの元素を添加
することにより、酸化膜形成時にＣｕの表面にＣｕの酸
化物とＡｌの酸化物の混合物による被覆層１０が形成さ
れる。この混合物中の添加物とＣｕの濃度比は、配線基
材１の濃度比より高くなり、酸化が内部に進行するのを
抑制する。このため比抵抗が低く、エレクトロマイグレ
−ション寿命が長く、機械特性に優れ、長寿命の集積回
路の配線及びその構造が得られる。In this embodiment, by adding an Al element to Cu, a coating layer 10 made of a mixture of an oxide of Cu and an oxide of Al is formed on the surface of Cu when an oxide film is formed. The concentration ratio between the additive and Cu in this mixture becomes higher than the concentration ratio of the wiring base material 1 and suppresses oxidation from proceeding inside. As a result, a long-life integrated circuit wiring having a low specific resistance, a long electromigration life, excellent mechanical properties, and a long life can be obtained.
【００１９】[0019]
【表１】 [Table 1]
【００２０】上記実施例１では、ＣｕにＡｌを添加して
配線基材１を構成しているが、Ｃｕの酸化物標準生成自
由エネルギーよりも大きな酸化物標準生成自由エネルギ
ーを有する元素のうちの少なくとも１種類以上の元素を
Ｃｕに添加した材料で構成すればよい。表２に酸化生成
物、各酸化生成物の添加元素、５００℃と１０００℃の
酸化物標準生成自由エネルギー（ｃａｌ／ｇ・ｍｏｌＯ
2 ）を示す。例えば、添加する材料はＳｉ，Ｂｅ，Ｃ
ｒ，Ｍｇ，Ｓｎ，Ｚｒ及びＣｅ等の希土類元素のいずれ
か１種類であっても良く、また上記元素を数種類Ｃｕに
添加しても、上記実施例と同様の効果を奏する。In the first embodiment, the wiring base material 1 is formed by adding Al to Cu. Among the elements having an oxide standard free energy of formation larger than the standard oxide free energy of formation of Cu, What is necessary is just to comprise with the material which added at least one or more types of elements to Cu. Table 2 shows the oxidation products, the added elements of each oxidation product, and the standard free energy of formation of oxides (cal / g · molO) at 500 ° C. and 1000 ° C.
2 ) is shown. For example, the material to be added is Si, Be, C
r, Mg, Sn, may be any one kind of a rare-earth element, such as Z r and Ce, also be added to the element to several Cu, the same effects as the above embodiment.
【００２１】[0021]
【表２】 [Table 2]
【００２２】なお、Ｃｕに添加された材料の濃度は各々
Ａｌの場合１ａｔ％以下，Ｓｉの場合０．５ａｔ％以
下，Ｂｅの場合２ａｔ％以下，Ｃｒの場合２ａｔ％以
下，Ｍｇの場合２ａｔ％以下，Ｓｎの場合０．５ａｔ％
以下，Ｚｒの場合４ａｔ％以下，Ｃｅの場合２ａｔ％以
下であることが望ましい。これは、添加する量が多すぎ
ると比抵抗が上がってしまい、配線抵抗が上昇するため
である。この抵抗上昇は配線基材１の膜厚を増すことで
小さくできるが、この場合、配線による凹凸が激しくな
り、好ましくない。従来使用しているＡｌ配線の比抵抗
は３μΩｃｍであり、比抵抗が３μΩｃｍ程度以上にな
ると、集積回路の配線として問題が生じる。図２にＣｕ
中の添加物濃度と比抵抗の関係を示す。このグラフは横
軸に添加物組成の濃度（％）、縦軸に比抵抗（μΩｃ
ｍ）をとり、Ａｌ，Ｂｅ，Ｍｇ，Ｓｉ，Ｓｎ，Ｚｒ，Ｃ
ｅの各元素の関係を表わしているものである。The concentration of the material added to Cu is 1 at% or less for Al, 0.5 at% or less for Si, 2 at% or less for Be, 2 at% or less for Cr, and 2 at% for Mg. Hereinafter, 0.5 at% for Sn
Hereinafter, the case of Z r 4at% or less, it is desirable that the case of Ce is less than 2at%. This is because if the amount of addition is too large, the specific resistance increases, and the wiring resistance increases. This increase in resistance can be reduced by increasing the film thickness of the wiring base material 1. However, in this case, unevenness due to wiring becomes severe, which is not preferable. The specific resistance of the conventionally used Al wiring is 3 μΩcm, and when the specific resistance is about 3 μΩcm or more, a problem occurs as the wiring of the integrated circuit. FIG.
The relation between the additive concentration in the medium and the specific resistance is shown. In this graph, the horizontal axis represents the concentration (%) of the additive composition, and the vertical axis represents the specific resistance (μΩc).
m), Al, Be, Mg, Si, Sn, Zr , C
This shows the relationship among the elements of e.
【００２３】実施例２． 図３はこの発明の実施例２による集積回路の要部を示す
断面図である。図において、２は配線の下地でＳｉＯ2
である。３はプラズマＣＶＤ法により形成した層間絶縁
膜で、材料としてＳｉＯ2 を用いている。４は配線基材
で、材料としてＣｕを用いている。膜厚は５００ｎｍで
あり、配線幅は１μｍである。５はＣｒによる被覆層
で、配線基材４を被覆するように形成されている。その
膜厚は５０ｎｍである。これはＣＶＤ法やスパッタ法で
形成できる。Ｃｒの被覆層５がない場合、酸化膜形成時
に配線材料が酸化されるため、酸化膜形成前に比べ配線
抵抗が約２０％上昇する。この実施例では、配線抵抗は
酸化膜形成前に対し変化せず、酸化が抑えられているこ
とがわかる。表３に層間絶縁膜を形成する前の配線抵抗
（初期抵抗）に対し、大気中３００℃加熱した時の抵抗
変化を示す。Ｃｒの被覆がない場合、３０分後に配線は
絶縁体となる。これに対しこの実施例では抵抗はほとん
ど変化しない。Embodiment 2 FIG. FIG. 3 is a sectional view showing a main part of an integrated circuit according to Embodiment 2 of the present invention. In the figure, reference numeral 2 denotes an underlayer of the wiring and SiO 2
It is. Reference numeral 3 denotes an interlayer insulating film formed by a plasma CVD method, which uses SiO 2 as a material . Reference numeral 4 denotes a wiring base material using Cu as a material. The film thickness is 500 nm, and the wiring width is 1 μm. Reference numeral 5 denotes a coating layer made of Cr, which is formed so as to cover the wiring substrate 4. That
The thickness is 50 nm. This can be formed by a CVD method or a sputtering method. When the Cr coating layer 5 is not provided, the wiring material is oxidized when the oxide film is formed, so that the wiring resistance is increased by about 20% as compared with before the oxide film is formed. In this example, the wiring resistance did not change compared to before the oxide film was formed, indicating that oxidation was suppressed. Table 3 shows a change in resistance when heated at 300 ° C. in the air with respect to the wiring resistance (initial resistance) before forming the interlayer insulating film. If there is no Cr coating, the wiring becomes an insulator after 30 minutes. On the other hand, in this embodiment, the resistance hardly changes.
【００２４】この実施例では、金属で配線基材４である
Ｃｕを被覆することにより、酸化膜形成時に酸化が内部
に進行するのを抑制していると考えらる。このため、比
抵抗が低く、エレクトロマイグレ−ション寿命が長く、
機械特性に優れ、長寿命の集積回路の配線及びその構造
が得られる。In this embodiment, it is considered that the progress of oxidation during the formation of the oxide film is suppressed by coating the Cu as the wiring substrate 4 with the metal. Therefore, the specific resistance is low, the electromigration life is long,
It is possible to obtain a wiring and a structure of an integrated circuit having excellent mechanical properties and a long life.
【００２５】[0025]
【表３】 [Table 3]
【００２６】なお、上記実施例ではＣｕをＣｒで被覆し
た場合を示したが、Ａｌ，Ｔｉ，Ｔａ，Ａｕ，Ｐｔ，Ｐ
ｄ，Ｒｈ等の金属で被覆しても良いし、Ａｌ2 Ｏ3 ，Ｃ
ｒ2Ｏ3 ，Ｔａ2 Ｏ5 ，ＴｉＯ2 ，ＭｏＯ3 ，ＷＯ3 等
の酸化物や、ＣｅＯ等の希土類の酸化物、ＴｉＮ，Ｗ
Ｎ，ＳｉＮ，ＢＮ，ＡｌＮ等の窒化物で被覆しても良
い。この被覆層５を形成するものは、安定で緻密なもの
が良い。また、金属で構成する場合には、Ｃｕの酸化物
標準生成自由エネルギーよりも大きい酸化物標準生成自
由エネルギーを有する金属、または酸化しない貴金属類
がよい。さらに、酸化物で構成する場合には、Ｃｕの酸
化物標準生成自由エネルギ−よりも大きな標準生成自由
エネルギ−を有する元素の酸化物が良い。また、配線基
材４がＣｕに他の元素を添加したものでも良い。実施例
２の場合には被覆する材料が金属であり、下地２に接触
する被覆層５をエッチングによって取り除いているが、
被覆する材料が絶縁体の場合、下地２に接触する被覆層
５をエッチングせずに残すこともできる。In the above embodiment, the case where Cu is coated with Cr is shown, but Al, Ti, Ta, Au, Pt, P
d, it may be coated with a metal such as R h, Al 2 O 3, C
oxides such as r 2 O 3 , Ta 2 O 5 , TiO 2 , MoO 3 and WO 3 , rare earth oxides such as CeO, TiN, W
It may be covered with a nitride such as N, SiN, BN, or AlN. What forms this coating layer 5 should be stable and dense. In the case of using a metal, a metal having an oxide standard free energy of formation larger than the standard oxide free energy of formation of Cu or a noble metal that is not oxidized is preferable. Further, in the case of using an oxide, an oxide of an element having a standard free energy of formation larger than the standard free energy of oxide of Cu is preferable. Further, the wiring base material 4 may be a material obtained by adding another element to Cu. In the case of Example 2, the material to be coated is metal, and the coating layer 5 in contact with the base 2 is removed by etching.
When the material to be coated is an insulator, the coating layer 5 in contact with the base 2 can be left without being etched.
【００２７】実施例３． 図４はこの発明の実施例３による集積回路の要部を示す
断面図である。この実施例では、被覆する材料が絶縁体
であり、下地２に接触する被覆層をエッチングせずに残
した例を示している。図において、４は配線基材で、材
料としてＣｕを用いている。膜厚は５００ｎｍであり、
配線幅は１μｍである。２は配線の下地でＳｉＯ2 であ
る。３はプラズマＣＶＤ法により形成した層間絶縁膜
で、材料としてＳｉＯ2 を用いている。６はＡｌの酸化
物Ａｌ2 Ｏ3 による被覆層で、配線材料であるＣｕを被
覆するように形成されている。膜厚は５０ｎｍである。Embodiment 3 FIG. FIG. 4 is a sectional view showing a main part of an integrated circuit according to Embodiment 3 of the present invention. In this embodiment, an example is shown in which the material to be coated is an insulator, and the coating layer in contact with the base 2 is left without being etched. In the figure, reference numeral 4 denotes a wiring base material using Cu as a material. The film thickness is 500 nm,
The wiring width is 1 μm. Reference numeral 2 denotes a base of the wiring, which is SiO 2 . Reference numeral 3 denotes an interlayer insulating film formed by a plasma CVD method, which uses SiO 2 as a material. Reference numeral 6 denotes a coating layer made of Al oxide Al 2 O 3 , which is formed so as to cover Cu as a wiring material. The thickness is 50 nm.
【００２８】この実施例においても、被覆層６によって
酸化が内部に進行するのが抑制され、抵抗が低く、エレ
クトロマイグレ−ション寿命、ストレスマイグレ−ショ
ン寿命の長いＣｕ配線が得られ、歩留まり及び信頼性を
向上させることができる。Also in this embodiment, the progress of oxidation is suppressed by the coating layer 6, and a Cu wiring having a low resistance, a long electromigration life and a long stress migration life can be obtained, and the yield and reliability can be improved. Performance can be improved.
【００２９】なお、被覆層６を窒化物で構成した場合、
例えばＴｉＮ，ＷＮなどは導電性のものであり、金属と
同様、被覆層と下地２に接触する部分の被覆層を取り除
かなければならないが、ＳｉＮ，ＢＮ，ＡｌＮなどは絶
縁物であるので、実施例３のものと同様、取り除く必要
はない。When the coating layer 6 is made of nitride,
For example, TiN, WN, and the like are conductive, and like the metal, the covering layer and the covering layer at the portion in contact with the underlayer 2 must be removed. However, since SiN, BN, AlN, and the like are insulators, As in Example 3, there is no need to remove it.
【００３０】[0030]
【発明の効果】以上のように、請求項１の発明によれ
ば、Ｃｕ、またはＣｕを主成分とする材料で構成する配
線基材、及びこの配線基材に、Ｃｕの酸化物標準生成自
由エネルギーよりも大きな酸化物標準生成自由エネルギ
ーを有する元素の窒化物または酸化物を付着させること
により形成した被覆層を備えたことにより、安定で長寿
命の集積回路の配線を得ることができる効果がある。As described above, according to the first aspect of the present invention, Cu or a distribution of Cu-based material is used.
The wire base material and the copper oxide standard
Oxide free energy of formation larger than free energy
Attaching nitrides or oxides of elements containing
By providing the coating layer formed by the method described above, it is possible to obtain a stable and long-life integrated circuit wiring.
【００３１】また、請求項２の発明によれば、Ｃｕ、ま
たはＣｕを主成分とする材料で構成する配線基材、及び
この配線基材に、Ｃｕの酸化物標準生成自由エネルギー
よりも大きな酸化物標準生成自由エネルギーを有する元
素の金属を付着させ、この金属を酸化または窒化させる
ことにより形成した被覆層を備えたことにより、安定で
長寿命の集積回路の配線を得ることができる効果があ
る。According to the second aspect of the present invention, Cu,
Or a wiring base made of a material containing Cu as a main component, and
This wiring substrate has a standard free energy of formation of Cu oxide.
Elements with oxide standard free energy of formation greater than
Attach elemental metal and oxidize or nitride this metal
Providing the coating layer formed in this way has an effect of obtaining a stable and long-lived integrated circuit wiring.
【００３２】また、請求項３の発明によれば、Ｃｕ、ま
たはＣｕを主成分とする材料で構成する配線基材、並び
にこの配線基材をＡｕ，Ｐｔ，Ｐｄ，及びＲｈのうちの
少なくとも１種類以上の金属で被覆する被覆層を備えた
ことにより、安定で長寿命の集積回路の配線を得ること
ができる効果がある。According to the third aspect of the present invention, a wiring base made of Cu or a material containing Cu as a main component, and this wiring base is made of at least one of Au, Pt, Pd, and Rh. By providing a coating layer coated with more than one kind of metal, there is an effect that a stable and long-life wiring of an integrated circuit can be obtained.
【００３３】[0033]
【００３４】[0034]
【００３５】[0035]
【００３６】[0036]
【図１】この発明の実施例１による集積回路の要部を示
す断面図である。FIG. 1 is a sectional view showing a main part of an integrated circuit according to a first embodiment of the present invention.
【図２】この発明に係るＣｕ中の添加物濃度と比抵抗の
関係を示すグラフである。FIG. 2 is a graph showing the relationship between the additive concentration in Cu and the specific resistance according to the present invention.
【図３】この発明の実施例２による集積回路の要部を示
す断面図である。FIG. 3 is a sectional view showing a main part of an integrated circuit according to a second embodiment of the present invention;
【図４】この発明の実施例３による集積回路の要部を示
す断面図である。FIG. 4 is a sectional view showing a main part of an integrated circuit according to a third embodiment of the present invention.
【図５】従来の集積回路の配線を示す断面図である。FIG. 5 is a cross-sectional view showing a wiring of a conventional integrated circuit.
１ ＣｕにＡｌを１ａｔ％添加した材料による配線基材 ４ Ｃｕによる配線基材 ５ Ｃｒによる被覆層 ６ Ａｌ酸化物による被覆層 １０ Ａｌの酸化膜とＣｕの酸化膜の混合物による被覆
層DESCRIPTION OF SYMBOLS 1 Wiring base material of the material which added 1 at% of Al to Cu 4 Wiring base material of Cu 5 Coating layer of Cr 6 Coating layer of Al oxide 10 Coating layer of a mixture of Al oxide film and Cu oxide film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 万希子 尼崎市塚口本町８丁目１番１号 三菱電 機株式会社 材料デバイス研究所内 (56)参考文献 特開 平５−47760（ＪＰ，Ａ) 特開 平１−248538（ＪＰ，Ａ) 特開 平２−165632（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Makiko Hasegawa 8-1-1, Tsukaguchi-Honcho, Amagasaki-shi Mitsubishi Electric Corporation Materials and Devices Laboratory (56) References JP-A-5-47760 (JP, A) JP-A-1-248538 (JP, A) JP-A-2-165632 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3205
Claims (3)
構成する配線基材、及びこの配線基材に、Ｃｕの酸化物
標準生成自由エネルギーよりも大きな酸化物標準生成自
由エネルギーを有する元素の窒化物または酸化物を付着
させることにより形成した被覆層を備えたことを特徴と
する集積回路の配線。1. Cu or a material mainly composed of Cu
Constituent wiring base material and Cu oxide on the wiring base material
Oxide standard formation energy larger than the standard free energy of formation
Adheres nitride or oxide of element with free energy
A wiring for an integrated circuit, comprising a coating layer formed by the above .
構成する配線基材、及びこの配線基材に、Ｃｕの酸化物
標準生成自由エネルギーよりも大きな酸化物標準生成自
由エネルギーを有する元素の金属を付着させ、この金属
を酸化または窒化させることにより形成した被覆層を備
えたことを特徴とする集積回路の配線。2. Cu or a material containing Cu as a main component.
Constituent wiring base material and Cu oxide on the wiring base material
Oxide standard formation energy larger than the standard free energy of formation
A metal of an element having free energy
A wiring for an integrated circuit, comprising: a coating layer formed by oxidizing or nitriding a metal .
構成する配線基材、並びにこの配線基材をＡｕ，Ｐｔ，
Ｐｄ，及びＲｈのうちの少なくとも１種類以上の金属で
被覆する被覆層を備えたことを特徴とする集積回路の配
線。3. A wiring base made of Cu or a material containing Cu as a main component, and the wiring base made of Au, Pt,
A wiring for an integrated circuit, comprising: a coating layer coated with at least one metal of Pd and Rh.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04243350A JP3091026B2 (en) | 1992-09-11 | 1992-09-11 | Integrated circuit wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04243350A JP3091026B2 (en) | 1992-09-11 | 1992-09-11 | Integrated circuit wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697164A JPH0697164A (en) | 1994-04-08 |
| JP3091026B2 true JP3091026B2 (en) | 2000-09-25 |
Family
ID=17102527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04243350A Expired - Fee Related JP3091026B2 (en) | 1992-09-11 | 1992-09-11 | Integrated circuit wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3091026B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956236B1 (en) | 1998-12-14 | 2005-10-18 | Lg. Phillips Lcd Co., Ltd. | Wiring, TFT substrate using the same and LCD |
| US7061111B2 (en) * | 2000-04-11 | 2006-06-13 | Micron Technology, Inc. | Interconnect structure for use in an integrated circuit |
| WO2006025347A1 (en) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | Copper alloy and liquid-crystal display |
| JP3623491B2 (en) | 2002-06-28 | 2005-02-23 | Ｎｅｃエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| US7940361B2 (en) | 2004-08-31 | 2011-05-10 | Advanced Interconnect Materials, Llc | Copper alloy and liquid-crystal display device |
| JP2007072428A (en) * | 2005-08-09 | 2007-03-22 | Tohoku Univ | Planar electronic display device and its manufacturing method |
| JP2008258311A (en) * | 2007-04-03 | 2008-10-23 | Denso Corp | Semiconductor device and method of forming interconnection or electrode of semiconductor device |
| JP2009070881A (en) * | 2007-09-11 | 2009-04-02 | Mitsubishi Materials Corp | Thin-film transistor |
| JP5207120B2 (en) * | 2008-02-05 | 2013-06-12 | 三菱マテリアル株式会社 | Wiring and electrodes for liquid crystal display devices with no thermal defects and excellent adhesion |
| JP5420328B2 (en) | 2008-08-01 | 2014-02-19 | 三菱マテリアル株式会社 | Sputtering target for forming wiring films for flat panel displays |
| CN102629609A (en) * | 2011-07-22 | 2012-08-08 | 京东方科技集团股份有限公司 | Array substrate and manufacturing method thereof, liquid crystal panel, and display device |
| CN105531652B (en) * | 2013-09-27 | 2018-12-21 | Jsr株式会社 | Touch screen, radiation-sensitive resin composition and cured film |
-
1992
- 1992-09-11 JP JP04243350A patent/JP3091026B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697164A (en) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI384497B (en) | Thin film resistor with current density enhancing layer (cdel) and method of manufacturing the same | |
| JP2811131B2 (en) | Wiring connection structure of semiconductor device and method of manufacturing the same | |
| US6706629B1 (en) | Barrier-free copper interconnect | |
| US6451664B1 (en) | Method of making a MIM capacitor with self-passivating plates | |
| JP3091026B2 (en) | Integrated circuit wiring | |
| JP3149846B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20100159693A1 (en) | Method of Forming Via Recess in Underlying Conductive Line | |
| JPH0547760A (en) | Semiconductor integrated circuit device and its manufacture and sputtering target for the manufacture | |
| GB2373923A (en) | MIM capacitor for microwave ICs | |
| JP3952271B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6620721B1 (en) | Method of forming a self-aligning pad | |
| JP3101248B2 (en) | Method for incorporating a metal-metal capacitor into an integrated circuit | |
| JP4546962B2 (en) | Method for forming a multifunctional dielectric layer on a substrate | |
| JP2002110676A (en) | Semiconductor device having multilayer interconnection | |
| US6133628A (en) | Metal layer interconnects with improved performance characteristics | |
| JP3368629B2 (en) | Semiconductor device | |
| JP3021683B2 (en) | Wiring for integrated circuits | |
| JPS61242039A (en) | Semiconductor device | |
| JP3339901B2 (en) | Semiconductor device having a multilayer wiring structure and method of manufacturing the same | |
| KR20030053673A (en) | Semiconductor Devices and Method For Fabricating The Same | |
| JP2002353221A (en) | Semiconductor device and its manufacturing method | |
| JPH06252146A (en) | Semiconductor device | |
| JP2005129745A (en) | Semiconductor device | |
| JPH0695516B2 (en) | Semiconductor device | |
| JP3237917B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |