JP3090849B2 - Substrate for arraying small metal balls - Google Patents

Substrate for arraying small metal balls

Info

Publication number
JP3090849B2
JP3090849B2 JP06171992A JP17199294A JP3090849B2 JP 3090849 B2 JP3090849 B2 JP 3090849B2 JP 06171992 A JP06171992 A JP 06171992A JP 17199294 A JP17199294 A JP 17199294A JP 3090849 B2 JP3090849 B2 JP 3090849B2
Authority
JP
Japan
Prior art keywords
metal balls
arrangement
substrate
minute metal
conductive wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06171992A
Other languages
Japanese (ja)
Other versions
JPH0817834A (en
Inventor
洋司 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP06171992A priority Critical patent/JP3090849B2/en
Publication of JPH0817834A publication Critical patent/JPH0817834A/en
Application granted granted Critical
Publication of JP3090849B2 publication Critical patent/JP3090849B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子の電極部に
対してバンプ接合する際に、このバンプを形成する多数
の微小金属ボールを配列させるための配列用基板に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arrangement substrate for arranging a large number of minute metal balls for forming bumps when the bumps are joined to electrode portions of a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の製造工程において、半導体
素子の電極部(電極パッド)をリード等と接続するため
に、微小金属ボールを介して両者がバンプ接合される。
このバンプ接合に際して、バンプ接合されるべき半導体
素子の電極部に対応する多数の配列孔を有し、各配列孔
に微小金属ボールを列設配置するようにした配列用基板
が使用される。
2. Description of the Related Art In a manufacturing process of a semiconductor device, in order to connect an electrode portion (electrode pad) of a semiconductor element to a lead or the like, both are bump-bonded via a minute metal ball.
At the time of this bump bonding, an arrangement substrate having a large number of arrangement holes corresponding to the electrode portions of the semiconductor element to be bump-joined, and arranged in such arrangement holes with fine metal balls in a row is used.

【0003】この配列用基板は、例えば真空吸引等の方
法によりその配列孔に微小金属ボールを吸着し、バンプ
接合用ステージまで搬送される。そして、接合用ステー
ジにて多数の微小金属ボールが電極パッド等の被接合部
に対して接合されるようになっている。
[0003] The arrangement substrate absorbs minute metal balls into its arrangement holes by a method such as vacuum suction and is conveyed to a bump bonding stage. Then, a large number of minute metal balls are joined to a joined portion such as an electrode pad on the joining stage.

【0004】[0004]

【発明が解決しようとする課題】ところで、従来の配列
用基板において、各配列孔に微小金属ボールが適正に配
列されているか否かを画像認識装置を用いて検査するよ
うにしていた。この画像認識装置によれば、配列孔に微
小金属ボールを配列させた配列用基板を撮像し、その画
像信号に基づいて微小金属ボールの配列状態の適否を判
断する。しかしながら、かかる画像認識装置において
は、画像信号を生成し、その信号を処理して適否の結論
を得るまでにかなりの処理時間(秒オーダー)がかから
ざるを得なかった。また、そのような画像認識装置の構
成は大がかり且つ複雑なものとなっている上、コストが
かなり高くなる等の問題があった。
By the way, in the conventional arrangement substrate, it is inspected by using an image recognition device whether or not minute metal balls are properly arranged in each arrangement hole. According to this image recognition device, an image of the arrangement substrate in which the minute metal balls are arranged in the arrangement holes is taken, and the appropriateness of the arrangement state of the minute metal balls is determined based on the image signal. However, in such an image recognition apparatus, a considerable processing time (on the order of seconds) has to be applied until an image signal is generated, and the signal is processed to obtain a validity conclusion. Further, the configuration of such an image recognition device is large and complicated, and there are problems that the cost is considerably increased.

【0005】本発明はかかる実情に鑑み、簡単且つ的確
に微小金属ボールの配列状態を確認し得る微小金属ボー
ルの配列用基板を提供することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a substrate for arranging minute metal balls which can easily and accurately confirm the arrangement state of minute metal balls.

【0006】[0006]

【課題を解決するための手段】本発明の微小金属ボール
の配列用基板は、半導体素子の電極部に対応するように
形成された複数の配列孔を有し、前記半導体素子の電極
部に接合されるべき微小金属ボールを、前記配列孔の開
口部に吸着し得るようになっているが、特に、隣接する
前記配列孔相互間に、基板表面に付設した導電性配線を
有している。
The substrate for arranging minute metal balls of the present invention has a plurality of arranging holes formed so as to correspond to the electrode portions of the semiconductor element, and is joined to the electrode section of the semiconductor element. The small metal balls to be formed can be adsorbed to the openings of the arrangement holes. In particular, conductive balls provided on the substrate surface are provided between the adjacent arrangement holes.

【0007】本発明の微小金属ボールの配列用基板にお
いて、前記微小金属ボールと前記配列孔により回路が構
成され、すべての前記配列孔に前記微小金属ボールが配
列されたときに前記回路は電気的に接続されるものであ
る。
In the substrate for arranging minute metal balls of the present invention, a circuit is constituted by the minute metal balls and the arrangement holes, and the circuit is electrically connected when the minute metal balls are arranged in all the arrangement holes. It is connected to.

【0008】また、本発明の微小金属ボールの配列用基
板において、前記導電性配線は、プリント成形により形
成されるものである。
In the substrate for arranging minute metal balls according to the present invention, the conductive wiring is formed by print molding.

【0009】更に、本発明の微小金属ボールの配列用基
板において、前記配列孔相互間を接続する導電性配線の
少なくとも一部が、所定の配列孔相互間で切離されてい
るものである。
Further, in the substrate for arranging minute metal balls according to the present invention, at least a part of the conductive wiring connecting the arrangement holes is separated from each other by predetermined arrangement holes.

【0010】[0010]

【作用】本発明によれば、隣接する配列孔相互間を導電
性配線によって接続することにより、それらの配列孔に
微小金属ボールが吸着された際、一連の微小金属ボール
と導電性配線によって1つのチェック回路が構成され
る。つまり、すべての配列孔に対して微小金属ボールが
適正に配列されている場合には、そのチェック回路はク
ローズ状態となり、一方、微小金属ボールが欠落してい
る配列孔が1つでも存在すればオープン状態となる。従
ってそのチェック回路のクローズもしくはオープン状態
によって微小金属ボールの配列状態の適否を簡単且つ確
実に確認することができる。
According to the present invention, the adjacent arrangement holes are connected to each other by the conductive wiring, so that when the minute metal balls are attracted to the arrangement holes, a series of minute metal balls and the conductive wiring form one. One check circuit is configured. In other words, if the minute metal balls are properly arranged in all the arrangement holes, the check circuit is closed, while if there is at least one arrangement hole in which the minute metal balls are missing. It becomes open. Therefore, the appropriateness of the arrangement state of the minute metal balls can be easily and reliably confirmed by the closed or open state of the check circuit.

【0011】また、導電性配線は好適には、プリント成
形により形成することができるが、これにより配列用基
板自体が簡単な構成であり、容易に形成することができ
る。
Further, the conductive wiring can be preferably formed by print molding, whereby the arrangement substrate itself has a simple structure and can be easily formed.

【0012】本発明に係る配列基板において、配列孔相
互間を接続する導電性配線の少なくとも一部が、所定の
配列孔相互間で切離され、その切離部にて上述のように
構成されるチェック回路に対するチェック用接続端子を
構成することができる。
In the arrangement board according to the present invention, at least a part of the conductive wiring connecting the arrangement holes is separated between the predetermined arrangement holes, and the cut portion is configured as described above. A check connection terminal for the check circuit can be configured.

【0013】[0013]

【実施例】以下、図1乃至図3に基づき、本発明による
微小金属ボールの配列用基板の好適な実施例を説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of a substrate for arranging minute metal balls according to the present invention will be described below with reference to FIGS.

【0014】図1は、この実施例における配列用基板1
の構成例を示している。配列用基板1は、バンプ接合さ
れるべき半導体素子の電極部に対応するように形成され
た複数の配列孔2を有している。各配列孔2は、貫通孔
として形成され、その開口部2aにて微小金属ボール3
を吸着し得るようになっている(図3参照)。この例で
は配列孔2は、配列用基板1の四辺に沿って列設されて
いる。
FIG. 1 shows an arrangement substrate 1 according to this embodiment.
2 shows a configuration example. The arrangement substrate 1 has a plurality of arrangement holes 2 formed so as to correspond to the electrode portions of the semiconductor elements to be bump-bonded. Each array hole 2 is formed as a through hole, and the minute metal ball 3
Can be adsorbed (see FIG. 3). In this example, the arrangement holes 2 are arranged in a row along four sides of the arrangement substrate 1.

【0015】さて、配列用基板1において、隣接する配
列孔2の各相互間は、その基板表面(開口部2a側)に
付設した導電性配線10によって接続されている。この
導電性配線10は好適には、プリント成形により形成さ
れるものであってよい。そして導電性配線10により、
後述するようにチェック回路11が形成されるようにな
っている。
In the arrangement substrate 1, the adjacent arrangement holes 2 are connected to each other by a conductive wiring 10 provided on the substrate surface (opening 2a side). This conductive wiring 10 may be preferably formed by print molding. And, by the conductive wiring 10,
A check circuit 11 is formed as described later.

【0016】またこの例では、配列孔21 ,22 の相互
間にて導電性配線10が切離されている。この切離部に
おける導電性配線10a,10bは、チェック回路11
に対するチェック用接続端子を構成する。つまり、図1
に示されるように、これらの導電性配線10a,10b
に対して抵抗値測定器(通常の電流・電圧計等でよい)
100を接続することにより、チェック回路11によっ
て1つの閉回路が構成され得るようにしたものである。
[0016] In this example, SEQ holes 2 1, 2 2 conductive wires 10 in between each other are disconnected. The conductive wirings 10a and 10b at the separation portion are connected to the check circuit 11
Is configured as a check connection terminal. That is, FIG.
As shown in FIG. 2, these conductive wirings 10a, 10b
For resistance value measurement (normal current / voltmeter etc. may be used)
By connecting the check circuit 100, one closed circuit can be formed by the check circuit 11.

【0017】本実施例の配列用基板1において、各配列
孔2にはその開口部2a側にて微小金属ボール3が吸着
される。配列孔2相互間は導電性配線10によって接続
されており、従って配列孔2に微小金属ボール3を吸着
させることによりチェック回路11が構成される。この
ように微小金属ボール3を吸着した状態で、導電性配線
10a,10bで成るチェック用接続端子に対して、抵
抗値測定器100を接続すると、このチェック回路11
によって1つの閉回路が構成される。
In the arrangement substrate 1 of the present embodiment, the minute metal balls 3 are sucked into the arrangement holes 2 on the side of the opening 2a. The arrangement holes 2 are connected to each other by the conductive wiring 10. Therefore, the check circuit 11 is configured by attracting the minute metal balls 3 to the arrangement holes 2. When the resistance value measuring device 100 is connected to the check connection terminal composed of the conductive wires 10a and 10b in a state where the minute metal ball 3 is attracted as described above, the check circuit 11
Constitutes one closed circuit.

【0018】すべての配列孔2に対して微小金属ボール
3が適正に配列されている場合、そのチェック回路11
はクローズ状態となっているため、抵抗値測定器100
の測定値は比較的に小さい所定の抵抗値となる。一方、
図3に示されるように、いずれかの微小金属ボール3が
欠落している場合、その配列孔2にてチェック回路11
はオープン状態となる。この場合には、抵抗値測定器1
00の測定値は、クローズ状態の場合よりもかなり大き
くなる。従って、このようにチェック回路11の抵抗値
によって、微小金属ボール3の欠落の有無を判断し、配
列孔2に対する微小金属ボール3の配列状態の適否を確
認することができる。
If the minute metal balls 3 are properly arranged in all the arrangement holes 2, the check circuit 11
Is in the closed state.
Is a relatively small predetermined resistance value. on the other hand,
As shown in FIG. 3, when one of the minute metal balls 3 is missing, the check circuit 11
Is open. In this case, the resistance value measuring device 1
The measured value of 00 is much larger than in the closed state. Therefore, the presence or absence of the minute metal balls 3 can be determined based on the resistance value of the check circuit 11 as described above, and the appropriateness of the arrangement state of the minute metal balls 3 with respect to the arrangement holes 2 can be confirmed.

【0019】上記のように配列孔2に微小金属ボール3
を吸着した際、抵抗値測定器100によってチェック回
路11の抵抗値を測定するだけの簡単な作業で、微小金
属ボール3の配列状態の適否を迅速且つ的確に検査する
ことができる。その場合、従来のような画像認識装置を
用いずに済み、従って、コストを格段に抑えることがで
きる。なお、配列孔2相互間には導電性配線10が付設
されてはいるが、それ自体は、配列孔2の吸着機能を何
ら損なうものではなく、適正な配列機能を保証するのは
勿論である。
As described above, the minute metal balls 3
When suction is performed, the appropriateness of the arrangement state of the minute metal balls 3 can be quickly and accurately inspected by a simple operation of merely measuring the resistance value of the check circuit 11 by the resistance value measuring device 100. In that case, it is not necessary to use a conventional image recognition device, and therefore, the cost can be significantly reduced. Although the conductive wirings 10 are provided between the arrangement holes 2, they do not impair the suction function of the arrangement holes 2 at all, and as a matter of course, guarantee an appropriate arrangement function. .

【0020】ここで、図4は、配列用基板1の他の実施
例を示している。この例では、配列孔2は、配列用基板
1の内側領域まで形成されており、かかる配列孔2に対
応して導電性配線20が付設されている。この図示例の
ように外側の配列孔2相互間を接続する導電性配線21
とその内側の配列孔2相互間を接続する導電性配線22
とが形成される。この場合、導電性配線21及び導電性
配線22のそれぞれ切離部における導電性配線21a,
21b及び導電性配線22a,22bは、それらのチェ
ック回路に対するチェック用接続端子を構成する。
FIG. 4 shows another embodiment of the arrangement substrate 1. As shown in FIG. In this example, the arrangement hole 2 is formed up to the inner region of the arrangement substrate 1, and the conductive wiring 20 is provided corresponding to the arrangement hole 2. As shown in the illustrated example, the conductive wiring 21 connects the outer array holes 2 to each other.
And conductive wiring 22 for connecting between array holes 2 therein
Is formed. In this case, the conductive wirings 21a, 21a at the cut-off portions of the conductive wirings 21 and 22 are respectively provided.
21b and the conductive wirings 22a and 22b form check connection terminals for the check circuits.

【0021】前述した抵抗値測定器100を用いて、導
電性配線21a,21b或いは電性配線22a,22b
に抵抗値測定器100を接続して、導電性配線21及び
導電性配線22における微小金属ボール3の欠落の有無
を判断し、前記実施例の場合と同様に配列孔2に対する
微小金属ボール3の配列状態の適否を確認することがで
きる。この例のように配列用基板1の内側領域まで多数
の配列孔2が形成されている場合には、チェック回路を
複数形成するように、導電性配線21及び導電性配線2
2を分割構成するようにしてもよく、またそのような構
成とするのが効果的である。
Using the resistance value measuring device 100 described above, the conductive wires 21a and 21b or the conductive wires 22a and 22b
To the conductive wiring 21 and the conductive wiring 22 to determine whether or not the minute metal ball 3 is missing. As in the case of the above-described embodiment, the minute metal ball 3 The propriety of the arrangement state can be confirmed. When a large number of arrangement holes 2 are formed up to the inner region of the arrangement substrate 1 as in this example, the conductive wiring 21 and the conductive wiring 2 are formed so as to form a plurality of check circuits.
2 may be divided, and such a configuration is effective.

【0022】更に、図5に示したように、外側の配列孔
2及び内側の配列孔2を含む多数の配列孔2が、導電性
配線30によりジグザグ状に接続される。この場合に
は、配列孔2に吸着された微小金属ボール3と導電性配
線30により1つのチェック回路が構成されるが、この
場合においても導電性配線30a,30bのチェック用
接続端子に抵抗値測定器100を接続し、微小金属ボー
ル3の配列状態の適否を迅速且つ的確に検査することが
できる。
Further, as shown in FIG. 5, a large number of arrangement holes 2 including the outer arrangement holes 2 and the inner arrangement holes 2 are connected in a zigzag manner by conductive wirings 30. In this case, one check circuit is formed by the minute metal balls 3 adsorbed in the arrangement holes 2 and the conductive wiring 30. In this case, however, the resistance value is connected to the check connection terminals of the conductive wirings 30a and 30b. By connecting the measuring device 100, it is possible to quickly and accurately inspect whether the arrangement state of the minute metal balls 3 is appropriate.

【0023】以上実施例について本発明を説明したが、
本発明は、これらの実施例において記述された具体的数
値等に限定されるものではなく、本発明の範囲内にて種
々変形等が可能である。例えば、チェック回路を構成す
る導電性配線の形成パターンは図示例のもの限らず、閉
回路を形成し得るものであれば種々のパターンにて形成
することができる。また、抵抗値測定器を接続するため
の導電性配線における切離部は、その導電性配線に2つ
以上設けるようにしてもよく、いずれの場合においても
上記実施例と同様な作用効果を得ることができる。
The present invention has been described with reference to the embodiment.
The present invention is not limited to the specific numerical values and the like described in these embodiments, and various modifications can be made within the scope of the present invention. For example, the formation pattern of the conductive wiring constituting the check circuit is not limited to the illustrated example, and various patterns can be formed as long as a closed circuit can be formed. Further, two or more cut-off portions in the conductive wiring for connecting the resistance value measuring device may be provided in the conductive wiring, and in each case, the same operation and effect as those of the above embodiment are obtained. be able to.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、こ
の種の微小金属ボールの配列用基板において、隣接する
配列孔相互間を導電性配線によって接続することによ
り、微小金属ボールの配列状態の適否を簡単且つ確実に
確認することができる。しかも従来用いられていた大が
かりな画像認識装置等はもはや必要なく、このように簡
単な構成により配列状態の適否を確実に検査することが
でき、コスト的にも極めて有利である。そして、かかる
配列用基板を用いることにより、後工程における製品品
質の維持・向上を実現すると共に、生産効率を高めるこ
とができる等の利点を有している。
As described above, according to the present invention, the arrangement state of the minute metal balls is formed by connecting adjacent arrangement holes by conductive wiring in the arrangement substrate of the minute metal balls of this kind. Can be easily and reliably checked. In addition, a large-scale image recognition device or the like conventionally used is no longer necessary, and it is possible to reliably check the properness of the arrangement state with such a simple configuration, which is extremely advantageous in terms of cost. The use of such an array substrate has advantages such as the ability to maintain and improve product quality in a later process and to increase production efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による微小金属ボールの配列用基板の一
実施例における構成例を示す平面図である。
FIG. 1 is a plan view showing a configuration example of an embodiment of an array substrate for micro metal balls according to the present invention.

【図2】本発明の微小金属ボールの配列用基板の一実施
例における断面図である。
FIG. 2 is a cross-sectional view of an embodiment of the substrate for arranging minute metal balls according to the present invention.

【図3】本発明の微小金属ボールの配列用基板の一実施
例における微小金属ボール吸着時の状態を示す断面図で
ある。
FIG. 3 is a cross-sectional view illustrating a state in which a minute metal ball is adsorbed in one embodiment of the substrate for arranging minute metal balls according to the present invention.

【図4】本発明による微小金属ボールの配列用基板の他
の実施例における構成例を示す平面図である。
FIG. 4 is a plan view showing a configuration example of another embodiment of a substrate for arranging minute metal balls according to the present invention.

【図5】本発明による微小金属ボールの配列用基板の更
に別の実施例における構成例を示す平面図である。
FIG. 5 is a plan view showing a configuration example of still another embodiment of a substrate for arranging minute metal balls according to the present invention.

【符号の説明】[Explanation of symbols]

1 配列用基板 2 配列孔 3 微小金属ボール 10 導電性配線 10a,10b 導電性配線 11 チェック回路 20 導電性配線 30 導電性配線 DESCRIPTION OF SYMBOLS 1 Arrangement board 2 Arrangement hole 3 Micro metal ball 10 Conductive wiring 10a, 10b Conductive wiring 11 Check circuit 20 Conductive wiring 30 Conductive wiring

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子の電極部に対応するように形
成された複数の配列孔を有し、前記半導体素子の電極部
に接合されるべき微小金属ボールを、前記配列孔の開口
部に吸着し得るようにした微小金属ボールの配列用基板
において、 隣接する前記配列孔相互間に、基板表面に付設した導電
性配線を有することを特徴とする微小金属ボールの配列
用基板。
A plurality of arrangement holes formed to correspond to the electrode portions of the semiconductor element, wherein minute metal balls to be joined to the electrode portions of the semiconductor element are attracted to openings of the arrangement holes. A substrate for arranging minute metal balls, comprising: a conductive wiring provided on the surface of the substrate between adjacent ones of the arrangement holes.
【請求項2】 前記微小金属ボールと前記配列孔により
回路が構成され、すべての前記配列孔に前記微小金属ボ
ールが配列されたときに前記回路は電気的に接続される
ことを特徴とする請求項1に記載の微小金属ボールの配
列用基板。
2. A circuit is formed by the minute metal balls and the arrangement holes, and the circuit is electrically connected when the minute metal balls are arranged in all the arrangement holes. Item 2. A substrate for arranging minute metal balls according to Item 1.
【請求項3】 前記導電性配線は、プリント成形により
形成されることを特徴とする請求項1に記載の微小金属
ボールの配列用基板。
3. The substrate according to claim 1, wherein the conductive wiring is formed by print molding.
【請求項4】 前記配列孔相互間を接続する導電性配線
の少なくとも一部が、所定の配列孔相互間で切離されて
いることを特徴とする請求項1に記載の微小金属ボール
の配列用基板。
4. The arrangement of the minute metal balls according to claim 1, wherein at least a part of the conductive wiring connecting the arrangement holes is separated between predetermined arrangement holes. Substrate.
JP06171992A 1994-06-30 1994-06-30 Substrate for arraying small metal balls Expired - Fee Related JP3090849B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06171992A JP3090849B2 (en) 1994-06-30 1994-06-30 Substrate for arraying small metal balls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06171992A JP3090849B2 (en) 1994-06-30 1994-06-30 Substrate for arraying small metal balls

Publications (2)

Publication Number Publication Date
JPH0817834A JPH0817834A (en) 1996-01-19
JP3090849B2 true JP3090849B2 (en) 2000-09-25

Family

ID=15933523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06171992A Expired - Fee Related JP3090849B2 (en) 1994-06-30 1994-06-30 Substrate for arraying small metal balls

Country Status (1)

Country Link
JP (1) JP3090849B2 (en)

Also Published As

Publication number Publication date
JPH0817834A (en) 1996-01-19

Similar Documents

Publication Publication Date Title
EP0676091B1 (en) Tab testing of area array interconnected chips
US6360433B1 (en) Universal package and method of forming the same
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
JPS629639A (en) Manufacture of semiconductor device
JPH11135582A (en) Wafer cassette for burn-in and manufacture of probe card
JPH07111971B2 (en) Method of manufacturing integrated circuit device
US6507118B1 (en) Multi-metal layer circuit
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
US20060278962A1 (en) Microelectronic loop packages
JPS621247A (en) Manufacture of semiconductor device
US20070152316A1 (en) Interposer pattern with pad chain
US7238962B2 (en) Semiconductor chip with test pads and tape carrier package using the same
JP3090849B2 (en) Substrate for arraying small metal balls
JP2007142131A (en) Substrate and semiconductor device
JP3854819B2 (en) Manufacturing method of semiconductor device
US20030089977A1 (en) Package enclosing multiple packaged chips
US20010022391A1 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
US6630368B2 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JP2760627B2 (en) Semiconductor device
US20030122255A1 (en) Ball grid array package
KR100716805B1 (en) Printed circuit board for semiconductor package and method of test connection using the same
JP2002076068A (en) Manufacturing method of semiconductor device
JPH09115949A (en) Electronic device with position deviation inspection pattern and its inspection method
US6822322B1 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JPS63124539A (en) Hybrid integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees