JP3090593B2 - スケーラブル並行処理ネットワーク及びノードの相互接続方法 - Google Patents

スケーラブル並行処理ネットワーク及びノードの相互接続方法

Info

Publication number
JP3090593B2
JP3090593B2 JP07179812A JP17981295A JP3090593B2 JP 3090593 B2 JP3090593 B2 JP 3090593B2 JP 07179812 A JP07179812 A JP 07179812A JP 17981295 A JP17981295 A JP 17981295A JP 3090593 B2 JP3090593 B2 JP 3090593B2
Authority
JP
Japan
Prior art keywords
processor
node
switch
pivot
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07179812A
Other languages
English (en)
Other versions
JPH0877128A (ja
Inventor
モンティ・モンターク・デノー
ドナルド・ジョージ・グリス
ピーター・ハイナー・ホッキチャイルド
クレイグ・ブライアン・スタンケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0877128A publication Critical patent/JPH0877128A/ja
Application granted granted Critical
Publication of JP3090593B2 publication Critical patent/JP3090593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17393—Indirect interconnection networks non hierarchical topologies having multistage networks, e.g. broadcasting scattering, gathering, hot spot contention, combining/decombining

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、並列処理で用いられる
インターコミニュケーションネットワーク、特に、大規
模な並列処理システムで用いて好適な相互接続ネットワ
ークに関する。
【０００２】
【従来の技術】一般に、分散処理は、メッセージ受渡し
及びデータ共用のために全てのプロセッサを互いに接続
するために用いられるある種の相互接続方式を有する、
多くの独立したプロセッサを横断する処理ロードの拡張
を含む。分散処理アーキテクチャの多くの変形が存在す
る。典型的には２つでしばしば１０個足らずの、比較的
少数の相互接続プロセッサだけを必要とする使用は、こ
れまでのメインフレーム又はスーパーミニコンピュータ
に用いられていたような高性能中央演算処理装置を分離
する。これらのプロセッサは、インタープロセッサバス
を介して直接的又はマルチポート共用記憶域を介して間
接的の何れかにより相互接続され得る。対照してみる
と、大規模並列処理システムは、しばしば数百あるいは
数千もの、かなり大量の個別のマイクロプロセッサ系の
処理素子（プロセッシングエレメント）を含む。各処理
素子はネットワークにおいて高速スイッチによって相互
接続されており、これらの処理素子は、ネットワークの
個々のノード中にある。運用において、ネットワーク
は、ある１つのノードから他の１つのノードに対して
の、典型的にはパケットの形式になっているメッセージ
を、これらの間の通信を提供するために、送信する。本
発明は、このような大規模並行処理システムネットワー
クにおけるスイッチの相互接続の方法に係る。
【０００３】大規模処理システムの全般的な性能は、内
在するネットワークの性能に大きく制約を受け得る。一
般的には、ネットワークが遅すぎて、特に、全システム
にわたって悪影響を及ぼしている場合には、大規模並行
処理システムを使用する魅力をかなり減少する。
【０００４】相当数の処理要素が典型的な大規模並行処
理システムにおいて一般的に使用されており、システム
中のあらゆる素子に付随する要求が、いつでも他のいか
なる素子に対して通信するというものであるとすると、
ネットワークもまた、各処理素子間をかなり大量のメッ
セージを同時に送信できなければならない。通信におけ
る１つの問題は、各ノード間を有効な通信を実行するた
めに利用できるパスの欠如である。この問題は、従来技
術に係る１６のノードを有する「２−Ｄメッシュ」ネッ
トワークを示す図６を参照すれば理解できる。
【０００５】図６に示すように、ノード１は、それぞれ
プロセッサ２及びスイッチ３を有する。ノード群は、縦
横に行列をなして配置されており、隣接するノードはそ
れぞれ、両方向接続４により接続されている。ノード１
間の通信は、両方向接続４及びノード中のスイッチ３を
介して行われる。隣接するノード中のプロセッサ間の通
信は高速で効率よく行われ得るが、離れたノード間の通
信は、中間にある多くのノード中のスイッチを介して伝
達しなければならない。例えば、最左列の最上行のノー
ドが最右列の最下行のノードと通信する場合、５つの中
間ノードを通過しなければならない。全てのノードが同
時に配列通信する場合には、同時に全てのメッセージを
通信するに十分な接続４を確保することができない。か
かる状況は、図６の左側の２列の左列５内の各ノード
が、右側の右列６内の異なるノードにメッセージを通信
しようとするケースで最もよく説明できる。この場合、
この１６のノード配列における８つのメッセージを通信
するために、たった４つの両方向接続４ａがあるだけで
ある。この問題は、ノードがさらに増えた場合によりい
っそう厳しい。結果として、２Ｄメッシュ配列は、「ス
ケール」がよくないといえる。
【０００６】よりスケーラブルなネットワークは、多段
ネットワークの折返しバタフライタイプ（folded butte
rfly variety）である。このタイプのネットワークは、
最も離れた処理ノード間で横断しなければならないノー
ドの数を減少させ、各処理ノード間に余剰のパスを与え
る。２Ｄメッシュネットワークと同様に、各ノードはス
イッチと結合されている。しかしながら、１つのノード
について１つより多いプロセッサを有し、スイッチセッ
トは２段階である。図７に示される１つのノード１０に
ついて２つのプロセッサを有する単純な配列の場合、ス
イッチセット１２は２×４方向のスイッチ１４及び１６
により形成されている。この配置は、何れかのプロセッ
サが、スイッチ１４を介してソースノード中の他のプロ
セッサと通信すること、及びスイッチセット間の接続を
介して他のノード中のプロセッサと通信することを許容
する。スイッチセット間の交差接続は、折返しバタフラ
イ配列という語の「バタフライ」を向上させ、一方、
「折返し」という語は、プロセッサノードの最後の列が
巻きつけられて最初の列に接続されるという事実から来
ている。
【０００７】
【発明が解決しようとする課題】図６に示す２Ｄメッシ
ュ配置におけるスイッチ間の接続は行・列に沿って順番
に並んでいるが、折返しバタフライ配置におけるスイッ
チセット間の交互接続２０は、混沌となり得る。図７に
示す単純なシステムでは、ノード間の配線の対角線交差
結合が処理しやすいようにみえるが、数百数千のプロセ
ッサを有するより大きな配置では、スイッチ群間の対角
線の交差結合は「配線のボール（ball ofwires）」とし
て引用される問題が招来する。このようなシステムで
は、アセンブリの間の配線及びサービス中の結合のトレ
ースがおそろしいほど大変である。
【０００８】
【課題を解決するための手段】本発明によれば、大規模
のスケーラブルプロセッサアレイのノードスイッチ群間
の接続、例えば、折返しバタフライタイプのそれは、２
Ｄメッシュアレイのように、ノードスイッチセット間に
行・列に沿って並べられる。ピボットスイッチと呼ばれ
る付加的なスイッチセットは、これを実行するために用
いられる。この付加的なスイッチセットは、処理ノード
に付加されてプロセッサクラスタを形成する。このクラ
スタのそれぞれは、アレイ中の論理的行・列の位置が割
り当てられる。各ピボットセットは、当該ピボットセッ
トと同じ行に割り当てられている全てのノードセット及
び同じ列に割り当てられている全てのノードセットに接
続されている。結果として、スイッチの２つのノードセ
ットの何れも、(a)第１のノードセットの行と第２のノ
ードセットの列との交差点、又は(b)第１のノードセッ
トの列と第２のノードセットの行との交差点の何れかに
存在するピボットセットにより接続されている。
【０００９】従って、本発明の目的は、大規模プロセッ
サアレイのプロセッサ間の接続を簡略化することにあ
る。
【００１０】さらに、本発明の目的は、ノードスイッチ
の論理配置及び多形状のプロセッサアレイの最終段階の
接続のためのピボットスイッチを提供することにある。
【００１１】
【実施例】図１に示すように、本図では、図７で２列に
配置されている１６個のプロセッサＰ0〜Ｐ15が１列に
なっているように見える。２つの処理ノード２４及び２
６はそれぞれ、単一のスイッチグループ２８を形成して
いる。各スイッチグループには、ピボットグループ３４
が接続され処理クラスタを形成している。この例では、
スイッチグループ中の各スイッチは、全て単純な４段ス
イッチである。スイッチグループ内の各スイッチ間の全
ての接続は、スイッチグループセットのスイッチ３０及
び３２を介して行われる。一方、異なるスイッチグルー
プのスイッチ間の全ての接続はピボットグループを介し
て行われる。処理クラスタ中の各スイッチグループ及び
ピボットグループはそれぞれ、同一の論理行・列のアド
レス位置に割り当てられる。このようにスイッチグルー
プ２８ａ及びピボットグループ３４ａは、第１の桁がス
イッチグループの列位置を表し、第２の桁がスイッチグ
ループの行の位置を表す、位置０，０が割り当てられ
る。同様に、他のグループは、グループ内のスイッチの
列の下方に向かって順番に続けて位置が割り当てられ
る。この手順は、含まれるクラスタの数にかかわりなく
全ての処理クラスタに番号が付されるまで繰り返し続け
られる。
【００１２】次いで、各グループは、それぞれの行及び
列番号にしたがって、行・列中に配置される。３つの別
の列に配置されている９個のプロセッサクラスタ２２を
含む折返しアレイは、図２に示される。各ピボットグル
ープは同じ番号のクラスタ位置を有するノードグループ
に隣接して配置される。次いで、行アドレスが割り当て
られている全てのノードグループは、その行アドレスを
有する全てのピボットグループに接続されている。一
方、同一の列アドレスに割り当てられている各ノードグ
ループはそれぞれ、その列アドレスを有するピボットグ
ループの全てに接続されている。ノードグループに接続
されているノードグループはなく、また、ピボットグル
ープに接続されているピボットグループもない。この配
置では、何れかの２つのノードグループ間の通信は、常
に、ピボットグループを介して行われる。ピボットグル
ープに通信するピボットグループもない。図２に示すよ
うに、全てのノードグループは、単一のピボットグルー
プのみによって、図示されるアレイ中の他の全てのノー
ドグループから操作可能なように分離されている。さら
に、全ての接続は、行・及び列のパスに沿って存在す
る。加えて、各ノードグループ間には余剰のパスが存在
する。
【００１３】図３は、実際の従来技術に係るスケーラブ
ル平行処理システムの非常高度に単純化したブロック図
を示す。このシステムは、ニューヨークアーモンクのイ
ンターナショナル・ビジネスマシーンズ・コーポレーシ
ョンの９０７６ ＳＰ−１システムである。
【００１４】関連したシステムに拡張するために、シス
テムは６４個の別々の処理素子１１５を含んでいる。こ
れらの処理素子の全ては、所定のアプリケーションの別
々の部分を実行するこれらの素子のそれぞれと並行に動
作する。これらの素子のそれぞれが個々の処理タスクを
実行するために、その素子は高速両方向パケットネット
ワーク１０８を介して他の処理素子と通信し、特に、ア
プリケーションの要求にしたがって、他のそのような素
子関してのパケットメッセージを介してアプリケーショ
ンデータを送信する。これに関連して、各処理素子は、
他の処理素子からの必要なデータの受領の処理をする関
連するアプリケーションを引き受け、その後、処理の結
果を他の処理素子へ、その中でのその後の処理に用いる
ために、再度パケットメッセージにより通信する。
【００１５】図示のように、システムは４つの別個の処
理ノードで編成され、各処理ノードは、１６×１６の両
方向パケットスイッチアレイの対応するノードに接続さ
れている１６個の個々の処理素子１１５を含んでいる。
特に、処理ノード１１０1，１１０2，１１０3及び１１
０4はそれぞれ、スイッチアレイ１１７1，１１７2，１
１７3及び１１７4を含んでおり、それぞれ各スイッチア
レイはそれぞれプロセッサ１１５16，１１５17，１１５
32及び１１５33，・・・，１１５48；及び１１５49，・
・・，１１５64に接続されている。４個のパケットスイ
ッチアレイ１１７1，１１７2，１１７3及び１１７4は、
それ自身リード１３５を介してパケットネットワーク１
０８に相互接続されている。これに関しては、アレイ１
１７1及び１１７2，１１７1及び１１７3，１１７1及び
１１７4，１１７2及び１１７4，及び１１７3及び１１７
4は、それぞれリード１３５3，１３５1，１３５2，１３
５11及び１３５8を介して相互接続されている。これに
加えて、従来の周知の技術であるファイルサーバ１４０
が、パケット通信のためにリード１３５、具体的にはリ
ード１３５4，１３５5，１３５6及び１３５7を介して、
それぞれ処理ノード１１０1，１１０3，１１０4及び１
１０2中のスイッチアレイに接続されている。このファ
イルサーバは、所望のファイルをそこでその後使用でき
るように何れかの処理素子に書き込む（ダウンロード）
ため、又は何れかの処理素子からのファイルを受け取り
（アップロード）その後記憶するためのものである。
【００１６】単純化のために処理ノードの全ては同一と
したので、次にアドレスクラスタ１１０1のみについて
説明する。このクラスタは、１６個の別個の処理素子を
有しており、これらは全て同一である。これらの各処理
素子は、マイクロプロセッサ系であり、特に、好ましく
はＩＢＭコーポレーションによって製造されているＲＳ
／６０００タイプのマイクロプロセッサなどの簡略命令
セット（ＲＩＳＣ）マイクロプロセッサ、及び結合した
メモリ、入出力（Ｉ／Ｏ）及び支持回路を含んでいる。
これらの各素子の回路は基本的に本発明に関係ないの
で、特に詳細には説明しない。
【００１７】実施例の素子１１５1及び１１５16などの
各処理素子は、両方向スイッチアレイ１１７1及びそれ
から先は他のそのような素子又はファイルサーバを介し
て、両方向を基礎とする通信を行うことができる。この
ように動作するから、これらの各素子は、一対の半二重
リンクを介して、スイッチアレイ中に存在する８×８ポ
ートの両方向スイッチスイッチ回路の対応する入力ポー
ト（また、「レシーバ」として引用する）に接続されて
いる。スイッチアレイ１１７1は、リード１２７を介し
て相互接続されている、８個の別個の同一の８×８スイ
ッチ回路１２５（具体的には、回路１２５1，１２５2，
１２５3，１２５4，１２５5，１２５6，１２５7及び１
２５8）を含んでいる。これらの各スイッチ回路は、８
個の入力ポートの何れかから８個の出力ポートの何れか
に対してパケットを送信する。そうであるから、スイッ
チアレイ１７１1に存在する相互接続スイッチ回路は、
両方向１６×１６パケットスイッチの条件を満たす。図
示を簡略化するために、各処理要素に接続する一対の半
二重ラインは、処理素子１５１1及び１１５16をスイッ
チ回路１２５1及び１２５4にそれぞれ接続するライン１
２２1及び１２２16などの単一の全二重ラインとして示
されている。
【００１８】操作可能なように説明すれば、素子１５３
33などの他の処理素子（すなわち、「受け手」素子）
に、パケットを送信するように要求される、素子１５１
1などの各処理素子（すなわち、「発信側」素子）は、
まず、宛先符号フィールドを含む適切なフィールドを持
つように、パケットをアセンブルする。宛先符号は、バ
イト当たり２つの群にパックされ、各群が８×８スイッ
チ回路内の出力ポートアドレスを指定している、多数の
３ビット値の連続した群で形成されている。実際には、
連続した経路選択ステージを実行するために、多数のそ
のようなスイッチ回路が逐次接続される。そのような３
ビット群の数は、ネットワークで用いられている連続し
た経路選択ステージ、すなわち、連続した相互接続され
た個々のスイッチ回路の数に左右される。各パケット
は、所定のステージを通して経路選択され、そのステー
ジはそのパケットについて特定の出力ポートを識別する
ために最も重要な３ビット群を探索し、その後その群を
処分するので、従ってそのパケットが短くなる。従っ
て、次の３ビット群が、次の連続した経路選択ステージ
などによって用いられる最も重要な群となる。
【００１９】さて、図４を参照すると、図３の処理ノー
ド１１０が本発明により如何に接続されるかがわかる。
プロセッサノード１１０1及び１１０3はピボットグルー
プ１１０5により結合されて処理クラスタを形成する。
ピボットグループは、スイッチ１１７1及び１１７3と同
一のスイッチ１１７5を含んでいる。スイッチ１１７
3は、ピボットグループ１１０5がプロセッサノード１１
０1をプロセッサノード１１０3に接続するように折り返
されていないように見える。ピボットノード１１０5と
各プロセッサノード１１０1及び１１０3との間には、少
なくとも１つの接続が存在する。図５の１２８プロセッ
サアレイ中には、ピボットノードと図４に示す各クラス
タ中の２つのノードとの間に４つの接続が存在する。余
剰の接続は、１２８クラスタを形成する他のクラスタの
ためである。図４においては、プロセッサノード１１０
1及び１１０2間の全ての接続は、ピボットノード１１０
5を介している。通信は常に、一方向又は他方向のピボ
ットスイッチの半分の両者を介して行われる。同様に、
図５においては、プロセッサクラスタのグループ間の全
ての通信は、ピボットスイッチを通して行われる。ピボ
ットグループに直接接続されるピボットグループはな
く、プロセッサグループに直接接続されるプロセッサグ
ループもない。
【００２０】図５に示されるように、クラスタ間の配線
が無計画であると、配線のボールの問題が、ピボットス
イッチを用いているアレイ中に残存する。クラスタ間の
配線は、図２を参照して説明したようにすべきである。
すなわち、配線は、マトリックスの行及び列の方向に沿
って配置すべきである。図５の４つのクラスタは、図２
の左上の隅の４つのクラスタ２４のように２×２として
配置でき、又はその代わりに単一の行あるいは列中に配
置できる。
【００２１】本発明を実施例に基づいて説明したが、本
発明はこれら実施例に限定されないと理解されるべきで
ある。例えば、図２の配置は平面状に示されているが、
円筒形又は毛布のように折り畳んで多層アレイを形成す
ることもできる。また、図示された各実施例において、
クラスタ中には、２つのプロセッサノードと１つのピボ
ットセットが存在する。また、プロセッサノードの数は
変化する。
【００２２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２３】（１）複数のマルチプロセッサノード中に
プロセッサが配置されて各プロセッサがノードスイッチ
セットを介して前記ノードの他の全てのプロセッサに接
続されており、ネットワークの種々の処理ノードの全て
のノードスイッチセットが配線のグリッドによって相互
接続されてネットワーク中の何れのプロセッサもがネッ
トワーク中の他の何れのプロセッサにも接続される、プ
ロセッサのスケーラブル並行処理ネットワークにおい
て、それぞれ複数のノードスイッチセットに接続されて
プロセッサクラスタを形成する複数のピボットスイッチ
セットと、前記複数のプロセッサクラスタをマトリック
スの行及び列に配線する回路手段であって、同一の行中
の全てのノードスイッチセットを当該行の全てのピボッ
トスイッチに配線するとともに同一の列の全てのノード
スイッチセットを当該列の全てのピボットスイッチに配
線して異なるクラスタ中のプロセッサ間の通信をピボッ
トスイッチを通して行うようにし、プロセッサノードに
直接接続されるプロセッサノードがない回路手段と、を
具備するスケーラブル並行処理ネットワーク。 （２）前記ピボットスイッチのそれぞれが、プロセッサ
クラスタ中の複数の処理をするスイッチセット中に複数
の出力ターミナルが存在するときに、同一の数の出力タ
ーミナルを有する、（１）に記載のスケーラブル並行処
理ネットワーク。 （３）プロセッサ間の通信がパケットの形式で行われ
る、（２）に記載のスケーラブル並行処理ネットワー
ク。 （４）複数のマルチプロセッサノード中にプロセッサが
配置されて前記プロセッサノード中の各プロセッサがノ
ードスイッチセットを介して当該ノード中の他の全ての
プロセッサに接続されており、異なるノードのノードス
イッチセットが、それらの間のメーセージの相互通過の
ために、ネットワークの全ての処理ノードを相互接続す
る配線のグリッドによって相互に接続されている、プロ
セッサの大規模並行処理ネットワークにおけるノードの
相互接続方法において、マトリックスの行及び列アドレ
スを各プロセッサノードに割り付けるステップと、各列
及び行アドレスのプロセッサノードを、当該行及び列ア
ドレスに位置するスイッチのピボットグループに接続し
て、各行及び列アドレスの各プロセッサがスイッチのピ
ボットグループに接続しているプロセッサクラスタを形
成するステップと、所定の行の各プロセッサノードを、
当該行の他のアドレス位置のそれぞれに位置するピボッ
トグループに相互接続するステップと、所定の列の各プ
ロセッサノードを、同一の列中のプロセッサクラスタ中
の各ピボットスイッチに相互接続し、異なる行及び列ア
ドレスの２つのプロセッサ同士の接続が、全て１つのピ
ボットグループを介して、直交する方向に延びる配線に
沿って存在するステップと、を具備するノードの相互接
続方法。
【００２４】
【発明の効果】本発明によれば、ピボットスイッチと呼
ばれ、処理ノードに付加されてプロセッサクラスタを形
成する、付加的なスイッチセットを用いることにより、
大規模のスケーラブルプロセッサアレイのノードスイッ
チ群間の接続、例えば、折返しバタフライタイプのそれ
を、２Ｄメッシュアレイのように、ノードスイッチセッ
ト間に行・列に沿って並べることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例にかかる、プロセッサノ
ード及びピボットノードの機能的レイアウトを示す図で
ある。
【図２】本発明の第２の実施例にかかる、ピボットクラ
スタの配線レイアウトを示す図である。
【図３】従来技術にかかるスケーラブル並行処理システ
ムを示す図である。
【図４】図３のスイッチを用いた処理クラスタを示す図
である。
【図５】ピボットスイッチセットを組み込んだ並行処理
アレイである１２８プロセッサを示す図である。
【図６】従来技術に係る２Ｄメッシュアレイのブロック
図である。
【図７】従来技術に係る折返しバタフライアレイを示す
ブロック図である。
【符号の説明】
２４、２６ 処理ノード ２８ スイッチグループ ３０、３２ スイッチ ３４ ピボットグループ １１０ 処理ノード １１５ プロセッサ １２５ 回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド・ジョージ・グリス アメリカ合衆国124051 ニューヨーク 州、キングストン、ソーキル−ルビー・ ロード 2179 (72)発明者 ピーター・ハイナー・ホッキチャイルド アメリカ合衆国10009 ニューヨーク州、 ニューヨーク、アパートメント・ビー、 イースト・フィフス・ストリート 512 (72)発明者 クレイグ・ブライアン・スタンケル アメリカ合衆国06801 コネチカット州、 ベーテル、グリーン・パスチュール・ロ ード 10 (56)参考文献 特開 平６−203000（ＪＰ，Ａ) 特開 平２−143638（ＪＰ，Ａ) 特開 昭62−27856（ＪＰ，Ａ) 特開 昭54−129908（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/173 G06F 15/177 676 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】複数のマルチプロセッサノード中にプロセ
    ッサが配置されて各プロセッサがノードスイッチセット
    を介して前記ノードの他の全てのプロセッサに接続され
    ており、ネットワークの種々の処理ノードの全てのノー
    ドスイッチセットが配線のグリッドによって相互接続さ
    れてネットワーク中の何れのプロセッサもがネットワー
    ク中の他の何れのプロセッサにも接続される、プロセッ
    サのスケーラブル並行処理ネットワークにおいて、 それぞれ複数のノードスイッチセットに接続されてプロ
    セッサクラスタを形成する複数のピボットスイッチセッ
    トと、 前記複数のプロセッサクラスタをマトリックスの行及び
    列に配線する回路手段であって、同一の行中の全てのノ
    ードスイッチセットを当該行の全てのピボットスイッチ
    に配線するとともに同一の列の全てのノードスイッチセ
    ットを当該列の全てのピボットスイッチに配線して異な
    るクラスタ中のプロセッサ間の通信をピボットスイッチ
    を通して行うようにし、プロセッサノードに直接接続さ
    れるプロセッサノードがない回路手段と、を具備するス
    ケーラブル並行処理ネットワーク。
  2. 【請求項２】前記ピボットスイッチのそれぞれが、プロ
    セッサクラスタ中の複数の処理をするスイッチセット中
    に複数の出力ターミナルが存在するときに、同一の数の
    出力ターミナルを有する、請求項１に記載のスケーラブ
    ル並行処理ネットワーク。
  3. 【請求項３】プロセッサ間の通信がパケットの形式で行
    われる、請求項２に記載のスケーラブル並行処理ネット
    ワーク。
  4. 【請求項４】複数のマルチプロセッサノード中にプロセ
    ッサが配置されて前記プロセッサノード中の各プロセッ
    サがノードスイッチセットを介して当該ノード中の他の
    全てのプロセッサに接続されており、異なるノードのノ
    ードスイッチセットが、それらの間のメーセージの相互
    通過のために、ネットワークの全ての処理ノードを相互
    接続する配線のグリッドによって相互に接続されてい
    る、プロセッサの大規模並行処理ネットワークにおける
    ノードの相互接続方法において、 マトリックスの行及び列アドレスを各プロセッサノード
    に割り付けるステップと、 各列及び行アドレスのプロセッサノードを、当該行及び
    列アドレスに位置するスイッチのピボットグループに接
    続して、各行及び列アドレスの各プロセッサがスイッチ
    のピボットグループに接続しているプロセッサクラスタ
    を形成するステップと、 所定の行の各プロセッサノードを、当該行の他のアドレ
    ス位置のそれぞれに位置するピボットグループに相互接
    続するステップと、 所定の列の各プロセッサノードを、同一の列中のプロセ
    ッサクラスタ中の各ピボットスイッチに相互接続し、異
    なる行及び列アドレスの２つのプロセッサ同士の接続
    が、全て１つのピボットグループを介して、直交する方
    向に延びる配線に沿って存在するステップと、を具備す
    るノードの相互接続方法。
JP07179812A 1994-08-31 1995-07-17 スケーラブル並行処理ネットワーク及びノードの相互接続方法 Expired - Fee Related JP3090593B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US298828 1994-08-31
US08/298,828 US5566342A (en) 1994-08-31 1994-08-31 Scalable switch wiring technique for large arrays of processors

Publications (2)

Publication Number Publication Date
JPH0877128A JPH0877128A (ja) 1996-03-22
JP3090593B2 true JP3090593B2 (ja) 2000-09-25

Family

ID=23152164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07179812A Expired - Fee Related JP3090593B2 (ja) 1994-08-31 1995-07-17 スケーラブル並行処理ネットワーク及びノードの相互接続方法

Country Status (2)

Country Link
US (1) US5566342A (ja)
JP (1) JP3090593B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055599A (en) * 1995-09-11 2000-04-25 Electronics & Telecommunications Research Institute Hierarchical crossbar interconnection network for a cluster-based parallel processing computer
US5842034A (en) * 1996-12-20 1998-11-24 Raytheon Company Two dimensional crossbar mesh for multi-processor interconnect
KR100207598B1 (ko) * 1997-01-27 1999-07-15 윤종용 상호연결망으로서 파이브 채널을 사용한 클러스터시스템
US6023753A (en) * 1997-06-30 2000-02-08 Billion Of Operations Per Second, Inc. Manifold array processor
US6167502A (en) * 1997-10-10 2000-12-26 Billions Of Operations Per Second, Inc. Method and apparatus for manifold array processing
US6266802B1 (en) 1997-10-27 2001-07-24 International Business Machines Corporation Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm
US6618371B1 (en) * 1999-06-08 2003-09-09 Cisco Technology, Inc. Butterfly network with switches set for two node disjoint paths and method for forming the paths
US6779036B1 (en) 1999-07-08 2004-08-17 International Business Machines Corporation Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system
US6442597B1 (en) 1999-07-08 2002-08-27 International Business Machines Corporation Providing global coherence in SMP systems using response combination block coupled to address switch connecting node controllers to memory
US6467012B1 (en) 1999-07-08 2002-10-15 International Business Machines Corporation Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors
US6591348B1 (en) 1999-09-09 2003-07-08 International Business Machines Corporation Method and system for resolution of transaction collisions to achieve global coherence in a distributed symmetric multiprocessor system
US6725307B1 (en) 1999-09-23 2004-04-20 International Business Machines Corporation Method and system for controlling data transfers with physical separation of data functionality from address and control functionality in a distributed multi-bus multiprocessor system
US6587930B1 (en) 1999-09-23 2003-07-01 International Business Machines Corporation Method and system for implementing remstat protocol under inclusion and non-inclusion of L1 data in L2 cache to prevent read-read deadlock
US6457085B1 (en) 1999-11-04 2002-09-24 International Business Machines Corporation Method and system for data bus latency reduction using transfer size prediction for split bus designs
US6516379B1 (en) 1999-11-08 2003-02-04 International Business Machines Corporation Method and apparatus for transaction pacing to reduce destructive interference between successive transactions in a distributed symmetric multiprocessor system
US6523076B1 (en) 1999-11-08 2003-02-18 International Business Machines Corporation Method and apparatus for synchronizing multiple bus arbiters on separate chips to give simultaneous grants for the purpose of breaking livelocks
US6535941B1 (en) 1999-11-08 2003-03-18 International Business Machines Corporation Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants
US6606676B1 (en) 1999-11-08 2003-08-12 International Business Machines Corporation Method and apparatus to distribute interrupts to multiple interrupt handlers in a distributed symmetric multiprocessor system
US6529990B1 (en) 1999-11-08 2003-03-04 International Business Machines Corporation Method and apparatus to eliminate failed snoops of transactions caused by bus timing conflicts in a distributed symmetric multiprocessor system
US6684279B1 (en) 1999-11-08 2004-01-27 International Business Machines Corporation Method, apparatus, and computer program product for controlling data transfer
US7529799B2 (en) 1999-11-08 2009-05-05 International Business Machines Corporation Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system
US6542949B1 (en) 1999-11-08 2003-04-01 International Business Machines Corporation Method and apparatus for increased performance of a parked data bus in the non-parked direction
US20060001669A1 (en) * 2002-12-02 2006-01-05 Sehat Sutardja Self-reparable semiconductor and method thereof
US7673070B1 (en) * 2003-03-17 2010-03-02 Network Equipment Technologies, Inc. Method of sharing telecommunications node equipment facilities
TW200712898A (en) * 2005-09-30 2007-04-01 Tyan Computer Corp Multi-processor module
US9940270B2 (en) * 2015-08-28 2018-04-10 Nxp Usa, Inc. Multiple request notification network for global ordering in a coherent mesh interconnect

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215401A (en) * 1978-09-28 1980-07-29 Environmental Research Institute Of Michigan Cellular digital array processor
US4533993A (en) * 1981-08-18 1985-08-06 National Research Development Corp. Multiple processing cell digital data processor
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network
US4780873A (en) * 1986-05-19 1988-10-25 General Electric Company Circuit switching network with routing nodes
US5189414A (en) * 1986-09-30 1993-02-23 Kabushiki Kaisha Toshiba Network system for simultaneously coupling pairs of nodes
JPH01261772A (ja) * 1988-04-08 1989-10-18 Cogent Res Inc コンピュータ及びその動作方法
US5333271A (en) * 1989-04-28 1994-07-26 International Business Machines Corporation Methods and apparatus for performing data chaining in data streaming mode through a channel extender
US4991171A (en) * 1989-09-26 1991-02-05 At&T Bell Laboratories Broadcast packet switch network
US5226125A (en) * 1989-11-17 1993-07-06 Keith Balmer Switch matrix having integrated crosspoint logic and method of operation
WO1991010198A1 (en) * 1990-01-05 1991-07-11 Maspar Computer Corporation Router chip with quad-crossbar and hyperbar personalities
US5331643A (en) * 1991-09-04 1994-07-19 International Business Machines Corporation Self-testing logic with embedded arrays
US5331642A (en) * 1992-09-01 1994-07-19 International Business Machines Corporation Management of FDDI physical link errors

Also Published As

Publication number Publication date
US5566342A (en) 1996-10-15
JPH0877128A (ja) 1996-03-22

Similar Documents

Publication Publication Date Title
JP3090593B2 (ja) スケーラブル並行処理ネットワーク及びノードの相互接続方法
US5471580A (en) Hierarchical network having lower and upper layer networks where gate nodes are selectively chosen in the lower and upper layer networks to form a recursive layer
US10282338B1 (en) Configuring routing in mesh networks
JP2817770B2 (ja) パケットの経路指定デッドロック回避方法及び装置
US8737392B1 (en) Configuring routing in mesh networks
US5701416A (en) Adaptive routing mechanism for torus interconnection network
EP0733237B1 (en) Multidimensional interconnection and routing network for an mpp computer
US8151088B1 (en) Configuring routing in mesh networks
US6230252B1 (en) Hybrid hypercube/torus architecture
US8433816B2 (en) Network topology for a scalable multiprocessor system
US5630162A (en) Array processor dotted communication network based on H-DOTs
JPH0833873B2 (ja) 超次元アレイ内のプロセツサ相互接続方法およびその装置
JPH04139566A (ja) 多重プロセッシング・システム
CN107769956A (zh) 计算系统和冗余资源连接结构
JPH06507744A (ja) 大量並列プロセッサ間の、階層的プロセッサ相互間通信ネットワークのための手順決定技術
US7673118B2 (en) System and method for vector-parallel multiprocessor communication
CN107612746B (zh) 一种构建Torus网络的方法、Torus网络和路由算法
JP2004326799A (ja) 大規模でスケーラブルなプロセッサ・システムを構築するためのプロセッサ・ブック
JPH02501183A (ja) 層をなしたネツトワーク
JPH05324590A (ja) 並列処理のための相互接続網、コンピュータ・システム及び方法
US5257266A (en) Computer and communications systems employing universal direct spherics processing architectures
JP2006260127A (ja) 結合網およびそれを用いたマルチポートメモリ
US5142686A (en) Multiprocessor system having processors and switches with each pair of processors connected through a single switch using Latin square matrix
JPH05204876A (ja) 階層型ネットワークおよび階層型ネットワークを用いたマルチプロセッサシステム
Stanfill Communications architecture in the Connection Machine system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees