JP3089644B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3089644B2
JP3089644B2 JP02108015A JP10801590A JP3089644B2 JP 3089644 B2 JP3089644 B2 JP 3089644B2 JP 02108015 A JP02108015 A JP 02108015A JP 10801590 A JP10801590 A JP 10801590A JP 3089644 B2 JP3089644 B2 JP 3089644B2
Authority
JP
Japan
Prior art keywords
silicon film
film
implanted
schottky barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02108015A
Other languages
Japanese (ja)
Other versions
JPH046872A (en
Inventor
正一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP02108015A priority Critical patent/JP3089644B2/en
Priority to US07/689,222 priority patent/US5311039A/en
Priority to KR1019910006535A priority patent/KR910019243A/en
Publication of JPH046872A publication Critical patent/JPH046872A/en
Application granted granted Critical
Publication of JP3089644B2 publication Critical patent/JP3089644B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ショットキー障壁ダイオードを用いた不揮
発性メモリーに適用して有効な技術に関する。
Description: TECHNICAL FIELD The present invention relates to a technology effective when applied to a nonvolatile memory using a Schottky barrier diode.

〔従来の技術〕[Conventional technology]

ショットキー障壁ダイオードを用いた不揮発性メモリ
ー構造の一つに、第3図にある様に、ショットキー障壁
ダイオード上に、真性シリコン膜を形成し、これを第4
図の様に、格子状に配置した構造がある。1つのセル
は、スイッチとダイオードで形成されており、スイッチ
のONとOFFにより情報を判別する。この構造は、1TIMEPR
OM(1度のみ電気的書き込み可能型不揮発性メモリー)
と言われている。第4図において、ダイオードは、ショ
ットキー障壁ダイオードである。ダイオードは格子状に
配置した時に、他のセルからの電流を、阻止する役割を
果す。またスイッチは、前記真性シリコン膜が役割を果
す。すなわち、電気的に書き込む前は、前記真性シリコ
ン膜の抵抗が高いため、5V程度の電圧を印加すると微量
の電流しか流れないので、スイッチが切れている状態で
ある。電気的に書き込む、すなわち20V前後の電圧を前
記真性シリコン膜に印加すると、前記真性シリコン膜に
破壊が生じ電流が流れやすくなり、スイッチが入った状
態となる。
One of the nonvolatile memory structures using a Schottky barrier diode is to form an intrinsic silicon film on the Schottky barrier diode as shown in FIG.
As shown in the figure, there is a structure arranged in a lattice. One cell is formed of a switch and a diode, and discriminates information based on ON / OFF of the switch. This structure is 1TIMEPR
OM (Electrically writable nonvolatile memory only once)
It is said that. In FIG. 4, the diode is a Schottky barrier diode. The diodes, when arranged in a grid, serve to block current from other cells. In addition, the intrinsic silicon film plays a role in the switch. That is, before electrical writing, the intrinsic silicon film has a high resistance, so that a small amount of current flows when a voltage of about 5 V is applied, so that the switch is turned off. When writing is performed electrically, that is, when a voltage of about 20 V is applied to the intrinsic silicon film, the intrinsic silicon film is broken and a current easily flows, so that the intrinsic silicon film is turned on.

1TIMEPROMは、この前記真性シリコン膜の破壊の前・
後の電流値の大・小により情報を引き出している。
1 TIMEPROM before the destruction of the intrinsic silicon film
Information is extracted based on the magnitude of the later current value.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、従来の技術では、微細化できないという問題
が生じる。及びセルの配置位置により、同じスイッチが
入った状態でも、情報引き出し電流値が大きく異なって
しまうという問題が生じる。
However, the conventional technique has a problem that it cannot be miniaturized. In addition, there is a problem that the information extraction current value greatly differs depending on the cell arrangement position and the same switch is turned on.

前述の様に、1TIMEPROMは、電流の大小により情報を
判別している。すなわち、電流の大小に差があればある
ほど、セルにつながれている電流感知回路の感知能力に
余裕ができ、正確に働くことができる。また回路設計も
容易となる。また、量産製品の製品バラツキにも対応で
きる。
As described above, 1TIMEPROM determines information based on the magnitude of current. That is, the greater the difference in the current, the more the sensing capability of the current sensing circuit connected to the cell is allowed, and the more accurate the operation can be made. Also, circuit design becomes easy. Also, it can cope with product variations of mass-produced products.

従来技術では、ショットキー障壁ダイオードの不純物
を注入したシリコン膜が、格子の片側方向の配線もかね
ていた。また格子のもう片側方向の配線は、真性シリコ
ン膜の上のアルミニウム膜で形成されていた。微細化の
ために、この両配線は、可能な限り細く整形されてい
る。アルミニウムのシート抵抗値は30mΩ/□以下と小
さいが、ショットキー障壁ダイオードを形成している不
純物量を注入したシリコン膜のシート抵抗値は1000Ω/
□以上と非常に高い。抵抗値を低くするために多量(1
×1022cm-3以上)の不純物を注入してやると、100Ω/
□程度に低くしてやることは可能である。しかし、不純
物量を多くすると、ショットキー障壁ダイオードの逆方
向電流である拡散電流が大きくなり、他のセルからの電
流を阻止することができなくなるので不可能である。
In the prior art, the silicon film into which the impurity of the Schottky barrier diode is implanted also serves as the wiring in one side of the lattice. The wiring in the other direction of the lattice was formed of an aluminum film on the intrinsic silicon film. For miniaturization, both wirings are formed as thin as possible. Although the sheet resistance of aluminum is as small as 30 mΩ / □ or less, the sheet resistance of the silicon film implanted with the impurity forming the Schottky barrier diode is 1000Ω / □.
□ Very high. To reduce the resistance, a large amount (1
× 10 22 cm -3 or more), 100 Ω /
□ It is possible to make it as low as possible. However, if the amount of impurities is increased, the diffusion current, which is the reverse current of the Schottky barrier diode, increases, and it becomes impossible to block the current from other cells.

したがって、不純物を注入したシリコン膜の抵抗値が
高いので、格子状にセルを配置した場合に、電流感知回
路からのセルの位置により、寄生抵抗値が大きく異なっ
てしまう。同じ状態でも、電流感知回路の近くのセルと
遠いセルとでは、情報引き出し電流値の値も大きく異な
り、感知することは困難であるという問題点を有する。
不純物を注入したシリコン膜の抵抗値を下げるには、そ
の線幅を太くしなければならないので微細化が困難であ
る。また、情報を書き込む場合、すなわち真性シリコン
膜を破壊する場合、破壊時の電流により、破壊後の電流
に差があることが、本発明者により確認されている。破
壊時に真性シリコン膜に流れる電流値が大きいほど、破
壊後の電流は大きい。したがって、寄生抵抗値の高いセ
ルは、破壊時の電流も小さいのでますます情報引き出し
電流の、書き込み前と、後の電流差が小さくなり、感知
することが困難であるという問題を有する。
Therefore, since the resistance value of the silicon film into which the impurity is implanted is high, when the cells are arranged in a lattice, the parasitic resistance value greatly differs depending on the position of the cell from the current sensing circuit. Even in the same state, there is a problem that the value of the information extraction current value is greatly different between the cell near the current sensing circuit and the cell far from the current sensing circuit, and it is difficult to sense.
In order to lower the resistance value of the silicon film into which the impurity has been implanted, the line width must be increased, so that miniaturization is difficult. Further, it has been confirmed by the present inventor that when information is written, that is, when the intrinsic silicon film is destroyed, there is a difference in the current after the breakdown due to the current at the time of the breakdown. The larger the current flowing through the intrinsic silicon film at the time of breakdown, the greater the current after breakdown. Therefore, a cell having a high parasitic resistance value has a problem that since the current at the time of destruction is small, the current difference between the information extracting current before and after the writing becomes smaller, and it is difficult to detect the current.

そこで本発明は、この様な問題点を解決するもので、
その目的とするところは、微細化可能で、安定動作可能
で、量産製品の製品バラツキに対応できるショットキー
障壁ダイオード及びそれを用いたメモリーを提供すると
ころにある。
Therefore, the present invention solves such a problem.
It is an object of the present invention to provide a Schottky barrier diode that can be miniaturized, can operate stably, and can cope with product variations of mass-produced products, and a memory using the same.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置は、半導体基板上に設置された第
1絶縁膜と、III族もしくはV族の不純物が注入され前
記第1絶縁膜上に設置された第1シリコン膜と、前記第
1シリコン膜上に設置され、コンタクトホールを有する
第2絶縁膜と、前記コンタクトホールにより露出した前
記第1シリコン膜上に設置され、前記第1シリコン膜と
ともにショットキー障壁ダイオードを構成する金属膜
と、前記コンタクトホール上を通過するように前記第2
絶縁膜上に設置された配線層と、を有する半導体装置で
あって、前記第1シリコン膜下に、前記第1シリコン膜
に注入されている不純物元素濃度よりも高い濃度の不純
物元素が注入されている第2シリコン膜が形成されてい
ることを特徴とする。
The semiconductor device according to the present invention includes a first insulating film provided on a semiconductor substrate, a first silicon film implanted with a group III or V impurity, and provided on the first insulating film; A second insulating film provided on the film and having a contact hole; a metal film provided on the first silicon film exposed by the contact hole and forming a Schottky barrier diode together with the first silicon film; The second so that it passes over the contact hole
A wiring layer provided on an insulating film, wherein an impurity element having a concentration higher than that of the impurity element implanted in the first silicon film is implanted under the first silicon film. A second silicon film is formed.

また、本発明の半導体装置は、半導体基板中に形成さ
れている第2シリコン膜と、III族もしくはV族の不純
物が注入され前記第2シリコン膜上に設置された第1シ
リコン膜と、前記第1シリコン膜上に設置され、コンタ
クトホールを有する第2絶縁膜と、前記コンタクトホー
ルにより露出した前記第1シリコン膜上に設置され、前
記第1シリコン膜とともにショットキー障壁ダイオード
を構成する金属膜と、前記コンタクトホール上を通過す
るように前記第2絶縁膜上に設置された配線層と、を有
する半導体装置であって、前記第2シリコン膜には、前
記第1シリコン膜に注入されている不純物元素濃度より
も高い濃度の不純物元素が注入されていることを特徴と
する。
The semiconductor device of the present invention may further include a second silicon film formed in the semiconductor substrate, a first silicon film implanted with a group III or V impurity, and disposed on the second silicon film. A second insulating film provided on the first silicon film and having a contact hole; and a metal film provided on the first silicon film exposed by the contact hole and forming a Schottky barrier diode together with the first silicon film. And a wiring layer provided on the second insulating film so as to pass over the contact hole, wherein the second silicon film is formed by being injected into the first silicon film. The impurity element is implanted at a higher concentration than the impurity element concentration.

〔実 施 例〕〔Example〕

第1図は、本発明の1実施例における半導体装置の断
面図である。また第2図(a)〜第2図(d)は、その
製造工程ごとの主要断面図である。
FIG. 1 is a sectional view of a semiconductor device according to one embodiment of the present invention. 2 (a) to 2 (d) are main cross-sectional views for each manufacturing process.

なお、実施例の全図において、同一の機能を有するも
のには、同一の符号を付け、その繰り返しの説明は省略
する。
In all the drawings of the embodiments, those having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

以下、第2図(a)〜第2図(d)に従い、説明して
いく。ここでは説明の都合上、N型ショットキー障壁バ
リアダイオードを用いた例につき説明する。
Hereinafter, description will be given with reference to FIGS. 2 (a) to 2 (d). Here, for convenience of explanation, an example using an N-type Schottky barrier barrier diode will be described.

まず、第2図(a)の如く、半導体基板1上に、CVD
法(化学気相成長法)により第1絶縁膜2を形成する。
SiO2膜で2000Åぐらいが適当であろう。そして前記第1
絶縁膜2上にCVD法により多結晶シリコン膜3(第2シ
リコン膜)3000Å程度形成する。通常モノシランガスの
熱分解により多結晶シリコンを堆積させる。そしてこの
多結晶シリコン膜3を低抵抗化するために、例えばリン
元素をイオン打ち込み法を用いて、6×1015atoms・cm
-2以上注入する。リンのかわりに砒素でも良い。
First, as shown in FIG. 2 (a), a CVD
The first insulating film 2 is formed by a method (chemical vapor deposition).
About 2000 Å of SiO 2 film would be appropriate. And the first
A polycrystalline silicon film 3 (second silicon film) is formed on the insulating film 2 by a CVD method at a thickness of about 3000 °. Usually, polycrystalline silicon is deposited by thermal decomposition of monosilane gas. Then, in order to reduce the resistance of the polycrystalline silicon film 3, for example, a phosphorus element is ion-implanted into 6 × 10 15 atoms · cm.
Inject -2 or more. Arsenic may be used instead of phosphorus.

次に第2図(b)の如く、ショットキー障壁ダイオー
ドのN型シリコン膜用に、第2多結晶シリコン膜5(第
1シリコン膜)を、前記第1多結晶シリコン膜3と同様
な方法で3000Å堆積させる。そしてN型にするために、
例えばリン元素をイオン打ち込み法を用いて注入する。
このイオン打ち込みのDOSE量は、ショットキー障壁ダイ
オードの特性を左右するので慎重に決定する必要があ
る。逆方向、電流が小さく、かつシート抵抗値を小さく
する必要があり、1×1013〜1×1014atoms・cm-2が適
当であろう。そして前記第1多結晶シリコン膜3及び前
記第2多結晶膜5の不純物を活性化させるために、N2
囲気中で、熱する。ハロゲンランプを用いて、1000℃60
秒程度、熱する。
Next, as shown in FIG. 2B, a second polysilicon film 5 (first silicon film) is formed in the same manner as the first polysilicon film 3 for the N-type silicon film of the Schottky barrier diode. Deposit 3000 mm. And to make it N-type,
For example, phosphorus element is implanted using an ion implantation method.
The amount of DOSE for this ion implantation affects the characteristics of the Schottky barrier diode and must be carefully determined. In the reverse direction, the current needs to be small and the sheet resistance value needs to be small, so that 1 × 10 13 to 1 × 10 14 atoms · cm −2 is appropriate. Then, in order to activate the impurities of the first polycrystalline silicon film 3 and the second polycrystalline film 5, it is heated in an N 2 atmosphere. 1000 ° C 60 using a halogen lamp
Heat for about a second.

次に第2図(c)の如く、層間の絶縁膜として、第2
絶縁膜7を形成する。例えばCVD法により、SiO2膜を300
0Åほど形成するのが適当であろう。そして、フォト及
びエッチング法により、ショットキー障壁ダイオードを
形成する箇所の前記第2絶縁膜7を除去する。通常半導
体装置を製造する時に用いられている有機系レジストを
用い、フッ酸液などでエッチングする。
Next, as shown in FIG. 2 (c), a second insulating film is formed as an interlayer insulating film.
An insulating film 7 is formed. For example, CVD, an SiO 2 film 300
It is appropriate to form about 0 °. Then, the second insulating film 7 where the Schottky barrier diode is to be formed is removed by a photo and etching method. Etching is performed with a hydrofluoric acid solution or the like using an organic resist that is usually used when manufacturing a semiconductor device.

そして全面に、例えば、チタン8をスパッタ法により
形成し、ハロゲンランプを用いて、700℃60秒ほど熱す
る。そのことにより、前記第2絶縁膜7を除去した箇所
のチタンはその下の前記第2多結晶シリコン膜5と反応
して、チタンシリサイドになる。その後、アンモニア及
び水及び過酸化水素水の混合液により、チタンシリサイ
ド化した部分以外のチタンがエッチングされる。
Then, for example, titanium 8 is formed on the entire surface by a sputtering method, and heated at 700 ° C. for about 60 seconds using a halogen lamp. As a result, the titanium at the portion where the second insulating film 7 has been removed reacts with the second polycrystalline silicon film 5 therebelow to become titanium silicide. Thereafter, the titanium other than the titanium silicidized portion is etched by a mixed solution of ammonia, water, and hydrogen peroxide solution.

次に第2図(d)の如く、スイッチとなる真性シリコ
ン膜9を形成する。これも、前記第1多結晶シリコン膜
3及び前記第2多結晶シリコン膜5と、同様に、CVD法
により、2000Å形成する。そして、フォト及びエッチン
グ法により不要の部分を取り除く。
Next, as shown in FIG. 2D, an intrinsic silicon film 9 serving as a switch is formed. Similarly, the first polycrystalline silicon film 3 and the second polycrystalline silicon film 5 are formed to have a thickness of 2000 ° by the CVD method. Then, unnecessary portions are removed by a photo and etching method.

最後に第1図の如く、前記第2絶縁膜7上及び前記真
性シリコン膜9上に引き出し配線10を形成する。アルミ
ニウムをスパッタ法により形成し、フォト及びエッチン
グ法により不要な部分を排除するのが、一般的であろ
う。
Finally, as shown in FIG. 1, a lead wiring 10 is formed on the second insulating film 7 and the intrinsic silicon film 9. It would be common to form aluminum by sputtering and remove unwanted portions by photo and etching.

以上の工程を経て、本発明の一実施例を得る。 Through the above steps, an embodiment of the present invention is obtained.

この様に、ショットキー障壁ダイオードのシリコン膜
下に、抵抗値の小さいシリコン膜を形成することによ
り、寄生抵抗値を激減することになる。したがって配置
場所によらず、どこの場所のセルでも、寄生抵抗は小さ
く書き込み前、後の引き出し電流値の差は大きくなり、
正確に、電流感知回路が情報を判別することが、可能と
なる。また、情報を書き込む場合、すなわち真性シリコ
ン膜を破壊する場合も、大きな電流を流すことができ、
破壊後の抵抗値を下げることが可能となる。また、ショ
ットキー障壁バリアダイオードのシリコン膜の不純物量
を、任意に決定できるので、最良の印加電圧と出力電流
値の関係を持つ様に、不純物量を決定することができ
る。なお、本実施例では、ショットキー障壁ダイオード
の金属膜としてチタンを用いたが、白金や、タングステ
ンなども、前記第2シリコン膜上に選択的に形成できる
ので良い。
As described above, by forming a silicon film having a small resistance under the silicon film of the Schottky barrier diode, the parasitic resistance is drastically reduced. Therefore, regardless of the placement location, the parasitic resistance is small and the difference between the drawn current values before and after writing becomes large,
It is possible for the current sensing circuit to accurately determine the information. Also, when writing information, that is, when destroying the intrinsic silicon film, a large current can flow,
It is possible to reduce the resistance value after destruction. Further, since the impurity amount of the silicon film of the Schottky barrier diode can be arbitrarily determined, the impurity amount can be determined so as to have the best relationship between the applied voltage and the output current value. In the present embodiment, titanium is used as the metal film of the Schottky barrier diode. However, platinum, tungsten, or the like may be selectively formed on the second silicon film.

また、抵抗値の小さいシリコン膜は、すでに下層で形
成されている素子、例えばトランジスターなどのゲート
電極と兼ねることも可能である。
Further, the silicon film having a small resistance value can also serve as a gate electrode of an element already formed in a lower layer, for example, a transistor or the like.

また、別の実施例として、前記多結晶シリコン膜3の
かわりに、半導体基板に高濃度の不純物を注入し、その
上に前記第2多結晶シリコン膜5を形成することによっ
ても同様の効果を得ることが可能である。
As another embodiment, the same effect can be obtained by implanting a high concentration impurity into a semiconductor substrate instead of the polycrystalline silicon film 3 and forming the second polycrystalline silicon film 5 thereon. It is possible to get.

〔発明の効果〕〔The invention's effect〕

以上述べてきた様に、本発明の半導体装置によれば、
ショットキー障壁ダイオードの不純物を含むシリコン膜
の下により高濃度に、不純物を含んだシリコン膜を形成
することにより、配線寄生抵抗が減少する。よって、微
細化及び安定動作が可能となるため、メモリーに適用す
ることが、可能となり、メモリーの信頼性も向上する。
As described above, according to the semiconductor device of the present invention,
By forming the impurity-containing silicon film at a higher concentration under the impurity-containing silicon film of the Schottky barrier diode, the wiring parasitic resistance is reduced. Therefore, miniaturization and stable operation can be performed, so that the present invention can be applied to a memory, and the reliability of the memory is improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の半導体装置の一実施例を示す主要断
面図。 第2図(a)〜(d)は、本発明の半導体装置の製造方
法の一例を工程順に説明するための主要断面図。 第3図は、従来の半導体装置を示す主要断面図。 第4図は、ショットキー障壁ダイオードを用いた、1度
のみ電気的書き込み可能型不揮発性メモリーの回路図。 1……半導体基板 2……第1絶縁膜 3……第1多結晶シリコン膜 4……第1不純物イオンビーム 5……第2多結晶シリコン膜 6……第2不純物イオンビーム 7……第2絶縁膜 8……チタン 9……真性シリコン膜 10……アルミニウム引き出し配線
FIG. 1 is a main sectional view showing one embodiment of a semiconductor device of the present invention. 2A to 2D are main cross-sectional views for explaining an example of a method for manufacturing a semiconductor device of the present invention in the order of steps. FIG. 3 is a main sectional view showing a conventional semiconductor device. FIG. 4 is a circuit diagram of a one-time electrically writable nonvolatile memory using a Schottky barrier diode. DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... 1st insulating film 3 ... 1st polycrystalline silicon film 4 ... 1st impurity ion beam 5 ... 2nd polycrystalline silicon film 6 ... 2nd impurity ion beam 7 ... 2 Insulating film 8 Titanium 9 Intrinsic silicon film 10 Aluminum wiring

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/10 431 H01L 29/872 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/10 431 H01L 29/872

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に設置された第1絶縁膜と、 III族もしくはV族の不純物が注入され前記第1絶縁膜
上に設置された第1シリコン膜と、 前記第1シリコン膜上に設置され、コンタクトホールを
有する第2絶縁膜と、 前記コンタクトホールにより露出した前記第1シリコン
膜上に設置され、前記第1シリコン膜とともにショット
キー障壁ダイオードを構成する金属膜と、 前記コンタクトホール上を通過するように前記第2絶縁
膜上に設置された配線層と、を有する半導体装置であっ
て、 前記第1シリコン膜下に、前記第1シリコン膜に注入さ
れている不純物元素濃度よりも高い濃度の不純物元素が
注入されている第2シリコン膜が形成されていることを
特徴とする半導体装置。
A first insulating film provided on a semiconductor substrate; a first silicon film implanted with a group III or group V impurity and provided on the first insulating film; A second insulating film having a contact hole, a metal film being provided on the first silicon film exposed by the contact hole and forming a Schottky barrier diode together with the first silicon film; A wiring layer provided on the second insulating film so as to pass therethrough, wherein a concentration of the impurity element implanted in the first silicon film under the first silicon film is lower than that of the impurity element implanted in the first silicon film. A second silicon film into which a high concentration impurity element is implanted.
【請求項2】請求項1記載の半導体装置において、前記
金属膜は、高融点金属を含むことを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein said metal film contains a high melting point metal.
【請求項3】請求項1記載の半導体装置において、前記
金属膜と前記配線層との間に、第3シリコン膜が設置さ
れていることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein a third silicon film is provided between said metal film and said wiring layer.
【請求項4】請求項3記載の半導体装置において、格子
状に形成された前記第2シリコン膜と前記配線層の交点
に、前記ショットキー障壁ダイオードが形成されている
ことを特徴とする半導体装置。
4. The semiconductor device according to claim 3, wherein said Schottky barrier diode is formed at an intersection of said second silicon film formed in a lattice and said wiring layer. .
【請求項5】半導体基板中に形成されている第2シリコ
ン膜と、 III族もしくはV族の不純物が注入され前記第2シリコ
ン膜上に設置された第1シリコン膜と、 前記第1シリコン膜上に設置され、コンタクトホールを
有する第2絶縁膜と、 前記コンタクトホールにより露出した前記第1シリコン
膜上に設置され、前記第1シリコン膜とともにショット
キー障壁ダイオードを構成する金属膜と、 前記コンタクトホール上を通過するように前記第2絶縁
膜上に設置された配線層と、を有する半導体装置であっ
て、 前記第2シリコン膜には、前記第1シリコン膜に注入さ
れている不純物元素濃度よりも高い濃度の不純物元素が
注入されていることを特徴とする半導体装置。
5. A second silicon film formed in a semiconductor substrate; a first silicon film implanted with a group III or V impurity and disposed on the second silicon film; A second insulating film provided on the first silicon film and having a contact hole, a metal film provided on the first silicon film exposed by the contact hole and forming a Schottky barrier diode together with the first silicon film; A wiring layer disposed on the second insulating film so as to pass over the hole, wherein the second silicon film has a concentration of an impurity element implanted into the first silicon film. A semiconductor device in which an impurity element having a higher concentration is implanted.
JP02108015A 1990-04-24 1990-04-24 Semiconductor device Expired - Fee Related JP3089644B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02108015A JP3089644B2 (en) 1990-04-24 1990-04-24 Semiconductor device
US07/689,222 US5311039A (en) 1990-04-24 1991-04-22 PROM and ROM memory cells
KR1019910006535A KR910019243A (en) 1990-04-24 1991-04-24 Improved PROM and ROM Memory Cells and Manufacturing Methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02108015A JP3089644B2 (en) 1990-04-24 1990-04-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH046872A JPH046872A (en) 1992-01-10
JP3089644B2 true JP3089644B2 (en) 2000-09-18

Family

ID=14473827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02108015A Expired - Fee Related JP3089644B2 (en) 1990-04-24 1990-04-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3089644B2 (en)

Also Published As

Publication number Publication date
JPH046872A (en) 1992-01-10

Similar Documents

Publication Publication Date Title
EP0249780B1 (en) Semiconductor device with a wiring layer having a good step coverage at contact holes
US4424578A (en) Bipolar prom
US5311039A (en) PROM and ROM memory cells
EP0365932B1 (en) Semiconductor device
JPS59168665A (en) Semiconductor memory device and method of producing same
JPS5812742B2 (en) semiconductor equipment
JPS58212164A (en) Bipolar memory cell
US4425379A (en) Polycrystalline silicon Schottky diode array
US4076557A (en) Method for providing semiconductor devices
US5521416A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same
JP3089644B2 (en) Semiconductor device
EP0534203B1 (en) Semiconductor device
EP0182067B1 (en) Semiconductor device having increased immunity against alpha-particles and external noise
US5254870A (en) Static random access memory having memory cells with electric field shielding for cell load resistances
JPH06204167A (en) Manufacture of semiconductor device
JP2611443B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2525672B2 (en) Semiconductor device
JPS5974668A (en) Integrated circuit contact structure
JP2952990B2 (en) Semiconductor device
JP2913752B2 (en) Non-volatile memory
JP2964552B2 (en) Non-volatile memory
JP3158551B2 (en) Non-volatile storage device
EP0264309B1 (en) Self-aligned base shunt for transistor
JP2630444B2 (en) Method for manufacturing semiconductor memory device
JP2861239B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees