JP3080161B2 - Graphic layout compression apparatus, graphic layout compression method, and recording medium - Google Patents
Graphic layout compression apparatus, graphic layout compression method, and recording mediumInfo
- Publication number
- JP3080161B2 JP3080161B2 JP10265489A JP26548998A JP3080161B2 JP 3080161 B2 JP3080161 B2 JP 3080161B2 JP 10265489 A JP10265489 A JP 10265489A JP 26548998 A JP26548998 A JP 26548998A JP 3080161 B2 JP3080161 B2 JP 3080161B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- wiring
- layout
- terminal
- constraint graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】[0001]
【発明の属する技術分野】本発明は、大規模半導体集積
回路のレイアウト及び印刷配線板のレイアウトの設計に
関する。The present invention relates to a layout of a large-scale semiconductor integrated circuit and a layout design of a printed wiring board.
【0002】[0002]
【従来の技術】大規模半導体集積回路のレイアウトや印
刷配線板のレイアウトの設計には、部品の移動方向に配
線を寄せて部品を移動させるコンパクション方法を用い
た自動レイアウト変更システムが利用されている。そし
て、この種の自動レイアウト変更システムに関し、部品
を連動して移動する各種のコンパクション技術が従来か
ら提案されている。2. Description of the Related Art An automatic layout change system using a compaction method of moving a component by moving a component in a component moving direction is used for designing a layout of a large-scale semiconductor integrated circuit or a layout of a printed wiring board. . For this type of automatic layout change system, various compaction techniques for moving components in conjunction with each other have been proposed.
【0003】従来の図形圧縮システムの一例に、特開平
1−279373号公報「LSIレイアウト圧縮装置」
(以下従来例1と記す)がある。従来例1は、集積回路
設計において、セルの端子間を配線した後の段階に際
し、セルと配線とを共にコンパクションするものであ
る。An example of a conventional graphic compression system is disclosed in Japanese Unexamined Patent Application Publication No. 1-279373, entitled "LSI Layout Compressor".
(Hereinafter referred to as Conventional Example 1). In the conventional example 1, in the design of an integrated circuit, at the stage after wiring between terminals of cells, both cells and wiring are compacted.
【0004】また、特開昭62−78681号公報記載
の「レイアウトの部分コンパクション処理方式」や、特
開昭63−214880号公報記載の「レイアウトのコ
ンパクション方式」等の様に、配線を半導体セルあるい
は部品と共にコンパクションする従来の方法(以下従来
例2と記す)には、制約グラフを使った手法を利用した
ものが多い。他にもこうした方法として、配線にジョグ
と呼ばれる曲げを挿入することで制約グラフの構造を変
更し、これによってレイアウト面積をより縮小し、設計
規則違反箇所を修正できるジョグ挿入コンパクション手
法が提案されている(文献(1):山元渉、粟島亭、佐藤政
生、大附辰夫「制約グラフを用いたチップコンパクショ
ン手法とその評価」、信学技報VLD91-43pp41-48 1
991年、文献(2):山元渉、粟島亭、佐藤政生、大附辰
夫「設計規則違反を含むレイアウトに対するチップ・ス
ペーサ」、信学技報VLD91-120pp37-44 1992年2
月7日、文献(3):山元渉、粟島亭、佐藤政生、大附辰夫
「斜め配線自動生成機能を持ったチップ・スペーサ」、
信学技報VLD91-123pp17-24 1992年)。In addition, as in the "partial compaction processing method of layout" described in Japanese Patent Application Laid-Open No. Sho 62-78681 and the "compacting method of layout" described in Japanese Patent Application Laid-Open No. Sho 63-214880, wiring is applied to semiconductor cells. Alternatively, many of the conventional methods for compacting together with parts (hereinafter referred to as Conventional Example 2) use a method using a constraint graph. As another method, a jog insertion compaction method has been proposed that can change the structure of the constraint graph by inserting a bend called jog into the wiring, thereby reducing the layout area and correcting points that violate design rules. (Reference (1): Wataru Yamamoto, Tei Awashima , Masao Sato, Tatsuo Ohtsuki "Chip compaction method using constraint graph and its evaluation", IEICE Technical Report VLD91-43pp41-48 1
991, Reference (2): Wataru Yamamoto, Tei Awashima , Masao Sato, Tatsuo Ohtsuki , "Chip Spacers for Layouts Including Violation of Design Rules", IEICE Technical Report VLD 91-120pp37-44, 1992.
July 7, Reference (3): Wataru Yamamoto, Tei Awashima , Masao Sato, Tatsuo Ohtsuki "Chip / spacer with automatic diagonal wiring generation function",
IEICE Technical Report VLD 91-123pp17-24 1992).
【0005】このような従来例2の図形レイアウト圧縮
装置5000は、図33に示すように、最長経路探索手
段250と、レイアウト拡大手段260と、レイアウト
自動圧縮手段270とレイアウト修正指定手段280を
有する。As shown in FIG. 33, such a graphic layout compression apparatus 5000 of the related art 2 includes a longest path search unit 250, a layout enlargement unit 260, a layout automatic compression unit 270, and a layout modification designation unit 280. .
【0006】図形レイアウト圧縮装置5000は次のよ
うに動作する。The graphic layout compression device 5000 operates as follows.
【0007】最長経路探索手段250は、LSIチップ
上の各セルと配線のレイアウトをより小さな領域に圧縮
するためにレイアウトにおける最長の図形要素の序列を
探索しそれを図34(元の配置)に斜線で示す様に、表
示部に表示する。The longest path search means 250 searches the order of the longest graphic element in the layout in order to compress the layout of each cell and wiring on the LSI chip into a smaller area, and finds it in FIG. 34 (original arrangement). It is displayed on the display unit as shown by the diagonal lines.
【0008】レイアウト拡大手段260は、図34(修
正配置)に示す様に、その制約グラフの最長経路を路横
切る空間をレイアウトに挿入する。The layout enlarging means 260 inserts, into the layout, a space that crosses the longest path of the constraint graph as shown in FIG.
【0009】レイアウト修正指定手段280は、操作者
の指令を受けて最長の経路を短くするように、図34で
下から2番目の部品を右に移動する例を示したが、その
様に制約グラフの最長経路から部品を移動させる。In the example shown in FIG. 34, the layout correction designating means 280 moves the second component from the bottom to the right so as to shorten the longest path in response to an instruction from the operator. Move the part from the longest path in the graph.
【0010】そして、レイアウト自動圧縮手段270
は、修正した結果のレイアウトを(図34では上下に)
圧縮する。Then, the layout automatic compression means 270
Changes the layout of the corrected result (up and down in FIG. 34)
Compress.
【0011】しかし、この従来のレイアウト自動圧縮手
段270は、レイアウトを縦と横と両方とも縮小するコ
ンパクションを行なう場合に先ずどちらか一方(例えば
縦)に縮小し、その後に他方(横)に縮小するという様
に2段階にわたってレイアウトを縮小するため、先にあ
る方向に(例えば縦に)縮小した場合は、その方向に部
品が密集し、それが次に垂直方向に(横に)部品配置と
配線レイアウトを縮小する際に配置の縮小が妨げられる
という欠点があった。However, the conventional layout automatic compression means 270 reduces the size of the layout to either one (for example, vertical) first and then reduces the size to the other (horizontal) when performing compaction for reducing the layout both vertically and horizontally. In order to reduce the layout in two steps, for example, when the layout is reduced in one direction (for example, vertically), the components are densely packed in that direction, and then the components are arranged vertically (horizontally). When the wiring layout is reduced, there is a disadvantage that the reduction of the arrangement is hindered.
【0012】この欠点を生じる理由は、これらのコンパ
クションシステムでは部品を縦方向あるいは横方向いず
れに移動するにしろ、予め定まった指定方向へレイアウ
トを移動するコンパクションであり、部品の移動の指定
方向に障害があると部品の移動が妨げられたためであ
る。The reason for this drawback is that in these compaction systems, compaction moves the layout in a predetermined specified direction regardless of whether the component is moved in the vertical or horizontal direction. This is because if there is an obstacle, the movement of the parts is hindered.
【0013】この欠点を改善するため2方向を同時に移
動する方法が2次元コンパクション(以下従来例3と記
す)として提案された。それは、(文献(4):Hyunchul
Shin, Alberto L. Sangiovanni-Vincentelli, Carlo H.
Sequin,「Two-DimensionalCompaction by 'Zone Refi
ning'」、Proc. of 23rd Design Automation Conferenc
e,1986,pp115-122) で、上下の制約グラフと左右の制
約グラフを作成し、上から下に半導体セルを順次に移動
させる。その際にセルを直下に移動すると同時に左右に
も移動させ、セルを適正な位置に配置する。そして、配
線には折り目(ジョグ)を発生させ、下に寄せて配線す
る。In order to improve this disadvantage, a method of simultaneously moving in two directions has been proposed as two-dimensional compaction (hereinafter referred to as Conventional Example 3). It is (Reference (4): Hyunchul
Shin, Alberto L. Sangiovanni-Vincentelli, Carlo H.
Sequin, `` Two-DimensionalCompaction by 'Zone Refi
ning ''', Proc. of 23rd Design Automation Conferenc
e, 1986, pp115-122), an upper and lower constraint graph and a left and right constraint graph are created, and the semiconductor cells are sequentially moved from top to bottom. At this time, the cell is moved right and left at the same time as being moved directly below, and the cell is arranged at an appropriate position. Then, a fold (jog) is generated in the wiring, and the wiring is moved downward.
【0014】また、特開平5−274392号公報「レ
イアウト・コンパクション方法」(以下従来例4と記
す)では、基板を配線を境界とした部分領域に分割し、
その部分領域の部分パターン圧縮部を有し、左の基板端
から基板の部分領域の形を左右に圧縮しつつ、上の基板
端から基板の部分領域の形を上下に圧縮していく。これ
により領域の上下左右の関係を維持しつつ基板の全領域
を一様にコンパクションするものであった。In Japanese Patent Application Laid-Open No. 5-274392, "Layout Compaction Method" (hereinafter referred to as Conventional Example 4), a substrate is divided into partial regions with a wiring as a boundary.
It has a partial pattern compression part of the partial region, and compresses the shape of the partial region of the substrate upward and downward from the edge of the upper substrate while compressing the shape of the partial region of the substrate left and right from the left substrate edge. Thus, the entire area of the substrate is uniformly compacted while maintaining the relationship between the top, bottom, left and right of the area.
【0015】しかし、従来例4は、配線の順番を変える
事が出来ないため、ある層面ではビアホールの右側に配
線が多く、別の層面では左側に配線が多いという様な層
面間の配線密度の不整合があると、それ以上レイアウト
を圧縮できないという欠点があった。However, in Conventional Example 4, since the order of wiring cannot be changed, there are many wirings on the right side of the via hole on one layer surface and many wirings on the left side on another layer surface. If there is an inconsistency, the layout cannot be further compressed.
【0016】これに対して、特開平8−115344号
公報「自動配置配線装置」(以下従来例5と記す)で
は、図35に示す様に、配線の通過経路を、配線が10
本収容されるチャネル32を通る経路Aから、配線が5
本収容されるチャネル33を通る経路Bに変え、配線の
混雑度を緩和する。これによりコンパクションによるチ
ップ面積を最小化する配線レイアウトを得た。On the other hand, in Japanese Unexamined Patent Publication No. Hei 8-115344, "Automatic placement and routing apparatus" (hereinafter referred to as Conventional Example 5), as shown in FIG.
From the route A passing through the channel 32 in which the wires are stored,
The route is changed to the route B passing through the channel 33 in which the wire is housed, thereby alleviating the degree of congestion of the wiring. As a result, a wiring layout that minimizes the chip area due to compaction was obtained.
【0017】そして、BSG(Bounded Sliceline-Gri
d)で部品を囲む矩形の領域を指定し、この領域の寸法
を変える事で縦横方向を同時にコンパクションする手法
(以下従来例6と記す)が提案されている(文献(4):坂
主圭史、倉澤剛、高島康裕、中武繁寿、梶谷洋司「BS
G構造に基づく配置・概略配線同時最適化手法の提
案」、信学技報VLD97-40pp175-182 1997年6
月)。Then, BSG (Bounded Sliceline-Gri)
A method has been proposed in which a rectangular area surrounding a component is specified in d), and the dimensions of this area are changed to simultaneously compact vertically and horizontally (hereinafter referred to as Conventional Example 6) (Reference (4): Keishi Sakamoto) , Tsuyoshi Kurasawa, Yasuhiro Takashima, Shigehisa Nakatake, Yoji Kajitani "BS
Proposal of Simultaneous Placement and Schematic Routing Optimization Method Based on G Structure ", IEICE Technical Report VLD97-40pp175-182 June 1997
Month).
【0018】しかし、従来例5及び6は、2次元コンパ
クションあるいは部分コンパクションにより基板の部分
領域を圧縮できるが、配線形状は縦横配線を前提にし、
配線の縦横への伸縮により部分領域の伸縮を行なうもの
であり、斜め配線を扱えない欠点があった。また、印刷
配線板における、配線幅に比して大寸法のビアホールを
有すパターンには対応出来ない欠点があった。However, in the conventional examples 5 and 6, the partial area of the substrate can be compressed by two-dimensional compaction or partial compaction.
The expansion and contraction of the wiring in the vertical and horizontal directions expands and contracts the partial area, and there is a drawback that diagonal wiring cannot be handled. In addition, there is a drawback that the printed wiring board cannot cope with a pattern having a via hole having a dimension larger than the wiring width.
【0019】この欠点を生じる理由は、このシステム
は、半導体のセルの配置領域の間の矩形領域にチャンネ
ル配線し、また、層間を接続するビアホールは配線幅程
度とする概略配線で配線の走行経路の概略を決めてい
る。一方、印刷配線板では、部品端子(半導体セルに相
当するもの)の他の領域が部品端子の占有面積よりも大
きく、斜め配線が多用される。また、配線の層間を接続
するビアホールが部品端子と同じ程度の大きな寸法を有
するため、ビアホールが無視できないが、従来の概略配
線手法ではビアホールの大きさを無視しているためであ
る。The reason for this drawback is that, in this system, the channel wiring is made in a rectangular area between the semiconductor cell arrangement areas, and the via holes connecting between the layers are roughly wired so as to have a wiring width of approximately the wiring width. The outline has been decided. On the other hand, in a printed wiring board, other areas of component terminals (corresponding to semiconductor cells) are larger than the area occupied by the component terminals, and oblique wiring is frequently used. Also, the via hole connecting the wiring layers has a size as large as the component terminal, so the via hole cannot be ignored. However, the size of the via hole is ignored in the conventional schematic wiring method.
【0020】一方、特開平10−3491号公報「コン
パクション方法コンパクション装置、配線方法配線装
置、概略配線方法及び概略配線装置」(以下従来例7と
記す)では、元からあるすべての配線をいったん消去
し、配線を新規に行ないつつコンパクションを同時に実
行する事により斜め配線も可能になった。On the other hand, in Japanese Patent Application Laid-Open No. Hei 10-34991, "Compaction Compaction Device, Wiring Method Wiring Device, Schematic Wiring Method and Schematic Wiring Device" (hereinafter referred to as Conventional Example 7), all the original wirings are erased once. However, by performing compaction while performing new wiring, diagonal wiring has become possible.
【0021】しかし、従来例7でも、部品が表裏に配置
され部品領域が重なり部品端子が交錯する複雑なレイア
ウトを有する印刷配線板のコンパクションには対応でき
なかった。However, even in the conventional example 7, it was not possible to cope with the compaction of a printed wiring board having a complicated layout in which components are arranged on the front and back surfaces, component regions overlap, and component terminals intersect.
【0022】[0022]
【発明が解決しようとする課題】以上のような従来例が
抱える欠点をまとめると次のとおりである。 (1)一方向に対して縮小後に他方向に対して縮小を行
うと、先に縮小した方向に部品が密集してしまい、後に
縮小しようとする方向について再配置が妨げられる。 (2)層面に対して垂直方向から見たときに各層面の配
線密度の高い領域が一致するように配置してレイアウト
を圧縮することができない。 (3)斜め配線を扱えない。 (4)配線幅に比して大寸法のビアホールを有すパター
ンには対応出来ない。 (5)部品が表裏に配置され部品領域が重なり部品端子
が交錯する複雑なレイアウトを有する印刷配線板のコン
パクションには対応できなかった。The drawbacks of the prior art as described above are summarized as follows. (1) If the image is reduced in one direction and then reduced in the other direction, the components are densely packed in the previously reduced direction, preventing rearrangement in the direction to be reduced later. (2) The layout cannot be compressed by arranging the regions with high wiring density on each layer surface when viewed from the direction perpendicular to the layer surface. (3) Diagonal wiring cannot be handled. (4) It is not possible to cope with a pattern having a via hole having a size larger than the wiring width. (5) Compaction of a printed wiring board having a complicated layout in which components are arranged on the front and back, component regions overlap, and component terminals intersect cannot be supported.
【0023】以上のような従来例に鑑み、本発明が解決
しようとする課題は次のような図形レイアウト圧縮装置
及び方法を提供することである。In view of the above conventional examples, an object of the present invention is to provide the following graphic layout compression apparatus and method.
【0024】第1に、部品端子を仕切部屋に配置し、配
線は仕切線の両側の部品端子の端子制約グラフデータに
配線束幅を記録して取り込むデータ構造を用いて部品と
配線をコンパクションし、斜め配線を含む自由な形で配
線を行なえるコンパクションができる。First, component terminals are arranged in a partition room, and wiring is compacted using a data structure in which a wiring bundle width is recorded and taken into terminal constraint graph data of the component terminals on both sides of the partition line. In addition, compaction can be performed in any form including diagonal wiring.
【0025】第2に、コンパクションのネックを低減
し、レイアウトをより小さい領域へコンパクションする
事ができる。Second, the compaction bottleneck can be reduced and the layout can be compacted into smaller areas.
【0026】第3に、基板外形内に部品を順次に詰め込
んで配置し、配線も部品と一緒に移す事で、部品レイア
ウトと配線を最密にコンパクションすることができる。Third, by arranging the components sequentially in the outer shape of the board and disposing the wiring together with the components, the component layout and the wiring can be compactly packed.
【0027】第4に、部品レイアウトの中心に向けて更
に密に部品と配線をコンパクションする事ができる。Fourth, components and wiring can be compacted more closely toward the center of the component layout.
【0028】第5に、予め定めた目標位置を目指して部
品を移動でき、部品レイアウトの拡大及び縮小のどちら
でも可能なコンパクション処理を行なうことができる。Fifth, a compaction process can be performed in which the component can be moved to a predetermined target position and the component layout can be enlarged or reduced.
【0029】[0029]
【課題を解決するための手段】これらの課題を解決する
ため、本発明は以下の装置を提供する。In order to solve these problems, the present invention provides the following apparatus.
【0030】本発明は、二次元空間に配置した配線、部
品端子、ビアホール及び多角形導体形状を有する少なく
とも1層のパターンと、印刷配線板の部品あるいは半導
体のセルとを含むレイアウトデータを読み込み、該レイ
アウトをコンパクションする図形レイアウト圧縮装置に
おいて、レイアウトデータから、層面毎に、部品端子、
ビアホール、半導体セル、配線、及び部品外形同士で隣
接するものの組み合わせを両端の節として持つ制約グラ
フデータを作成する手段と、レイアウトデータから、層
面毎に、部品端子、ビアホール、半導体セル、及び部品
外形の配置する領域を分割する縦方向あるいは横方向の
仕切線の位置を計算し、仕切線の両側に隣接する領域に
収納される部品端子とビアホールを両端の節として持つ
端子制約グラフデータを計算する手段と、端子制約グラ
フデータの両端の節の間に挟まれる配線の幅と必要間隙
とを加えた配線束を介し、端子制約グラフデータの一端
の節が他端の節にコンパクション方向で接近し得る部品
相対移動限界長を計算する手段と、部品相対移動限界長
を記録すると共に、部品番号を節として、全層面の端子
制約グラフデータをまとめて成る部品制約グラフデータ
を作成する手段と、部品相対移動限界長以内で、他端の
節の部品端子とビアホールを移動する部品コンパクショ
ン手段と、部品コンパクション手段が出力するレイアウ
トデータに対し、部品とビアホールの間の間隔に斜め配
線を含む配線形状に配線を整形して再配線する再配線手
段とを備えることを特徴とする図形レイアウト圧縮装置
を提供する。The present invention reads layout data including at least one layer pattern having wiring, component terminals, via holes, and a polygonal conductor shape arranged in a two-dimensional space, and components of a printed wiring board or semiconductor cells. In the graphic layout compression apparatus for compacting the layout, component terminals,
A means for creating constraint graph data having a combination of via holes, semiconductor cells, wiring, and components adjacent to each other as nodes at both ends, and, from layout data, component terminals, via holes, semiconductor cells, and component shapes for each layer surface Calculates the position of the vertical or horizontal partition line that divides the area to be placed, and calculates the terminal constraint graph data that has the component terminals and via holes stored in the area adjacent to both sides of the partition line as nodes at both ends Means and one end of the terminal constraint graph data approach the other end of the node in the compaction direction via a wire bundle that adds the width of the wiring and the necessary gap between the nodes at both ends of the terminal constraint graph data. Means for calculating the relative movement limit length of the component to be obtained, and recording the relative movement limit length of the component, and using the part number as a node, the terminal constraint graph data of all layers A means for creating constrained part constraint graph data, a part compaction means for moving a part terminal and a via hole of a node at the other end within a part relative movement limit length, and a part for layout data output by the part compaction means. And a re-wiring means for shaping the wiring into a wiring shape including a diagonal wiring at an interval between the wiring and the via hole and re-wiring the wiring.
【0031】また、本発明は、この図形レイアウト圧縮
装置において、制約グラフデータを作成する手段が、同
じ信号名の素片同士を互いに不干渉として扱い、他の信
号名の素片から並列に接続される関係の制約グラフデー
タを作成する事を特徴とする図形レイアウト圧縮装置を
提供する。Further, according to the present invention, in the graphic layout compression apparatus, the means for generating constraint graph data treats segments having the same signal name as non-interfering with each other and connects in parallel from segments having other signal names. The present invention provides a graphic layout compressing apparatus characterized by creating constraint graph data of a relation to be performed.
【0032】また、本発明は、この図形レイアウト圧縮
装置において、更に、ビアホール、部品端子あるいは半
導体セルを表示し、個々の部品とビアホールの移動目標
方向と移動目標距離の移動目標ベクトルデータを指定す
る部品移動指定手段と、部品番号と不動点を節として記
録する部品制約グラフデータを作成する手段とを備える
ことを特徴とする図形レイアウト圧縮装置を提供する。Further, according to the present invention, in the graphic layout compressing apparatus, via holes, component terminals or semiconductor cells are further displayed, and moving target vector data of moving target directions and moving target distances of individual components and via holes are designated. A graphic layout compression apparatus is provided, comprising: a component movement designation unit; and a unit for creating component constraint graph data for recording a component number and a fixed point as nodes.
【0033】また、本発明は、この図形レイアウト圧縮
装置において、更に、レイアウトのコンパクションの中
心位置を指定し、前記中心位置に向けてレイアウトをコ
ンパクションする手段を備えることを特徴とする図形レ
イアウト圧縮装置を提供する。Further, the present invention provides the graphic layout compressing apparatus, further comprising means for designating a center position of the compaction of the layout and compacting the layout toward the central position. I will provide a.
【0034】また、本発明は、この図形レイアウト圧縮
装置において、更に、部品レイアウトをコンパクション
する際に、基板外形に合わせ、コンパクション方向側の
部品から順に、部品端子をコンパクション方向側に移動
させ、部品端子を仕切線を越え空いている領域に移動さ
せつつコンパクションする手段を備えることを特徴とす
る図形レイアウト圧縮装置を提供する。Further, according to the present invention, in the graphic layout compression apparatus, when compacting the component layout, the component terminals are moved in the compaction direction in order from the component in the compaction direction in accordance with the outer shape of the board. A graphic layout compression apparatus, comprising: means for compacting a terminal while moving it to an empty area beyond a partition line.
【0035】また、本発明は、この図形レイアウト圧縮
装置において、更に、部品端子あるいはビアホールある
いは他の配線とのコンパクション方向における順位を変
更して、配線をコンパクション方向に寄せる経路を探索
する手段と、その後に部品レイアウトをコンパクション
する手段を備えることを特徴とする図形レイアウト圧縮
装置を提供する。Further, the present invention provides the graphic layout compression apparatus, further comprising: means for changing the order of the component terminals, via holes, or other wirings in the compaction direction, and searching for a route for moving the wiring in the compaction direction; Thereafter, there is provided a graphic layout compression apparatus characterized by comprising means for compacting a component layout.
【0036】また、本発明は、この図形レイアウト圧縮
装置において、更に、配線の袋小路を抽出し、配線及び
ビアホールを、部品端子、ビアホール及び他の配線との
順を変えて移動させ、袋小路を解消する経路を探索する
手段を備えることを特徴とする図形レイアウト圧縮装
置。Further, according to the present invention, in the graphic layout compressing apparatus, a dead end of a wiring is further extracted, and a wiring and a via hole are moved in a different order from a component terminal, a via hole and other wirings to eliminate the dead end. A graphic layout compression device, comprising: means for searching for a path to be performed.
【0037】更に、前述の課題を解決するため、本発明
は以下の方法を提供する。Further, in order to solve the above-mentioned problems, the present invention provides the following method.
【0038】本発明は、二次元空間に配置した配線、部
品端子、ビアホール及び多角形導体形状を有する少なく
とも1層のパターンと、印刷配線板の部品あるいは半導
体のセルとを含むレイアウトデータを情報処理装置に読
み込み、該レイアウトをコンパクションする図形レイア
ウト圧縮方法において、レイアウトデータから、層面毎
に、部品端子、ビアホール、半導体セル、配線、及び部
品外形同士で隣接するものの組み合わせを両端の節とし
て持つ制約グラフデータを作成する段階と、レイアウト
データから、層面毎に、部品端子、ビアホール、半導体
セル、及び部品外形の配置する領域を分割する縦方向あ
るいは横方向の仕切線の位置を計算し、仕切線の両側に
隣接する領域に収納される部品端子とビアホールを両端
の節として持つ端子制約グラフデータを計算する段階
と、端子制約グラフデータの両端の節の間に挟まれる配
線の幅と必要間隙とを加えた配線束を介し、前記端子制
約グラフデータの一端の節が他端の節にコンパクション
方向で接近し得る部品相対移動限界長を計算する段階
と、部品相対移動限界長を記録すると共に、部品番号を
節として、全層面の端子制約グラフデータをまとめて成
る部品制約グラフデータを作成する段階と、部品相対移
動限界長以内で、他端の節の部品端子とビアホールを移
動する部品コンパクション段階と、部品とビアホールの
間の間隔に斜め配線を含む配線形状に配線を整形して再
配線する再配線段階とを含むことを特徴とする図形レイ
アウト圧縮方法を提供する。According to the present invention, layout data including at least one layer pattern having wires, component terminals, via holes, and polygonal conductor shapes arranged in a two-dimensional space, and components of a printed wiring board or semiconductor cells are processed. In a graphic layout compression method for reading into a device and compacting the layout, a constraint graph having a combination of component terminals, via holes, semiconductor cells, wirings, and components adjacent to each other in a component outline as nodes at both ends from layout data for each layer surface From the data creation step and from the layout data, calculate the position of the vertical or horizontal dividing line that divides the area where the component terminals, via holes, semiconductor cells, and component outlines are arranged for each layer surface, Ends with component terminals and via holes housed in areas adjacent to both sides as nodes on both ends Through the step of calculating the constraint graph data and a wire bundle that adds the required width and the width of the wire sandwiched between the nodes at both ends of the terminal constraint graph data, the node at one end of the terminal constraint graph data has the other end. Calculating the relative movement limit length of the part that can approach the node in the compaction direction, and recording the relative movement limit length of the part, and using the part number as a node, the part restriction graph data that summarizes the terminal restriction graph data of all layers And the component compaction stage of moving the component terminal and via hole of the other end node within the component relative movement limit length, and shaping the wiring into a wiring shape that includes diagonal wiring at the interval between the component and the via hole. And a rewiring step of rewiring the graphic layout.
【0039】また、本発明は、この図形レイアウト圧縮
方法において、前記制約グラフデータを作成する段階
が、同じ信号名の素片同士を互いに不干渉として扱い、
他の信号名の素片から並列に接続される関係の制約グラ
フデータを作成する事を特徴とする図形レイアウト圧縮
方法を提供する。Further, according to the present invention, in the graphic layout compression method, the step of generating the constraint graph data includes treating segments having the same signal name as non-interfering with each other,
A graphic layout compression method characterized by generating constraint graph data of relations connected in parallel from segments of other signal names.
【0040】また、本発明は、この図形レイアウト圧縮
方法において、更に、ビアホール、部品端子あるいは半
導体セルを表示し、個々の部品とビアホールの移動目標
方向と移動目標距離の移動目標ベクトルデータを指定す
る部品移動指定段階と、部品番号と不動点を節として記
録する部品制約グラフデータを作成する段階とを含むこ
とを特徴とする図形レイアウト圧縮方法を提供する。Further, according to the present invention, in the graphic layout compression method, via holes, component terminals, or semiconductor cells are further displayed, and movement target vector data of a movement target direction and a movement target distance of each component and via hole are designated. A method for compressing a graphic layout, comprising: a part movement designation step; and a step of creating part constraint graph data for recording a part number and a fixed point as nodes.
【0041】また、本発明は、この図形レイアウト圧縮
方法において、更に、レイアウトのコンパクションの中
心位置を指定し、前記中心位置に向けてレイアウトをコ
ンパクションする段階を含むことを特徴とする図形レイ
アウト圧縮方法を提供する。Further, the present invention further provides a method of compressing a graphic layout, the method further comprising the step of designating a center position of compaction of the layout and compacting the layout toward the central position. I will provide a.
【0042】また、本発明は、この図形レイアウト圧縮
方法において、更に、部品レイアウトをコンパクション
する際に、基板外形に合わせ、コンパクション方向側の
部品から順に、部品端子をコンパクション方向側に移動
させ、部品端子を仕切線を越え空いている領域に移動さ
せつつコンパクションする段階を含むことを特徴とする
図形レイアウト圧縮方法を提供する。Further, according to the present invention, in the graphic layout compression method, when compacting a component layout, the component terminals are moved in the compaction direction in order from the component in the compaction direction in accordance with the outer shape of the board. A method of compacting a graphic layout, comprising compacting a terminal while moving the terminal to an empty area beyond a partition line.
【0043】また、本発明は、この図形レイアウト圧縮
方法において、更に、部品端子あるいはビアホールある
いは他の配線とのコンパクション方向における順位を変
更して、配線をコンパクション方向に寄せる経路を探索
する段階と、その後に部品レイアウトをコンパクション
する段階を含むことを特徴とする図形レイアウト圧縮方
法を提供する。Further, the present invention provides the graphic layout compression method, further comprising: changing the order of the component terminals, via holes, or other wirings in the compaction direction, and searching for a route for bringing the wirings in the compaction direction; Thereafter, there is provided a graphic layout compression method including a step of compacting a component layout.
【0044】また、本発明は、この図形レイアウト圧縮
方法において、更に、配線の袋小路を抽出し、配線及び
ビアホールを、部品端子、ビアホール及び他の配線との
順を変えて移動させ、袋小路を解消する経路を探索する
段階を含むことを特徴とする図形レイアウト圧縮方法を
提供する。Further, according to the present invention, in the graphic layout compressing method, a dead end of the wiring is further extracted, and the dead end of the wiring and the via hole are moved by changing the order of the component terminal, the via hole and the other wiring. A method of compressing a graphic layout, the method including a step of searching for a path to be performed.
【0045】更に、前述の課題を解決するため、本発明
は以下の記録媒体を提供する。Further, in order to solve the above-mentioned problem, the present invention provides the following recording medium.
【0046】本発明は、二次元空間に配置した配線、部
品端子、ビアホール及び多角形導体形状を有する少なく
とも1層のパターンと、印刷配線板の部品あるいは半導
体のセルとを含むレイアウトデータを情報処理装置に読
み込ませ、コンパクション処理を施したレイアウトデー
タを出力させる図形レイアウト圧縮プログラムを記録し
た機械読取可能な記録媒体において、レイアウトデータ
から、層面毎に、部品端子、ビアホール、半導体セル、
配線、及び部品外形同士で隣接するものの組み合わせを
両端の節として持つ制約グラフデータを作成する処理
と、レイアウトデータから、層面毎に、部品端子、ビア
ホール、半導体セル、及び部品外形の配置する領域を分
割する縦方向あるいは横方向の仕切線の位置を計算し、
仕切線の両側に隣接する領域に収納される部品端子とビ
アホールを両端の節として持つ端子制約グラフデータを
計算する処理と、端子制約グラフデータの両端の節の間
に挟まれる配線の幅と必要間隙とを加えた配線束を介
し、端子制約グラフデータの一端の節が他端の節にコン
パクション方向で接近し得る部品相対移動限界長を計算
する処理と、部品相対移動限界長を記録すると共に、部
品番号を節として、全層面の端子制約グラフデータをま
とめて成る部品制約グラフデータを作成する処理と、部
品相対移動限界長以内で、他端の節の部品端子とビアホ
ールを移動する部品コンパクション処理と、部品とビア
ホールの間の間隔に斜め配線を含む配線形状に配線を整
形して再配線する再配線処理とを情報処理装置に実行さ
せることを特徴とする図形レイアウト圧縮プログラムを
記録した記録媒体を提供する。According to the present invention, layout data including at least one layer pattern having wires, component terminals, via holes, and polygonal conductor shapes arranged in a two-dimensional space and components of a printed wiring board or semiconductor cells are processed. In a machine-readable recording medium that records a graphic layout compression program that causes the apparatus to read and output layout data that has undergone compaction processing, from layout data, for each layer surface, component terminals, via holes, semiconductor cells,
Wiring and processing to create constraint graph data having a combination of adjacent ones of component outlines as nodes at both ends, and from layout data, for each layer surface, the area where component terminals, via holes, semiconductor cells, and component outlines are arranged Calculate the position of the vertical or horizontal dividing line to be divided,
Processing to calculate terminal constraint graph data that has component terminals and via holes as nodes at both ends that are stored in areas adjacent to both sides of the partition line, and the width and width of the wiring sandwiched between the nodes at both ends of the terminal constraint graph data A process of calculating a relative movement limit length of a component in which a node at one end of the terminal constraint graph data can approach a node at the other end in the compaction direction through a wiring bundle with a gap added, and recording a component relative movement limit length, The process of creating component constraint graph data that combines terminal constraint graph data on all layers with the component number as a node, and component compaction that moves the component terminal and via hole of the other node at the other end within the component relative movement limit length And causing the information processing apparatus to execute a process and a rewiring process of shaping and rewiring the wiring into a wiring shape including a diagonal wiring in a space between the component and the via hole. To provide a recording medium recording a graphic layout compressor.
【0047】また、本発明は、この記録媒体において、
制約グラフデータを作成する処理が、同じ信号名の素片
同士を互いに不干渉として扱い、他の信号名の素片から
並列に接続される関係の制約グラフデータを情報処理装
置に作成させることを特徴とする図形レイアウト圧縮プ
ログラムを記録した記録媒体を提供する。According to the present invention, there is provided a recording medium comprising:
The process of creating constraint graph data treats segments with the same signal name as non-interfering with each other, and causes the information processing device to create constraint graph data of a relationship connected in parallel from segments with other signal names. Provided is a recording medium on which a characteristic graphic layout compression program is recorded.
【0048】また、本発明は、この記録媒体において、
更に、ビアホール、部品端子あるいは半導体セルを表示
し、個々の部品とビアホールの移動目標方向と移動目標
距離の移動目標ベクトルデータを指定する部品移動指定
処理と、部品番号と不動点を節として記録する部品制約
グラフデータを作成する処理とを情報処理装置に実行さ
せることを特徴とする図形レイアウト圧縮プログラムを
記録した記録媒体を提供する。Further, the present invention provides a recording medium comprising:
Further, a via hole, a component terminal or a semiconductor cell is displayed, a component movement designation process for designating a movement target vector data of a movement target direction and a movement target distance of each component and the via hole, and a part number and a fixed point are recorded as nodes. A recording medium storing a graphic layout compression program characterized by causing an information processing apparatus to execute processing for creating component constraint graph data.
【0049】また、本発明は、この記録媒体において、
更に、レイアウトのコンパクションの中心位置を指定
し、中心位置に向けてレイアウトをコンパクションする
処理を情報処理装置に実行させることを特徴とする図形
レイアウト圧縮プログラムを記録した記録媒体を提供す
る。Further, the present invention provides a recording medium comprising:
Further, the present invention provides a recording medium storing a graphic layout compression program characterized by designating a center position of compaction of a layout and causing an information processing apparatus to execute processing of compacting the layout toward the center position.
【0050】また、本発明は、この記録媒体において、
更に、部品レイアウトをコンパクションする際に、基板
外形に合わせ、コンパクション方向側の部品から順に、
部品端子をコンパクション方向側に移動させ、部品端子
を仕切線を越え空いている領域に移動させつつコンパク
ションする処理を情報処理装置に実行させることを特徴
とする図形レイアウト圧縮プログラムを記録した記録媒
体を提供する。Further, the present invention provides a recording medium comprising:
Furthermore, when compacting the component layout, the components should be arranged in order from the compaction direction side according to the board outline.
Moving the component terminals in the compaction direction, and moving the component terminals to an empty area beyond the partition line, and causing the information processing apparatus to execute a compaction process. provide.
【0051】また、本発明は、この記録媒体において、
更に、部品端子あるいはビアホールあるいは他の配線と
のコンパクション方向における順位を変更して、配線を
コンパクション方向に寄せる経路を探索する処理と、そ
の後に部品レイアウトをコンパクションする処理とを情
報処理装置に実行させることを特徴とする図形レイアウ
ト圧縮プログラムを記録した記録媒体を提供する。According to the present invention, there is provided a recording medium comprising:
Further, the information processing apparatus is configured to change the order of the component terminals, via holes, or other wirings in the compaction direction to search for a route that brings the wiring in the compaction direction, and then perform processing to compact the component layout. There is provided a recording medium having recorded thereon a graphic layout compression program.
【0052】また、本発明は、この記録媒体において、
更に、配線の袋小路を抽出し、配線及びビアホールを、
部品端子、ビアホール及び他の配線との順を変えて移動
させ、袋小路を解消する経路を探索する処理を情報処理
装置に実行させることを特徴とする図形レイアウト圧縮
プログラムを記録した記録媒体を提供する。Further, according to the present invention, in this recording medium,
In addition, it extracts the dead ends of the wiring, and creates wiring and via holes.
A recording medium in which a graphics layout compression program is recorded, wherein the graphics layout compression program is moved by changing the order of component terminals, via holes, and other wirings, and causing the information processing apparatus to execute a process of searching for a route for eliminating a dead end. .
【0053】[0053]
【発明の実施の形態】本発明は、二次元空間に配置した
配線、端子、ビアホール及び多角形導体形状を有する1
乃至複数層のパターンの中の部品を配線の順序を入れ替
えつつ縦方向と横方向に圧縮する図形レイアウト圧縮装
置および図形レイアウト圧縮方法である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a semiconductor device having a wiring, terminals, via holes and a polygonal conductor shape arranged in a two-dimensional space.
And a graphic layout compression apparatus and a graphic layout compression method for compressing components in a pattern of a plurality of layers in the vertical direction and the horizontal direction while changing the wiring order.
【0054】本発明は、レイアウトデータ20を入力し
て部品端子及びビアホールを層毎の素片データ30に分
割し、この配線、多角形導体形状4を曲がり点及び分岐
点毎の素片データ30に分割し、連結する素片データ3
0に共通の部品番号32を付す。ここで、個々のビアホ
ール毎に部品番号32を指定する。According to the present invention, the layout data 20 is input, the component terminals and via holes are divided into segment data 30 for each layer, and the wiring and polygonal conductor shape 4 are segmented for each bending point and branch point. Segment data 3 to be divided and connected
0 is assigned a common part number 32. Here, the part number 32 is specified for each via hole.
【0055】この各層面毎に、基板領域を縦横の仕切線
で仕切った部屋(仕切部屋と呼ぶ)に分割する格子構造
を作成し、各部品端子を仕切部屋に分けて収納する。そ
して、仕切線を介して隣接するビアホール、部品端子あ
るいは半導体セルの素片同士に関して、上下、左右の素
片同士の間に挟まれる配線の幅と必要間隙からなる配線
束を介してビアホール同士が仕切線に垂直方向に接近し
得る距離を記憶する端子制約グラフデータ50を層面毎
に作成する。For each layer surface, a lattice structure is created which divides the substrate area into rooms (partition rooms) divided by vertical and horizontal partition lines, and each component terminal is stored in a partition room. Then, via holes adjacent to each other via a partition line, component terminals or pieces of semiconductor cells are connected to each other via a wire bundle consisting of a required width and a width of a wire sandwiched between upper and lower, left and right pieces. The terminal restriction graph data 50 that stores the distance that can approach the partition line in the vertical direction is created for each layer surface.
【0056】次に、コンパクション方向に垂直方向に走
行する配線の袋小路から配線を外に出し袋小路を閉じる
処理を主とする配線整列手段により、袋小路を解消す
る。Next, the dead ends are eliminated by the wiring alignment means mainly taking out the wiring from the dead ends of the wiring traveling in the direction perpendicular to the compaction direction and closing the dead ends.
【0057】次に、層面毎に作成した端子制約グラフの
グラフ長の層面間の不整合部分に対して、配線とビアホ
ールの順位を変える処理により層面間の最短経路を整合
し、全層面の端子制約グラフを集約した部品制約グラフ
60を作成する。Next, for the inconsistency between the layer planes having the graph length of the terminal constraint graph created for each layer plane, the shortest path between the layer planes is matched by a process of changing the order of the wiring and the via hole, and the terminals on all the layer planes are matched. A component constraint graph 60 in which the constraint graphs are aggregated is created.
【0058】次に、部品制約グラフデータ60の最短経
路により部品レイアウトをコンパクションし、最後に、
再配線手段109で配線を整形し部品端子間に再配線す
るようにした。Next, the component layout is compacted by the shortest path of the component constraint graph data 60, and finally,
The wiring is shaped by the rewiring means 109 and rewired between the component terminals.
【0059】図1において、端子制約グラフ作成手段1
04が、部品端子(配線を除く)を節とする端子制約グ
ラフデータ50を作り、その端子制約グラフデータ50
の節が他端の節に近づく移動量を、端子制約グラフデー
タ50の両端の節の素片の間に挟まれる配線の幅と必要
間隙を加えた配線束を介して接近し得る部品相対移動限
界長62を計算し記憶する。部品コンパクション手段1
07が部品移動方向に連動する部品をともに移動してコ
ンパクションする。In FIG. 1, terminal restriction graph creating means 1
04 creates terminal constraint graph data 50 having nodes of component terminals (excluding wiring) as nodes, and the terminal constraint graph data 50
The relative movement of the component that can be approached via the wire bundle that adds the required width and the width of the wire sandwiched between the pieces of the node at both ends of the terminal constraint graph data 50 is the movement amount of the node approaching the node at the other end. The limit length 62 is calculated and stored. Parts compaction means 1
07 moves and compacts the components that are linked in the component movement direction.
【0060】このようにして、ビアホールと配線の順番
を入れ替え、層面間の配線密度を整合したコンパクショ
ンを可能にする。In this manner, the order of the via hole and the wiring is switched, and compaction in which the wiring density between the layer surfaces is matched is enabled.
【0061】本発明の第1の実施の形態である図形レイ
アウト圧縮装置1000について図面を参照して説明す
る。A graphic layout compression apparatus 1000 according to a first embodiment of the present invention will be described with reference to the drawings.
【0062】図1を参照すると、本発明の図形レイアウ
ト圧縮装置1000は、プログラム制御により動作する
コンピュータ100(中央処理装置;プロセッサ;デー
タ処理装置)と、表示部(CRTディスプレイあるいは
液晶ディスプレイ等)101と、操作部(キーボードと
マウスあるいはタブレット等)102から構成されてい
る。Referring to FIG. 1, a graphic layout compression apparatus 1000 according to the present invention includes a computer 100 (central processing unit; processor; data processing apparatus) which operates under program control, and a display unit (CRT display or liquid crystal display) 101. And an operation unit (keyboard and mouse or tablet or the like) 102.
【0063】コンピュータ100の内部構成について更
に説明すると、コンピュータ100は、レイアウトデー
タ変換手段111、操作指令入力手段110、制約グラ
フ作成手段103、仕切部屋配置手段112、端子制約
グラフ作成手段104、最短経路計算手段105、部品
コンパクション手段107、配線コンパクション手段1
08、再配線手段109、レイアウトデータ20、素片
データ30、制約グラフデータ40、端子制約グラフデ
ータ50、部品制約グラフデータ60、配線限界位置デ
ータ80とを備える。The internal configuration of the computer 100 will be further described. The computer 100 includes a layout data conversion unit 111, an operation command input unit 110, a constraint graph creation unit 103, a partition room arrangement unit 112, a terminal constraint graph creation unit 104, a shortest path Calculation means 105, component compaction means 107, wiring compaction means 1
08, rewiring means 109, layout data 20, segment data 30, constraint graph data 40, terminal constraint graph data 50, component constraint graph data 60, and wiring limit position data 80.
【0064】これらの手段はそれぞれ概略つぎのように
動作する。Each of these means operates roughly as follows.
【0065】レイアウトデータ変換手段111は、レイ
アウトデータ20の各形状を素片に分解した素片データ
30を作成する。The layout data converting means 111 creates the segment data 30 by decomposing each shape of the layout data 20 into segments.
【0066】制約グラフ作成手段103は、部品端子、
ビアホール、あるいは配線がY方向あるいはX方向で隣
接する部品端子あるいは配線の素片データ30を抽出
し、隣接する素片番号31同士を結ぶY方向あるいはX
方向のグラフの方向61を記録した制約グラフデータ4
0を作成する。The constraint graph creation means 103 includes component terminals,
The unit data 30 of the via hole or the component terminal or the wiring adjacent to the wiring in the Y direction or the X direction is extracted, and the Y direction or the X connecting the adjacent unit numbers 31 to each other is extracted.
Constraint graph data 4 recording direction 61 of direction graph
Create 0.
【0067】仕切部屋配置手段112は、部品端子の素
片あるいはビアホール(配線を除く)の素片あるいは部
品外形をそれぞれの層面あるいは部品配置面毎に仕切部
屋に配置し、収納する部品端子の全体を囲む位置に仕切
線を平行移動させる。The partition room arranging means 112 arranges, in a partition room, a piece of a component terminal or a piece of a via hole (excluding wiring) or a component outer shape for each layer surface or component placement surface, and stores all of the component terminals to be stored. The partition line is moved in parallel to the position surrounding.
【0068】端子制約グラフ作成手段104は、層面毎
に、縦横方向いずれかで隣接する部品端子あるいはビア
ホール同士を記録し、その隣接する方向をグラフの方向
61と記録し、両部品端子(ビアホール)同士が最接近
し得る移動の限界を表わした部品相対移動限界長62を
計算し記録する端子制約グラフデータ50を作成する。
また、部品番号32をグラフの両端の節として記録し、
端子制約グラフの部品相対移動限界長62をビアホール
の配置格子間隔の倍数以下に量子化した値を部品相対移
動限界長62として記録し、端子制約グラフ番号51を
記録した部品制約グラフデータ60を、全層面の端子制
約グラフデータデータ50から作成する。The terminal constraint graph creating means 104 records, for each layer surface, adjacent component terminals or via holes in any of the vertical and horizontal directions, records the adjacent direction as the graph direction 61, and records both component terminals (via holes). The terminal constraint graph data 50 for calculating and recording the component relative movement limit length 62 that indicates the limit of movement that can be approached closest to each other is created.
Also, the part number 32 is recorded as a node at both ends of the graph,
A value obtained by quantizing the component relative movement limit length 62 of the terminal constraint graph to a multiple of the arrangement grid spacing of the via holes or less is recorded as the component relative movement limit length 62, and the component constraint graph data 60 having the terminal constraint graph number 51 recorded therein is It is created from the terminal constraint graph data data 50 of all layers.
【0069】部品コンパクション手段107は、左下角
から順に仕切部屋の収容する部品端子(ビアホール)を
そのX方向部品制約グラフデータ60の最短経路長で左
に移動しY方向部品制約グラフデータ60の最短経路長
で下に移動させ、また、その部品端子(ビアホール)を
囲む最小の仕切部屋を計算する。The component compaction means 107 moves the component terminals (via holes) accommodated in the partitioning room in order from the lower left corner to the left by the shortest path length of the X-direction component constraint graph data 60, and moves the shortest of the Y-direction component constraint graph data 60 Move down along the path length and calculate the minimum partition room surrounding the component terminal (via hole).
【0070】部品移動指定手段301は、部品端子(ビ
アホール)をその収納される仕切部屋から他の仕切部屋
に移動する事に特徴がある。The component movement designation means 301 is characterized in that a component terminal (via hole) is moved from a compartment where the component terminal is stored to another partition room.
【0071】ここで、多端子部品で端子の間隔が固定さ
れている部品は、各端子は、その間隔に相当する仕切部
屋番地の相対位置が定まっているため、部品を移動させ
る場合、その各部品端子(ビアホール)を一斉に同じ相
対番地の仕切部屋に移動させる。Here, in the case of a multi-terminal component having a fixed terminal interval, each terminal has a fixed relative position of a partition room address corresponding to the interval. The component terminals (via holes) are simultaneously moved to the partition room at the same relative address.
【0072】最短経路計算手段105は、部品制約グラ
フデータ60の最短経路を基板の上下左右から作成し、
それにより、部品余裕を計算する事により部品の配置位
置がネックを生じる事を検出する。The shortest path calculation means 105 creates the shortest path of the component constraint graph data 60 from the top, bottom, left and right of the board,
Thus, by calculating the component margin, it is detected that the component arrangement position causes a neck.
【0073】配線コンパクション手段108は、配線に
関して、その配線を挟む端子制約グラフデータ50の一
方の端の部品端子(ビアホール)の形に添って配線を寄
せて折り曲げた八角形形状の配線限界位置データ80を
作成し記憶する。The wiring compaction means 108 obtains octagonal wiring limit position data obtained by bending the wiring along the shape of the component terminal (via hole) at one end of the terminal constraint graph data 50 sandwiching the wiring. 80 is created and stored.
【0074】再配線手段109は、配線を斜め配線を含
む形状に整形して再配線し、結果のレイアウトデータ2
0を記憶する。The rewiring means 109 reshapes the wiring into a shape including diagonal wiring and performs rewiring.
0 is stored.
【0075】コンピュータ100を構成する各部の動作
は以上である。次に、図2乃至10を参照して図形レイ
アウト圧縮装置1000全体の動作について詳細に説明
する。図2は図形レイアウト圧縮装置1000の動作の
フローチャートである。図3から図5は本発明の各種デ
ータの構造を示す図である。図6から図8は図形レイア
ウト圧縮装置1000の動作を説明するための絵柄を示
す平面図であり、図6(a)は図形レイアウト圧縮装置
1000の処理の対象となる印刷配線板の初期のレイア
ウトを示し、図8(b)は最終結果のレイアウトを示す
図である。図9は、仕切部屋の縦仕切線の左右の部品端
子とその間の配線束とを示し、端子制約グラフ50の作
成手順を示す図である。図10は部品相対移動限界長6
2の概念を示す図である。図11は仕切線と配線束とを
示し、仕切線の変更手順を示す図である。The operation of each unit constituting the computer 100 is as described above. Next, the operation of the entire graphic layout compression apparatus 1000 will be described in detail with reference to FIGS. FIG. 2 is a flowchart of the operation of the graphic layout compression apparatus 1000. 3 to 5 are diagrams showing the structures of various data of the present invention. 6 to 8 are plan views showing patterns for explaining the operation of the graphic layout compression apparatus 1000. FIG. 6A is an initial layout of a printed wiring board to be processed by the graphic layout compression apparatus 1000. FIG. 8B is a diagram showing the layout of the final result. FIG. 9 is a diagram showing the left and right component terminals of the vertical partition line of the partition room and the wiring bundle therebetween, and showing the procedure for creating the terminal constraint graph 50. FIG. 10 shows the relative movement limit length 6 of the component.
FIG. 3 is a diagram illustrating the concept of FIG. FIG. 11 is a diagram showing a partition line and a wiring bundle, and showing a procedure for changing the partition line.
【0076】ステップS100は、先ず、レイアウトデ
ータ変換手段111が、図6(a)に示すようなレイア
ウトデータ20を、レイアウトパターンを構成する部品
端子、ビアホール、配線、多角形導体形状4及び部品外
形、基板外形線、マーキングパターン文字等を層面ごと
に分解し各々を1つの素片データ30とし、その形状を
八角形に近似した形状で、素片データ30を図4に示す
データ構造で記憶する。部品端子、ビアホール、配線は
信号層、電源グランド層面に配置するが、部品外形は部
品外形層面に配置する。マーキングと文字とそれらに干
渉する加工穴位置等のマーキング禁止領域パターンはマ
ーキング層面に配置する。また、信号層面、電源グラン
ド層面毎に、配線を曲がり角、分岐点、部品端子(ビア
ホール)との交差点ごとに分解し、多角形導体形状4を
その辺に分解した素片データ30を作成する。層面毎に
分解した部品の素片データ30に個々の部品番号32を
付し、また、ビアホールもビアホール毎に個々の部品番
号32を指定し記録し、各辺の基板外形線にもそれらに
共通な部品番号32を付し記録する。以後、基板外形お
よびビアホールも部品と呼ぶ。In step S100, first, the layout data conversion means 111 converts the layout data 20 as shown in FIG. 6A into component terminals, via holes, wiring, polygonal conductor shapes 4 and component outlines constituting a layout pattern. , Board outlines, marking pattern characters, etc., are decomposed for each layer surface to form one piece data 30, and the shape is approximated to an octagon, and the piece data 30 is stored in the data structure shown in FIG. . The component terminals, via holes, and wiring are arranged on the signal layer and the power ground layer surface, while the component outline is arranged on the component outline layer surface. Marking and characters and marking-prohibited area patterns such as processing hole positions that interfere with them are arranged on the marking layer surface. In addition, for each signal layer surface and each power supply ground layer surface, the wiring is decomposed at each corner, a branch point, and an intersection with a component terminal (via hole), and the segment data 30 in which the polygonal conductor shape 4 is decomposed into its sides is created. Individual component numbers 32 are assigned to the segment data 30 of the components separated for each layer surface, and the individual component numbers 32 are specified and recorded for the via holes, and the board outlines on each side are also common to them. And a part number 32 is recorded. Hereinafter, the board outline and the via hole are also referred to as components.
【0077】図4(a)、(b)は、作成された素片デ
ータ30のデータ構造を示す図であり、部品端子1及び
ビアホール3の素片データ30のデータ構造を図4
(a)に示し、配線2の素片データ30のデータ構造を
図4(b)に示す。部品端子あるいはビアホールの素片
データ30では、1つの部品に係わる端子の全素片に同
じ部品番号32を記録し、1つのビアホール3の全層面
の素片データ30に同じ部品番号32を記録する。ま
た、素片の形状を記録する形状データ35の形状番号3
6が記録される。部品端子1あるいはビアホール3に接
続される配線2の素片データ30は、配線の位置に対し
て、配線の端が接続される部品端子1あるいはビアホー
ル3あるいは他の配線2の端と同じ位置番号33が記録
され、また、配線の幅を表わす図形の形状番号36が記
録される。位置データ34には座標値と層面番号38が
記録され、その位置番号33が結びついている部品番号
32が記録される。図形の各形状は、図4(c)に示す
図形の形状データ35で記述し記憶し、図形の形状番号
36と、図形の上下の幅と、左右の幅と、右上がり斜め
45度方向の幅と、右下がり斜め45度の幅とを記憶
し、図形を八角形状で表わす。また、多角形導体形状4
の素片データ30は、多角形導体形状4の各片を固定形
状と記録した線分の素片データ30とし、図4(b)の
データ構造で記憶する。FIGS. 4A and 4B are diagrams showing the data structure of the generated unit data 30. FIG. 4 shows the data structure of the unit data 30 of the component terminal 1 and the via hole 3. FIG.
FIG. 4A shows the data structure of the piece data 30 of the wiring 2. In the piece data 30 of the component terminal or the via hole, the same part number 32 is recorded in all pieces of the terminal relating to one component, and the same component number 32 is recorded in the piece data 30 of all the layers of one via hole 3. . Also, the shape number 3 of the shape data 35 for recording the shape of the segment
6 is recorded. The piece data 30 of the wiring 2 connected to the component terminal 1 or the via hole 3 has the same position number as that of the component terminal 1 or the via hole 3 to which the end of the wiring is connected or the end of the other wiring 2 with respect to the position of the wiring. 33 is recorded, and the shape number 36 of the figure representing the width of the wiring is recorded. In the position data 34, a coordinate value and a layer surface number 38 are recorded, and a part number 32 associated with the position number 33 is recorded. Each shape of the figure is described and stored in the shape data 35 of the figure shown in FIG. 4C, and the shape number 36 of the figure, the upper and lower widths, the left and right widths, and the 45 The width and the width of the right-downward oblique 45 degrees are stored, and the figure is represented by an octagon. In addition, polygonal conductor shape 4
Is the segment data 30 of a line segment in which each piece of the polygonal conductor shape 4 is recorded as a fixed shape, and is stored in the data structure of FIG.
【0078】ここで、この印刷配線板の初期のレイアウ
トは、隣接する配線2及び部品端子1及びビアホール3
及び多角形導体形状4の間隙が設計ルールの最小間隙を
守らず配置された場合であっても適用可能である。設計
ルールの最小寸法以下の間隙は、後に説明する様に、図
形レイアウト圧縮装置1000による処理の過程におい
て、是正されるからである。Here, the initial layout of the printed wiring board is such that adjacent wirings 2, component terminals 1 and via holes 3
The present invention is applicable even when the gap between the polygonal conductor shapes 4 is arranged without observing the minimum gap of the design rule. This is because a gap smaller than the minimum dimension of the design rule is corrected in the course of processing by the graphic layout compression apparatus 1000 as described later.
【0079】次に、仕切部屋配置手段112が、部品を
実装する層面毎に、以下の様にして、部品外形同士の横
方向部品制約グラフデータ60及び縦方向部品制約グラ
フデータ60の一部を作成する。 先ず、図6(b)に
示す様に、部品外形を縦(横)方向の仕切線により、左
右(上下)の矩形群に分割する。この横仕切線が矩形に
突き当たる場合は、その位置を横仕切線の端とし、更に
その端から上下に伸びる縦仕切線により、矩形群を左右
に分割し、その縦仕切線がまた矩形あるいは既存の仕切
線に突き当たる場合は、更にその位置を縦仕切線の端と
し、その端から左右に伸びる横仕切線を設定し、全ての
仕切線の端に当たる他の仕切線が全て存在するまで仕切
線を作成する。これらの仕切線で分割した領域(仕切部
屋)の内、複数の部品外形が収納される仕切部屋は更に
仕切線を加え、1つの仕切部屋内に収納される部品外形
が1つ以下になるまで仕切部屋の分割を続ける。Next, the partition room arranging means 112 separates a part of the horizontal component constraint graph data 60 and a part of the vertical component constraint graph data 60 of the component outer shape for each layer surface on which the component is mounted, as follows. create. First, as shown in FIG. 6B, the component outer shape is divided into right and left (up and down) rectangle groups by vertical (horizontal) partition lines. If this horizontal partition line abuts on a rectangle, the position is taken as the end of the horizontal partition line, and the rectangular group is further divided into right and left by a vertical partition line extending vertically from that end, and the vertical partition line is also rectangular or existing. If it collides with a partition line, set that position as the end of the vertical partition line, set a horizontal partition line extending from the end to the left and right, and keep the partition line until all other partition lines that hit the ends of all the partition lines exist Create Of the areas (partition rooms) divided by these partition lines, a partition room in which a plurality of component outlines are stored is further added with a partition line until one or more component outlines are stored in one partition room. Continue partitioning.
【0080】次に、部品外形を囲む矩形と横(縦)仕切
線とを節として記録し、矩形と横(縦)仕切線の間隙を
縦(横)方向のグラフ長とする縦(横)方向の部品制約
グラフデータ60を全層面を集約し作成する。一方、部
品外形を囲む最小の矩形同士が重なり合う部品外形同士
では、その部品外形同士を結ぶ横部品制約グラフデータ
60と縦部品制約グラフデータ60をともに作成し、そ
のグラフ長を0と設定する。Next, the rectangle surrounding the component outer shape and the horizontal (vertical) partition line are recorded as nodes, and the gap between the rectangle and the horizontal (vertical) partition line is defined as the graph length in the vertical (horizontal) direction. The component constraint graph data 60 in the direction is created by aggregating all layer surfaces. On the other hand, for the component outlines in which the minimum rectangles surrounding the component outline overlap each other, both the horizontal component constraint graph data 60 and the vertical component constraint graph data 60 connecting the component outlines are created, and the graph length is set to 0.
【0081】次に、仕切部屋配置手段112が、部品実
装を行なわない内層面も合わせ層面毎に、既存の仕切線
をビアホールに交差しない位置に修正し、更に仕切部屋
を、個々のビアホールと部品端子群を異なる仕切部屋に
分ける第2仕切線で分割する(図7)。ここで、配線の
自由端が存在する場合、その端点もビアホールと同等に
扱う。 (1)ここで同一部品の部品端子は異なる仕切部屋に分
割しなくても良い。また、仕切線が部品端子を横切る事
を許す。また、部品端子及びビアホールを収納しない仕
切部屋に関しては、その仕切部屋が収納する配線の間の
位置に空端子を定義し、空端子を実端子の代替えとし記
録する (2)また、仕切線のいずれかの側の仕切部屋の数は2
以下になる様に、長い仕切線は途中で垂直な仕切線で分
断する。これにより、後に、仕切線の両側の部品端子及
びビアホールの組み合わせ毎に作成する端子制約グラフ
の数が過大化する事を予防する。Next, the partition room arranging means 112 corrects the existing partition line so as not to intersect with the via hole for each inner layer surface on which component mounting is not performed and for each layer surface. The terminal group is divided by a second partition line that divides the terminal group into different partition rooms (FIG. 7). Here, when there is a free end of the wiring, the end point is treated in the same manner as the via hole. (1) Here, the component terminals of the same component need not be divided into different partition rooms. It also allows the partition line to cross the component terminals. In addition, for a partition room that does not store component terminals and via holes, an empty terminal is defined at a position between the wirings stored in the partition room, and the empty terminal is recorded as a substitute for the actual terminal. (2) The number of partitions on either side is 2
The long partition line is divided on the way by a vertical partition line as follows. This prevents the number of terminal constraint graphs created for each combination of component terminals and via holes on both sides of the partition line from becoming too large later.
【0082】次に、制約グラフ作成手段103が、層面
毎に、仕切部屋毎に、仕切部屋が収納する素片データ3
0をコンパクション方向(第1の方向)に垂直方向(第
2の方向)の座標値の順で読み出し、その素片番号31
の第1の方向の順位を計算し、図5(a)に示す様にそ
の順の素片番号31を記録する第1の方向の制約グラフ
データ40を作成する。この制約グラフデータ40は、
同じ信号名37の素片番号31が隣接する場合は、その
素片番号31の先の異なる信号名を有し隣接する素片番
号31との間に制約グラフデータ40を作成する。即
ち、あたかも同一信号名の相手が透明であり存在しない
かのように扱う処理を行う。この結果、同じ信号名37
の素片番号31は他の信号名37の素片番号31から並
列に接続される。そして、制約グラフデータ40を第1
の方向の順に並べる順位を計算し、図5(b)に示す第
1の方向の制約グラフ順位データ42にその制約グラフ
番号41の順を記録する。Next, the constraint graph creating means 103 generates, for each layer surface, for each partition room, the segment data 3 stored in the partition room.
0 is read out in the order of the coordinate values in the direction perpendicular to the compaction direction (first direction) (second direction), and the unit number 31 is read out.
Is calculated in the first direction, and as shown in FIG. 5A, constraint graph data 40 in the first direction that records the unit numbers 31 in that order is created. This constraint graph data 40 is
When the unit number 31 of the same signal name 37 is adjacent, the constraint graph data 40 is created between the unit number 31 and the adjacent unit number 31 having a different signal name ahead of the unit number 31. That is, processing is performed as if a partner having the same signal name is transparent and does not exist. As a result, the same signal name 37
Are connected in parallel from the unit numbers 31 of the other signal names 37. Then, the constraint graph data 40 is
Is calculated, and the order of the constraint graph numbers 41 is recorded in the constraint graph order data 42 in the first direction shown in FIG. 5B.
【0083】第2の方向に関しても同様に第2の方向の
制約グラフデータ40と第2の方向の制約グラフ順位デ
ータ42を作成する(ステップS100)。Similarly, in the second direction, constraint graph data 40 in the second direction and constraint graph rank data 42 in the second direction are created (step S100).
【0084】次に、ステップS104は、図5(d)に
データ構造を示す部品制約グラフデータ60を、以下の
手順で全層面の端子制約グラフデータ50を集約し作成
する。Next, in step S104, the part constraint graph data 60 whose data structure is shown in FIG. 5D is created by aggregating the terminal constraint graph data 50 of all layers in the following procedure.
【0085】すなわち、図9に示す様に、層面毎に、仕
切部屋を仕切る縦仕切線の右側の仕切部屋(第1の部
屋)が収納する部品端子(第1の端子)と、その縦仕切
線の左側の仕切部屋(第2の部屋)が収納する部品端子
(第2の端子)の間の配線束を、X方向制約グラフ順位
データ42から抽出し、その配線の幅と必要間隙の和の
配線束幅を計算し、配線束幅がその両部品端子のX方向
の間隙よりも小さい場合は、ステップS106に進み、
そうでない場合は、(1)両部品端子のY方向の間隙が
その間の配線束幅以上ある場合は、ステップS1061
に進み、(2)両部品端子のY方向の間隙がその間の配
線束幅に満たない場合は、ステップS105に進む。
(以上、ステップS104)。That is, as shown in FIG. 9, for each layer surface, a component terminal (first terminal) housed in a partition room (first room) on the right side of a vertical partition line for partitioning a partition room, and the vertical partition. A wire bundle between component terminals (second terminals) housed in a partition room (second room) on the left side of the line is extracted from the X-direction constraint graph ranking data 42, and the sum of the width of the wiring and a required gap is extracted. Is calculated, and if the width of the wiring bundle is smaller than the gap in the X direction between the two component terminals, the process proceeds to step S106.
Otherwise (1) If the gap in the Y direction between the two component terminals is greater than or equal to the wiring bundle width therebetween, step S1061
If the gap in the Y direction between the two component terminals is less than the width of the wiring bundle therebetween, the process proceeds to step S105.
(The above is Step S104).
【0086】ステップS105は、先ず、端子制約グラ
フ作成手段104が、層面毎に、第1の端子と第2の端
子を記録するX方向端子制約グラフデータ50(図5
(c)を作成し、その両端子の間の配線束幅と挟まれる
配線素片を記録し、また、X方向部品相対移動限界長6
2を0と記録する。そして、両部品番号32を記録する
X方向部品制約グラフデータ60を作成し、そのデータ
にX方向部品相対移動限界長62を0と記録し、また、
X方向端子制約グラフ番号51を記録する。ここで、既
に他の層面の処理あるいは同じ層面の処理で同じ部品番
号32を記録する部品制約グラフデータ60が作成され
ていた場合は、その記録するX方向部品相対移動限界長
62をより少ない値に更新し、その部品移動のネックの
X方向端子制約グラフ番号51の記録を更新する。この
様に部品相対移動限界長62を更新する事により、全層
面の端子制約グラフデータ50の部品相対移動限界長を
集約した部品制約グラフデータ60を作成する。In step S105, first, the terminal constraint graph creating means 104 stores the X-direction terminal constraint graph data 50 (FIG. 5) for recording the first terminal and the second terminal for each layer surface.
(C) is created, and the width of the wiring bundle between the two terminals and the wiring piece sandwiched between the terminals are recorded.
Record 2 as 0. Then, X-direction part constraint graph data 60 for recording both part numbers 32 is created, and the X-direction part relative movement limit length 62 is recorded as 0 in the data, and
The X-direction terminal constraint graph number 51 is recorded. If the part constraint graph data 60 for recording the same part number 32 has already been created in the processing of another layer surface or the processing of the same layer surface, the recorded X-direction part relative movement limit length 62 is set to a smaller value. , And the record of the X-direction terminal constraint graph number 51 of the neck of the part movement is updated. By updating the component relative movement limit length 62 in this manner, the component constraint graph data 60 in which the component relative movement limit lengths of the terminal constraint graph data 50 on all layers are aggregated is created.
【0087】次に、以下の手順で両部品のY方向部品制
約グラフデータ60を作成する。すなわち、図10に示
す様に、第2の端子と第1の端子をグラフの両端の節と
する端子制約グラフデータ50で、両端の端子が自由に
斜めに曲げられる配線束を介してY方向に移動し得る最
大移動距離Mを以下の様に計算し、それをY方向部品相
対移動限界長62として記録するY方向端子制約グラフ
データ50を計算する。更に、この計算の値を部品配置
格子の間隔の倍数に量子化して記録する部品制約グラフ
データ60を作成する。まず、次のように仮定する。上
下の部品端子の相対座標を(X,Y)とする。両端子の
X方向の半径の和と配線束幅の和をBxと表わし、両端
子のY方向の半径の和と配線束幅の和をByと表わす。
また、座標軸Xの方向と座標軸Yの方向との間の方向に
座標軸(X+Y)を考えて、この座標軸(X+Y)の方
向に投影した影の半径の座標(X+Y)の増分の和と配
線束幅に2の平方根を掛けた値との和をBzと表す。同
様に、座標軸Yの方向と座標軸Xの逆向きの方向との間
の方向に座標軸(Y−X)を考えて、この座標軸(Y−
X)の方向に投影した影の半径の位置での座標(Y−
X)の増分の和と配線束幅と配線束幅に2の平方根を掛
けた値との和をBwと表す。このとき、最大移動距離M
の最小値を次のように計算し、その値を部品相対移動限
界長62とする。 −Bx<X<Bx U<=By U<=Bz−X U<=Bw+X M=Y−U この部品相対移動限界長62(M)をY方向端子制約グ
ラフデータ50に記録し、それを量子化した値を部品制
約グラフデータ60に記録する。ここで、両部品を記録
する既存のY方向の部品制約グラフデータ60が存在す
る場合、その記録するY方向部品相対移動限界長62を
最短値に更新する。次に、ステップS107に進む(ス
テップS105)。Next, the Y-direction part constraint graph data 60 for both parts is created in the following procedure. That is, as shown in FIG. 10, in the terminal constraint graph data 50 in which the second terminal and the first terminal are nodes at both ends of the graph, the terminal at both ends is freely bent obliquely in the Y direction. Is calculated as follows, and the Y-direction terminal constraint graph data 50 for recording this as the Y-direction component relative movement limit length 62 is calculated. Furthermore, the component constraint graph data 60 to be recorded is created by quantizing the value of this calculation to a multiple of the interval of the component placement grid and recording it. First, assume the following. Let the relative coordinates of the upper and lower component terminals be (X, Y). The sum of the X-direction radii of both terminals and the sum of the wiring bundle widths is represented by Bx, and the sum of the Y-direction radii of both terminals and the sum of the wiring bundle widths are represented by By.
Further, considering the coordinate axis (X + Y) in a direction between the direction of the coordinate axis X and the direction of the coordinate axis Y, the sum of the increment of the coordinate (X + Y) of the radius of the shadow projected in the direction of the coordinate axis (X + Y) and the wiring bundle The sum of the width multiplied by the square root of 2 is represented as Bz. Similarly, considering the coordinate axis (Y-X) in a direction between the direction of the coordinate axis Y and the direction opposite to the coordinate axis X, the coordinate axis (Y-
X) coordinates at the position of the radius of the shadow projected in the direction (Y−
The sum of the increment of X), the wiring bundle width, and the value obtained by multiplying the wiring bundle width by the square root of 2 is represented as Bw. At this time, the maximum moving distance M
Is calculated as follows, and that value is set as the component relative movement limit length 62. -Bx <X <BxU <= ByU <= Bz-XU <= Bw + XM = Y-U This relative movement limit length 62 (M) is recorded in the Y-direction terminal constraint graph data 50, and is quantized. The converted value is recorded in the component constraint graph data 60. If there is existing Y-direction component constraint graph data 60 for recording both components, the Y-direction component relative movement limit length 62 to be recorded is updated to the shortest value. Next, the process proceeds to step S107 (step S105).
【0088】ステップS106は、両側の部品端子の間
の配線束幅が両部品端子のX方向の間隙以下の場合は、
両部品端子を記録するX方向の端子制約グラフデータ5
0を作成し、その間隙と配線束幅の差をX方向の部品相
対移動限界長62として記録する。この部品相対移動限
界長62の上限は、両部品端子間のピッチである。そし
て、両部品を記録するX方向の部品制約グラフデータ6
0を作成(あるいは更新)し、そのX方向の部品相対移
動限界長62を部品配置格子の間隔の倍数に量子化して
記録(あるいは、最小値に更新)し、そのネックとなる
端子制約グラフ番号51を記録する。次に、ステップS
107に進む(ステップS106)。In step S106, if the wiring bundle width between the component terminals on both sides is smaller than the gap in the X direction between both component terminals,
X-direction terminal constraint graph data 5 for recording both component terminals
0 is created, and the difference between the gap and the width of the wiring bundle is recorded as the component relative movement limit length 62 in the X direction. The upper limit of the component relative movement limit length 62 is the pitch between both component terminals. Then, X-direction part constraint graph data 6 for recording both parts
0 is created (or updated), the component relative movement limit length 62 in the X direction is quantized to a multiple of the interval of the component placement grid, recorded (or updated to the minimum value), and the terminal constraint graph number as the bottleneck Record 51. Next, step S
The process proceeds to 107 (step S106).
【0089】以上のステップS106は、以下の様に行
なう事もできる。すなわち、両部品端子の仕切線を部品
の一種とし、第1の端子と縦仕切線を両端の節とするX
方向端子制約グラフデータ50を作成し、更に、縦仕切
線と第2の端子を両端の節とするX方向端子制約グラフ
データ50を作成する。このX方向端子制約グラフデー
タ50は、X軸からの傾きの小さいグラフから優先的に
作成する。そして、第1の端子と縦仕切線を両端とする
X方向端子制約グラフデータ50には、第1の端子と第
2の端子の間の配線束幅を記録し、その間に挟まれる配
線素片を記録し、部品相対移動限界長62を記録する。
また、X方向部品制約グラフデータ60に、その部品相
対移動限界長62を量子化した値を記録する。The above step S106 can be performed as follows. That is, the partition line between the two component terminals is a kind of component, and the first terminal and the vertical partition line are nodes at both ends.
The directional terminal restriction graph data 50 is created, and further, the X-direction terminal restriction graph data 50 having the vertical partition line and the second terminal as nodes at both ends is created. The X-direction terminal restriction graph data 50 is preferentially created from a graph having a small inclination from the X-axis. The width of the wiring bundle between the first terminal and the second terminal is recorded in the X-direction terminal restriction graph data 50 having both ends of the first terminal and the vertical partition line, and the wiring element sandwiched therebetween. Is recorded, and the component relative movement limit length 62 is recorded.
Further, a value obtained by quantizing the component relative movement limit length 62 is recorded in the X-direction component constraint graph data 60.
【0090】既に第1の端子と縦仕切線を両端とするX
方向端子制約グラフデータ50が作成されている場合
は、第2の端子と縦仕切線とを両端とする端子制約グラ
フデータ50を更新し、第1の端子と第2の端子の間の
配線幅から既に定義された第1の端子と縦仕切線の間の
配線の配線束幅を引いた結果の配線束幅を記録する。そ
して、同様にして、第2の端子と縦仕切線の端子制約グ
ラフデータ50、部品制約グラフデータ60を作成し、
その間の配線の配線束幅と、その間に挟まれる配線素片
番号32を計算し記録する。The X having both ends of the first terminal and the vertical partition line has already been set.
If the directional terminal constraint graph data 50 is created, the terminal constraint graph data 50 having both ends of the second terminal and the vertical partition line is updated, and the wiring width between the first terminal and the second terminal is updated. The wiring bundle width obtained as a result of subtracting the wiring bundle width of the wiring between the first terminal and the vertical partition line already defined from is recorded. Similarly, terminal constraint graph data 50 and component constraint graph data 60 for the second terminal and vertical partition line are created,
Calculate and record the wiring bundle width of the wiring between them and the wiring element number 32 sandwiched therebetween.
【0091】この処理の利点は以下の場合に発揮され
る。すなわち、これ以外の処理では、1つの仕切線の両
側の部品端子数が多い場合、仕切線の両側の部品端子の
組み合わせによる端子制約グラフ数は両側の部品端子数
を掛け合わせた数になり多くなるが、この処理では、そ
の端子制約グラフ数を部品端子数程度に少なくできる利
点がある。The advantages of this processing are exhibited in the following cases. That is, in other processes, when the number of component terminals on both sides of one partition line is large, the number of terminal constraint graphs due to the combination of the component terminals on both sides of the partition line is a number obtained by multiplying the number of component terminals on both sides. However, this process has the advantage that the number of terminal constraint graphs can be reduced to about the number of component terminals.
【0092】ステップS1061は、図11(a)に示
す様に、両側の部品端子の間の配線束幅が両部品端子の
X方向の間隙を超えるが、Y方向の間隙以下である場合
は、以下の処理を行なう。 (1)図11(a)に示す様に、両側の部品端子をX方
向左右に隔てるY方向の縦仕切線がある場合は、図11
(b)に示す様に、その縦仕切線に直交し両部品端子を
上下に隔てるX方向の横仕切線を設定し、その縦仕切線
を分断し変更する。 (2)また、両部品端子を記録するY方向の端子制約グ
ラフデータ50を作成し、その間隙と配線束幅の差をY
方向の部品相対移動限界長62として記録する。この部
品相対移動限界長62の上限は、両部品端子間のピッチ
である。そして、両部品を記録するY方向の部品制約グ
ラフデータ60を作成(あるいは更新)し、そのY方向
の部品相対移動限界長62を量子化した値を記録(ある
いは、最小値に更新)し、その端子制約グラフ番号51
を記録する。In step S1061, as shown in FIG. 11 (a), if the wiring bundle width between the component terminals on both sides exceeds the gap in the X direction between the two component terminals but is smaller than the gap in the Y direction, The following processing is performed. (1) As shown in FIG. 11A, when there is a vertical partition line in the Y direction that separates the component terminals on both sides to the left and right in the X direction, FIG.
As shown in (b), a horizontal partition line in the X direction which is orthogonal to the vertical partition line and vertically separates both component terminals is set, and the vertical partition line is divided and changed. (2) Further, terminal constraint graph data 50 in the Y direction for recording both component terminals is created, and the difference between the gap and the wiring bundle width is represented by Y.
It is recorded as the component relative movement limit length 62 in the direction. The upper limit of the component relative movement limit length 62 is the pitch between both component terminals. Then, component constraint graph data 60 in the Y direction for recording both components is created (or updated), and a value obtained by quantizing the component relative movement limit length 62 in the Y direction is recorded (or updated to a minimum value). The terminal constraint graph number 51
Record
【0093】次に、ステップS107に進む(ステップ
S1061)。Next, the operation proceeds to step S107 (step S1061).
【0094】ステップS107は、X座標とY座標を置
き換え、ステップS104からステップS1061を同
様に行ない、Y方向の端子制約グラフデータ50を計算
しY方向の部品制約グラフデータ60を作成する。次
に、ステップS108に進む(ステップS107)。In step S107, the X coordinate and the Y coordinate are replaced, and steps S104 to S1061 are performed in the same manner to calculate the terminal constraint graph data 50 in the Y direction to create the component constraint graph data 60 in the Y direction. Next, the process proceeds to step S108 (step S107).
【0095】次に、ステップS108は、部品コンパク
ション手段107が、以下の様にX方向の最短経路を計
算しつつ部品を最短経路長で移動させる。すなわち、最
短経路計算手段105が、ダイクストラ法によるコンパ
クション手法により、基板の全層面での左端から全層面
でX方向に接続する部品制約グラフデータ60の既存の
最短経路の節(部品)に接続するX方向の部品制約グラ
フデータ60を抽出する。そして、その節の最短経路長
に部品制約グラフデータ60の部品相対移動限界長62
を加えた値を計算し、この値を一番短くする部品制約グ
ラフデータ60を選び、その値を、部品制約グラフデー
タ60の他端の節(部品)の最短経路長とし、この部品
制約グラフデータ60を最短経路に加える。また、その
部品制約グラフデータ60で結ばれる部品をその最短経
路長でX方向左に移動させ配置する。Next, in step S108, the component compaction means 107 moves the component with the shortest path length while calculating the shortest path in the X direction as described below. That is, the shortest path calculation means 105 connects to the existing shortest path nodes (parts) of the part constraint graph data 60 that are connected in the X direction from the left end on all layers of the substrate to the X direction from the left end on all layers of the substrate by the Dijkstra compaction method. The component constraint graph data 60 in the X direction is extracted. Then, the component relative movement limit length 62 of the component constraint graph data 60 is added to the shortest path length of the node.
Is calculated, and the part constraint graph data 60 that minimizes this value is selected. The value is set as the shortest path length of the node (part) at the other end of the part constraint graph data 60. Add data 60 to the shortest path. Further, the components connected by the component constraint graph data 60 are moved to the left in the X direction by the shortest path length and arranged.
【0096】この処理を繰り返し、X方向の部品制約グ
ラフデータ60の最短経路を計算し、X方向に部品レイ
アウトをコンパクションする。この際に、印刷配線板の
初期のレイアウトにおいて、隣接する配線2及び部品端
子1及びビアホール3及び多角形導体形状4の間隙が設
計ルールの最小間隙を守らず配置されていても、その間
隙は以上の処理において是正される。(ステップS10
8)。This processing is repeated to calculate the shortest path of the component constraint graph data 60 in the X direction, and compact the component layout in the X direction. At this time, in the initial layout of the printed wiring board, even if the gap between the adjacent wiring 2, the component terminal 1, the via hole 3, and the polygonal conductor shape 4 is arranged without observing the minimum gap of the design rule, the gap is set to It is corrected in the above processing. (Step S10
8).
【0097】次に、ステップS110は、以上のステッ
プS108の処理を、同様にY方向に対して繰り返し、
Y方向の部品制約グラフデータ60の最短経路を計算
し、図8(b)に示す様に、Y方向に部品レイアウトを
コンパクションする(ステップS110)。Next, step S110 repeats the processing of step S108 in the Y direction in the same manner.
The shortest path of the component constraint graph data 60 in the Y direction is calculated, and the component layout is compacted in the Y direction as shown in FIG. 8B (step S110).
【0098】次に、ステップS111は、配線コンパク
ション手段108が、Y方向の下側のY方向端子制約グ
ラフデータ50から順に、それが記録する配線の素片番
号31(処理配線素片)を読み出し、その配線素片番号
31を記録する全てのY方向端子制約グラフデータ50
を抽出する。そして、抽出した端子制約グラフデータ5
0の両端の部品端子側に、その間に存在する他の配線と
必要間隔と処理配線素片の幅の半径を合わせた配線束幅
52を計算し、その部品端子の縦横斜めの八方向の幅に
配線束幅52を加えた八角形形状の配線抑制領域の形状
データ35を作成する。ただし、既に位置が確定した配
線が間に存在する場合は、その配線を固定形状とし、そ
の固定形状の周りを配線束の配線を45度単位で自由に
折り曲げ配線束で固定形状を包む八角形形状の配線抑制
領域の形状データ35を作成する。そして図4(e)に
データ構造を示す配線限界位置データ80に、その形状
番号36を記録し、処理配線素片番号31を記録し、そ
の部品端子の素片番号31を記録し、部品端子の位置番
号33を記録する。Next, in step S111, the wiring compaction means 108 reads out the unit number 31 (processed wiring unit) of the wiring recorded by the wiring compaction unit 108 in order from the Y-direction terminal constraint graph data 50 on the lower side in the Y-direction. , All the Y-direction terminal constraint graph data 50 that record the wiring unit number 31
Is extracted. Then, the extracted terminal constraint graph data 5
Calculate a wiring bundle width 52 on the component terminal side at both ends of the zero by combining the required wiring with the other wiring existing therebetween and the radius of the width of the processing wiring element, and calculate the width of the component terminal in the vertical and horizontal oblique directions in eight directions. Then, the shape data 35 of the octagonal wiring suppression region, which is obtained by adding the wiring bundle width 52 to the data, is created. However, if there is a wire whose position has already been determined, make the wire a fixed shape and fold the wires of the wire bundle freely around the fixed shape in 45-degree units to wrap the fixed shape with the wire bundle. The shape data 35 of the shape wiring suppression area is created. Then, the shape number 36 is recorded in the wiring limit position data 80 showing the data structure in FIG. 4 (e), the processed wiring unit number 31 is recorded, the unit terminal unit number 31 is recorded, and the component terminal is recorded. Is recorded.
【0099】次に、再配線手段109が、処理配線を配
線限界位置データ80の配線抑制領域の外に斜めの配線
形状を含む整った形状に再配線する(ステップS11
1)。Next, the re-wiring means 109 re-routes the processed wiring to a regular shape including an oblique wiring shape outside the wiring suppression area of the wiring limit position data 80 (step S11).
1).
【0100】次に、具体例を挙げて図形レイアウト圧縮
装置1000の動作を説明する。Next, the operation of the graphic layout compression apparatus 1000 will be described with reference to a specific example.
【0101】図6から図8は図形レイアウト圧縮装置1
000の動作を説明するための絵柄を示す平面図であっ
て、図6(a)は図形レイアウト圧縮装置1000の処
理の対象となる印刷配線板の初期のレイアウトを示す。FIGS. 6 to 8 show a graphic layout compression apparatus 1.
FIG. 6A is a plan view showing a pattern for explaining the operation of the printed wiring board 000, and FIG. 6A shows an initial layout of a printed wiring board to be processed by the graphic layout compression apparatus 1000.
【0102】仕切部屋配置手段112が図6(b)の様
に個々の部品外形を収納する仕切部屋を作成し、更に図
7に示す様に、個々のビアホールを収納する仕切部屋を
作成する。The partition room arranging means 112 creates a partition room for storing individual component outlines as shown in FIG. 6B, and further creates a partition room for storing individual via holes as shown in FIG.
【0103】次に、端子制約グラフ作成手段104が、
端子制約グラフデータ50と部品制約グラフデータ60
を作成する。その際に、図7の部品端子GとEの間の配
線束の幅が両部品端子のY方向の間隙よりも広くX方向
の間隙よりも狭い事を検出し、図8(a)に示す様に、
両部品端子間をX方向に隔てるY方向の縦仕切線を作成
し仕切線を変更する(ステップS104からステップS
107)。Next, the terminal constraint graph creating means 104
Terminal constraint graph data 50 and component constraint graph data 60
Create At this time, it is detected that the width of the wiring bundle between the component terminals G and E in FIG. 7 is wider than the gap in the Y direction between both component terminals and smaller than the gap in the X direction, as shown in FIG. like,
A vertical dividing line is created in the Y direction that separates both component terminals in the X direction, and the dividing line is changed (from step S104 to step S104).
107).
【0104】次に、部品コンパクション手段107が、
X方向及びY方向に部品を各方向の最短経路長で移動し
配置する事で、図8(b)に示す部品配置に部品レイア
ウトをコンパクションする(ステップS108からステ
ップS110)。Next, the component compaction means 107
By moving and arranging the components in the X direction and the Y direction with the shortest path length in each direction, the component layout is compacted to the component arrangement shown in FIG. 8B (steps S108 to S110).
【0105】次に、配線コンパクション手段108が、
配線を挟むY方向端子制約グラフデータ50でY方向の
下側の部品端子の形に添って配線を寄せて折り曲げた八
角形形状の配線限界位置データ80を作成し記憶する。Next, the wiring compaction means 108
Based on the Y-direction terminal constraint graph data 50 sandwiching the wiring, the octagonal wiring limit position data 80 is formed by storing the wiring along the shape of the lower component terminal in the Y-direction and storing the same.
【0106】次に、再配線手段109が、図8(b)に
示す様に、配線を斜め配線を含む形状に整形して再配線
し、結果のレイアウトデータ20を記憶する(ステップ
S111)。Next, as shown in FIG. 8B, the rewiring means 109 shapes the wiring into a shape including diagonal wiring and rewiring, and stores the resulting layout data 20 (step S111).
【0107】こうして、部品端子を仕切部屋に配置し、
配線は仕切線の両側の部品端子の端子制約グラフデータ
50に配線束幅を記録して取り込むデータ構造を用いて
部品と配線をコンパクションし、斜め配線を含む自由な
形で配線を行なえるコンパクションができる。Thus, the component terminals are arranged in the partition room,
Wiring is compacted by using a data structure that records and captures the wiring bundle width in the terminal constraint graph data 50 of the component terminals on both sides of the partition line to compact the parts and wiring, and to perform wiring in any form including diagonal wiring. it can.
【0108】この様にコンパクションできる理由は、隣
接する仕切部屋に収納した部品端子同士がその間の配線
束を介してX方向及びY方向へ移動可能な距離を部品制
約グラフデータ60に記録し、部品制約グラフデータ6
0により部品レイアウトをコンパクションするためため
である。The reason why compaction can be performed in this way is that the distance that the component terminals housed in the adjacent partitions can move in the X and Y directions via the wiring bundle therebetween is recorded in the component constraint graph data 60, Constraint graph data 6
This is for compacting the component layout by 0.
【0109】次に、本発明の第2の実施の形態である図
形レイアウト圧縮装置2000について図面を参照して
詳細に説明する。Next, a graphic layout compressing apparatus 2000 according to a second embodiment of the present invention will be described in detail with reference to the drawings.
【0110】図形レイアウト圧縮装置2000は、図形
レイアウト圧縮装置1000と同様に、プログラム制御
により動作するコンピュータ100(中央処理装置;プ
ロセッサ;データ処理装置)と、表示部(CRTディス
プレイあるいは液晶ディスプレイ等)101と、操作部
(キーボードとマウスあるいはタブレット等)102か
ら構成されている。しかし、図形レイアウト圧縮装置1
000と2では、コンピュータ100の内部構成が異な
る。The graphic layout compression apparatus 2000 is, like the graphic layout compression apparatus 1000, operated by a computer 100 (central processing unit; processor; data processing apparatus) operated by program control, and a display unit (CRT display or liquid crystal display, etc.) 101. And an operation unit (keyboard and mouse or tablet or the like) 102. However, the graphic layout compression apparatus 1
The internal configuration of the computer 100 differs between 000 and 2.
【0111】図12に示す様に、図形レイアウト圧縮装
置2000では、コンピュータ100が図形レイアウト
圧縮装置1000の各手段に加えて配線整列手段121
と、配線更新手段122と、配線整列部品コンパクショ
ン手段123を備える。As shown in FIG. 12, in the graphic layout compressing apparatus 2000, the computer 100 includes a wiring alignment means 121 in addition to the means of the graphic layout compressing apparatus 1000.
, A wiring update unit 122 and a wiring alignment component compaction unit 123.
【0112】配線整列手段121は、コンパクション方
向に垂直方向の配線の袋小路が囲む配線を袋小路の外に
出し、袋小路の袋を閉じる処理等により配線の袋小路を
解消し、層面毎に、コンパクション方向の最短経路を計
算し、各層面で最短経路長が異なるビアホール(及びそ
れに接続する配線)を近傍の配線束とのコンパクション
方向の順位を変更する事で最短経路長の不整合を解消す
る。The wiring aligning means 121 takes out the wiring surrounded by the blind lane of the wiring in the direction perpendicular to the compaction direction, out of the dead lane, and eliminates the dead lane of the wiring by processing such as closing the blind lane. The shortest path is calculated, and the via holes having different shortest path lengths on each layer surface (and wirings connected to the via holes) are changed in the order of compaction with the nearby wiring bundle, thereby eliminating the mismatch of the shortest path lengths.
【0113】配線更新手段122は、指定した配線と指
定した部品端子(ビアホール)及び配線との順序を入れ
替える。The wiring updating means 122 changes the order of the specified wiring and the specified component terminal (via hole) and wiring.
【0114】配線整列部品コンパクション手段123
は、部品の配置をコンパクションするとともに、配線を
順番を変えてコンパクション方向に寄せる事により部品
間の間隔をあけ部品レイアウトをコンパクションする。Wiring alignment component compaction means 123
Compacts the layout of components by spacing the components and compacting the layout of the components by changing the order of the wirings and moving them in the compaction direction.
【0115】次に、図13から図15のフローチャート
を参照して図形レイアウト圧縮装置2000の全体の動
作について詳細に説明する。尚、図16から図22は図
形レイアウト圧縮装置2000の動作を説明するための
絵柄を示す平面図である。Next, the overall operation of the graphic layout compression apparatus 2000 will be described in detail with reference to the flowcharts of FIGS. FIGS. 16 to 22 are plan views showing pictures for explaining the operation of the graphic layout compression apparatus 2000. FIG.
【0116】先ず、レイアウトデータ変換手段111
が、図形レイアウト圧縮装置1000のステップS10
0により、レイアウトデータ20から素片データ30を
作成する。次に、基板領域を仕切部屋に分割する。次
に、仕切部屋毎に、制約グラフデータ40と制約グラフ
順位データ42を作成する(ステップS100)。First, the layout data conversion means 111
Corresponds to step S10 of the graphic layout compression apparatus 1000.
Based on 0, the segment data 30 is created from the layout data 20. Next, the substrate area is divided into partition rooms. Next, constraint graph data 40 and constraint graph order data 42 are created for each partition room (step S100).
【0117】次に、図形レイアウト圧縮装置1000の
ステップS104からS107の処理により、仕切部屋
に収納した部品端子(あるいは、空端子)と仕切線を介
して隣接する部品端子とを節として記録する端子制約グ
ラフデータ50を作成し、また、その両部品を節として
記録する部品制約グラフデータ60を作成する(ステッ
プS104からS107)。Next, by the processing of steps S104 to S107 of the graphic layout compression apparatus 1000, a terminal for recording a component terminal (or an empty terminal) housed in a partition room and a component terminal adjacent via a partition line as a node. The constraint graph data 50 is created, and component constraint graph data 60 for recording both parts as nodes is created (steps S104 to S107).
【0118】次に、ステップS202は、配線整列手段
121が、層面毎の配線素片を読み出し、以下の処理を
行なう。先ず、連結する配線素片群を抽出し、図16
(a)のビアホールAからビアホールCを経由してビア
ホールBに至る形状の様に、その配線素片群のコンパク
ション方向に垂直な方向(第2の方向)への投影が配線
網の連結点(図のビアホールC)から予め設定した深さ
(例えば2.54mm)以上の長さで重複する袋形状を抽
出する。その袋形状毎に、ステップS203からステッ
プS206の処理を行なう。一方、全ての配線素片に対
して袋形状にかかわる処理を終えた場合はステップS2
07に進む(ステップS202)。Next, in step S202, the wiring alignment means 121 reads out the wiring pieces for each layer surface and performs the following processing. First, a group of wiring pieces to be connected is extracted, and FIG.
As in the case of the shape (a) from the via hole A to the via hole C via the via hole C, the projection of the wiring element group in the direction (second direction) perpendicular to the compaction direction is the connection point ( An overlapping bag shape having a length equal to or greater than a predetermined depth (for example, 2.54 mm) is extracted from the via hole C in the drawing. The processing from step S203 to step S206 is performed for each of the bag shapes. On the other hand, if the processing relating to the bag shape has been completed for all the wiring pieces, step S2
07 (Step S202).
【0119】次に、ステップS203は、袋形状を検出
した場合、袋形状に侵入している配線を袋形状の外に出
し、袋形状を解消する配線経路変更を以下の様に行な
う。Next, in step S203, when the bag shape is detected, the wiring penetrating into the bag shape is taken out of the bag shape, and the wiring route change for eliminating the bag shape is performed as follows.
【0120】袋形状の底から袋形状の両辺に接続するビ
アホールに対して、そのビアホールに接続する全配線を
抽出し、その接続する配線のうち袋形状を成す配線以外
は、他の層面で第1の方向を標準方向とする配線(図1
4(a)の点線で示す)のみと接続しているビアホール
(図14(a)のビアホールB)を抽出する。With respect to the via holes connected from the bottom of the bag shape to both sides of the bag shape, all wirings connected to the via holes are extracted, and the wirings other than the wiring forming the bag shape are connected to the other layer surfaces. 1 is the standard direction (Fig. 1
A via hole (via hole B in FIG. 14A) connected to only the portion indicated by the dotted line in FIG. 4A is extracted.
【0121】そのビアホールからコンパクション方向
(第1の方向)で袋形状の他の辺(第2の辺)に交わる
位置まで、層面毎に、そのビアホールに接続する配線に
添ってビアホール位置を移動する。ビアホールを移動さ
せる第1の方向がその接続する配線の最先端より先に離
れる場合は、第2の方向で隣接する配線の間の間隙にそ
の配線を伸ばし挿入しビアホールを進める。ここで挿入
する配線の経路は、挿入する配線(及びビアホール)の
占有領域幅を0とし、周囲の素片と接しない限り配線を
挿入可能とする緩いデザインルールの下に経路を探索
し、その配線素片と第2の方向で隣接する素片との間の
制約グラフデータ40を作成する。The via hole position is moved along the wiring connected to the via hole for each layer surface from the via hole to a position intersecting the other side (second side) of the bag shape in the compaction direction (first direction). . When the first direction in which the via hole is moved is separated before the leading end of the interconnect to be connected, the interconnect is extended and inserted into the gap between the adjacent interconnects in the second direction to advance the via hole. Here, the route of the wiring to be inserted is set such that the width of the occupied area of the wiring (and via hole) to be inserted is 0, and the route is searched under a loose design rule that allows the wiring to be inserted as long as it does not come into contact with the surrounding elements. The constraint graph data 40 between the wiring segment and the segment adjacent in the second direction is created.
【0122】この際にビアホールの先の第1の方向に障
害となる素片が存在する場合は、予め設定した所定距離
(例えば、10ミリメートル)以内の範囲で、配線経路
を第2の方向に変位させ、障害を避ける配線経路を探索
する。At this time, if there is a segment which becomes an obstacle in the first direction beyond the via hole, the wiring route is moved in the second direction within a predetermined distance (for example, 10 mm). Search for wiring routes that displace and avoid obstacles.
【0123】また、この経路探索の際に、同一部品の部
品端子間で、それ以上の配線を挿入不可能な間隙位置に
その部品端子間を結ぶ配線障害の形状データ35を記録
しておき、その配線障害の形状データ35を越えてこの
経路探索を行なわない様にする事もできる。Further, at the time of this route search, the shape data 35 of the wiring fault connecting the component terminals is recorded at a gap position where no further wiring can be inserted between the component terminals of the same component. This route search may not be performed beyond the shape data 35 of the wiring fault.
【0124】このビアホールが第1の方向での第2の辺
の位置まで達した場合に、図16(b)のビアホールB
の様に、そのビアホールを第2の辺に接続し、そのビア
ホールが最初に接続していた袋形状の位置から袋形状の
底までの配線(図16(a)でビアホールBとビアホー
ルCを接続する配線)を除去する。図16(b)の様
に、移動したビアホールBが他のビアホールAとが全層
面ともに、何の素片も間に挟まず近隣に並ぶ場合は、両
ビアホールを1つにまとめる。新設ビアホールの位置に
第1の方向及び第2の方向毎に隣接する素片との間に制
約グラフデータ40を作成し、制約グラフ順位データ4
2を作成更新する。When the via hole reaches the position of the second side in the first direction, the via hole B shown in FIG.
, The via hole is connected to the second side, and the wiring from the bag-shaped position to which the via hole was initially connected to the bottom of the bag shape (connecting via hole B and via hole C in FIG. 16A) Removed). As shown in FIG. 16B, when the moved via hole B and the other via hole A are arranged on the entire surface of all layers and no elements are interposed therebetween and are arranged in the vicinity, both via holes are combined into one. Constraint graph data 40 is created between adjacent segments in the first direction and the second direction at the position of the new via hole, and constraint graph order data 4
Create and update 2.
【0125】こうして、このビアホールを移動し全層面
で個々に得た位置は仮の位置で、このビアホールの各層
面での周囲の配線との制約グラフで定めるためだけに用
いる。このビアホールの具体的座標位置は、以下の様に
して周囲のビアホール及び部品端子との関係を定める端
子制約グラフを作成した後に定める。次に、ステップS
203に進む(ステップS203)。The position obtained in this way in the via hole by moving the via hole and individually obtained in all the layer surfaces is a temporary position, and is used only for defining the constraint graph with the surrounding wiring on each layer surface of the via hole. The specific coordinate position of the via hole is determined after creating a terminal constraint graph that defines the relationship between the surrounding via hole and the component terminal as follows. Next, step S
The process proceeds to 203 (step S203).
【0126】次に、ステップS204は、再度ステップ
S100からステップS107の処理により、仕切部屋
配置手段112が、ステップS203で移動挿入したビ
アホールに対して、ビアホールあるいは部品端子を仕切
線で分離し仕切部屋を更新し、また、配線を変更した仕
切部屋の端子制約グラフデータ50と部品制約グラフデ
ータ60を更新し、その端子制約グラフ番号51を検査
配列に記録し、次に、ステップS503からS510の
処理を行ない、その後にステップS206に進む(ステ
ップS204)。Next, in step S204, the partition room arranging means 112 separates the via holes or the component terminals by the partition lines from the via holes moved and inserted in step S203 again by the processing of steps S100 to S107. Is updated, the terminal constraint graph data 50 and the component constraint graph data 60 of the partition room whose wiring has been changed are updated, the terminal constraint graph number 51 is recorded in the inspection array, and then the processing in steps S503 to S510 is performed. And then the process proceeds to step S206 (step S204).
【0127】ステップS503は、以下の処理を行な
う。Step S503 performs the following processing.
【0128】端子制約グラフデータ50の部品相対移動
限界長62が負になる場合は部品同士の間隔を更に離す
必要がある事を意味し、両端の部品端子が同一部品に属
する場合は、その間隔を広げる事は出来ない。負の部品
相対移動限界長62を生じる原因となるのは、部品端子
間に新規に挿入した1本の配線による。そのため、ステ
ップS503は、検査配列に記録した端子制約グラフデ
ータ50から部品相対移動限界長62が負の値になる端
子制約グラフデータ50を抽出し、その両端の部品端子
が同一部品に属するか否かを検出する。If the component relative movement limit length 62 of the terminal constraint graph data 50 is negative, it means that the interval between the components needs to be further increased. Can not be spread. The cause of the negative component relative movement limit length 62 is one newly inserted wire between the component terminals. Therefore, the step S503 extracts the terminal constraint graph data 50 in which the component relative movement limit length 62 becomes a negative value from the terminal constraint graph data 50 recorded in the inspection array, and determines whether the component terminals at both ends belong to the same component. Or to detect.
【0129】両端の部品端子が同一部品に属する場合
は、配線更新手段122が、その層面において、その端
子制約グラフデータ50の間の配線でその部品端子に隣
接する配線(第1の配線)と部品端子の順番を、以下の
ステップS504からステップS510の処理により入
れ替える。この処理を全検査配列に対して繰り返す(ス
テップS503)。If the component terminals at both ends belong to the same component, the wiring updating means 122 uses the wiring between the terminal constraint graph data 50 and the wiring (first wiring) adjacent to the component terminal on the layer surface. The order of the component terminals is changed by the following processing from step S504 to step S510. This process is repeated for all test arrays (step S503).
【0130】ステップS504は、配線更新手段122
が、端子制約グラフの部品端子Dとそれに隣接する第1
の配線を処理する。図17(a)に示すように、部品端
子Dに接続する配線(第2の配線)が無い場合、ステッ
プS505に進む。また、第2の配線が存在する場合
で、第1の配線と第2の配線が並行する部分が、第1の
配線も第2の配線もそれぞれ1つながりで分岐が無い場
合は、ステップS507に進む。分岐がある場合は、デ
ザインルール違反を記録する(ステップS504)。[0130] Step S504 is the wiring update means 122.
Is the component terminal D of the terminal constraint graph and the first
Process wiring. As shown in FIG. 17A, when there is no wiring (second wiring) connected to the component terminal D, the process proceeds to step S505. In the case where the second wiring exists and the portion where the first wiring and the second wiring are parallel to each other, and both the first wiring and the second wiring are connected to each other and have no branch, the process proceeds to step S507. move on. If there is a branch, a design rule violation is recorded (step S504).
【0131】ステップS505は、配線更新手段122
が、図17(b)に示す様に配線(第1の配線)を部品
端子に添う迂回配線を形成し、そして、その配線の素片
番号31とX方向あるいはY方向で隣接するその周囲の
素片番号31との制約グラフデータ40を更新し作成す
る。次に、ステップS510に進む(ステップS50
5)。The step S505 is for the wiring updating means 122.
However, as shown in FIG. 17 (b), a wiring (first wiring) is formed as a detour wiring that attaches to the component terminal, and a neighboring element number 31 of the wiring in the X direction or the Y direction is adjacent to the element number 31 of the wiring. The constraint graph data 40 with the unit number 31 is updated and created. Next, the process proceeds to step S510 (step S50).
5).
【0132】ステップS507は、配線更新手段122
が、図18(a)の部品端子Aの様に、第1の配線と相
対位置を交換する部品端子に、第1の配線の存在する層
面の配線(第2の配線)が接続されている場合で、第2
の配線が第1の配線にX方向に並行して走行する範囲に
おいては、第1の配線も第2の配線もそれぞれ1つなが
りで分岐が無く、配線が互いに並行する領域の端の配線
端が部品端子に接続する場合は、以下の様にして第1の
配線と第2の配線を入れ替える。Step S 507 is the wiring updating means 122
However, like the component terminal A in FIG. 18A, the wiring (second wiring) on the layer surface where the first wiring exists is connected to the component terminal whose relative position is exchanged with the first wiring. If the second
In the range in which the wiring runs parallel to the first wiring in the X direction, the first wiring and the second wiring are connected one by one without any branching, and the wiring end of the end of the region where the wirings are parallel to each other is formed. When connecting to component terminals, the first wiring and the second wiring are exchanged as follows.
【0133】すなわち、第1の配線の素片番号31を記
録する制約グラフデータ40(第1の制約グラフ)を抽
出し、この制約グラフ番号41を、指定部品端子Aから
第1の配線の終端の部品端子(部品端子B)まで順に並
べ第1の配線配列に記憶する。また、第1の配線が連結
する終端の部品端子(部品端子B)の素片番号31を記
憶する。That is, the constraint graph data 40 (first constraint graph) that records the segment number 31 of the first wiring is extracted, and this constraint graph number 41 is assigned from the designated component terminal A to the end of the first wiring. Are arranged in order up to the component terminal (component terminal B) and stored in the first wiring arrangement. Also, the unit number 31 of the terminal component terminal (component terminal B) to which the first wiring is connected is stored.
【0134】そして、第2の配線の素片番号31が記録
されている制約グラフデータ40(第2の制約グラフ)
を抽出し、この制約グラフ番号41を第2の配線の先端
の指定部品端子(部品端子A)から終端の部品端子(部
品端子C)まで順に並ベ第2の配線配列に記憶する。ま
た、第2の配線の終端の位置番号33の部品端子(部品
端子C)の素片番号31を記憶する。次にステップS5
08に進む(ステップS507)。The constraint graph data 40 (second constraint graph) in which the unit number 31 of the second wiring is recorded.
And the constraint graph numbers 41 are sequentially stored in the second wiring array from the designated component terminal (component terminal A) at the tip of the second wiring to the component terminal (component terminal C) at the end of the second wiring. Also, the unit number 31 of the component terminal (component terminal C) at the position number 33 at the end of the second wiring is stored. Next, step S5
It proceeds to 08 (step S507).
【0135】ステップS508は、配線更新手段122
が、この順の第1の配線配列と、第2の配線配列を比較
し、第2の配線配列の最初の制約グラフ番号41と最後
の制約グラフ番号41がともに第1の配線配列に記録さ
れている場合は、第2の配線の始端と終端を第1の配線
が覆う場合である。その場合は以下の様にして第1の配
線と第2の配線の順番を入れ替える。また、この条件が
成り立たない場合はステップS509に進む。[0135] Step S508 is for the wiring updating means 122.
However, the first wiring arrangement in this order is compared with the second wiring arrangement, and the first constraint graph number 41 and the last constraint graph number 41 of the second wiring arrangement are both recorded in the first wiring arrangement. In this case, the first wiring covers the start and end of the second wiring. In that case, the order of the first wiring and the second wiring is changed as follows. If this condition is not satisfied, the process proceeds to step S509.
【0136】すなわち、第2の配線のうち、両端の部品
端子と直結する第2の配線の素片データ30を削除し配
線形状を部品端子から分断する。そして、第1の配線か
ら両部品端子とY方向で隣接する部分を削除し配線形状
を分断する。そして、両部品端子間の第1の配線の部分
を第2の両部品端子に連結する配線形状を作成する。ま
た、両部品端子の外の両側に残った第1の配線の部分を
両部品端子間に残った第2の配線部分と連結する配線形
状を作成する。そして、それらの配線の素片番号31と
X方向あるいはY方向で隣接するその周囲の素片番号3
1との制約グラフデータ40を更新し作成する。次に、
ステップS510に進む(ステップS508)。That is, of the second wiring, the segment data 30 of the second wiring directly connected to the component terminals at both ends is deleted, and the wiring shape is separated from the component terminals. Then, portions adjacent to both component terminals in the Y direction are deleted from the first wiring to divide the wiring shape. Then, a wiring shape for connecting the first wiring portion between the two component terminals to the second both component terminals is created. In addition, a wiring shape is created that connects the first wiring portions remaining on both sides outside the two component terminals with the second wiring portions remaining between the two component terminals. Then, the unit number 31 of those wirings and the unit number 3 around the adjacent unit number in the X or Y direction are set.
1 is updated and created. next,
The process proceeds to step S510 (step S508).
【0137】ステップS509は、配線更新手段122
が、第2の配線配列の最初の制約グラフ番号41が第1
の配線配列に記録され、第1の配線配列の最後の制約グ
ラフ番号41が第2の配線配列に記録されている場合
は、図18(a)に示す様に、第2の配線と第1の配線
がそれぞれ一部で並行して走行する場合である。この場
合は、以下の様にして、図18(b)に示す様に第2の
配線と第1の配線の順番を入れ替える。In step S509, the wiring update means 122
However, the first constraint graph number 41 of the second wiring
In the case where the last constraint graph number 41 of the first wiring array is recorded in the second wiring array, as shown in FIG. In this case, the wirings run partially in parallel. In this case, the order of the second wiring and the first wiring is changed as shown in FIG.
【0138】すなわち、指定部品端子と結合する第2配
線を指定部品端子との結合部分を除去し配線形状を分断
する。また第1の配線を右側の終端部品端子との結合部
分を除去し配線形状を分断する。そして、第1および第
2の配線から両部品端子とY方向で隣接する部分を除去
し配線形状を分断する。そして、両部品端子間の第1の
配線の部分の左端を指定部品端子に接続し、右端を終端
の部品端子の右側に分断された第2の配線に接続する。
また、両部品端子間に分断された第2の配線の部分の左
端を指定部品端子の左側に分断された第1の配線の部分
と連結し、第2の配線の部分の右端を終端部品端子に接
続する。そして、それらの配線の素片番号31とX方向
あるいはY方向で隣接するその周囲の素片番号31との
制約グラフデータ40を更新し作成する。次にステップ
S510に進む(ステップS509)。That is, the portion of the second wiring coupled to the designated component terminal that is coupled to the designated component terminal is removed, and the wiring shape is divided. Also, the portion of the first wiring connected to the terminal component terminal on the right side is removed to cut the wiring shape. Then, portions adjacent to both component terminals in the Y direction are removed from the first and second wirings to divide the wiring shape. Then, the left end of the first wiring portion between the two component terminals is connected to the designated component terminal, and the right end is connected to the second wiring divided to the right of the terminal component terminal.
The left end of the second wiring portion divided between the two component terminals is connected to the first wiring portion divided to the left of the designated component terminal, and the right end of the second wiring portion is connected to the terminal component terminal. Connect to Then, the constraint graph data 40 of the unit numbers 31 of those wirings and the unit numbers 31 adjacent thereto in the X direction or the Y direction is updated and created. Next, the process proceeds to step S510 (step S509).
【0139】こうして、配線更新手段122が、第1の
配線と第2の配線の順番を入れ替える。Thus, the wiring updating means 122 changes the order of the first wiring and the second wiring.
【0140】ステップS510は、再度ステップS10
4からステップS107の処理により、配線を変更した
仕切部屋の端子制約グラフデータ50と部品制約グラフ
データ60を更新し、その端子制約グラフ番号を検査配
列に追加記録する。そして、ステップS503に戻る
(ステップS510)。Step S510 is repeated at step S10.
From step 4 to step S107, the terminal constraint graph data 50 and the component constraint graph data 60 of the partition room whose wiring has been changed are updated, and the terminal constraint graph numbers are additionally recorded in the inspection array. Then, the process returns to step S503 (step S510).
【0141】次に、ステップS206は、部品制約グラ
フデータ60に対して、X方向あるいはY方向毎に、そ
の方向の順にダイクストラ法で最短経路を求め、既に最
短経路の節となった部品の経路が再度、既に得た最短経
路長よりも更に小さい値の最短経路を得る場合を検出
し、既存のその節から再度その節に戻るに至る最短経路
を負ループとし、デザインルール違反と判定する。この
デザインルール違反は、同一部品の部品端子間にその間
隙以上のビアホール及び配線を収納した場合に生じる。Next, in step S206, the shortest path is determined by the Dijkstra method in the X or Y direction for the part constraint graph data 60 in each of the X and Y directions, and the path of the part which has already become a node of the shortest path is determined. Detects again the case where the shortest path having a value smaller than the already obtained shortest path length is obtained, determines the existing shortest path from the node to return to the node again as a negative loop, and determines that the design rule is violated. This design rule violation occurs when a via hole and a wire larger than the gap are accommodated between component terminals of the same component.
【0142】この負ループを検出した場合は、その袋形
状の解消のために変更したデータをそれ以前に戻し、そ
うで無い場合はそのデータのまま、ステップS202に
戻り、次の袋形状を解消する処理に進む。全ての袋形状
を処理した場合は、次のステップS207に進む(ステ
ップS206)。If this negative loop is detected, the data changed to eliminate the bag shape is returned to the previous one, otherwise, the data returns to step S202 and the next bag shape is released. Processing. If all the bag shapes have been processed, the process proceeds to the next step S207 (step S206).
【0143】このステップS203からステップS20
6の処理では、配線整列手段121が、配線の袋形状を
解消する事により、配線を、どの配線間隙からも配線間
隙に添って第2の方向に進み、後戻りせずに基板端まで
達する配線間隙を形成出来た。これにより、後の経路探
索の失敗率が低減できる。From this step S203 to step S20
In the process (6), the wiring alignment means 121 eliminates the bag shape of the wiring, so that the wiring advances in the second direction from any wiring gap along the wiring gap, and reaches the substrate end without returning. A gap could be formed. Thereby, the failure rate of the subsequent route search can be reduced.
【0144】次に、ステップS207は、以上のステッ
プS202からステップS206の処理を、先の方向に
垂直な方向に対して行ない、垂直方向の袋形状を解消す
る(ステップS207)。Next, in step S207, the processing from step S202 to step S206 is performed in the direction perpendicular to the previous direction, and the shape of the bag in the vertical direction is eliminated (step S207).
【0145】ステップS208は、配線整列手段121
が、図19(a)のビアホールAの様に、ビアホールに
接続する配線(第3の配線:図19(a)のAとBを結
ぶ実線)で、そのビアホールは第3の配線の存在する層
面の配線の標準走行方向(第3の方向:図19(a)の
水平方向)と垂直な方向に走行する配線(第4の配線:
図19(a)のAから下に降りる点線で示す配線)との
み接続する場合を抽出する。In step S208, the wiring alignment means 121
However, like the via hole A in FIG. 19A, there is a wiring (third wiring: a solid line connecting A and B in FIG. 19A) connected to the via hole, and the via hole has a third wiring. Wirings running in a direction perpendicular to the standard running direction (third direction: horizontal direction in FIG. 19A) of the wiring on the layer surface (fourth wiring:
The case where the connection is made only with the wiring (the wiring shown by the dotted line descending from A in FIG. 19A) is extracted.
【0146】その第3の配線のビアホールから反対側の
端(第3の端子:図19(a)のビアホールB)から第
3の方向に経路を探索し、その経路が第4の配線と交差
する位置にビアホールを移動する。A route is searched in the third direction from the end (third terminal: via hole B in FIG. 19A) on the opposite side from the via hole of the third wiring, and the route crosses the fourth wiring. Move the via hole to the desired position.
【0147】すなわち、第3の配線の経路を、第3の端
子から、挿入する素片の占有領域幅を0とし、周囲の素
片と接しない限り素片を挿入可能とする緩いデザインル
ールの下に、第3の方向に垂直方向(第4の方向)で隣
接する配線の間の間隙を、第4の配線に向かい第3の方
向に第3の配線を図19(b)の配線ABの様に伸ばし
挿入し、その配線素片と第4の方向で隣接する素片との
間の制約グラフデータ40を作成する。In other words, the path of the third wiring is defined by a loose design rule in which the width of the occupied area of the segment to be inserted is set to 0 from the third terminal, and the segment can be inserted unless it comes into contact with the surrounding segments. A gap between wirings adjacent in a direction perpendicular to the third direction (fourth direction) is formed below, and a third wiring is formed in a third direction toward the fourth wiring in a wiring AB shown in FIG. The constraint graph data 40 between the wiring segment and the segment adjacent in the fourth direction is created.
【0148】また、第3の配線の他端のビアホールを、
図19(b)のビアホールAの様に、そのビアホールに
接続する層面毎の第4の配線に添って、層面毎にビアホ
ール位置を移動し、第4の方向に第3の配線の新経路に
交わる位置まで移動する。ビアホールを移動させる第4
の方向がその接続する第4の配線の最先端より先の場合
は、第3の方向で隣接する配線の間にその配線の素片を
伸ばし挿入しビアホールを進める。ここで挿入する配線
の経路は、挿入する配線(及びビアホール)の占有領域
幅を0とし、周囲の素片と接しない限り配線を挿入可能
とする緩いデザインルールの下に経路を探索し、その第
4の配線の素片と第3の方向で隣接する素片との間の制
約グラフデータ40を作成する。The via hole at the other end of the third wiring is
As in the via hole A of FIG. 19B, the position of the via hole is moved for each layer surface along with the fourth wiring for each layer surface connected to the via hole, and a new route for the third wiring is formed in the fourth direction. Move to the intersection. 4th move via hole
If the direction is ahead of the leading end of the fourth wiring to be connected, a piece of the wiring is extended and inserted between adjacent wirings in the third direction to advance the via hole. Here, the route of the wiring to be inserted is set such that the width of the occupied area of the wiring (and via hole) to be inserted is 0, and the route is searched under a loose design rule that allows the wiring to be inserted as long as it does not come into contact with the surrounding elements. The constraint graph data 40 between the segment of the fourth wiring and the segment adjacent in the third direction is created.
【0149】この際にビアホールの先の第3の方向に障
害となる素片が存在する場合は、予め設定した所定距離
(例えば、10ミリメートル)以内の範囲で、第3の方
向に変位させ、障害を避ける配線経路を探索する。At this time, if there is a segment that becomes an obstacle in the third direction ahead of the via hole, it is displaced in the third direction within a predetermined distance (for example, 10 mm). Search for wiring routes that avoid obstacles.
【0150】このビアホールが第3の配線の挿入位置ま
で達した場合に、そのビアホールを第3の配線に接続す
る。When the via hole reaches the position where the third wiring is inserted, the via hole is connected to the third wiring.
【0151】そして、新しいビアホールの位置と接続す
る端子制約グラフデータ50を再計算する。また、新し
く挿入した第3の配線及び第4の配線を間に持つ端子制
約グラフデータ50を更新する。ここで更新した端子制
約グラフ番号51を検査配列に記録し、ステップS20
4とステップS503からS510の処理を行ない、検
査配列に記録した端子制約グラフデータ50の部品相対
移動限界長62を読み出し、その値が負になり、その両
端の部品端子が同一部品に属する場合は、その間隙から
配線を外に出し、また最短経路を更新する。Then, the terminal constraint graph data 50 connected to the position of the new via hole is recalculated. Further, the terminal constraint graph data 50 having the newly inserted third wiring and fourth wiring between them is updated. Here, the updated terminal constraint graph number 51 is recorded in the inspection array, and step S20
4 and the processing of steps S503 to S510 are performed to read out the component relative movement limit length 62 of the terminal constraint graph data 50 recorded in the inspection array. If the value becomes negative and the component terminals at both ends belong to the same component, Out of the wiring from the gap, and update the shortest path.
【0152】次に、このステップS208の最初に戻
り、他のビアホールに接続する配線の整合処理に進む。
全ての配線を処理した場合は次にステップS209に進
む(ステップS208)。Next, the process returns to the beginning of step S208, and proceeds to the process of matching wiring connected to another via hole.
If all the wires have been processed, the process proceeds to step S209 (step S208).
【0153】このステップS208では、配線整列手段
121が、配線経路を各層面の標準走行方向に添わせ、
その交差位置にビアホールを移動する事で配線を整列す
る。In this step S208, the wiring alignment means 121 causes the wiring route to follow the standard traveling direction of each layer surface,
The wiring is aligned by moving the via hole to the intersection position.
【0154】次に、ステップS209は、配線整列手段
121が、図19(b)の上から3本の水平線に接続す
るビアホールの様に、それに接続する配線が全層面で全
て同一の走行方向の配線のみであるビアホールを抽出
し、そのビアホールをその配線の方向に移動させ、層面
の走行方向に違反している配線を短くする様に接近さ
せ、そのビアホールが接するまで接近する場合は両ビア
ホールを一体にし、また、その一体化したビアホールに
接続する配線が1つの層間だけに存在する場合は、図2
0の様にビアホールも消去する。こうして、コンパクシ
ョンのネックを低減する(ステップS209)。Next, in step S209, the wiring alignment means 121 determines that the wirings connected to the wirings are all in the same running direction on all the layers, such as via holes connected to the three horizontal lines from the top in FIG. Extract the via hole that is only wiring, move the via hole in the direction of the wiring, make the wiring that violates the traveling direction of the layer surface approach so as to shorten it, and if you approach until the via hole touches, both via holes If the wiring connected to the integrated via hole exists only in one layer, the structure shown in FIG.
The via hole is also erased like 0. Thus, the bottleneck of compaction is reduced (step S209).
【0155】次に、ステップS210は、配線整列部品
コンパクション手段123が、コンパクション方向をY
方向とし、配線押し寄せ方向をY方向とし、以下のステ
ップS211からS213の処理を行ない、次に、コン
パクション方向をX方向とし、配線押し寄せ方向をX方
向とし、同様のステップを繰り返し、その後にステップ
S108に進む。Next, in step S210, the wiring alignment component compaction means 123 sets the compaction direction to Y.
The following steps S211 to S213 are performed, and then the compaction direction is set to the X direction, the wire pressing direction is set to the X direction, and the same steps are repeated. Proceed to.
【0156】次に、ステップS211は、配線整列部品
コンパクション手段123が、コンパクション方向の部
品制約グラフの最短経路を計算し、最短経路の部品番号
32を順番に部品配置順配列に記録する。部品配置順配
列の最初に記録する部品番号32は、コンパクション方
向の基板端を表わす部品番号32とする。次に、ステッ
プS212に進む(ステップS211)。Next, in step S211, the wiring arrangement component compaction means 123 calculates the shortest path in the component constraint graph in the compaction direction, and records the shortest path component numbers 32 in the component arrangement order array in order. The component number 32 recorded first in the component arrangement sequence is the component number 32 representing the board end in the compaction direction. Next, the process proceeds to step S212 (step S211).
【0157】次に、ステップS212は、部品配置順配
列から順に部品番号32を読み出し、その部品の全端子
の素片の処理メモリに処理済みフラグを記憶し、その部
品番号32を部品配線順番配列に記憶し、その部品番号
32を基礎部品とする(基礎部品メモリにその部品番号
32を記憶する)。Next, in step S212, the component numbers 32 are read in order from the component arrangement order arrangement, the processed flag is stored in the processing memory of the segment of all terminals of the component, and the component number 32 is stored in the component wiring order arrangement. And the part number 32 is used as a basic part (the part number 32 is stored in the basic part memory).
【0158】次に、配線予約配列(後に定義する)に記
録された配線の素片番号31を読み出し、その配線素片
番号31の両端に電気的に接続する部品端子がともに処
理済みであり、その配線素片番号31にコンパクション
方向の制約グラフデータ40で接続する素片番号31が
処理済み(素片番号31の処理メモリに処理済みフラグ
が記憶されている)の場合に、以下の処理を行なう。Next, the unit number 31 of the wiring recorded in the wiring reservation array (to be defined later) is read out, and both the component terminals electrically connected to both ends of the wiring unit number 31 have been processed. When the segment number 31 connected to the wiring segment number 31 by the constraint graph data 40 in the compaction direction has been processed (the processed flag is stored in the processing memory of the segment number 31), the following processing is performed. Do.
【0159】すなわち、その配線素片番号31を配線順
番配列に記憶し、配線予約配列の記録から削除し、その
配線素片番号31の処理メモリに処理済みフラグを記憶
し、その配線素片番号31に制約グラフデータ40でコ
ンパクションの逆方向に接続する配線素片番号31を配
線予約配列に記憶する。That is, the wiring unit number 31 is stored in the wiring order array, deleted from the recording of the wiring reservation array, the processed flag is stored in the processing memory of the wiring unit number 31, and the wiring unit number is stored. In a constraint graph data 40, a wire segment number 31 connected in the reverse direction of compaction is stored in a wire reservation array.
【0160】次に、ステップS212の先頭に戻り、次
の部品配置順配列の部品番号32を処理する。部品配置
順配列の全てのデータを処理した後でステップS213
に進む(ステップS212)。Next, returning to the beginning of step S212, the next component number 32 in the component arrangement order is processed. After processing all data in the component arrangement order array, step S213 is performed.
(Step S212).
【0161】次に、ステップS213は、配線順番配列
に記録した順に部品番号32と配線の素片番号31を読
み出し、以下の処理を行なう。Next, in step S213, the component number 32 and the wiring element number 31 are read out in the order recorded in the wiring order array, and the following processing is performed.
【0162】部品番号32を読み出した場合は、その部
品あるいはビアホールをその最短経路長で移動する位置
を計算する。以下では、最短経路長による図21(a)
の部品移動位置の部品レイアウトを参考にして手順を説
明する。When the part number 32 is read, the position at which the part or via hole is moved by the shortest path length is calculated. In the following, FIG. 21A based on the shortest path length
The procedure will be described with reference to the component layout at the component moving position.
【0163】配線の素片番号31を読み出した場合は、
その配線素片の両端からそれぞれ、お互いの他端までコ
ンパクション方向に垂直方向に向かう経路を探索する。
その際に、配線経路を配線間隙内に、コンパクション方
向側の素片に添って寄せた経路を以下の様にして探索す
る。When the wire segment number 31 is read,
A path is searched for from the both ends of the wiring piece to the other end of each of the wiring pieces in the direction perpendicular to the compaction direction.
At this time, a route that is brought along with the element on the compaction direction side in the wiring gap is searched for as follows.
【0164】配線経路が通る仕切部屋に属する部品端子
から、その配線経路に交差する方向に接続する端子制約
グラフ50を読み出し、その両端の部品端子の最短経路
長の差を接近距離とし、その両端の間隔から両端の接近
距離を引き算し、更に、その間の配線束の幅を引き算し
た値を配線余裕値として計算する。ここで、配線押し寄
せ方向がコンパクション方向に設定されている場合は、
両端の部品端子のいずれかが処理済みでは無い場合は、
配線余裕値は十分あると計算する。また、その端子制約
グラフデータ50の間のその配線の以前の経路が存在す
る場合も、配線余裕は十分あると計算する。それ以外の
場合は、その配線余裕値が挿入すべき配線幅と必要間隙
の和の値に満たない場合はその経路には配線を通さない
ルールで経路を探索する。そして、配線のそれぞれの端
から他の端に向けて、コンパクション方向に垂直方向に
進む配線経路を、コンパクション方向に垂直方向の座標
位置で他の端に至るまで、また、両端からの経路が交差
するまで、配線押し寄せ方向側の異なる信号名の素片に
接しない微小間隙を開けて沿わせた経路を探索する。The terminal constraint graph 50 connected in the direction intersecting the wiring route is read from the component terminals belonging to the partition room through which the wiring route passes, and the difference between the shortest path lengths of the component terminals at both ends is set as the approach distance, Is calculated by subtracting the approaching distances at both ends from the interval of, and further subtracting the width of the wiring bundle therebetween as a wiring margin value. Here, if the wiring pushing direction is set to the compaction direction,
If any of the component terminals at both ends have not been processed,
It is calculated that the wiring margin value is sufficient. Also, when there is a previous route of the wiring between the terminal constraint graph data 50, it is calculated that the wiring margin is sufficient. In other cases, if the wiring margin value is less than the sum of the wiring width to be inserted and the required gap, a route is searched for using a rule that does not pass through the route. Then, from each end of the wiring to the other end, the wiring path that proceeds in the vertical direction in the compaction direction intersects with the other end at the coordinate position in the vertical direction in the compaction direction, and the path from both ends intersects Until this is done, a route is created in which a small gap that does not come into contact with a segment with a different signal name on the wiring pushing direction side is opened.
【0165】この経路探索において、経路がそれより先
に進めない位置に至り、その位置がコンパクション方向
及びその逆方向ともに素片で塞がれている袋小路に至っ
た場合は、その袋小路の端で配線押し寄せ方向の逆側で
隣接する配線に添って配線経路を逆戻りし、その袋小路
の入り口まで戻り、その入り口から袋小路の外側(配線
押し寄せ方向の逆側)の位置を求め、その位置から配線
経路に交差するまで戻る経路を探察し、また、その先に
配線経路を探索する。ただし、配線押し寄せ方向が自由
方向の場合は、袋小路から任意の方向の外側に配線経路
を出す。In this route search, if the route reaches a position where the route cannot proceed further, and if the position reaches a dead end that is blocked by fragments in both the compaction direction and the reverse direction, the end of the dead end is reached. Reverse the wiring route along the adjacent wiring on the opposite side of the wiring pushing direction, return to the entrance of the dead-end, find the position outside the dead-end (the opposite side of the wiring pushing direction) from the entrance, and determine the wiring route from that position. Is searched for a route that returns until it crosses, and a wiring route is searched for beyond that. However, if the wiring pushing direction is a free direction, a wiring path is provided outside the dead end in an arbitrary direction from the dead end.
【0166】こうして配線の両端からの配線経路を探索
し、その交点を計算する。そして、その両端からその交
点まで結ぶ経路をその両端を結ぶ配線経路とし、その配
線経路の通過する仕切部屋の部品端子に接続する端子制
約グラフデータ50にその配線素片番号31を加えデー
タを更新する。また、その配線素片の以前の経路を記録
した端子制約グラフデー50タからはその配線素片番号
31を削除しデータを更新する。ただし、新配線経路を
得られない場合は、旧配線経路を維持する。次に、更新
した端子制約グラフデータ50の両端の部品の端子制約
グラフデータ50の部品相対移動限界長62の最小値を
計算しそれを量子化して部品制約グラフデータ60の記
録する部品相対移動限界長62を更新し、更に、更新し
た部品制約グラフデータ60の最短経路を計算し更新す
る。In this way, the wiring route from both ends of the wiring is searched, and the intersection is calculated. Then, a path connecting the both ends to the intersection is defined as a wiring path connecting the both ends, and the wiring element number 31 is added to the terminal constraint graph data 50 connected to the component terminal of the partition room passing through the wiring path to update the data. I do. Also, the wiring element number 31 is deleted from the terminal constraint graph data 50 in which the previous path of the wiring element is recorded, and the data is updated. However, if a new wiring route cannot be obtained, the old wiring route is maintained. Next, the minimum value of the component relative movement limit length 62 of the terminal constraint graph data 50 of both ends of the updated terminal constraint graph data 50 is calculated, quantized, and the component relative movement limit recorded in the component constraint graph data 60. The length 62 is updated, and the shortest path of the updated component constraint graph data 60 is calculated and updated.
【0167】こうして図21(a)の部品端子CとDを
結ぶ配線を図21(b)の様にコンパクション方向に経
路変更する例を示す。この様に配線を、配線押し寄せ方
向に可能な限り寄せる様に、部品端子あるいは他の配線
との順序を変え、それにより図21(b)の部品Eの下
の空間があく様に、部品間に間隔を生じさせる。こうす
る事で、部品制約グラフデータ60の部品相対移動距離
が変わり、その最短経路が変わり、図22に示す様に、
最短経路長の部品レイアウトが変わる。こうして部品レ
イアウトを更に小さな領域にコンパクションできる。An example in which the wiring connecting the component terminals C and D in FIG. 21A is changed in the compaction direction as shown in FIG. 21B will be described. In this way, the order of the component terminals or other wiring is changed so that the wiring is moved as far as possible in the wiring pushing direction, so that the space below the component E in FIG. To create an interval. By doing so, the component relative movement distance of the component constraint graph data 60 changes, and the shortest path changes, and as shown in FIG.
The component layout with the shortest path length changes. Thus, the component layout can be compacted into a smaller area.
【0168】以上の処理を終えた場合は、配線順番配列
から次の配線素片番号31を読み出し、更に以上の処理
を繰り返す。こうして、全ての配線順番配列の配線素片
番号31を処理した後にステップS210に戻る(ステ
ップS213)。When the above processing has been completed, the next wiring element number 31 is read from the wiring order array, and the above processing is repeated. In this way, the process returns to step S210 after processing the wiring segment numbers 31 in all the wiring order arrangements (step S213).
【0169】次に、図形レイアウト圧縮装置1000の
ステップS108からS110の処理により、部品およ
びビアホールをX方向及びY方向に、それぞれの最短経
路長で移動し部品レイアウトを縦横方向にコンパクショ
ンする(ステップS108からS110)。Next, through the processing of steps S108 to S110 of the graphic layout compression apparatus 1000, the component and the via hole are moved in the X direction and the Y direction by the shortest path length, respectively, and the component layout is compacted in the vertical and horizontal directions (step S108). To S110).
【0170】次に、図形レイアウト圧縮装置1000の
ステップS111により、配線コンパクション手段10
8が、配線に関して、その配線を挟む端子制約グラフデ
ータ50の一方の端の部品端子の形に添って配線を寄せ
て折り曲げた八角形形状の配線限界位置データ80を作
成し記憶し、 最後に、再配線手段109が、その限界
位置以内の空間に斜め線を有する自由な形状に再配線す
る(ステップS111)。Next, in step S111 of the graphic layout compression apparatus 1000, the wiring compaction means 10
8 creates and stores octagonal wiring limit position data 80 in which the wiring is brought together and bent along the shape of the component terminal at one end of the terminal constraint graph data 50 sandwiching the wiring. Then, the re-wiring means 109 re-wires into a free shape having an oblique line in a space within the limit position (step S111).
【0171】このようにして、図形レイアウト圧縮装置
2000はコンパクションのネックを低減し、レイアウ
トをより小さい領域へコンパクションする事ができる。In this manner, the graphic layout compression apparatus 2000 can reduce the bottleneck of compaction and compact the layout into a smaller area.
【0172】この理由は、配線の袋形状を解消する配線
整列手段121により、袋小路を解消する事で配線間隙
間に配線経路を探索し易くし、また、配線の流れを整流
化しビアホールを低減し、そして、配線整列部品コンパ
クション手段123により部品間の配線を低減する方向
に配線の順番を変え、部品レイアウトをより小さな領域
にコンパクションできる様にしたためである。The reason for this is that the wiring arrangement means 121 for eliminating the bag shape of the wiring eliminates the dead ends, thereby facilitating the search for the wiring path between the wiring gaps, and rectifying the flow of the wiring to reduce the number of via holes. This is because the wiring order is changed by the wiring alignment component compaction means 123 in a direction to reduce the wiring between components so that the component layout can be compacted in a smaller area.
【0173】本発明の第3の実施の形態である図形レイ
アウト圧縮装置3000について、図面を参照して詳細
に説明する。図形レイアウト圧縮装置3000は図23
の構成を有する。A graphic layout compression apparatus 3000 according to a third embodiment of the present invention will be described in detail with reference to the drawings. FIG. 23 shows a graphic layout compression apparatus 3000.
It has a configuration of
【0174】図形レイアウト圧縮装置3000は仕切部
屋間部品移動手段210を備える。仕切部屋間部品移動
手段210は、部品コンパクション手段107が部品制
約グラフデータ60の最短経路を計算した後に、最短経
路のビアホールを最短経路を解消する方向に移動して最
短経路を改善し、より小さな領域に部品をコンパクショ
ンできる様にする。The graphic layout compression device 3000 includes a part moving means 210 between partitions. After the component compaction unit 107 calculates the shortest path of the part constraint graph data 60, the part moving unit 210 between partition rooms improves the shortest path by moving the via hole of the shortest path in a direction to eliminate the shortest path, thereby improving the shortest path. Enables compaction of parts to the area.
【0175】次に、図24乃至28を参照して図形レイ
アウト圧縮装置3000の全体の動作について詳細に説
明する。図24は図形レイアウト圧縮装置3000の動
作を表すフローチャートである。図25から図28は図
形レイアウト圧縮装置3000の動作を説明するための
絵柄を示す平面図であり、図25(a)は図形レイアウ
ト圧縮装置3000の処理の対象となる印刷配線板の初
期のレイアウトを示し、図26(c)は最終結果のレイ
アウトを示す。Next, the overall operation of the graphic layout compression device 3000 will be described in detail with reference to FIGS. FIG. 24 is a flowchart showing the operation of the graphic layout compression device 3000. FIGS. 25 to 28 are plan views showing pictures for explaining the operation of the graphic layout compression apparatus 3000. FIG. 25A is an initial layout of a printed wiring board to be processed by the graphic layout compression apparatus 3000. FIG. 26C shows the layout of the final result.
【0176】先ず、レイアウトデータ変換手段111
が、図形レイアウト圧縮装置1000のステップS10
0で、レイアウトデータ20から素片データ30を作成
する。次に、基板領域を仕切部屋に分割する。次に、仕
切部屋毎に、制約グラフデータ40と制約グラフ順位デ
ータ42を作成する(ステップS100)。First, the layout data conversion means 111
Corresponds to step S10 of the graphic layout compression apparatus 1000.
At 0, the segment data 30 is created from the layout data 20. Next, the substrate area is divided into partition rooms. Next, constraint graph data 40 and constraint graph order data 42 are created for each partition room (step S100).
【0177】次に、図形レイアウト圧縮装置1000の
ステップS104からS107の処理により、仕切部屋
に収納した部品端子(あるいは、空端子)と仕切線を介
して隣接する部品端子とを節として記録する端子制約グ
ラフデータ50を作成し、また、その両部品を節として
記録する部品制約グラフデータ60を作成する(ステッ
プS104からS107)。Next, by the processing of steps S104 to S107 of the graphic layout compression apparatus 1000, a terminal for recording a component terminal (or an empty terminal) housed in a partition room and a component terminal adjacent via a partition line as a node. The constraint graph data 50 is created, and component constraint graph data 60 for recording both parts as nodes is created (steps S104 to S107).
【0178】次に、図形レイアウト圧縮装置1000の
ステップS108からS110で、最短経路計算手段1
05と部品コンパクション手段107により部品レイア
ウトをX方向及びY方向にコンパクションする(ステッ
プS108からS110)。Next, in steps S108 to S110 of the graphic layout compression apparatus 1000, the shortest path calculation means 1
05 and the component compaction means 107 to compact the component layout in the X and Y directions (steps S108 to S110).
【0179】次に、ステップS302は、仕切部屋間部
品移動手段210が、仕切部屋(第1の仕切部屋)をコ
ンパクション方向(Y方向)の順(コンパクション先に
近い順)に以下の処理を行なう。Next, in step S302, the inter-partition-parts moving means 210 performs the following processing on the partition room (first partition room) in the compaction direction (Y direction) (the order closer to the compaction destination). .
【0180】すなわち、第1の仕切部屋において、それ
が収納する部品端子(第1の部品端子)が存在しない
(空端子を収納する)場合はステップS303とS30
6を行なう。一方、第1の部品端子が存在する場合は、
その位置が基板外形からはみ出す場合はステップS30
4とS306を行ない、それ以外で第1の部品端子が存
在する場合はステップS305とS306を行なう。こ
うして、順次に仕切部屋を処理する。That is, if there is no component terminal (first component terminal) to be stored in the first partition room (to store an empty terminal), steps S303 and S30 are performed.
Perform step 6. On the other hand, if the first component terminal exists,
If the position protrudes from the outer shape of the board, step S30
Steps S305 and S306 are performed if there is a first component terminal in steps S306 and S306. Thus, the partition rooms are sequentially processed.
【0181】つまり、ステップS303で部品間の隙間
に部品を移動し、またステップS304で基板外形から
はみ出す部品を基板外形内に移動し、こうして、部品を
基板外形に合わせて順次にコンパクションする。That is, in step S303, the component is moved to the gap between the components, and in step S304, the component that protrudes from the board outline is moved into the board outline, and the components are sequentially compacted according to the board outline.
【0182】また、全ての仕切部屋を処理し終えた後に
ステップS111に進む(ステップS302)。After all partition rooms have been processed, the flow advances to step S111 (step S302).
【0183】ステップS303は、第1の仕切部屋が部
品端子を収納していない場合に行なう。これは、図25
(a)の部品1と部品3の間の仕切部屋を第1の仕切部
屋とした場合である。Step S303 is performed when the first partition does not store the component terminals. This is shown in FIG.
This is the case where the partition room between the parts 1 and 3 in (a) is the first partition room.
【0184】すなわち、第1の仕切部屋にコンパクショ
ン方向(Y方向)の逆側で隣接する部品端子あるいはビ
アホール(第2の部品端子:図25(a)の部品2)を
抽出し第1の仕切部屋へ移動しステップS306を行な
う。ここで、隣接する仕切部屋もまた部品端子を収納し
ていない場合には更に先に隣接する仕切部屋の収納する
部品端子を移動する。That is, a component terminal or a via hole (second component terminal: component 2 in FIG. 25A) adjacent to the first partition room on the opposite side in the compaction direction (Y direction) is extracted and the first partition is formed. Move to the room and perform step S306. Here, if the adjacent partition room also does not store the component terminals, the component terminals stored in the adjacent partition room are moved earlier.
【0185】ステップS306の結果を用い、各部品を
最短経路で移動させる位置を計算し、その位置が第2の
方向の基板外形と必要な間隙を満たさない場合は、第2
の部品端子の移動を元に戻す。この後に、元の処理に戻
る(ステップS303)。Using the result of step S306, a position at which each component is moved in the shortest path is calculated. If the position does not satisfy the required outer shape of the board in the second direction, the second position is determined.
Undo the movement of the component terminals. Thereafter, the process returns to the original process (step S303).
【0186】ステップS304は、第1の部品端子が基
板外形に収納されない場合に行なう。これは、図25
(b)の部品5の場合である。Step S304 is performed when the first component terminal is not housed in the outer shape of the board. This is shown in FIG.
This is the case of the component 5 in (b).
【0187】すなわち、第1の部品端子(図25の部品
5)を基板外形内で未だ処理していない仕切部屋(第2
の仕切部屋:図25(b)の部品5と部品8の間の仕切
部屋)へ移動し、第2の仕切部屋に既に収納されていた
部品端子(第2の部品端子)と移動挿入した第1の部品
端子の間に仕切線を作成し第2の仕切部屋を2つに分割
しステップS306を行ない、そして元の処理に戻る
(ステップS304)。That is, the first component terminal (the component 5 in FIG. 25) is not yet processed in the board outline (part 2).
Partition room: the partition room between the component 5 and the component 8 in FIG. 25 (b)), and the component terminal (second component terminal) already stored in the second partition room is moved and inserted. A partition line is created between one component terminal, the second partition room is divided into two, step S306 is performed, and the process returns to the original processing (step S304).
【0188】ステップS305は、第1の仕切部屋に収
納される第1の部品端子が基板外形内に収納されている
場合に行なう。これは、図25(b)の部品1の場合で
ある。Step S305 is performed when the first component terminal housed in the first partition is housed in the outer shape of the board. This is the case of part 1 in FIG.
【0189】すなわち、第1の仕切部屋と隣接する仕切
部屋の部品端子と第1の部品端子の間の間隙からその間
の配線束の幅を引き算した値を計算し、その値が予め設
定した値(例えば、ビアホールの直径と必要間隙の和)
以上の間隙を持つ時は、第1の仕切部屋に、コンパクシ
ョン方向(Y方向)の逆側で隣接する仕切部屋が収納す
る部品端子あるいはビアホール(第2の部品端子)を第
1の仕切部屋へ移動し、第1の部品端子と第2の部品端
子の間に仕切線を作成する事で第1の仕切部屋を2つに
分割し、次にステップS306を行なう。次に、元の処
理に戻る(ステップS305)。That is, a value is calculated by subtracting the width of the wiring bundle between the first terminal and the gap between the component terminals of the partition room adjacent to the first partition room and the first component terminal. (For example, sum of via hole diameter and required gap)
When there is the above gap, the component terminals or via holes (second component terminals) housed in the adjacent partition room on the opposite side in the compaction direction (Y direction) are inserted into the first partition room. Then, the first partition room is divided into two by moving and creating a partition line between the first component terminal and the second component terminal, and then step S306 is performed. Next, the process returns to the original process (step S305).
【0190】次に、ステップS306は、端子制約グラ
フデータ50を以下の様に更新作成し、部品制約グラフ
データ60を更新する。この処理を図27から図28を
参照し説明する。 (1)部品端子(第1の移動端子:図27のA)が移動
する先の仕切部屋が収納する部品端子(仲介端子:図2
7の空端子L)を抽出する。Next, in step S306, the terminal constraint graph data 50 is updated and created as follows, and the component constraint graph data 60 is updated. This processing will be described with reference to FIGS. (1) Component terminals (intermediate terminals: FIG. 2) stored in the partition room to which the component terminals (first moving terminals: A in FIG. 27) move.
7 is extracted.
【0191】第1の移動端子と仲介端子を結ぶ端子制約
グラフデータ50を読み、その他端の節(FからK及び
B)が第1の移動端子の元の仕切部屋には隣接しない
が、第1の移動端子の移動先の仕切部屋には隣接する場
合、すなわち、図27で端子H、I、Jは、端子Aの仕
切部屋とは隣接しないが、端子Aの移動先の仕切部屋と
は隣接する。その場合は第1の移動端子(A)とその端
子(H、I、J)を節とし結ぶ端子制約グラフデータ5
0を作成し、第1の移動端子(A)と仲介端子(L)を
結ぶ端子制約グラフ50の挟む配線束を、仲介端子
(L)と端子(H、I、J)を結ぶ端子制約グラフデー
タ50の挟む配線束に加えた配線束を記録する。ただ
し、第1の移動端子(A)に接続する配線がその配線束
に含まれる場合はそれを記録から除く。一方、第1の移
動端子(A)の元の仕切部屋には隣接するが、その移動
先の仕切部屋には隣接しない部品端子(C、D、E)に
ついては、その部品端子と第1の移動端子(A)を結ん
でいた端子制約グラフデータ50を削除する。それ以外
の部品端子(F、G、K、B)と第1の移動端子(A)
を接続する端子制約グラフデータ50についても、その
接続方向を再定義し更新する。 (2)第1の移動端子(A)の元の仕切部屋に空端子
(図28の端子M)を設定し、第1の移動端子(A)と
結ばれていた部品端子のうち、空端子(M)が仕切線を
介して隣接する部品端子(K、B、C、D、E、F、
G)を結ぶ端子制約グラフデータ50を作成し、以前の
第1の移動端子との間の配線束を空端子との間の配線束
として記録する。また、その空端子と移動後の第1の移
動端子とを結ぶ端子制約グラフデータ50を作成し、そ
の間に挟む配線は無しとして記録する。ここで、第1の
移動端子と接続する配線が有り、それが第1の移動端子
の移動により引き伸ばされる場合は、その配線を第1の
移動端子から、その他端までの、空端子の片側の部品端
子と結ぶ端子制約グラフデータ50に追加し記録する。The terminal constraint graph data 50 connecting the first moving terminal and the intermediate terminal is read, and the nodes at the other end (from F to K and B) are not adjacent to the original partition room of the first moving terminal. 27, the terminals H, I, and J are not adjacent to the partition room of the terminal A, but are not adjacent to the partition room of the terminal A in FIG. Adjacent. In this case, terminal constraint graph data 5 connecting the first moving terminal (A) and the terminals (H, I, J) as nodes.
0, a terminal constraint graph 50 connecting the first moving terminal (A) and the intermediate terminal (L), and a terminal bundle graph connecting the intermediate terminal (L) and the terminals (H, I, J). The wiring bundle added to the wiring bundle sandwiching the data 50 is recorded. However, if the wiring connected to the first moving terminal (A) is included in the wiring bundle, it is excluded from the recording. On the other hand, as for the component terminals (C, D, E) which are adjacent to the original partition room of the first moving terminal (A) but not adjacent to the destination partition room, the component terminals and the first terminal are not connected to the first partition terminal. The terminal constraint graph data 50 connecting the moving terminal (A) is deleted. Other component terminals (F, G, K, B) and first moving terminal (A)
Are also redefined and updated for the terminal constraint graph data 50 connecting. (2) An empty terminal (terminal M in FIG. 28) is set in the original partition room of the first moving terminal (A), and among the component terminals connected to the first moving terminal (A), the empty terminal (M) is a component terminal (K, B, C, D, E, F,
G) is created, and the wire bundle with the previous first moving terminal is recorded as the wire bundle with the empty terminal. Further, terminal constraint graph data 50 connecting the empty terminal and the first moving terminal after the movement is created, and it is recorded that there is no wiring sandwiched therebetween. Here, when there is a wiring connected to the first moving terminal and it is stretched by the movement of the first moving terminal, the wiring is connected from the first moving terminal to one end of the empty terminal from the other end. It is added to and recorded in the terminal constraint graph data 50 connected to the component terminal.
【0192】次に、図形レイアウト圧縮装置1000の
ステップS104からステップS107により、新規あ
るいは更新の端子制約グラフデータ50の部品相対移動
限界長62を計算し、また、部品制約グラフデータ50
を更新する。そして、更新した端子制約グラフ番号51
を検査配列に記録する。以上の処理を全ての新規あるい
は更新の端子制約グラフデータ50に適用した後に、図
形レイアウト圧縮装置2000のステップS503から
S510の処理を行ない、同一部品の両端の端子制約グ
ラフの間の挟む配線の束の幅の設計基準への違反があれ
ば解消する。次に、図形レイアウト圧縮装置2000の
ステップS210、S108からS110の手順でX方
向及びY方向の部品制約グラフデータ60の最短経路を
計算しコンパクションする。その後に元の処理に戻る
(ステップS306)。Next, the part relative movement limit length 62 of the new or updated terminal constraint graph data 50 is calculated in steps S104 to S107 of the graphic layout compression apparatus 1000, and the part constraint graph data 50 is calculated.
To update. Then, the updated terminal constraint graph number 51
Is recorded in the test sequence. After the above processing is applied to all new or updated terminal constraint graph data 50, the processing of steps S503 to S510 of the graphic layout compression apparatus 2000 is performed, and a bundle of wires sandwiched between the terminal constraint graphs at both ends of the same component is processed. If there is a violation of the design criteria of the width of, it will be resolved. Next, the shortest path of the component constraint graph data 60 in the X direction and the Y direction is calculated and compacted in the procedure of steps S210 and S108 to S110 of the graphic layout compression apparatus 2000. Thereafter, the process returns to the original process (step S306).
【0193】次に、図形レイアウト圧縮装置1000の
ステップS111により、配線コンパクション手段10
8が、配線に関して、その配線を挟む端子制約グラフデ
ータ50の一方の端の部品端子の形に添って配線を寄せ
て折り曲げた八角形形状の配線限界位置データ80を作
成し記憶し、 最後に、再配線手段109が、その限界
位置以内の空間に配線を斜め線を有する自由な形状に再
配線する(ステップS111)。Next, in step S111 of the graphic layout compression apparatus 1000, the wiring compaction means 10
8 creates and stores octagonal wiring limit position data 80 in which the wiring is brought together and bent along the shape of the component terminal at one end of the terminal constraint graph data 50 sandwiching the wiring. Then, the rewiring means 109 rewires the wiring into a free shape having oblique lines in a space within the limit position (step S111).
【0194】こうして、図形レイアウト圧縮装置300
0では、部品を基板外形内に、順次に詰め込んで配置し
配線も部品と一緒に移す事で部品レイアウトと配線を最
密にコンパクション出来る。Thus, the graphic layout compression apparatus 300
In the case of 0, the component layout and the wiring can be compactly packed by arranging the components sequentially in the outer shape of the board and moving the wiring together with the components.
【0195】その理由は、仕切部屋間部品移動手段21
0が基板外形内の仕切部屋の部品端子による充填状況を
把握し、空いている仕切部屋に部品を移動し充填するた
めである。The reason is that the part moving means 21 between partition rooms
Numeral 0 is for grasping the filling state by the component terminals of the partition room in the outer shape of the board, and moving and filling the components into the empty partition room.
【0196】本発明の第4の実施の形態である図形レイ
アウト圧縮装置4000について図面を参照して詳細に
説明する。図形レイアウト圧縮装置4000は、図形レ
イアウト圧縮装置1000と同じく、プログラム制御に
より動作するコンピュータ100と、表示部101と、
操作部102から構成されている。A graphic layout compression apparatus 4000 according to a fourth embodiment of the present invention will be described in detail with reference to the drawings. Like the graphic layout compression apparatus 1000, the graphic layout compression apparatus 4000 includes a computer 100 that operates under program control, a display unit 101,
An operation unit 102 is provided.
【0197】コンピュータ100の構成は図29の通り
であり、図形レイアウト圧縮装置1000の構成に加え
て部品移動指定手段301を備える。部品移動指定手段
301は、各部品の移動方向を指定する部品移動目標ベ
クトルデータ63(図31(b))をレイアウトの任意
の位置に向けて設定する。The configuration of the computer 100 is as shown in FIG. 29. In addition to the configuration of the graphic layout compression apparatus 1000, the computer 100 is provided with a component movement designation means 301. The component movement designation means 301 sets the component movement target vector data 63 (FIG. 31B) for designating the movement direction of each component toward an arbitrary position in the layout.
【0198】次に、図30、図31、図32を参照して
図形レイアウト圧縮装置4000の全体の動作について
詳細に説明する。図30は図形レイアウト圧縮装置40
00の動作を表すフローチャートである。図31と図3
2は図形レイアウト圧縮装置4000の処理動作を説明
するための絵柄を示す平面図である。図31(a)は図
形レイアウト圧縮装置4000の処理の対象となる印刷
配線板の初期のレイアウトと部品の移動目標グラフを示
し、図32(c)は、図形レイアウト圧縮装置4000
による処理を終了した状態のレイアウトを示す平面図で
ある。Next, the overall operation of the graphic layout compression apparatus 4000 will be described in detail with reference to FIG. 30, FIG. 31, and FIG. FIG. 30 is a diagram layout compression apparatus 40.
It is a flowchart showing operation | movement of 00. FIG. 31 and FIG.
FIG. 2 is a plan view showing a picture for explaining the processing operation of the graphic layout compression apparatus 4000. FIG. 31A shows an initial layout of a printed wiring board to be processed by the graphic layout compression apparatus 4000 and a movement target graph of parts, and FIG. 32C shows a graphic layout compression apparatus 4000.
FIG. 7 is a plan view showing a layout in a state in which the processing of FIG.
【0199】先ず、レイアウトデータ変換手段111
は、図形レイアウト圧縮装置1000のステップS10
0により、レイアウトデータ20から素片データ30を
作成する。次に、基板領域を仕切部屋に分割する(図3
1(a))。次に、端子制約グラフ作成手段104が、
仕切部屋毎に、制約グラフデータ40と制約グラフ順位
データ42を作成する(ステップS100)。First, the layout data conversion means 111
Corresponds to step S10 of the graphic layout compression apparatus 1000.
Based on 0, the segment data 30 is created from the layout data 20. Next, the substrate area is divided into partition rooms (FIG. 3).
1 (a)). Next, the terminal constraint graph creation means 104
The constraint graph data 40 and the constraint graph rank data 42 are created for each partition room (step S100).
【0200】次に、部品移動指定手段301が、各部品
それぞれをレイアウトの任意の位置の移動目標位置63
0に向けた部品移動目標ベクトルデータ63とコンパク
ション中心位置を以下の様にして設定する。操作指令入
力手段110が操作者から管面でのマウス操作、あるい
はキーボード操作等により指示を受け取り、各部品毎
に、その初期の位置から移動目標位置630まで張った
ベクトルをその部品移動目標ベクトルデータ63とする
(図31(b))。そして、コンパクション中心位置デ
ータをX方向の座標軸とY方向の座標軸を管面に表示し
つつ移動し、その原点をコンパクション中心位置データ
64として記憶する。また、新たに挿入する配線を指定
する。このデータ入力は、操作指令入力手段110が複
数の部品の部品移動目標ベクトルデータ63の群を通信
回線を通じ読み込み、あるいは磁気記録媒体から読み込
む事でも行なえる。[0200] Next, the component movement specifying means 301 assigns each of the components to the movement target position 63 at an arbitrary position in the layout.
The component movement target vector data 63 toward 0 and the compaction center position are set as follows. The operation command input means 110 receives an instruction from the operator by a mouse operation or a keyboard operation on the screen, and for each component, a vector extending from its initial position to the movement target position 630 is represented by component movement target vector data. 63 (FIG. 31B). Then, the compaction center position data is moved while displaying the X-axis coordinate axis and the Y-direction coordinate axis on the display screen, and the origin thereof is stored as the compaction center position data 64. Also, a newly inserted wiring is specified. This data input can also be performed by the operation command input means 110 reading a group of the component movement target vector data 63 of a plurality of components through a communication line or reading from a magnetic recording medium.
【0201】図形レイアウト圧縮装置4000では、部
品制約グラフデータ60の節として移動目標起点と名付
ける不動点を加える。そして、部品のY方向(下方向)
の部品移動目標ベクトルデータ63の成分、即ち、移動
目標距離をグラフの長さとし、移動目標起点を第1の節
とし部品番号32を第2の節とするY方向の部品制約グ
ラフデータ60を作成する。同様に、部品のX方向(左
方向)の移動目標距離をグラフの長さとするX方向の部
品制約グラフデータ60を作成する。この様に移動目標
起点と部品とを結ぶ部品制約グラフデータ60を作成す
る事により、部品を移動目標ベクトルデータ63に合わ
せて移動する事ができる。The graphic layout compression apparatus 4000 adds a fixed point named a movement target starting point as a node of the part constraint graph data 60. And the Y direction (downward) of the part
Of the component movement target vector data 63, that is, the movement target distance is defined as the length of the graph, the movement target starting point is defined as the first node, and the component number 32 in the Y direction is defined as the second node. I do. Similarly, component constraint graph data 60 in the X direction is created with the target length of the component in the X direction (left direction) as the length of the graph. By creating the part constraint graph data 60 connecting the movement target start point and the part in this way, the part can be moved in accordance with the movement target vector data 63.
【0202】また、図形レイアウト圧縮装置4000
は、全部品の移動方向を任意のレイアウト位置に向けた
部品移動目標ベクトルデータ63を一括して設定する事
で部品レイアウトを収束でき、あるいはその逆方向に向
けて一括して設定する事で部品レイアウトを拡大する様
に、部品移動目標ベクトルデータ63を一括して設定す
る事もできる(ステップS301)。Also, figure layout compression apparatus 4000
The component layout can be converged by setting the component movement target vector data 63 in which the moving directions of all the components are directed to an arbitrary layout position, or the components can be set collectively in the opposite direction. It is also possible to collectively set the component movement target vector data 63 so as to enlarge the layout (step S301).
【0203】次に、図形レイアウト圧縮装置1000の
ステップS104からS107の処理により、仕切部屋
に収納した部品端子(あるいは、空端子)と仕切線を介
して隣接する部品端子とを節として記録する端子制約グ
ラフデータ50を作成し、また、その両部品を節として
記録する部品制約グラフデータ60を作成する(ステッ
プS104からS107)。Next, by the processing of steps S104 to S107 of the graphic layout compression apparatus 1000, a terminal for recording a component terminal (or an empty terminal) housed in a partition room and a component terminal adjacent via a partition line as a node. The constraint graph data 50 is created, and component constraint graph data 60 for recording both parts as nodes is created (steps S104 to S107).
【0204】次に、ステップS408は、部品コンパク
ション手段107が、先に作成した移動目標の起点と部
品とを結ぶ部品制約グラフデータ60と部品同士を結ぶ
部品制約グラフデータ60とを用い、図32(a)に示
す様に部品端子毎にコンパクション中心位置データ64
のX座標の右側の部品はX方向の左に向かう移動を、左
側の部品はX方向の右に向かう移動を行なう。Next, in step S408, the component compaction means 107 uses the component constraint graph data 60 connecting the starting point of the movement target and the component created earlier and the component constraint graph data 60 connecting the components, as shown in FIG. As shown in (a), compaction center position data 64 is provided for each component terminal.
The part on the right side of the X coordinate moves leftward in the X direction, and the part on the left side moves rightward in the X direction.
【0205】すなわち、コンパクション中心位置データ
64のX座標に向かうX方向の最短経路を計算しつつ部
品を最短経路長で移動させる。これは、最短経路計算手
段105が、ダイクストラ法によるコンパクション手法
により、コンパクション中心位置データ64のX座標に
重なる仕切部屋の部品及び移動目標起点からX方向の部
品制約グラフデータ60の既存の最短経路の節(部品端
子)に接続するX方向の部品制約グラフデータ60を抽
出する。そして、その接続する部品の最短経路長に部品
制約グラフデータ60の部品相対移動限界長62を加え
た値を計算し、この値を一番短くする部品制約グラフデ
ータ60を選び、その値を、部品制約グラフデータ60
の他端の節(部品)の最短経路長とし、この部品制約グ
ラフデータ60を最短経路に加える。また、その部品制
約グラフデータ60で結ばれる部品をその最短経路長で
X方向に移動させ配置する。That is, the component is moved with the shortest path length while calculating the shortest path in the X direction toward the X coordinate of the compaction center position data 64. This is because the shortest path calculation means 105 calculates the existing shortest path of the part constraint graph data 60 in the X direction from the part of the partition room overlapping the X coordinate of the compaction center position data 64 and the movement target starting point by the compaction method by the Dijkstra method. The X-direction component constraint graph data 60 connected to the node (component terminal) is extracted. Then, a value obtained by adding the component relative movement limit length 62 of the component constraint graph data 60 to the shortest path length of the connected component is calculated, and the component constraint graph data 60 that minimizes this value is selected. Parts constraint graph data 60
And the component constraint graph data 60 is added to the shortest path. Further, the components connected by the component constraint graph data 60 are moved and arranged in the X direction with the shortest path length.
【0206】この処理を繰り返し、X方向の部品制約グ
ラフデータ60の最短経路を計算し、X方向に部品レイ
アウトをコンパクションする(ステップS408)。This process is repeated to calculate the shortest path of the component constraint graph data 60 in the X direction, and compact the component layout in the X direction (step S408).
【0207】次に、以上のステップS408の処理を、
同様にY方向に対して繰り返し、Y方向の部品制約グラ
フデータ60の最短経路を計算し、図32(b)に示す
様に、Y方向に部品レイアウトをコンパクションする
(ステップS410)。Next, the processing in step S408 is
Similarly, the process is repeated in the Y direction, the shortest path of the component constraint graph data 60 in the Y direction is calculated, and the component layout is compacted in the Y direction as shown in FIG. 32B (step S410).
【0208】次に、図形レイアウト圧縮装置1000の
ステップS111により、配線コンパクション手段10
8が、配線に関して、その配線を挟む端子制約グラフデ
ータ50の一方の端の部品端子の形に添って配線を寄せ
て折り曲げた八角形形状の配線限界位置データ80を作
成し記憶し、 最後に、再配線手段109が、その限界
位置以内の空間に、図32(c)に示す様に、配線を斜
め線を有する自由な形状に再配線する(ステップS11
1)。Next, in step S111 of the graphic layout compression apparatus 1000, the wiring compaction means 10
8 creates and stores octagonal wiring limit position data 80 in which the wiring is brought together and bent along the shape of the component terminal at one end of the terminal constraint graph data 50 sandwiching the wiring. The rewiring means 109 rewires the wiring into a free shape having diagonal lines as shown in FIG. 32C in a space within the limit position (step S11).
1).
【0209】また、以上の処理は、部品移動指定手段3
01が部品移動目標ベクトルデータ63を設定した後に
図形レイアウト圧縮装置2000あるいは3の動作によ
りレイアウトをコンパクションする事で、部品レイアウ
トの中心に向けて更に密に部品と配線をコンパクション
する事ができる。The above processing is performed by the component movement specifying means 3
01 sets the component movement target vector data 63, and then compacts the layout by the operation of the graphic layout compression device 2000 or 3, so that components and wiring can be compacted more closely toward the center of the component layout.
【0210】この様にして、図形レイアウト圧縮装置4
000は、予め定めた目標位置を目指して部品を移動で
き、部品レイアウトを広げる事も、縮小する事もできる
コンパクション処理を行なえる。Thus, the graphic layout compression device 4
000 can perform a compaction process that can move a part toward a predetermined target position and can expand or reduce the part layout.
【0211】その理由は、図形レイアウト圧縮装置40
00は、部品の移動方向を移動目標で指定する部品移動
指定手段301が、その部品と移動の起点とを結び、そ
の移動目標ベクトルデータ63をグラフ長とする部品制
約グラフデータ60を作成し、それを部品同士の部品制
約グラフデータ60に加え、それらにより部品レイアウ
トをコンパクションするためである。The reason is that the graphic layout compression device 40
00, the part movement specifying means 301 for specifying the movement direction of the part by the movement target creates the part constraint graph data 60 that connects the part with the starting point of the movement and has the movement target vector data 63 as a graph length; This is for adding the component constraint graph data 60 of the components to each other and compacting the component layout with them.
【0212】また、図形レイアウト圧縮装置4000
は、操作指令入力手段110が部品レイアウトのコンパ
クション中心位置データ64を入力し、そのコンパクシ
ョン中心位置に向けて部品コンパクション手段が107
が部品レイアウトをコンパクションする事ができる。Also, figure layout compression apparatus 4000
The operation command input unit 110 inputs the compaction center position data 64 of the component layout, and the component compaction unit 107 moves toward the compaction center position.
Can compact the component layout.
【0213】[0213]
【発明の効果】本発明は次のような効果を奏する。The present invention has the following effects.
【0214】第1に、部品端子を仕切部屋に配置し、配
線は仕切線の両側の部品端子の端子制約グラフデータに
配線束幅を記録して取り込むデータ構造を用いて部品と
配線をコンパクションし、斜め配線を含む自由な形で配
線を行なえるコンパクションができる。その理由は、隣
接する仕切部屋に収納した部品端子同士が、その間の配
線束を介してX方向及びY方向へ移動可能な距離を部品
制約グラフデータに記録し、この部品制約グラフデータ
を元に部品レイアウトをコンパクションするからであ
る。First, the component terminals are arranged in the partition room, and the wiring is compacted by using a data structure in which the wiring bundle width is recorded and taken into the terminal constraint graph data of the component terminals on both sides of the partition line. In addition, compaction can be performed in any form including diagonal wiring. The reason is that the distance that the component terminals housed in the adjacent partitions can move in the X and Y directions via the wiring bundle therebetween is recorded in the component constraint graph data, and based on this component constraint graph data, This is because the component layout is compacted.
【0215】第2に、コンパクションのネックを低減
し、レイアウトをより小さい領域へコンパクションする
事ができる。これは、(a)配線の袋形状、即ち、袋小
路を解消する事で、配線間隙間に配線経路を探索し易く
した、(b)配線の流れを整流化しビアホールを低減し
た、(c)部品間の配線を低減する方向に配線の順番を
変え、部品レイアウトをより小さな領域にコンパクショ
ンできる様にした、の(a)(b)(c)の理由によ
る。Second, it is possible to reduce the bottleneck of compaction and compact the layout to a smaller area. This is because (a) by eliminating the bag shape of the wiring, that is, by eliminating the dead end, it is easy to search for the wiring path between the wiring gaps, (b) the flow of the wiring is rectified, and the via hole is reduced; This is because the order of the wirings is changed in the direction of reducing the number of wirings between them so that the component layout can be compacted into a smaller area (a), (b) and (c).
【0216】第3に、基板外形内に部品を順次に詰め込
んで配置し、配線も部品と一緒に移す事で、部品レイア
ウトと配線を最密にコンパクションすることができる。
その理由は、仕切部屋間部品移動手段が基板外形内の仕
切部屋の部品端子による充填状況を把握し、空いている
仕切部屋に部品を移動し充填するためである。Third, by arranging the components sequentially in the outer shape of the board and moving the wiring together with the components, the component layout and the wiring can be compactly packed.
The reason for this is that the inter-partition-parts moving means grasps the state of filling by the component terminals of the partition within the outer shape of the board, and moves and fills the parts into an empty partition.
【0217】第4に、部品レイアウトの中心に向けて更
に密に部品と配線をコンパクションする事ができる。こ
れは、部品移動指定手段が部品移動目標ベクトルデータ
を設定した後にレイアウトをコンパクションするからで
ある。Fourth, components and wiring can be compacted more closely toward the center of the component layout. This is because the layout is compacted after the component movement specifying means sets the component movement target vector data.
【0218】第5に、予め定めた目標位置を目指して部
品を移動でき、部品レイアウトの拡大及び縮小のどちら
でも可能なコンパクション処理を行なうことができる。
その理由は、部品の移動方向を移動目標で指定する部品
移動指定手段が、その部品と移動の起点とを結び、その
移動目標ベクトルデータをグラフ長とする部品制約グラ
フデータを作成し、それを部品同士の部品制約グラフデ
ータに加え、それらにより部品レイアウトをコンパクシ
ョンするためである。また、操作指令入力手段が部品レ
イアウトのコンパクション中心位置データを入力し、そ
のコンパクション中心位置に向けて部品コンパクション
手段がが部品レイアウトをコンパクションするためであ
る。Fifth, a component can be moved to a predetermined target position, and compaction processing capable of either expanding or reducing the component layout can be performed.
The reason is that the component movement specifying means for specifying the moving direction of the component by the moving target connects the component to the starting point of the movement, creates the part constraint graph data having the moving target vector data as the graph length, and This is for compacting the component layout with the component constraint graph data of the components. Also, the operation command input means inputs compaction center position data of the component layout, and the component compaction means compacts the component layout toward the compaction center position.
【0219】以上、本発明を実施の形態に基づいて説明
したが、本発明はこれに限定されるものではなく、当業
者の通常の知識の範囲内でその変更や改良が可能である
ことは勿論である。The present invention has been described based on the embodiments. However, the present invention is not limited to the embodiments, and it is understood that changes and improvements can be made within the ordinary knowledge of those skilled in the art. Of course.
【図1】本発明の第1の実施の形態である図形レイアウ
ト圧縮装置1000の機能ブロック図である。FIG. 1 is a functional block diagram of a graphic layout compression apparatus 1000 according to a first embodiment of the present invention.
【図2】図形レイアウト圧縮装置1000の動作のフロ
ーチャートである。FIG. 2 is a flowchart of an operation of the graphic layout compression apparatus 1000.
【図3】本発明の各種データの構造を示す図である。FIG. 3 is a diagram showing the structure of various data of the present invention.
【図4】本発明の各種データの構造を示す図である。FIG. 4 is a diagram showing the structure of various data of the present invention.
【図5】本発明の各種データの構造を示す図である。FIG. 5 is a diagram showing the structure of various data of the present invention.
【図6】図形レイアウト圧縮装置1000の動作を説明
するための絵柄を示す平面図である。FIG. 6 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 1000;
【図7】図形レイアウト圧縮装置1000の動作を説明
するための絵柄を示す平面図である。FIG. 7 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 1000;
【図8】図形レイアウト圧縮装置1000の動作を説明
するための絵柄を示す平面図である。FIG. 8 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 1000;
【図9】端子制約グラフ50の作成手順を示す図であ
る。FIG. 9 is a diagram showing a procedure for creating a terminal constraint graph 50.
【図10】部品相対移動限界長62の概念を示す図であ
る。FIG. 10 is a diagram illustrating the concept of a component relative movement limit length 62;
【図11】仕切線の変更手順を示す図である。FIG. 11 is a diagram showing a procedure for changing a partition line.
【図12】本発明の第2の実施の形態である図形レイア
ウト圧縮装置2000の機能ブロック図である。FIG. 12 is a functional block diagram of a graphic layout compression apparatus 2000 according to a second embodiment of the present invention.
【図13】図形レイアウト圧縮装置2000の動作のフ
ローチャートである。FIG. 13 is a flowchart of the operation of the graphic layout compression apparatus 2000.
【図14】図形レイアウト圧縮装置2000の動作のフ
ローチャートである。FIG. 14 is a flowchart of the operation of the graphic layout compression apparatus 2000.
【図15】図形レイアウト圧縮装置2000の動作のフ
ローチャートである。FIG. 15 is a flowchart of the operation of the graphic layout compression apparatus 2000.
【図16】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。FIG. 16 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000;
【図17】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。FIG. 17 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000;
【図18】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。FIG. 18 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000.
【図19】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。FIG. 19 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000.
【図20】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。FIG. 20 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000;
【図21】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。21 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000. FIG.
【図22】図形レイアウト圧縮装置2000の動作を説
明するための絵柄を示す平面図である。FIG. 22 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 2000.
【図23】本発明の第3の実施の形態である図形レイア
ウト圧縮装置3000の機能ブロック図である。FIG. 23 is a functional block diagram of a graphic layout compression device 3000 according to a third embodiment of the present invention.
【図24】図形レイアウト圧縮装置3000の動作のフ
ローチャートである。FIG. 24 is a flowchart of the operation of the graphic layout compression device 3000;
【図25】図形レイアウト圧縮装置3000の動作を説
明するための絵柄を示す平面図である。FIG. 25 is a plan view showing a picture for explaining the operation of the graphic layout compression device 3000;
【図26】図形レイアウト圧縮装置3000の動作を説
明するための絵柄を示す平面図である。FIG. 26 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 3000;
【図27】図形レイアウト圧縮装置3000の動作を説
明するための絵柄を示す平面図である。FIG. 27 is a plan view showing a picture for explaining the operation of the graphic layout compression device 3000;
【図28】図形レイアウト圧縮装置3000の動作を説
明するための絵柄を示す平面図である。FIG. 28 is a plan view showing a picture for explaining the operation of the graphic layout compression apparatus 3000;
【図29】本発明の第4の実施の形態である図形レイア
ウト圧縮装置4000の機能ブロック図である。FIG. 29 is a functional block diagram of a graphic layout compression device 4000 according to the fourth embodiment of the present invention.
【図30】図形レイアウト圧縮装置4000の動作を表
すフローチャートである。FIG. 30 is a flowchart showing the operation of the graphic layout compression device 4000.
【図31】図形レイアウト圧縮装置4000の処理動作
を説明するための絵柄を示す平面図である。FIG. 31 is a plan view showing a picture for explaining the processing operation of the graphic layout compression apparatus 4000;
【図32】図形レイアウト圧縮装置4000の処理動作
を説明するための絵柄を示す平面図である。FIG. 32 is a plan view showing a picture for explaining the processing operation of the graphic layout compression apparatus 4000;
【図33】従来例2の図形レイアウト圧縮装置5000
の機能ブロック図である。FIG. 33 is a diagram layout compression apparatus 5000 of the second conventional example.
3 is a functional block diagram of FIG.
【図34】図形レイアウト圧縮装置5000によるレイ
アウト修正の前後を説明する図である。FIG. 34 is a diagram for explaining before and after layout modification by the graphic layout compression device 5000;
【図35】従来例5による配線の通過経路の変更を説明
する図である。FIG. 35 is a diagram for explaining a change in a wiring passage route according to Conventional Example 5.
1 部品端子 2 配線 3 ビアホール 4 多角形導体形状 20 レイアウトデータ 30 素片データ 40 制約グラフデータ 50 端子制約グラフデータ 60 部品制約グラフデータ 80 配線限界位置データ 100 コンピュータ 101 表示部 102 操作部 103 制約グラフ作成手段 104 端子制約グラフ作成手段 105 最短経路計算手段 107 部品コンパクション手段 108 配線コンパクション手段 109 再配線手段 110 操作指令入力手段 111 レイアウトデータ変換手段 112 仕切部屋配置手段 121 配線整列手段 122 配線更新手段 123 配線整列部品コンパクション手段 210 仕切部屋間部品移動手段 301 部品移動指定手段 1000、2000、3000、4000、5000
図形レイアウト圧縮装置REFERENCE SIGNS LIST 1 component terminal 2 wiring 3 via hole 4 polygonal conductor shape 20 layout data 30 element data 40 constraint graph data 50 terminal constraint graph data 60 component constraint graph data 80 wiring limit position data 100 computer 101 display unit 102 operation unit 103 constraint graph creation Means 104 Terminal constraint graph creation means 105 Shortest path calculation means 107 Parts compaction means 108 Wiring compaction means 109 Rewiring means 110 Operation command input means 111 Layout data conversion means 112 Partition room arrangement means 121 Wiring alignment means 122 Wiring update means 123 Wiring alignment Parts compaction means 210 Parts movement means between partitions 301 Parts movement designation means 1000, 2000, 3000, 4000, 5000
Graphic layout compression device
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−242285(JP,A) 特開 平11−274310(JP,A) 菊池秀雄,”プリント板の斜め配線コ ンパクション手法とその評価”,情報処 理学会研究報告(98−DA−88),平成 10年5月22日,第98巻,第43号,p.29 −34 (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-10-242285 (JP, A) JP-A-11-274310 (JP, A) Hideo Kikuchi, “Diagonal wiring compaction method for printed boards and its evaluation” , Information Processing Society of Japan Research Report (98-DA-88), May 22, 1998, Vol. 98, No. 43, p. 29-34 (58) Field surveyed (Int. Cl. 7 , DB name) G06F 17/50
Claims (21)
ビアホール及び多角形導体形状を有する少なくとも1層
のパターンと、印刷配線板の部品あるいは半導体のセル
とを含むレイアウトデータを読み込み、該レイアウトを
コンパクションする図形レイアウト圧縮装置において、 レイアウトデータから、層面毎に、部品端子、ビアホー
ル、半導体セル、配線、及び部品外形同士で隣接するも
のの組み合わせを両端の節として持つ制約グラフデータ
を作成する手段と、 該レイアウトデータから、層面毎に、部品端子、ビアホ
ール、半導体セル、及び部品外形の配置する領域を分割
する縦方向あるいは横方向の仕切線の位置を計算し、前
記仕切線の両側に隣接する領域に収納される部品端子と
ビアホールを両端の節として持つ端子制約グラフデータ
を計算する手段と、 前記端子制約グラフデータの両端の節の間に挟まれる配
線の幅と必要間隙とを加えた配線束を介し、前記端子制
約グラフデータの一端の節が他端の節にコンパクション
方向で接近し得る部品相対移動限界長を計算する手段
と、 前記部品相対移動限界長を記録すると共に、部品番号を
節として、全層面の端子制約グラフデータをまとめて成
る部品制約グラフデータを作成する手段と、 該部品相対移動限界長以内で、他端の節の部品端子とビ
アホールを移動する部品コンパクション手段と、 前記部品コンパクション手段が出力するレイアウトデー
タに対し、部品とビアホールの間の間隔に斜め配線を含
む配線形状に配線を整形して再配線する再配線手段とを
備えることを特徴とする図形レイアウト圧縮装置。1. A wiring, a component terminal, and a terminal arranged in a two-dimensional space.
A figure layout compression apparatus that reads layout data including at least one layer pattern having a via hole and a polygonal conductor shape and components of a printed wiring board or cells of a semiconductor, and compacts the layout. Means for creating constraint graph data having, as nodes at both ends, a combination of components terminals, via holes, semiconductor cells, wirings, and components that are adjacent to each other, and component terminals, via holes, semiconductors for each layer from the layout data. Calculate the position of a vertical or horizontal partition line that divides an area in which cells and component outlines are arranged, and have a terminal having component terminals and via holes stored in regions adjacent to both sides of the partition line as nodes at both ends. Means for calculating constraint graph data; and Calculate the component relative movement limit length at which the node at one end of the terminal constraint graph data can approach the node at the other end in the compaction direction via a wiring bundle in which the width of the wiring sandwiched between the nodes and the necessary gap are added. Means for recording the part relative movement limit length, and means for creating part constraint graph data obtained by combining terminal constraint graph data of all layers with the part number as a node, and within the part relative movement limit length. A component compaction means for moving a component terminal and a via hole at a node at the other end; and, for layout data output by the component compaction means, shaping the wiring into a wiring shape including a diagonal wiring at an interval between the component and the via hole. A graphic layout compression apparatus, comprising: a rewiring means for rewiring.
置において、前記制約グラフデータを作成する手段が、
同じ信号名の素片同士を互いに不干渉として扱い、他の
信号名の素片から並列に接続される関係の制約グラフデ
ータを作成する事を特徴とする図形レイアウト圧縮装
置。2. The graphic layout compression apparatus according to claim 1, wherein said means for creating said constraint graph data comprises:
A graphic layout compression apparatus characterized in that segments having the same signal name are treated as non-interfering with each other, and constraint graph data of a relationship connected in parallel is created from segments having other signal names.
レイアウト圧縮装置において、更に、 ビアホール、部品端子あるいは半導体セルを表示し、個
々の部品とビアホールの移動目標方向と移動目標距離の
移動目標ベクトルデータを指定する部品移動指定手段
と、 部品番号と不動点を節として記録する部品制約グラフデ
ータを作成する手段とを備えることを特徴とする図形レ
イアウト圧縮装置。3. The graphic layout compression apparatus according to claim 1, further comprising: displaying a via hole, a component terminal, or a semiconductor cell, and moving the individual component and the via hole in the movement target direction and the movement target distance. A graphic layout compression apparatus comprising: component movement specifying means for specifying target vector data; and means for creating component constraint graph data for recording a part number and a fixed point as nodes.
レイアウト圧縮装置において、更に、レイアウトのコン
パクションの中心位置を指定し、前記中心位置に向けて
レイアウトをコンパクションする手段を備えることを特
徴とする図形レイアウト圧縮装置。4. The graphic layout compression apparatus according to claim 1, further comprising means for designating a center position of compaction of the layout and compacting the layout toward the center position. Figure layout compression device.
レイアウト圧縮装置において、更に、部品レイアウトを
コンパクションする際に、基板外形に合わせ、コンパク
ション方向側の部品から順に、部品端子をコンパクショ
ン方向側に移動させ、部品端子を仕切線を越え空いてい
る領域に移動させつつコンパクションする手段を備える
ことを特徴とする図形レイアウト圧縮装置。5. The graphic layout compression apparatus according to claim 1, further comprising, when compacting the component layout, the component terminals in the compaction direction in order from the component in the compaction direction in accordance with the outer shape of the board. A compacting device for moving the part terminal to a side area and moving the part terminal to an empty area beyond the partition line.
レイアウト圧縮装置において、更に、部品端子あるいは
ビアホールあるいは他の配線とのコンパクション方向に
おける順位を変更して、配線をコンパクション方向に寄
せる経路を探索する手段と、その後に部品レイアウトを
コンパクションする手段を備えることを特徴とする図形
レイアウト圧縮装置。6. The graphic layout compression apparatus according to claim 1, further comprising: changing a rank in a compaction direction with respect to a component terminal, a via hole, or another wire, and moving the wire in the compaction direction. And a means for compacting the component layout thereafter.
レイアウト圧縮装置において、更に、配線の袋小路を抽
出し、配線及びビアホールを、部品端子、ビアホール及
び他の配線との順を変えて移動させ、袋小路を解消する
経路を探索する手段を備えることを特徴とする図形レイ
アウト圧縮装置。7. The graphic layout compression apparatus according to claim 1, further comprising extracting a dead path of the wiring, and changing the order of the wiring and the via hole from the order of the component terminal, the via hole, and the other wiring. A figure layout compression apparatus, comprising: means for moving and searching for a route for eliminating a dead alley.
ビアホール及び多角形導体形状を有する少なくとも1層
のパターンと、印刷配線板の部品あるいは半導体のセル
とを含むレイアウトデータを情報処理装置に読み込み、
該レイアウトをコンパクションする図形レイアウト圧縮
方法において、 レイアウトデータから、層面毎に、部品端子、ビアホー
ル、半導体セル、配線、及び部品外形同士で隣接するも
のの組み合わせを両端の節として持つ制約グラフデータ
を作成する段階と、 該レイアウトデータから、層面毎に、部品端子、ビアホ
ール、半導体セル、及び部品外形の配置する領域を分割
する縦方向あるいは横方向の仕切線の位置を計算し、前
記仕切線の両側に隣接する領域に収納される部品端子と
ビアホールを両端の節として持つ端子制約グラフデータ
を計算する段階と、 前記端子制約グラフデータの両端の節の間に挟まれる配
線の幅と必要間隙とを加えた配線束を介し、前記端子制
約グラフデータの一端の節が他端の節にコンパクション
方向で接近し得る部品相対移動限界長を計算する段階
と、 前記部品相対移動限界長を記録すると共に、部品番号を
節として、全層面の端子制約グラフデータをまとめて成
る部品制約グラフデータを作成する段階と、 該部品相対移動限界長以内で、他端の節の部品端子とビ
アホールを移動する部品コンパクション段階と、 部品とビアホールの間の間隔に斜め配線を含む配線形状
に配線を整形して再配線する再配線段階とを含むことを
特徴とする図形レイアウト圧縮方法。8. A wiring, a component terminal, and a component terminal arranged in a two-dimensional space.
The layout data including at least one layer pattern having a via hole and a polygonal conductor shape, and components of a printed wiring board or cells of a semiconductor are read into an information processing apparatus,
In the graphic layout compression method for compacting the layout, constraint graph data having a combination of component terminals, via holes, semiconductor cells, wirings, and components adjacent to each other as component nodes at both ends is created from layout data for each layer surface. From the layout data, for each layer surface, calculate the position of a vertical or horizontal partition line that divides an area where component terminals, via holes, semiconductor cells, and component outlines are arranged, and calculates the positions of both sides of the partition line. Calculating the terminal constraint graph data having component terminals and via holes housed in adjacent regions as nodes at both ends; adding a width and a necessary gap of the wiring sandwiched between the nodes at both ends of the terminal constraint graph data; The node at one end of the terminal constraint graph data can approach the node at the other end in the compaction direction via the wiring bundle Calculating a component relative movement limit length; recording the component relative movement limit length; and creating component constraint graph data that combines terminal constraint graph data of all layers with the component number as a node. A component compaction stage that moves the component terminal and via hole of the other end node within the component relative movement limit length, and a rewiring that reshapes and reroutes the wiring into a wiring shape that includes diagonal wiring in the space between the component and the via hole And a method of compressing a graphic layout.
法において、前記制約グラフデータを作成する段階が、
同じ信号名の素片同士を互いに不干渉として扱い、他の
信号名の素片から並列に接続される関係の制約グラフデ
ータを作成する事を特徴とする図形レイアウト圧縮方
法。9. The graphic layout compression method according to claim 8, wherein the step of creating the constraint graph data comprises:
A graphic layout compression method characterized in that segments having the same signal name are treated as non-interfering with each other, and constraint graph data of a relation of being connected in parallel from segments having other signal names is created.
形レイアウト圧縮方法において、更に、 ビアホール、部品端子あるいは半導体セルを表示し、個
々の部品とビアホールの移動目標方向と移動目標距離の
移動目標ベクトルデータを指定する部品移動指定段階
と、 部品番号と不動点を節として記録する部品制約グラフデ
ータを作成する段階とを含むことを特徴とする図形レイ
アウト圧縮方法。10. The graphic layout compression method according to claim 8, further comprising: displaying a via hole, a component terminal, or a semiconductor cell, and moving a target direction and a target distance of each component and the via hole. A graphic layout compression method, comprising: a part movement specifying step of specifying target vector data; and a step of creating part constraint graph data for recording a part number and a fixed point as nodes.
図形レイアウト圧縮方法において、更に、レイアウトの
コンパクションの中心位置を指定し、前記中心位置に向
けてレイアウトをコンパクションする段階を含むことを
特徴とする図形レイアウト圧縮方法。11. The graphic layout compression method according to claim 8, further comprising a step of designating a center position of compaction of the layout and compacting the layout toward the center position. Figure layout compression method.
図形レイアウト圧縮方法において、更に、部品レイアウ
トをコンパクションする際に、基板外形に合わせ、コン
パクション方向側の部品から順に、部品端子をコンパク
ション方向側に移動させ、部品端子を仕切線を越え空い
ている領域に移動させつつコンパクションする段階を含
むことを特徴とする図形レイアウト圧縮方法。12. The graphic layout compression method according to claim 8, further comprising, when compacting the component layout, the component terminals in the compaction direction in order from the component in the compaction direction in accordance with the outer shape of the board. And compressing the part layout while moving the part terminal to an empty area beyond the partition line.
図形レイアウト圧縮方法において、更に、部品端子ある
いはビアホールあるいは他の配線とのコンパクション方
向における順位を変更して、配線をコンパクション方向
に寄せる経路を探索する段階と、その後に部品レイアウ
トをコンパクションする段階を含むことを特徴とする図
形レイアウト圧縮方法。13. The graphic layout compression method according to claim 8, further comprising: changing the order of the component terminals, via holes, or other wirings in the compaction direction, and moving the wirings in the compaction direction. , And then compacting the component layout.
図形レイアウト圧縮方法において、更に、配線の袋小路
を抽出し、配線及びビアホールを、部品端子、ビアホー
ル及び他の配線との順を変えて移動させ、袋小路を解消
する経路を探索する段階を含むことを特徴とする図形レ
イアウト圧縮方法。14. The graphic layout compression method according to claim 8, further comprising extracting a dead path of the wiring, and changing the order of the wiring and the via hole from the component terminal, the via hole and the other wiring. A method for compressing a graphic layout, comprising a step of moving and searching for a route for eliminating a dead alley.
子、ビアホール及び多角形導体形状を有する少なくとも
1層のパターンと、印刷配線板の部品あるいは半導体の
セルとを含むレイアウトデータを情報処理装置に読み込
ませ、コンパクション処理を施したレイアウトデータを
出力させる図形レイアウト圧縮プログラムを記録した機
械読取可能な記録媒体において、 レイアウトデータから、層面毎に、部品端子、ビアホー
ル、半導体セル、配線、及び部品外形同士で隣接するも
のの組み合わせを両端の節として持つ制約グラフデータ
を作成する処理と、 該レイアウトデータから、層面毎に、部品端子、ビアホ
ール、半導体セル、及び部品外形の配置する領域を分割
する縦方向あるいは横方向の仕切線の位置を計算し、前
記仕切線の両側に隣接する領域に収納される部品端子と
ビアホールを両端の節として持つ端子制約グラフデータ
を計算する処理と、 前記端子制約グラフデータの両端の節の間に挟まれる配
線の幅と必要間隙とを加えた配線束を介し、前記端子制
約グラフデータの一端の節が他端の節にコンパクション
方向で接近し得る部品相対移動限界長を計算する処理
と、 前記部品相対移動限界長を記録すると共に、部品番号を
節として、全層面の端子制約グラフデータをまとめて成
る部品制約グラフデータを作成する処理と、 該部品相対移動限界長以内で、他端の節の部品端子とビ
アホールを移動する部品コンパクション処理と、 部品とビアホールの間の間隔に斜め配線を含む配線形状
に配線を整形して再配線する再配線処理とを情報処理装
置に実行させることを特徴とする図形レイアウト圧縮プ
ログラムを記録した記録媒体。15. An information processing apparatus sends layout data including at least one layer pattern having wiring, component terminals, via holes, and a polygonal conductor shape arranged in a two-dimensional space, and components of a printed wiring board or cells of a semiconductor. On a machine-readable recording medium on which a graphic layout compression program for reading and outputting layout data subjected to compaction processing is recorded, component terminals, via holes, semiconductor cells, wiring, and component outlines are determined for each layer surface from layout data. A process of creating constraint graph data having a combination of adjacent ones as nodes at both ends, and a vertical or vertical direction for dividing an area where component terminals, via holes, semiconductor cells, and component outlines are arranged for each layer surface from the layout data. Calculate the position of the horizontal divider line, adjacent to both sides of the divider line Processing for calculating terminal constraint graph data having component terminals and via holes as nodes at both ends accommodated in a region to be stored, and the width and necessary gap of the wiring sandwiched between the nodes at both ends of the terminal constraint graph data are added. Through a wiring bundle, a process of calculating a relative movement limit length of a part at which a node at one end of the terminal constraint graph data can approach a node at the other end in a compaction direction, and recording the component relative movement limit length, and A process of creating component constraint graph data that combines terminal constraint graph data of all layers, with a node as a node, and a component compaction process of moving a component terminal and a via hole of the node at the other end within the component relative movement limit length. And causing the information processing apparatus to perform a rewiring process of shaping and rewiring the wiring into a wiring shape including a diagonal wiring in an interval between the component and the via hole. Recording medium for recording a form layout compressor.
て、前記制約グラフデータを作成する処理が、同じ信号
名の素片同士を互いに不干渉として扱い、他の信号名の
素片から並列に接続される関係の制約グラフデータを情
報処理装置に作成させることを特徴とする図形レイアウ
ト圧縮プログラムを記録した記録媒体。16. The recording medium according to claim 15, wherein the processing for creating the constraint graph data treats segments having the same signal name as non-interfering with each other and connects in parallel from segments having other signal names. A recording medium on which a graphic layout compression program is recorded, which causes an information processing apparatus to create constraint graph data of a relation to be performed.
の記録媒体において、更に、 ビアホール、部品端子あるいは半導体セルを表示し、個
々の部品とビアホールの移動目標方向と移動目標距離の
移動目標ベクトルデータを指定する部品移動指定処理
と、 部品番号と不動点を節として記録する部品制約グラフデ
ータを作成する処理とを情報処理装置に実行させること
を特徴とする図形レイアウト圧縮プログラムを記録した
記録媒体。17. The recording medium according to claim 15, further comprising displaying a via hole, a component terminal or a semiconductor cell, and a moving target vector of a moving target direction and a moving target distance of each component and the via hole. A recording medium storing a graphic layout compression program for causing an information processing apparatus to execute a component movement designation process for designating data and a process for creating component constraint graph data for recording a component number and a fixed point as nodes. .
の記録媒体において、更に、レイアウトのコンパクショ
ンの中心位置を指定し、前記中心位置に向けてレイアウ
トをコンパクションする処理を情報処理装置に実行させ
ることを特徴とする図形レイアウト圧縮プログラムを記
録した記録媒体。18. The recording medium according to claim 15, further comprising: designating a center position of compaction of the layout, and causing the information processing apparatus to execute a process of compacting the layout toward the center position. A recording medium having recorded thereon a graphic layout compression program.
の記録媒体において、更に、部品レイアウトをコンパク
ションする際に、基板外形に合わせ、コンパクション方
向側の部品から順に、部品端子をコンパクション方向側
に移動させ、部品端子を仕切線を越え空いている領域に
移動させつつコンパクションする処理を情報処理装置に
実行させることを特徴とする図形レイアウト圧縮プログ
ラムを記録した記録媒体。19. The recording medium according to claim 15, further comprising: when compacting the component layout, the component terminals are arranged in the compaction direction side in order from the component in the compaction direction according to the board outline. A recording medium on which a graphic layout compression program is recorded, wherein the information processing apparatus executes a compaction process while moving the component terminal to a vacant area beyond the partition line.
の記録媒体において、更に、部品端子あるいはビアホー
ルあるいは他の配線とのコンパクション方向における順
位を変更して、配線をコンパクション方向に寄せる経路
を探索する処理と、その後に部品レイアウトをコンパク
ションする処理とを情報処理装置に実行させることを特
徴とする図形レイアウト圧縮プログラムを記録した記録
媒体。20. The recording medium according to claim 15, further comprising: changing the order of the component terminals, via holes, or other wirings in the compaction direction, and searching for a route that brings the wirings in the compaction direction. A recording medium storing a graphic layout compression program for causing an information processing apparatus to execute a process of performing a component layout and a process of compacting a component layout thereafter.
の記録媒体において、更に、配線の袋小路を抽出し、配
線及びビアホールを、部品端子、ビアホール及び他の配
線との順を変えて移動させ、袋小路を解消する経路を探
索する処理を情報処理装置に実行させることを特徴とす
る図形レイアウト圧縮プログラムを記録した記録媒体。21. The recording medium according to claim 15, further comprising extracting a dead path of the wiring, and moving the wiring and the via hole in the order of the component terminal, the via hole, and the other wiring. And a recording medium storing a graphic layout compression program for causing an information processing apparatus to execute a process of searching for a route for eliminating a dead alley.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10265489A JP3080161B2 (en) | 1998-09-18 | 1998-09-18 | Graphic layout compression apparatus, graphic layout compression method, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10265489A JP3080161B2 (en) | 1998-09-18 | 1998-09-18 | Graphic layout compression apparatus, graphic layout compression method, and recording medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000099552A JP2000099552A (en) | 2000-04-07 |
JP3080161B2 true JP3080161B2 (en) | 2000-08-21 |
Family
ID=17417900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10265489A Expired - Fee Related JP3080161B2 (en) | 1998-09-18 | 1998-09-18 | Graphic layout compression apparatus, graphic layout compression method, and recording medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3080161B2 (en) |
-
1998
- 1998-09-18 JP JP10265489A patent/JP3080161B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
菊池秀雄,"プリント板の斜め配線コンパクション手法とその評価",情報処理学会研究報告(98−DA−88),平成10年5月22日,第98巻,第43号,p.29−34 |
Also Published As
Publication number | Publication date |
---|---|
JP2000099552A (en) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6385758B1 (en) | System and method for compacting a graphic layout | |
JP3120838B2 (en) | Graphic layout compression system and graphic layout compression method | |
JP3077757B2 (en) | Layout compaction method and layout compaction apparatus | |
JP3070678B2 (en) | Graphic layout changing system and graphic layout changing method | |
Weste | Virtual grid symbolic layout | |
US6035108A (en) | Figure layout compaction method and compaction device | |
US5272645A (en) | Channel routing method | |
JP3219500B2 (en) | Automatic wiring method | |
US5953236A (en) | Method and apparatus for implementing engineering change orders in integrated circuit designs | |
US5353235A (en) | Wire length minimization in channel compactor | |
US6532572B1 (en) | Method for estimating porosity of hardmacs | |
KR100910421B1 (en) | Method and system for automatically routing an integrated circuit, computer-readable medium carrying one or more sequences of one or more instructions for automatically routing an integrated circuit and method for automatically verifying an integrated circuit layout | |
JP3080161B2 (en) | Graphic layout compression apparatus, graphic layout compression method, and recording medium | |
Mehlhorn et al. | A faster compaction algorithm with automatic jog insertion | |
Fu et al. | Topology-driven cell layout migration with collinear constraints | |
JP3389196B2 (en) | Method of dividing functional block terminal, recording medium recording this method, and automatic wiring processing apparatus by this method | |
WO1998055950A1 (en) | Integrated circuit layout synthesis tool | |
JP2933605B1 (en) | How to create layout data | |
Guruswamy et al. | A general multi-layer area router | |
JP2858652B2 (en) | Graphic layout compression apparatus and method | |
JP2877127B2 (en) | Graphic layout compression apparatus and compression method thereof | |
Curatelli et al. | Efficient management of complex elements in physical IC design | |
US5121336A (en) | Method for determining air-bridge post placement | |
JPH05183054A (en) | Method of wiring between functional blocks and method of compression of such wiring region | |
US6760896B2 (en) | Process layout of buffer modules in integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |