JP3072337B2 - Optical wiring method - Google Patents

Optical wiring method

Info

Publication number
JP3072337B2
JP3072337B2 JP3192801A JP19280191A JP3072337B2 JP 3072337 B2 JP3072337 B2 JP 3072337B2 JP 3192801 A JP3192801 A JP 3192801A JP 19280191 A JP19280191 A JP 19280191A JP 3072337 B2 JP3072337 B2 JP 3072337B2
Authority
JP
Japan
Prior art keywords
light
signal
light receiving
optical
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3192801A
Other languages
Japanese (ja)
Other versions
JPH0514279A (en
Inventor
寿和 坂野
一博 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3192801A priority Critical patent/JP3072337B2/en
Publication of JPH0514279A publication Critical patent/JPH0514279A/en
Application granted granted Critical
Publication of JP3072337B2 publication Critical patent/JP3072337B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ポイント間の信号伝送
のための新規な光配線方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel optical wiring system for transmitting signals between points.

【0002】[0002]

【従来の技術】図5は、従来の光配線方式を示す構成図
である。同図において、29はデジタル信号入力端子、
30は差動型発光素子駆動回路、31−1,31−2は
発光素子、32−1,32−2は光伝送路、33−1,
33−2は受光素子、34は受光素子33−1,33−
2の出力を差動的に加算する加算回路、35は増幅器、
36は識別回路、37はデジタル信号出力端子、38は
クロック或いは制御信号入力端子、39は発光素子駆動
回路、40は発光素子、41は光伝送路、42は受光素
子、43は増幅器、44はクロックまたは制御信号であ
る。
2. Description of the Related Art FIG. 5 is a block diagram showing a conventional optical wiring system. In the figure, 29 is a digital signal input terminal,
Reference numeral 30 denotes a differential light emitting element driving circuit, 31-1 and 31-2 light emitting elements, 32-1 and 32-2 optical transmission paths, and 33-1 and 32-1.
33-2 is a light receiving element, 34 is a light receiving element 33-1, 33-
An adder circuit for differentially adding the outputs of 2; 35, an amplifier;
36 is an identification circuit, 37 is a digital signal output terminal, 38 is a clock or control signal input terminal, 39 is a light emitting element drive circuit, 40 is a light emitting element, 41 is an optical transmission line, 42 is a light receiving element, 43 is an amplifier, and 44 is an amplifier. Clock or control signal.

【0003】信号入力端子29から入力されたデジタル
値(0,1)は、差動出力の発光素子駆動回路30へ送
出される。この駆動回路の2つの出力は、それぞれ、発
光素子31−1,31−2に接続されている。このよう
な構成にすると、信号入力端子29からデジタル値
「1」が入力された場合には発光素子31−1のみが発
光し、デジタル値「0」が入力された場合には発光素子
31−2のみが発光することになる。2つの発光素子の
出力信号光は、それぞれ光ファイバ或いは空間配線等の
光伝送路32−1,32−2に導かれ受光素子33−
1,33−2に結合される。
A digital value (0, 1) input from a signal input terminal 29 is sent to a light emitting element driving circuit 30 of differential output. Two outputs of this drive circuit are connected to light emitting elements 31-1, 31-2, respectively. With such a configuration, when the digital value “1” is input from the signal input terminal 29, only the light emitting element 31-1 emits light, and when the digital value “0” is input, the light emitting element 31- Only 2 will emit light. The output signal lights of the two light emitting elements are respectively guided to optical transmission lines 32-1 and 32-2 such as optical fibers or spatial wirings, and are guided to light receiving elements 33-32.
1, 33-2.

【0004】加算回路34において受光素子33−1の
受光電流は正電圧を、受光素子33−2の出力電流は負
電圧をそれぞれ発生し、互いに加算される。したがっ
て、加算回路34の出力は入力デジタル値が「1」なら
ば正電圧を、「0」ならば負電圧をそれぞれ出力するこ
とになる。加算回路34の出力は、増幅器35でその振
幅が増幅され、識別回路36でデジタル値に変換された
後、出力端子37から出力される。なお、後述の図1の
ような構成による光配線では、等価的に両極符号伝送を
実現でき、増幅器35の入力においてデジタル値「0」
と「1」の時の電位差を単極符号伝送の場合の2倍にで
きるとともに、最適しきい値が常に一定値をとるため、
受光レベルの変動による伝送特性劣化が緩和されるとい
う利点がある。また、通常のデジタル光伝送では、受信
したデジタル信号を識別する際に識別タイミングを指定
するためのクロック信号が必要となり、さらに、デジタ
ル回路間の配線においては、信号と位相が揃ったクロッ
クをこれらのデジタル回路に供給する必要がある。図5
に示した光配線方式もその例外ではなく、従来、これら
のクロック信号の伝送は受信されたデジタル信号からク
ロック成分を抽出するクロック再生回路か、または、ク
ロック伝送用にデジタル信号伝送用とは別個の配線を用
いて行われている。
In the adder circuit 34, the light receiving current of the light receiving element 33-1 generates a positive voltage, and the output current of the light receiving element 33-2 generates a negative voltage, and they are added to each other. Therefore, the output of the adder circuit 34 outputs a positive voltage if the input digital value is "1", and outputs a negative voltage if the input digital value is "0". The output of the adder circuit 34 is amplified by an amplifier 35, converted into a digital value by an identification circuit 36, and then output from an output terminal 37. In the optical wiring having the configuration as shown in FIG. 1 described below, bipolar code transmission can be equivalently realized, and the digital value “0” is input at the input of the amplifier 35.
And the potential difference at the time of "1" can be doubled as compared with the case of the unipolar code transmission, and the optimum threshold value always takes a constant value.
There is an advantage that transmission characteristic deterioration due to a change in the light receiving level is reduced. Also, in normal digital optical transmission, a clock signal for designating an identification timing is required when a received digital signal is identified.Furthermore, in wiring between digital circuits, a clock having the same phase as the signal is used. Need to be supplied to the digital circuit. FIG.
The transmission of these clock signals is conventionally performed by a clock recovery circuit that extracts the clock component from the received digital signal, or a separate clock signal transmission circuit separate from the digital signal transmission is used for clock transmission. This is done using the wiring of FIG.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の光配線
方式では。クロック再生回路を用いる場合には、伝送信
号が入力デジタル信号によらず常にクロック成分を有す
るようにするための符号変換操作が必要となり、伝送回
路全体が複雑になるという問題があった。また、図5に
示すように、クロック伝送用に新たに発光素子,受光素
子及び光伝送路を設ける必要があった。また、電子回路
間の信号伝送では、デジタル信号をビット単位で制御す
る場合、即ち例えば、パケット化されたデータ信号に対
し、パケットの先頭位置を識別したり、パケット毎にス
イッチング制御を行う場合であるが、このような場合に
も制御信号をデジタル信号に時系列上に並べてから伝送
するか、制御信号を伝送するために新たな配線系を設け
る必要があった。したがって本発明は、デジタル電子回
路間の配線を光差動伝送によって行う光配線において、
デジタル信号に重畳してクロック信号或いは制御信号も
同時に伝送することにより、発光素子,受光素子及び光
伝送路を新たに設けることなく、簡単な構成でクロック
信号或いは制御信号を伝送することを目的とする。
In the conventional optical wiring system described above, When a clock recovery circuit is used, a code conversion operation is required to make the transmission signal always have a clock component irrespective of the input digital signal, and there has been a problem that the entire transmission circuit becomes complicated. Further, as shown in FIG. 5, it is necessary to newly provide a light emitting element, a light receiving element, and an optical transmission line for clock transmission. In signal transmission between electronic circuits, a digital signal is controlled on a bit basis, that is, for example, when a packetized data signal is identified at the head position of a packet or when switching control is performed for each packet. However, even in such a case, it is necessary to arrange the control signals in a digital signal in a time series and then transmit them, or to provide a new wiring system for transmitting the control signals. Therefore, the present invention provides an optical wiring for performing wiring between digital electronic circuits by optical differential transmission,
By transmitting a clock signal or a control signal simultaneously with a digital signal, a clock signal or a control signal can be transmitted with a simple configuration without newly providing a light emitting element, a light receiving element, and an optical transmission line. I do.

【0006】[0006]

【課題を解決するための手段】上述した問題を解決する
ため、本発明は、デジタル電子回路間の配線を光によっ
て行う光配線において、発光チャンネル、受光チャンネ
ルをそれぞれ2つとし、入力デジタル信号の値によって
発光させる発光チャンネルを切り替えてデジタル信号を
変調し、かつそれぞれの発光チャンネルではこの変調信
号にクロック信号或いは制御信号を重畳して送信すると
ともに、受光チャンネルではこれら2つの信号の和をと
ることによりクロック信号或いは制御信号を、また差を
とることによりデジタル信号をそれぞれ復調するように
したものである。即ち、光送信回路は2つの発光チャン
ネルにより構成され、装置へ入力された2値のデジタル
信号のうち何れの値であるかによって2つの発光チャン
ネルのうち一方の発光チャンネルのみを変調する手段
と、2つの発光チャンネルで変調された信号のそれぞれ
にクロック信号または制御信号を重畳する手段とを備
え、かつ光送信回路に備えられた各手段は、2つのトラ
ンジスタからなる電流スイッチのそれぞれに発光チャン
ネルを構成する発光素子が順方向に接続されるととも
に、この発光素子とトランジスタとの間にクロック信号
または制御信号を重畳するためのトランジスタがそれぞ
れ接続されるように構成され、受信回路は2つの受光チ
ャンネルにより構成され、2つの受光チャンネルの受光
信号の和を出力する手段と、2つの受光チャンネルの受
光信号の差を出力する手段とを備え、光伝送路は2つの
発光チャンネル及び受光チャンネルのそれぞれが結合さ
れるように構成されるものである。 また、光受信回路の
2つの受光チャンネルは直列接続された2つの受光素子
及び並列接続された2つの受光素子によってそれぞれ構
成され、光伝送路は2つの発光チャンネルのうちの一方
の出力信号が直列接続された2つの受光素子の一方及び
並列接続された2つの受光素子の一方に結合されるとと
もに、2つの発光チャンネルのうちの他方の出力信号が
直列接続された2つの受光素子の他方及び並列接続され
た2つの受光素子の他方に結合されるように構成される
ものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention relates to an optical wiring in which wiring between digital electronic circuits is performed by light, in which two light emitting channels and two light receiving channels are provided, respectively, and an input digital signal The digital signal is modulated by switching the light-emitting channel to emit light according to the value, and a clock signal or a control signal is superimposed on the modulated signal for each light-emitting channel and transmitted. To demodulate a clock signal or a control signal, and obtain a difference to demodulate a digital signal. That is, the optical transmission circuit has two light emitting channels.
Binary digital input to the device
Two light emission channels depend on the value of the signal.
For modulating only one of the emission channels
And each of the signals modulated by the two emission channels
Means for superimposing a clock signal or a control signal on the
Each means provided in the optical transmission circuit has two
Light emitting channels for each of the current switches
The light-emitting elements that make up the
The clock signal between the light emitting element and the transistor
Or transistors for superimposing control signals
Are connected to each other, and the receiving circuit includes two light receiving chips.
Light receiving of two receiving channels
Means for outputting the sum of the signals,
Means for outputting the difference between the optical signals,
Each of the emission channel and the reception channel is connected
It is configured to be In addition, the optical receiving circuit
Two light receiving channels are two light receiving elements connected in series
And two light receiving elements connected in parallel.
And the optical transmission path is one of two emission channels
Output signal of one of two light receiving elements connected in series and
When coupled to one of two light receiving elements connected in parallel
The output signal of the other of the two emission channels is
The other of the two light receiving elements connected in series and
Is configured to be coupled to the other of the two light receiving elements
Things.

【0007】[0007]

【作用】したがってデジタル電子回路間に伝送されるデ
ジタル信号は耐環境性に優れる両極符号形式で伝送さ
れ、かつ新たな配線を設けることなくクロック信号或い
は制御信号を伝送することが可能となる。
Therefore, the digital signal transmitted between the digital electronic circuits is transmitted in a bipolar code format having excellent environmental resistance, and a clock signal or a control signal can be transmitted without providing a new wiring.

【0008】[0008]

【実施例】以下、本発明について図面を参照して説明す
る。図1は、本発明の一実施例を示すブロック図であ
る。同図において、1はクロック信号或いは制御信号入
力端子、2はデータ信号入力端子、3はデジタル的に
「1」から「0」,または「0」から「1」へ反転する
インバータ、4,5は2つの入力信号をアナログ的に加
算する加算回路、6−1,6−2は発光素子を含む電気
・光変換回路、7ー1、7ー2は光導波路或いは空間配
線を用いた光伝送路、8−1,8−2は受光素子を含む
光・電気変換回路、9は2つの入力をアナログ的に加算
する加算回路、10は2つの入力の差を出力する回路、
11はクロック出力端子、12はデータ信号出力端子で
ある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, 1 is a clock signal or control signal input terminal, 2 is a data signal input terminal, 3 is an inverter that digitally inverts from “1” to “0” or “0” to “1”, 4, 5 Is an addition circuit for adding two input signals in an analog manner, 6-1 and 6-2 are electro-optical conversion circuits including light emitting elements, and 7-1 and 7-2 are optical transmissions using optical waveguides or spatial wiring. Path, 8-1 and 8-2 are optical-electrical conversion circuits including light receiving elements, 9 is an addition circuit that adds two inputs in an analog manner, 10 is a circuit that outputs the difference between the two inputs,
11, a clock output terminal; and 12, a data signal output terminal.

【0009】端子2から入力されたデータ信号は、2つ
に分岐され、一方はインバータ3を通って加算回路4
で、また、他方はそのまま加算回路5でそれぞれクロッ
ク信号或いは制御信号と重畳され、発光チャンネル6−
1,6−2から光信号として出力される。光伝送路はこ
れら2つの光信号を受光チャンネル8−1,8−2に導
く。これら2つの信号は、受光チャンネル8−1,8−
2で電気変換され、加算回路9,10においてそれぞれ
アナログ的に和及び差がとられて出力端子11,12か
ら出力される。
A data signal input from a terminal 2 is branched into two, one of which passes through an inverter 3 and an addition circuit 4.
The other is superimposed on the clock signal or the control signal by the adding circuit 5 as it is, and the light-emitting channel 6-
1, 6-2 are output as optical signals. The optical transmission line guides these two optical signals to the light receiving channels 8-1 and 8-2. These two signals are received by the light receiving channels 8-1, 8-
The signals are converted into electric signals at 2, and sums and differences are obtained in analog manner in addition circuits 9 and 10, and output from output terminals 11 and 12.

【0010】また、図2は図1の光配線方式を適用した
装置の各部における信号を時系列で表したものである。
同図において、13はクロック信号或いは制御信号、1
4はデータ信号、15はインバータ3通過後のデータ信
号、16はクロック信号或いは制御信号13とデータ信
号15とが加算されて発光チャンネル6−2から出力さ
れる信号、17はクロック信号或いは制御信号13とデ
ータ信号15とが加算されて発光チャンネル6−1から
出力される信号、18は復調されたクロック信号或いは
制御信号、19は復調されたデータ信号である。
FIG. 2 shows signals in each part of a device to which the optical wiring system of FIG. 1 is applied in a time series.
In the figure, reference numeral 13 denotes a clock signal or a control signal, 1
4 is a data signal, 15 is a data signal after passing through the inverter 3, 16 is a clock signal or a signal obtained by adding the control signal 13 and the data signal 15 and output from the light-emitting channel 6-2, and 17 is a clock signal or control signal. 13 is added to the data signal 15 and the signal is output from the light-emitting channel 6-1; 18 is a demodulated clock signal or control signal; and 19 is a demodulated data signal.

【0011】図1のような光結線方式を用いれば、再生
されたデータ信号19は図2に示すように両極符号伝送
となり、デジタルデータ信号を識別する際の最適しきい
値を一定に保持できる。また、再生されたクロック信号
18は直流成分を含むパルス列となる。このクロック信
号18及び図中に示す両極符号伝送の最適しきい値
「0」を用いればデータ信号の「0」,「1」の識別を
容易に行うことができる。ところでクロック信号18は
常に一定の周期でON/OFFする信号であるから、そ
の平均振幅は配線部で生じる損失要因の変動によっての
み変動する。したがって、再生されたクロック信号18
の出力は、光受信回路の利得制御用フィードバック出力
として用いることができる。
If the optical connection system as shown in FIG. 1 is used, the reproduced data signal 19 is transmitted by bipolar code as shown in FIG. 2, and the optimum threshold value for identifying the digital data signal can be kept constant. . The reproduced clock signal 18 is a pulse train including a DC component. By using the clock signal 18 and the optimum threshold “0” for bipolar code transmission shown in the drawing, it is possible to easily distinguish between “0” and “1” of the data signal. By the way, since the clock signal 18 is a signal which is always turned ON / OFF at a constant cycle, its average amplitude fluctuates only due to the fluctuation of the loss factor occurring in the wiring section. Therefore, the recovered clock signal 18
Can be used as a feedback output for gain control of the optical receiving circuit.

【0012】さらに図1で示した構成では、クロック信
号がデジタル信号とは無関係に常に伝送されているた
め、クロック再生回路や符号変換回路が不要となり、送
受信回路を簡略化できるという利点がある。また、クロ
ック信号の代わりに制御信号を重畳する場合には制御信
号とデータ信号との位相関係を一定に保ったまま伝送が
行われるので、ビット単位の制御を容易に実現できる。
以上説明したように、本実施例では、光差動伝送を用い
ることにより、新たな配線系を用いることなくクロック
信号或いは制御信号を簡単な構成で伝送することが可能
となる。
Further, the configuration shown in FIG. 1 has an advantage that the clock signal is always transmitted irrespective of the digital signal, so that a clock recovery circuit and a code conversion circuit are not required and the transmission / reception circuit can be simplified. When a control signal is superimposed instead of a clock signal, transmission is performed while the phase relationship between the control signal and the data signal is kept constant, so that bit-by-bit control can be easily realized.
As described above, in this embodiment, by using optical differential transmission, it is possible to transmit a clock signal or a control signal with a simple configuration without using a new wiring system.

【0013】図3は本発明の第2実施例を示すブロック
図である。図3は光送信回路を示したものであり、同図
において、20−1,20−2は電流スイッチング用の
トランジスタ、21−1,21−2はクロック信号或い
は制御信号重畳用トランジスタ、22−1,22−2は
発光素子、23−1,23−2は出力光信号、24は参
照電圧である。
FIG. 3 is a block diagram showing a second embodiment of the present invention. FIG. 3 shows an optical transmission circuit. In FIG. 3, reference numerals 20-1 and 20-2 denote transistors for current switching, 21-1 and 21-2 denote transistors for superimposing a clock signal or a control signal, and 22-. 1, 22-2 are light emitting elements, 23-1, 23-2 are output optical signals, and 24 is a reference voltage.

【0014】トランジスタ20−1,20−2により構
成される電流スイッチは、2値のデジタル信号列からな
るデータ信号と2値のデジタル値を表す電圧振幅の中間
に設定された参照電圧24の電圧値とを比較し、電圧値
の大きい方のトランジスタがオン状態となって電流が流
れる。したがって、入力されたデータが「1」の時はト
ランジスタ20−1がオン状態となり、発光素子22−
1に電流が流れて光信号が送出される。一方、入力され
たデータ信号のデジタル値が「0」の時はトランジスタ
20−2がオン状態となり、発光素子22−2に電流が
流れて光信号が送出される。また、トランジスタ21−
1,21−2はクロック信号或いは制御信号をデータ信
号に重畳するための素子であり、クロック信号或いは制
御信号の振幅に応じて発光素子22−1,22−2に流
れる電流を変化させる。このように、図3に示す構成で
は、発光部の機能が簡単な回路構成で実現できる。
The current switch constituted by the transistors 20-1 and 20-2 is connected to a voltage of the reference voltage 24 set between the data signal composed of the binary digital signal sequence and the voltage amplitude representing the binary digital value. The transistor having the larger voltage value is turned on, and a current flows. Therefore, when the input data is "1", the transistor 20-1 is turned on, and the light emitting element 22-
Current flows through 1 and an optical signal is transmitted. On the other hand, when the digital value of the input data signal is "0", the transistor 20-2 is turned on, a current flows through the light emitting element 22-2, and an optical signal is transmitted. The transistor 21-
Reference numerals 1 and 21-2 denote elements for superimposing a clock signal or a control signal on a data signal, and change a current flowing through the light emitting elements 22-1 and 22-2 according to the amplitude of the clock signal or the control signal. Thus, in the configuration shown in FIG. 3, the function of the light emitting unit can be realized with a simple circuit configuration.

【0015】図4は、本発明の第3実施例を示すブロッ
ク図である。図4は光受信回路の構成を示すものであ
り、同図において、25−1,25−2はデータ信号受
光用受光素子、26−1,26−2はクロック信号或い
は制御信号受光用受光素子、27,28は増幅器であ
る。
FIG. 4 is a block diagram showing a third embodiment of the present invention. FIG. 4 shows a configuration of an optical receiving circuit. In FIG. 4, reference numerals 25-1 and 25-2 denote light receiving elements for receiving data signals, and reference numerals 26-1 and 26-2 denote light receiving elements for receiving a clock signal or a control signal. , 27 and 28 are amplifiers.

【0016】データ信号にクロック信号或いは制御信号
が重畳された光信号23−1は、受光素子25−1,2
6−1へ入射する。また、反転したデータ信号にクロッ
ク信号或いは制御信号が重畳された光信号23−2は、
受光素子25−2,26−2へ結合される。受光素子2
5−1,25−2は直列接続されており、その中点から
得られる出力が増幅器27を介して出力される。一方、
受光素子26−1,26−2は並列接続されており、2
つの受光素子の受光電流の和が増幅器28で増幅されて
出力される。このような構成にすれば、増幅器27の出
力からは両極符号化されたデジタル信号が、また増幅器
28の出力からはクロック信号或いは制御信号が得られ
る。したがって、図4に示した構成によれば2つの受光
素子の接続を直列接続、或いは並列接続するだけで2つ
の受光信号の和或いは差を出力することができ、単純な
構成で受光回路を構成することが可能となる。
An optical signal 23-1 in which a clock signal or a control signal is superimposed on a data signal is received by light receiving elements 25-1 and 25-2.
6-1. The optical signal 23-2 in which the clock signal or the control signal is superimposed on the inverted data signal is
Coupled to light receiving elements 25-2 and 26-2. Light receiving element 2
5-1 and 25-2 are connected in series, and the output obtained from the midpoint is output via the amplifier 27. on the other hand,
The light receiving elements 26-1 and 26-2 are connected in parallel.
The sum of the light receiving currents of the two light receiving elements is amplified by the amplifier 28 and output. With this configuration, a bipolar-coded digital signal is obtained from the output of the amplifier 27, and a clock signal or a control signal is obtained from the output of the amplifier 28. Therefore, according to the configuration shown in FIG. 4, the sum or difference of the two light receiving signals can be output only by connecting the connection of the two light receiving elements in series or in parallel. It is possible to do.

【0017】[0017]

【発明の効果】以上説明したように、本発明は、2系統
を有する伝送装置を用いて、一方の系統はデジタル値
「1」の伝送に、他方の系統はデジタル値「0」の伝送
にそれぞれ独立に用い、さらに両系統にクロック信号或
いは制御信号を重畳して伝送することにより、光伝送に
おいて両極符号伝送及びクロックまたは制御信号伝送の
双方を新たな配線を用いることなく簡単な構成で実現す
ることができる。この両極符号伝送の適用により、デジ
タル伝送では許容できる信号対雑音比を大にすることが
できる。また、デジタル信号を再生する際のしきい値が
受光光信号強度に依存せず一定に確保できる利点が生
じ、装置を簡単に構成できる。また、データ信号とクロ
ック信号または制御信号を同時に伝送することにより、
時系列にこれらの信号を伝送する場合と比較してクロッ
ク再生回路や符号変換回路等が不要となり、回路構成を
簡略化できる。
As described above, the present invention uses a transmission device having two systems, one system for transmitting a digital value "1" and the other system for transmitting a digital value "0". By using clock signals or control signals superimposed on both systems and transmitting them independently, both bipolar code transmission and clock or control signal transmission can be realized with a simple configuration without using new wiring in optical transmission. can do. By applying this bipolar code transmission, the allowable signal-to-noise ratio in digital transmission can be increased. In addition, there is an advantage that the threshold value for reproducing the digital signal can be kept constant without depending on the intensity of the received light signal, so that the apparatus can be simply configured. Also, by transmitting the data signal and the clock signal or control signal simultaneously,
As compared with the case where these signals are transmitted in time series, a clock recovery circuit, a code conversion circuit, and the like are not required, and the circuit configuration can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光配線方式を適用した装置の一実施例
を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an apparatus to which an optical wiring system according to the present invention is applied.

【図2】上記装置の各部における信号形態を示す波形図
である。
FIG. 2 is a waveform chart showing a signal form in each section of the device.

【図3】本発明の第2実施例を示すブロック図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.

【図4】本発明の第3実施例を示すブロック図である。FIG. 4 is a block diagram showing a third embodiment of the present invention.

【図5】従来の光配線方式を適用した装置のブロック図
である。
FIG. 5 is a block diagram of a device to which a conventional optical wiring system is applied.

【符号の説明】[Explanation of symbols]

1 クロック信号(または制御信号)
入力端子 2 データ信号入力端子 3 インバータ 4,5,9 加算回路 6−1,6−2 電気・光変換回路 7−1,7−2 光伝送路 8−1,8−2 光・電気変換回路 10 2つの入力差を出力する回路 11 クロック出力端子 12 データ信号出力端子 13,18 クロック信号(または制御信号) 14,15,19 データ信号 16,17,23−1,23−2 光信号 20−1,20−2,21−1,21−2 トランジス
タ 22−1,22−2 発光素子 24 参照電圧 25−1,25−2,26−1,26−2 受光素子 27,28 増幅器
1 clock signal (or control signal)
Input terminal 2 Data signal input terminal 3 Inverter 4,5,9 Addition circuit 6-1, 6-2 Electric-optical conversion circuit 7-1,7-2 Optical transmission line 8-1,8-2 Optical-electric conversion circuit Reference Signs List 10 Circuit for outputting two input differences 11 Clock output terminal 12 Data signal output terminal 13, 18 Clock signal (or control signal) 14, 15, 19 Data signal 16, 17, 23-1, 23-2 Optical signal 20- 1,20-2,21-1,1-2-2 Transistors 22-1,22-2 Light emitting element 24 Reference voltage 25-1,25-2,26-1,26-2 Light receiving element 27,28 Amplifier

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04B 10/00 H04L 25/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04B 10/00 H04L 25/02

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 光送信回路,光伝送路及び光受信回路を
備えて2値のデジタル信号を伝送する光配線方式におい
て、 前記光送信回路は2つの発光チャンネルにより構成さ
装置へ入力された前記2値のデジタル信号のうち何れの
値であるかによって2つの発光チャンネルのうち一方の
発光チャンネルのみを変調する手段と、前記2つの発光
チャンネルで変調された信号のそれぞれにクロック信号
または制御信号を重畳する手段とを備え かつ前記光送信回路に備えられた前記各手段は、 2つのトランジスタからなる電流スイッチのそれぞれに
前記発光チャンネルを構成する発光素子が順方向に接続
されるとともに、この発光素子と前記トランジスタとの
間にクロック信号または制御信号を重畳するためのトラ
ンジスタがそれぞれ接続されるように構成され、 前記受信回路は2つの受光チャンネルにより構成され 前記 2つの受光チャンネルの受光信号の和を出力する手
段と、前記2つの受光チャンネルの受光信号の差を出力
する手段とを備え、 前記光伝送路は前記2つの発光チャンネル及び受光チャ
ンネルのそれぞれ結合されるように構成されることを
特徴とする光配線方式。
1. An optical wiring system including an optical transmission circuit, an optical transmission line, and an optical reception circuit for transmitting a binary digital signal, wherein the optical transmission circuit is configured by two light-emitting channels and input to a device. Means for modulating only one of the two light-emitting channels according to the value of the binary digital signal; and a clock signal or a control signal for each of the signals modulated by the two light-emitting channels. And a means for superimposing , and each of the means provided in the optical transmission circuit is provided in each of the current switches including two transistors.
The light emitting elements constituting the light emitting channel are connected in a forward direction
Between the light emitting element and the transistor.
A clock for superimposing a clock signal or control signal
Njisuta is configured to be connected respectively, said receiving circuit is constituted by two light-receiving channel, and means for outputting the sum of light receiving signals of the two receiving channels, the difference of light reception signals of the two light-receiving channel and means for outputting said optical transmission line optical wiring system, characterized in that configured so that the coupling each of the two light emitting channel and receiver channel.
【請求項2】 請求項1において、前記光受信回路の2つの受光チャンネルは直列接続され
た2つの受光素子及び並列接続された2つの受光素子に
よってそれぞれ構成され、 前記光伝送路は、前記2つの発光チャンネルのうちの一
方の出力信号が前記直列接続された2つの受光素子の一
方及び前記並列接続された2つの受光素子の一方に結合
されるとともに、前記2つの発光チャンネルのうちの他
方の出力信号が前記直列接続された2つの受光素子の他
方及び並列接続された2つの受光素子の他方に結合され
るように構成される ことを特徴とする光配線方式。
2. The light receiving circuit according to claim 1, wherein two light receiving channels of the light receiving circuit are connected in series.
Two light receiving elements and two light receiving elements connected in parallel
Therefore, each of the optical transmission lines is configured so that one of the two light emission channels is provided.
Output signal of one of the two light receiving elements connected in series is
And one of the two light receiving elements connected in parallel
And the other of the two emission channels
One of the two light receiving elements connected in series
And the other of the two light receiving elements connected in parallel
An optical wiring system characterized by being configured so as to be structured as follows.
JP3192801A 1991-07-08 1991-07-08 Optical wiring method Expired - Lifetime JP3072337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3192801A JP3072337B2 (en) 1991-07-08 1991-07-08 Optical wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3192801A JP3072337B2 (en) 1991-07-08 1991-07-08 Optical wiring method

Publications (2)

Publication Number Publication Date
JPH0514279A JPH0514279A (en) 1993-01-22
JP3072337B2 true JP3072337B2 (en) 2000-07-31

Family

ID=16297219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3192801A Expired - Lifetime JP3072337B2 (en) 1991-07-08 1991-07-08 Optical wiring method

Country Status (1)

Country Link
JP (1) JP3072337B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996031038A1 (en) * 1995-03-24 1996-10-03 Hitachi, Ltd. Data transmitting method and transmission/reception circuit used therefor, and signal processor
JP6683481B2 (en) 2016-01-15 2020-04-22 株式会社Lixil Flush toilet
JP6541096B2 (en) * 2016-08-24 2019-07-10 Toto株式会社 Sanitary cleaning device

Also Published As

Publication number Publication date
JPH0514279A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
US4393518A (en) Optical communication arrangement
FI82163C (en) FOERFARANDE ATT OEVERFOERA EN EXTRA INFORMATIONSKANAL OEVER ETT TRANSMISSIONSMEDIUM.
JP3072337B2 (en) Optical wiring method
US4561118A (en) Bus system with optical waveguides having collision detection
US5751458A (en) Optical double transmission system
US4317219A (en) Mobile radio system
JPS6218842A (en) Optical communication transmission equipment
JP3514642B2 (en) Optical receiving circuit and optical transmission system using the same
JPS62247639A (en) Optical signal transmission system
KR970002733B1 (en) Transmission system for encoder output
JPH0583196A (en) Optical transmitter
JPH08191269A (en) Optical communication system
JPS62219829A (en) Optical signal transmission and reception equipment
JPS58188945A (en) Subsignal transmission system
JPS62171351A (en) Optical digital transmission equipment
JPH03254232A (en) Optical communication and apparatus
JPS5821463B2 (en) DC transmission circuit
SU961156A1 (en) Optronic module
JPH07288502A (en) Frame synchronization optical transmission system
JPS58187096A (en) Transmission system of control signal
JP2508980B2 (en) Optical transmitter circuit
JPH0267852A (en) Optical data transmission system
JP2002204218A (en) Optical signal receiving device
GB2083727A (en) Optical communications system
JPS63284957A (en) Optical transmission system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090602

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 12