JP3071875B2 - IC test equipment - Google Patents

IC test equipment

Info

Publication number
JP3071875B2
JP3071875B2 JP3165036A JP16503691A JP3071875B2 JP 3071875 B2 JP3071875 B2 JP 3071875B2 JP 3165036 A JP3165036 A JP 3165036A JP 16503691 A JP16503691 A JP 16503691A JP 3071875 B2 JP3071875 B2 JP 3071875B2
Authority
JP
Japan
Prior art keywords
time
output
level
output signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3165036A
Other languages
Japanese (ja)
Other versions
JPH04363675A (en
Inventor
憲寛 樽本
卓司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP3165036A priority Critical patent/JP3071875B2/en
Publication of JPH04363675A publication Critical patent/JPH04363675A/en
Application granted granted Critical
Publication of JP3071875B2 publication Critical patent/JP3071875B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はICテスト装置、特に、
テスト対象となるICに対して、所定の入力信号を与え
たときに、この入力信号に応じた出力信号レベルの変化
が所定の割合に到達するまでに要する過渡応答時間Tを
測定するためのICテスト装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC test apparatus,
An IC for measuring a transient response time T required for a change of an output signal level according to the input signal to reach a predetermined ratio when a predetermined input signal is given to an IC to be tested. Test equipment.

【0002】[0002]

【従来の技術】マイクロコンピュータ、メモリ、論理回
路など、ICを用いた電子回路では、入力信号を与えた
ときに、期待どおりの出力信号が得られることが要求さ
れる。このような要求を満たしているか否かをテストす
るICテスト装置では、通常、所定の周期的なテストパ
ターンを入力信号として与え、このときに得られる出力
信号の波形パターンを解析することによりテストを行っ
ている。特に、テスト対象となるICに対して、ステッ
プ状の入力信号を与えたときに、これに応じた出力信号
の変化の過渡特性を解析することは重要である。たとえ
ば、0V〜5Vにステップ状に立ち上がる入力信号を与
えたとき、同じく0V〜5Vに立ち上がる出力信号が得
られるようなICについて、過渡特性の解析を行うこと
を考える。この場合の過渡特性は、たとえば、入力信号
が立ち上がった時点から、出力信号が50%まで立ち上
がる時点まで、どの程度の時間がかかったか、というデ
ータに基づいて定量的に判断される。すなわち、入力信
号に応じた出力信号レベルの変化が所定の割合(この場
合50%)に到達するまでに要する過渡応答時間Tを測
定することにより、過渡特性の定量的な解析が可能にな
る。
2. Description of the Related Art An electronic circuit using an IC such as a microcomputer, a memory, and a logic circuit is required to obtain an expected output signal when an input signal is applied. In an IC test apparatus for testing whether or not such a request is satisfied, a test is usually performed by giving a predetermined periodic test pattern as an input signal and analyzing a waveform pattern of an output signal obtained at this time. Is going. In particular, when a step-like input signal is given to an IC to be tested, it is important to analyze a transient characteristic of a change in an output signal according to the input signal. For example, consider a case where an input signal that rises in a stepwise manner from 0 V to 5 V is given and an output signal that rises from 0 V to 5 V is obtained. The transient characteristic in this case is quantitatively determined based on data indicating how long it took, for example, from the time when the input signal rises to the time when the output signal rises to 50%. That is, by measuring the transient response time T required until the change of the output signal level according to the input signal reaches a predetermined ratio (in this case, 50%), a quantitative analysis of the transient characteristics becomes possible.

【0003】[0003]

【発明が解決しようとする課題】従来のICテスト装置
において、上述のような過渡応答時間Tを測定するため
には、予め目標となる出力信号レベルを設定しておき、
出力信号がこの目標レベルに到達するまでの時間を求め
る必要がある。たとえば、上述の例では、出力信号が5
0%まで立ち上がる場合の目標レベルは2.5Vであ
る。したがって、オペレータは、予め目標レベルを2.
5Vとする設定作業を行わねばならない。しかも、出力
信号が0V〜3Vに立ち上がるような出力信号が得られ
るICについてのテストを行うためには、目標レベルを
1.5Vに変更する作業が必要になる。このため、種々
のICについてのテストを行う場合、オペレータの作業
負担が重いという問題があった。また、出力信号が本来
は0V〜5Vに変化するべきものであるのに、電源電圧
の変動などの原因により、実際には0.1V〜5.2V
に変化したような場合、目標レベルを2.5Vに設定し
たのでは正しい過渡応答時間Tを得ることはできない。
In the conventional IC test apparatus, a target output signal level is set in advance in order to measure the transient response time T as described above.
It is necessary to determine the time until the output signal reaches this target level. For example, in the above example, the output signal is 5
The target level when rising to 0% is 2.5V. Therefore, the operator sets the target level to 2.
A setting operation of 5 V must be performed. In addition, in order to perform a test on an IC capable of obtaining an output signal whose output signal rises from 0V to 3V, it is necessary to change the target level to 1.5V. For this reason, when testing various ICs, there is a problem that the work load of the operator is heavy. Further, although the output signal should originally change from 0V to 5V, the output signal may actually change from 0.1V to 5.2V due to the fluctuation of the power supply voltage.
When the target level is set to 2.5 V, a correct transient response time T cannot be obtained.

【0004】そこで本発明は、簡単な操作で正確な過渡
応答時間Tを得ることのできるICテスト装置を提供す
ることを目的とする。
Accordingly, an object of the present invention is to provide an IC test apparatus capable of obtaining an accurate transient response time T with a simple operation.

【0005】[0005]

【課題を解決するための手段】本発明は、テスト対象と
なるICに対して、所定の入力信号を与えたときに、こ
の入力信号に応じた出力信号レベルの変化が所定の割合
に到達するまでに要する過渡応答時間Tを測定するため
のICテスト装置において、ICに与える所定の入力信
号を発生させる入力信号発生手段と、ICから出力され
る出力信号の波形を取り込む出力波形取込手段と、所定
の基準時刻t0に対して、この基準時刻t0に入力信号
を与えた場合に、出力信号がまだ変化をみせる前の期間
中と予想される任意の時刻t1と、入力信号を与えたこ
とにより出力信号が変化し、その変化が十分に安定した
と予想される任意の時刻t2と、を設定する時刻設定手
段と、測定すべき過渡応答時間を規定する出力信号レベ
ルの変化割合xを設定する割合設定手段と、出力波形取
込手段によって取り込んだ出力波形について、時刻t1
におけるレベルL1と、時刻t2におけるレベルL2
と、を求め、出力レベルL1とL2との間を、前記変化
割合xで按分することにより、目標レベルLを求める目
標レベル演算手段と、出力波形取込手段によって取り込
んだ出力波形について、目標レベルLに到達する時刻t
を求め、基準時刻t0から時刻tに至るまでの時間を、
測定すべき過渡応答時間Tとして求める過渡応答時間演
算手段と、を設けたものである。
According to the present invention, when a predetermined input signal is supplied to an IC to be tested, a change in an output signal level according to the input signal reaches a predetermined ratio. In an IC test apparatus for measuring a transient response time T required until, an input signal generating means for generating a predetermined input signal to be supplied to the IC, and an output waveform capturing means for capturing a waveform of an output signal output from the IC. , Prescribed
Of the input signal at the reference time t0.
, The period before the output signal still shows a change
Any time t1 expected to be medium and the input signal
And the output signal changes, and the change is sufficiently stable
Time setting method for setting any time t2 expected to be
The time t1 for the output waveform captured by the output waveform capturing means, the ratio setting means for setting the change rate x of the output signal level defining the transient response time to be measured,
At the time t2 and the level L2 at the time t2.
And the output levels L1 and L2 are proportionally divided by the change rate x to obtain a target level L for the target level calculating means for obtaining the target level L and a target level for the output waveform captured by the output waveform capturing means. Time t when L is reached
And calculate the time from the reference time t0 to the time t,
And a transient response time calculating means for obtaining the transient response time T to be measured.

【0006】[0006]

【作 用】本発明によるICテスト装置では、時刻設定
手段に、所定の時刻t1およびt2が設定されている。
ここで、時刻t1は、入力信号を与えた後、出力信号が
まだ変化をみせる前の期間中と予想される任意の時刻で
あり、時刻t2は、入力信号を与えたことにより出力信
号が変化し、その変化が十分に安定したと予想される任
意の時刻である。別言すれば、時刻t1における出力信
号の変化は0%であり、時刻t2における出力信号の変
化は100%であると予想されることになる。目標レベ
ル演算手段は、この2つの時刻において実際に測定され
た出力信号のレベル値L1,L2を用い、目標レベルを
自動的に演算する機能を果たす。したがって、従来のI
Cテスト装置のように、オペレータが目標レベルを設定
する必要はない。また、出力信号の0%に相当する電圧
値および100%に相当する電圧値が変わった場合であ
っても、常に実際に測定された出力信号のレベルに基づ
いて目標レベルの演算がなされるので、どのような場合
にも正確な目標レベルの設定が可能になる。
In the IC test apparatus according to the present invention, predetermined times t1 and t2 are set in the time setting means.
Here, time t1 is an arbitrary time that is expected to be in a period before the output signal still shows a change after the input signal is applied, and time t2 is a time when the output signal changes due to the input signal being applied. And any time at which the change is expected to be sufficiently stable. In other words, the change in the output signal at time t1 is expected to be 0%, and the change in the output signal at time t2 is expected to be 100%. The target level calculating means has a function of automatically calculating the target level by using the level values L1 and L2 of the output signal actually measured at these two times. Therefore, the conventional I
There is no need for the operator to set the target level as in the C test apparatus. Further, even when the voltage value corresponding to 0% and the voltage value corresponding to 100% of the output signal change, the target level is always calculated based on the level of the actually measured output signal. In any case, an accurate target level can be set.

【0007】[0007]

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は本発明に係るICテスト装置の基本構成
を示すブロック図である。この装置は、テスト対象とな
るIC10について、過渡応答時間Tを求める機能をも
つ。このICテスト装置の基本的な構成要素は、テスト
対象となるIC10に与えるステップ状の入力信号を発
生させる入力信号発生手段20と、IC10から出力さ
れる出力信号の波形を取り込む出力波形取込手段30
と、この出力信号の波形を解析するコンピュータ40で
ある。入力信号発生手段20は、所定の入力信号を発生
できる装置であれば、どのようなものを用いてもかまわ
ない。また、出力波形取込手段30は、IC10が出力
するアナログ信号を、デジタル信号に変換するA/D変
換器を備え、この変換後のデジタル信号をコンピュータ
40に入力させる機能をもった装置であれば、どのよう
な構成の装置でもかまわない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the illustrated embodiments. FIG. 1 is a block diagram showing a basic configuration of an IC test apparatus according to the present invention. This device has a function of obtaining a transient response time T for an IC 10 to be tested. The basic components of this IC test apparatus are an input signal generating means 20 for generating a step-like input signal to be supplied to an IC 10 to be tested, and an output waveform capturing means for capturing a waveform of an output signal output from the IC 10. 30
And a computer 40 for analyzing the waveform of the output signal. As the input signal generating means 20, any device can be used as long as it can generate a predetermined input signal. The output waveform capturing means 30 may be an apparatus having an A / D converter for converting an analog signal output from the IC 10 into a digital signal, and having a function of inputting the converted digital signal to the computer 40. Any configuration may be used.

【0008】図では、コンピュータ40の構成を4つの
機能ブロックで示してある。すなわち、入力信号のステ
ップ状の変化時点を基準時刻t0として、所定の時刻t
1およびt2を設定する時刻設定手段41と、測定すべ
き過渡応答時間を規定する出力信号レベルの変化割合x
を設定する割合設定手段42と、出力波形取込手段30
によって取り込んだ出力波形について、時刻t1におけ
るレベルL1と、時刻t2におけるレベルL2と、を求
め、出力レベルL1とL2との間を、変化割合xで按分
することにより、目標レベルLを求める目標レベル演算
手段43と、出力波形取込手段30によって取り込んだ
出力波形について、目標レベルLに到達する時刻tを求
め、基準時刻t0から時刻tに至るまでの時間を、測定
すべき過渡応答時間Tとして求める過渡応答時間演算手
段44である。実際には、これらの各ブロックは、コン
ピュータを構成するハードウエアおよびこれを動作させ
るためのソフトウエアによって実現される。
In the figure, the configuration of the computer 40 is shown by four functional blocks. That is, the time point of the step change of the input signal is set as the reference time t0, and the predetermined time t
Time setting means 41 for setting 1 and t2, and a change rate x of an output signal level for defining a transient response time to be measured
Ratio setting means 42 for setting the output waveform and output waveform capturing means 30
The level L1 at the time t1 and the level L2 at the time t2 are obtained for the output waveform captured by the above, and the target level L is obtained by proportionally dividing the output levels L1 and L2 by the change rate x. For the output waveform captured by the calculating means 43 and the output waveform capturing means 30, a time t at which the target level L is reached is determined, and a time from the reference time t0 to the time t is defined as a transient response time T to be measured. This is the transient response time calculation means 44 to be obtained. Actually, each of these blocks is realized by hardware constituting a computer and software for operating the same.

【0009】続いて、この装置の動作を、より具体的な
実施例に基づいて説明する。いま、たとえば、入力信号
発生手段20によって、図2に示すようなステップ状に
変化する入力信号Aを発生し、これをテスト対象となる
IC10に与えた場合を考える。この入力信号Aは、時
刻t0において0V〜5Vに瞬間的に立ち上がるステッ
プ信号である(実際の回路では、このような信号を発生
させることは不可能であるが、ここでは便宜上、このよ
うな理想的なステップ信号を発生させたものとして説明
する)。このような入力信号Aを与えると、IC10か
らは、たとえば、図2に示すような出力信号Bが得られ
る。このように、IC10から出力される信号は、入力
信号がなまった形のものとなる。本発明によるICテス
ト装置の目的は、この出力信号Bのレベルの変化が所定
の割合に到達するまでに要する過渡応答時間Tを測定す
ることである。たとえば、所定の割合として50%を設
定したとする。この場合、出力信号Bのレベルは、0V
〜5Vに変化しているので、この変化を0%〜100%
の変化と考えれば、50%の2.5Vに到達する時刻
は、図の時刻tということになり、求める過渡応答時間
Tは、時刻t0〜時刻tに至るまでの時間ということに
なる。
Next, the operation of this device will be described based on a more specific embodiment. Now, for example, consider a case in which the input signal generating means 20 generates an input signal A which changes in a step-like manner as shown in FIG. 2 and supplies this to the IC 10 to be tested. The input signal A is a step signal that instantaneously rises from 0 V to 5 V at time t0 (although it is impossible to generate such a signal in an actual circuit, here, such an ideal signal is used for convenience). It is assumed that a typical step signal is generated). When such an input signal A is applied, an output signal B as shown in FIG. 2 is obtained from the IC 10, for example. As described above, the signal output from the IC 10 is in a form in which the input signal is blunt. An object of the IC test apparatus according to the present invention is to measure a transient response time T required for a change in the level of the output signal B to reach a predetermined rate. For example, assume that 50% is set as a predetermined ratio. In this case, the level of the output signal B is 0 V
55V, this change is 0% -100%
Considering the change, the time at which the voltage reaches 50% of 2.5 V is time t in the figure, and the required transient response time T is the time from time t0 to time t.

【0010】ここで、参考のために、従来のICテスト
装置においては、どのようにして過渡応答時間Tが測定
されていたかを簡単に述べておく。まず、オペレータ
は、出力信号のレベル変化が50%となる目標レベル
を、電圧値として設定する。すなわち、出力信号が0V
〜5Vに変化すると予想し、目標レベルとして2.5V
なる電圧値を設定する。そして、コンピュータ40は、
取り込んだ出力波形Bを解析し、電圧値が2.5Vとな
る時刻tを求める。こうして、過渡応答時間Tを求める
ことができる。ところが、このような従来装置では、オ
ペレータによる目標レベルの設定作業が必要になり、異
なる電圧レベルを用いた測定を行う場合、その都度、目
標レベルを設定する必要がある。また、電源電圧が変動
したときに、正確な測定ができなくなるという問題があ
る点は前述したとおりである。たとえば、出力信号が0
V〜3Vに変化するICについてのテストでは、目標レ
ベルを1.5Vに修正しなければならない。また、出力
信号が0V〜5Vに変化すると予想されたICについて
のテストで、実際には、0.1V〜5.2Vに変化した
場合などは、目標レベルを2.5Vに設定したのでは、
正確な測定はできなくなる。
Here, for reference, how the transient response time T is measured in the conventional IC test apparatus will be briefly described. First, the operator sets a target level at which the level change of the output signal becomes 50% as a voltage value. That is, the output signal is 0V
Expected to change to ~ 5V, target level 2.5V
Set a voltage value. And the computer 40
The captured output waveform B is analyzed, and a time t at which the voltage value becomes 2.5 V is obtained. Thus, the transient response time T can be obtained. However, in such a conventional apparatus, an operation of setting a target level by an operator is required. When performing measurement using different voltage levels, it is necessary to set the target level each time. As described above, when the power supply voltage fluctuates, accurate measurement cannot be performed. For example, if the output signal is 0
For testing on ICs that vary from V to 3V, the target level must be modified to 1.5V. Also, in a test on an IC whose output signal is expected to change from 0V to 5V, in practice, when the output signal changes from 0.1V to 5.2V, if the target level is set to 2.5V,
Accurate measurement is no longer possible.

【0011】本発明によるICテスト装置では、正確な
目標レベルが自動的に設定されるのである。以下、その
動作を説明する。まず、オペレータは、時刻設定手段4
1に、入力信号のステップ状の変化時点を基準時刻t0
として、所定の時刻t1およびt2を設定する。ここ
で、時刻t1は、入力信号を与えた後、出力信号がまだ
変化をみせる前の期間中と予想される任意の時刻であ
り、時刻t2は、入力信号を与えたことにより出力信号
が変化し、その変化が十分に安定したと予想される任意
の時刻である。別言すれば、時刻t1における出力信号
の変化は0%であり、時刻t2における出力信号の変化
は100%であると予想されることになる。具体的に
は、図2に示すように、基準時刻t0のすぐ近傍に時刻
t1を設定し、そこから十分な時間が経過した位置に時
刻t2を設定するようにすればよい。時刻t1は、出力
信号Bが立ち上がる時点よりも十分に前であり、時刻t
2は、出力信号Bが完全に立ち上がった後である。ま
た、オペレータは、割合設定手段42に、測定すべき過
渡応答時間Tを規定する出力信号レベルの変化割合xを
設定する。たとえば、出力信号レベルの変化が50%に
到達するまでに要する過渡応答時間Tを測定するには、
変化割合x=50%を設定しておけばよい。このよう
に、このICテスト装置では、オペレータは時刻t1,
t2と変化割合xを設定する作業を行うだけでよく、こ
れらの設定値は一度設定しておけば、たとえ入出力信号
の電圧値が変わっても、変える必要はない。
In the IC test apparatus according to the present invention, an accurate target level is automatically set. Hereinafter, the operation will be described. First, the operator sets the time setting means 4
1, the time point at which the input signal changes stepwise is referred to as a reference time t0.
, Predetermined times t1 and t2 are set. Here, time t1 is an arbitrary time that is expected to be in a period before the output signal still shows a change after the input signal is applied, and time t2 is a time when the output signal changes due to the input signal being applied. And any time at which the change is expected to be sufficiently stable. In other words, the change in the output signal at time t1 is expected to be 0%, and the change in the output signal at time t2 is expected to be 100%. Specifically, as shown in FIG. 2, the time t1 may be set immediately near the reference time t0, and the time t2 may be set at a position where a sufficient time has passed therefrom. Time t1 is sufficiently before the time when output signal B rises, and time t1
No. 2 is after the output signal B has completely risen. Further, the operator sets the change rate x of the output signal level which defines the transient response time T to be measured in the rate setting means 42. For example, to measure the transient response time T required for the change in the output signal level to reach 50%,
What is necessary is just to set the change ratio x = 50%. As described above, in this IC test apparatus, the operator operates at time t1,
It is only necessary to perform the work of setting t2 and the change rate x. Once these set values are set once, there is no need to change even if the voltage value of the input / output signal changes.

【0012】さて、出力波形取込手段30から、図2に
示すような出力信号Bが取り込まれると、目標レベル演
算手段43は、次のような方法により、目標レベルを自
動的に演算する。まず、この出力波形Bについて、設定
時刻t1におけるレベルL1と、時刻t2におけるレベ
ルL2と、を求める。図2に示す例では、L1=0V、
L2=5Vとなる。そして、この出力レベルL1とL2
との間を、変化割合xで按分することにより、目標レベ
ルLを求める。すなわち、 L = L1 + (L2−L1) ・ x なる演算により、目標レベルLが求まる。図2に示す例
では、0Vと5Vの間を変化割合50%で按分すること
により、目標レベルL=2.5Vを得る。こうして、目
標レベルLが求まると、過渡応答時間演算手段44は、
出力信号Bを解析して、電圧値が目標レベルLに等しく
なる時刻tを求め、時刻t0〜時刻tまでの時間を、過
渡応答時間Tとして出力する。
When the output signal B as shown in FIG. 2 is fetched from the output waveform fetching means 30, the target level calculating means 43 automatically calculates the target level by the following method. First, for the output waveform B, a level L1 at a set time t1 and a level L2 at a time t2 are obtained. In the example shown in FIG. 2, L1 = 0V,
L2 = 5V. The output levels L1 and L2
And the target level L is obtained by apportioning the change with the change rate x. That is, the target level L is obtained by the calculation of L = L1 + (L2-L1) .x. In the example shown in FIG. 2, a target level L = 2.5 V is obtained by apportioning between 0 V and 5 V at a change rate of 50%. When the target level L is obtained in this way, the transient response time calculating means 44
The output signal B is analyzed to determine the time t at which the voltage value becomes equal to the target level L, and the time from time t0 to time t is output as the transient response time T.

【0013】このような方法で、過渡応答時間Tを求め
るようにすると、出力信号Bの電圧値がどのようなレン
ジをとる場合であっても支障は生じない。たとえば、出
力信号Bが0V〜3Vのレンジをとる場合では、L1=
0V、L2=3Vという測定結果が得られ、目標レベル
はL=1.5Vと適切な値になる。また、電源電圧が変
動するなどの原因で、出力信号Bが0.1V〜5.2V
のレンジをとる場合では、L1=0.1V,L2=5.
2Vという測定結果が得られ、目標レベルはL=2.6
5Vと正確な値になる。
If the transient response time T is determined by such a method, no problem occurs regardless of the range of the voltage value of the output signal B. For example, when the output signal B has a range of 0V to 3V, L1 =
A measurement result of 0 V and L2 = 3 V is obtained, and the target level is an appropriate value of L = 1.5 V. Further, the output signal B is set to 0.1 V to 5.2 V due to a change in the power supply voltage or the like.
, L1 = 0.1V, L2 = 5.
A measurement result of 2 V was obtained, and the target level was L = 2.6.
This is an accurate value of 5V.

【0014】前述のように、出力波形取込手段30は、
出力信号をデジタル化してコンピュータ40に入力す
る。そこで、目標レベル演算手段43および過渡応答時
間演算手段44における演算処理は、このデジタル化さ
れたデータに基づいて行われる。したがって、図2に示
す出力信号Bは、サンプリングされたとびとびの値でし
か定義されていないことになる。そこで、たとえば、時
刻t1に対応する電圧値L1や時刻t2に対応する電圧
値L2を求める場合、あるいは、目標レベルLに対応す
る時刻tを求める場合、いわゆるバイナリサーチ法を用
いるようにするとよい。このバイナリサーチ法は、公知
の技術であるが、ここでは簡単に原理だけを述べてお
く。
As described above, the output waveform capturing means 30
The output signal is digitized and input to the computer 40. Therefore, the calculation processing in the target level calculation means 43 and the transient response time calculation means 44 is performed based on the digitized data. Accordingly, the output signal B shown in FIG. 2 is defined only by discrete values sampled. Therefore, for example, when the voltage value L1 corresponding to the time t1 or the voltage value L2 corresponding to the time t2 is obtained, or when the time t corresponding to the target level L is obtained, a so-called binary search method may be used. Although this binary search method is a known technique, only its principle will be briefly described here.

【0015】いま、図3に示すような、時間と電圧値と
の関係を示すグラフCが与えられているときに、所定の
時刻txに対応する電圧値Vxをバイナリサーチ法で求
めることを考える。この電圧値Vxをバイナリサーチ法
で求める手順の流れ図を図4に示す。まず、図3に示す
ように、所定の時刻txを境界として、時間軸の一方を
パス領域、他方をフェイル領域と定義する。そして、ス
テップS1において、対応する時刻tが、十分にパス
領域内に存在するであろうと期待される電圧値Vを設
定する。同様に、ステップS2において、対応する時刻
が、十分にフェイル領域内に存在するであろうと期
待される電圧値Vを設定する。そして、ステップS3
において、V=(V+V)/2なる式によって、
中間値Vを求める。図3では、このようにして求めら
れた中間値Vを、1回目の中間値という意味でVM1
と示してある。続いてステップS4において、|V
|が、所定の分解能よりも小さくなったか否かを判
断する。ここで否定的な判断がなされたら、ステップS
5において、Vがパス領域にあるか否かが判断され
る。図3の例では、VM1に対応する時刻tM1はパス
領域にあると判断できる。この場合は、ステップS6に
おいて、今までの中間値Vを新たなVとして、ステ
ップS3へ戻る。逆に、フェイル領域にあった場合に
は、ステップS7において、今までの中間値Vを新た
なVとして、ステップS3へ戻る。結局、図3の例で
は、VM1を新たなVとして、ステップS3へ戻るこ
とになる。そして、ステップS3において、このVM1
(新たなV)とVとの中間値VM2が求められ、ス
テップS4で否定的な判断がなされると、ステップS5
において、VM2に対応する時刻tM2がパス領域にあ
るか否かが判断される。図3の例では、時刻tM2はフ
ェイル領域にあるため、ステップS7において、今まで
の中間値VM2を新たな として、ステップS3に戻
ることになる。こうして、VおよびVの位置が順次
更新され、両者の間隔は徐々に縮まってくる。最終的
に、ステップS4において、|V−V|が、所定の
分解能よりも小さくなったと判断されれば、ステップS
8において、そのときのVの値を求めるVxとし、バ
イナリサーチ法は完了する。なお、所定の電圧値Vxに
対応する時刻txを求める場合も、上述と同様の手順に
よってバイナリサーチ法を用いることができる。
Now, when a graph C showing the relationship between time and voltage value as shown in FIG. 3 is given, it is considered that a voltage value Vx corresponding to a predetermined time tx is obtained by a binary search method. . FIG. 4 shows a flowchart of a procedure for obtaining the voltage value Vx by the binary search method. First, as shown in FIG. 3, with a predetermined time tx as a boundary, one of the time axes is defined as a pass area and the other is defined as a fail area. Then, in step S1, the corresponding time t P is set sufficiently voltage value V P that is expected to will be present in the path region. Similarly, in step S2, the corresponding time t F is sufficiently set the voltage value V F that is expected to will be present in the fail region. Then, step S3
In, the V M = (V P + V F) / 2 becomes formula,
Seek an intermediate value V M. In Figure 3, the intermediate value V M obtained in this way, V M1 in the sense that the first intermediate value
It is shown. Subsequently, in step S4, | V P
V M | is, determines whether it is smaller than the predetermined resolution. If a negative determination is made here, step S
In 5, V M is whether the path area is determined. In the example of FIG. 3, the time t M1 corresponding to V M1 can be judged to be in the path region. In this case, in step S6, the intermediate value V M far as the new V P, the flow returns to step S3. Conversely, when a fail-region, in step S7, an intermediate value V M far as the new V F, the process returns to step S3. After all, in the example of FIG. 3, the V M1 as a new V P, so that the process returns to step S3. Then, in step S3, this VM1
An intermediate value V M2 of the (new V P) and V F is determined, when the negative determination in step S4 is performed, step S5
In time t M2 corresponding to V M2 is whether the path area is determined. In the example of FIG. 3, since the time t M2 is in the fail region, in step S7, an intermediate value V M2 far as the new V F, the process returns to step S3. Thus, the position of the V P and V F is sequentially updated, both intervals will come gradually narrowed. Finally, in step S4, | V P -V M | is, if it is determined to have become smaller than the predetermined resolution, the step S
In 8, a Vx determining the values of V P at that time, the binary search method is completed. It should be noted that, when obtaining the time tx corresponding to the predetermined voltage value Vx, the binary search method can be used in the same procedure as described above.

【0016】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、入力信号としてステップ状
に立ち上がる信号を用いているが、逆にステップ状に立
ち下がる信号を用いてもかまわない。あるいは、よりゆ
るやかに変化する信号を用いてもよい。また、上述の実
施例では、デジタルデータに対する演算をバイナリサー
チ法によって行う例を示したが、この他の方法によって
演算を行ってもかまわない。
As described above, the present invention has been described based on the illustrated embodiments. However, the present invention is not limited to only these embodiments, and can be implemented in various other modes. For example, in the above-described embodiment, a signal rising stepwise is used as an input signal, but a signal falling stepwise may be used. Alternatively, a signal that changes more slowly may be used. Further, in the above-described embodiment, an example in which the operation on the digital data is performed by the binary search method has been described, but the operation may be performed by another method.

【0017】[0017]

【発明の効果】以上のとおり本発明によるICテスト装
置では、目標レベル演算手段が、実際に測定された出力
信号のレベル値L1,L2を用いて目標レベルを自動的
に演算するため、目標レベルの設定作業が不要になり、
簡単な操作で正確な過渡応答時間Tを得ることができる
ようになる。
As described above, in the IC test apparatus according to the present invention, the target level calculating means automatically calculates the target level using the actually measured level values L1 and L2 of the output signal. Setting work is unnecessary,
An accurate transient response time T can be obtained with a simple operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るICテスト装置の基本構成を示す
ブロック図である。
FIG. 1 is a block diagram showing a basic configuration of an IC test apparatus according to the present invention.

【図2】図1に示す装置において用いられる入力信号お
よび出力信号を示すグラフである。
FIG. 2 is a graph showing input signals and output signals used in the device shown in FIG.

【図3】図1に示す装置で行われるバイナリサーチ法を
説明するグラフである。
FIG. 3 is a graph illustrating a binary search method performed by the apparatus shown in FIG. 1;

【図4】図1に示す装置で行われるバイナリサーチ法の
手順を示す流れ図である。
FIG. 4 is a flowchart showing a procedure of a binary search method performed by the apparatus shown in FIG. 1;

【符号の説明】[Explanation of symbols]

10…テスト対象となるIC 20…入力信号発生手段 30…出力波形取込手段 40…コンピュータ 41…時刻設定手段 42…割合設定手段 43…目標レベル演算手段 44…過渡応答時間演算手段 A…入力信号 B…出力信号 C…時間と電圧値との関係を示すグラフ T…過渡応答時間 DESCRIPTION OF SYMBOLS 10 ... IC to be tested 20 ... Input signal generating means 30 ... Output waveform capturing means 40 ... Computer 41 ... Time setting means 42 ... Ratio setting means 43 ... Target level calculating means 44 ... Transient response time calculating means A ... Input signal B: output signal C: graph showing the relationship between time and voltage value T: transient response time

フロントページの続き (56)参考文献 特開 平3−138579(JP,A) 特開 平2−247585(JP,A) 特開 昭64−7813(JP,A) 特開 昭61−117466(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/28 G01R 31/3183 G01R 31/319 Continuation of the front page (56) References JP-A-3-138579 (JP, A) JP-A-2-247585 (JP, A) JP-A 64-7813 (JP, A) JP-A-61-117466 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) G01R 31/28 G01R 31/3183 G01R 31/319

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 テスト対象となるICに対して、所定の
入力信号を与えたときに、この入力信号に応じた出力信
号レベルの変化が所定の割合に到達するまでに要する過
渡応答時間Tを測定するためのICテスト装置であっ
て、 ICに与える所定の入力信号を発生させる入力信号発生
手段と、 ICから出力される出力信号の波形を取り込む出力波形
取込手段と、所定の基準時刻t0に対して、この基準時刻t0に前記
入力信号を与えた場合に、出力信号がまだ変化をみせる
前の期間中と予想される任意の時刻t1と、前記入力信
号を与えたことにより出力信号が変化し、その変化が十
分に安定したと予想される任意の時刻t2と、を設定す
る時刻設定手段と、 測定すべき過渡応答時間を規定する出力信号レベルの変
化割合xを設定する割合設定手段と、 前記出力波形取込手段によって取り込んだ出力波形につ
いて、前記時刻t1におけるレベルL1と、時刻t2に
おけるレベルL2と、を求め、出力レベルL1とL2と
の間を、前記変化割合xで按分することにより、目標レ
ベルLを求める目標レベル演算手段と、 前記出力波形取込手段によって取り込んだ出力波形につ
いて、前記目標レベルLに到達する時刻tを求め、前記
基準時刻t0から時刻tに至るまでの時間を、測定すべ
き過渡応答時間Tとして求める過渡応答時間演算手段
と、 を備えることを特徴とするICテスト装置。
When a predetermined input signal is supplied to an IC to be tested, a transient response time T required until a change in an output signal level according to the input signal reaches a predetermined ratio is determined. An IC test apparatus for measuring, an input signal generating means for generating a predetermined input signal to be supplied to the IC, an output waveform capturing means for capturing a waveform of an output signal output from the IC, and a predetermined reference time t0 At the reference time t0.
Output signal still shows change when input signal is given
Any time t1 expected during the previous period and the input signal
Signal changes the output signal, and the change
Set an arbitrary time t2 expected to be stable in minutes.
Time setting means, a rate setting means for setting a change rate x of an output signal level that defines a transient response time to be measured, and a level L1 at the time t1 for an output waveform captured by the output waveform capturing means. , The level L2 at the time t2, and the output level L1 and L2 are proportionally divided by the change rate x to obtain the target level L. Transient response time calculating means for determining a time t at which the output level reaches the target level L and determining a time from the reference time t0 to the time t as a transient response time T to be measured. An IC test apparatus characterized by the above-mentioned.
JP3165036A 1991-06-10 1991-06-10 IC test equipment Expired - Fee Related JP3071875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3165036A JP3071875B2 (en) 1991-06-10 1991-06-10 IC test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3165036A JP3071875B2 (en) 1991-06-10 1991-06-10 IC test equipment

Publications (2)

Publication Number Publication Date
JPH04363675A JPH04363675A (en) 1992-12-16
JP3071875B2 true JP3071875B2 (en) 2000-07-31

Family

ID=15804618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3165036A Expired - Fee Related JP3071875B2 (en) 1991-06-10 1991-06-10 IC test equipment

Country Status (1)

Country Link
JP (1) JP3071875B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4295894B2 (en) 2000-04-14 2009-07-15 株式会社アドバンテスト Semiconductor device test apparatus and test method
JP7262346B2 (en) * 2019-09-06 2023-04-21 三菱電機株式会社 Optical MOSFET relay drive current controller

Also Published As

Publication number Publication date
JPH04363675A (en) 1992-12-16

Similar Documents

Publication Publication Date Title
US8862426B2 (en) Method and test system for fast determination of parameter variation statistics
US5528136A (en) VLSI component tester with average current measuring capability
JP3071875B2 (en) IC test equipment
CN117969935A (en) Current measurement method, device and test equipment under ATE leakage current scene
US6577150B1 (en) Testing apparatus and method of measuring operation timing of semiconductor device
CN115700386B (en) AC crosstalk coefficient acquisition method between quantum bits
CN116611378A (en) Simulation method and device for circuit model, computer equipment and storage medium
US5265028A (en) Optimization system
US6833695B2 (en) Simultaneous display of data gathered using multiple data gathering mechanisms
US6099161A (en) Asynchronous analog or digital frequency measurement on digital test equipment
JP3171914B2 (en) IC test equipment
JP2809168B2 (en) Timing verification method
JP2002055128A (en) Ac signal measuring instrument
Weimer et al. A rapid dither algorithm advances A/D converter testing
JP2007293542A (en) Fpga current consumption relational expression deriving method and program, fpga current consumption relational expression deriving system, and accuracy evaluation program for fpga estimation tool
JP3295124B2 (en) Device evaluation test apparatus and method
JPS5951369A (en) Automatic characteristic measuring apparatus
JP3874879B2 (en) Standby current measurement timing detector
JPH02105726A (en) Method for inspecting nonlinearity of a/d converter
JP2021001885A (en) Test-and-measurement instrument and method of estimating unknown load
JPS6134101B2 (en)
JPH1152016A (en) Ic-testing apparatus and method for parallel measurement at ic-testing apparatus
CN117277805A (en) High-precision current output method and high-precision constant current source system
CN118293966A (en) Method for calculating uncertainty of automatic metering verification system and computer equipment
CN114062896A (en) Finished product testing method of integrated circuit and storage medium

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees