JP3067385B2 - Wiring structure of multilayer printed wiring board - Google Patents

Wiring structure of multilayer printed wiring board

Info

Publication number
JP3067385B2
JP3067385B2 JP11332992A JP11332992A JP3067385B2 JP 3067385 B2 JP3067385 B2 JP 3067385B2 JP 11332992 A JP11332992 A JP 11332992A JP 11332992 A JP11332992 A JP 11332992A JP 3067385 B2 JP3067385 B2 JP 3067385B2
Authority
JP
Japan
Prior art keywords
row
wiring
holes
pattern
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11332992A
Other languages
Japanese (ja)
Other versions
JPH05315759A (en
Inventor
浩 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11332992A priority Critical patent/JP3067385B2/en
Publication of JPH05315759A publication Critical patent/JPH05315759A/en
Application granted granted Critical
Publication of JP3067385B2 publication Critical patent/JP3067385B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多層印刷配線基板の配
線構造に係り、とくに2列構成の端子ピン群を接続する
スルーホールから導出する配線パターンの配線構造に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure of a multilayer printed wiring board, and more particularly, to a wiring structure of a wiring pattern derived from a through hole for connecting a group of terminal pins in two rows.

【0002】例えば、複数枚の電子回路パッケージを配
列収容してなる電子交換機ユニットは、背面に電子回路
パッケージをコネクタ接続するバックボードを備えてい
る。バックボードは、外部端末機から導入される通信線
を接続する主コネクタを側端部に実装し、この主コネク
タから電子回路パッケージを接続する個々の副コネクタ
までは配線パターンで分岐配線している。
For example, an electronic exchange unit in which a plurality of electronic circuit packages are arranged and accommodated has a back board on the back surface for connecting the electronic circuit packages to a connector. The backboard mounts a main connector for connecting a communication line introduced from an external terminal at a side end, and branches and wires in a wiring pattern from this main connector to each sub-connector for connecting an electronic circuit package. .

【0003】ところが、電子交換機ユニットは近年、小
形化、高密度実装化が求められており、電子回路パッケ
ージの枚数の増加に伴い副コネクタの数や主コネクタの
端子ピン数が共に増加し、主コネクタの端子ピンを接続
するスルーホールから副コネクタへと導出する配線パタ
ーンの占める領域が拡大する傾向にあり、導出する配線
パターンをバックボードやユニット自体の小形化、高密
度実装化を図る観点からスペース的に場所を取らずに効
率よく導出することが要望されている。
However, in recent years, electronic exchange units have been required to be miniaturized and densely mounted. As the number of electronic circuit packages has increased, the number of sub-connectors and the number of terminal pins of the main connector have both increased. The area occupied by the wiring pattern leading out from the through hole connecting the terminal pins of the connector to the sub-connector tends to increase, and from the viewpoint of reducing the size of the derived wiring pattern on the backboard and the unit itself and achieving high-density mounting There is a demand for efficient derivation without taking up space in terms of space.

【0004】[0004]

【従来の技術】図2の要部斜視図に示すように、従来の
多層印刷配線基板(バックボード)11の配線構造は、2
点鎖線で示す主コネクタ20の2列構成の端子ピン群(列
方向B線の端子間隔が2.54mmで1列7ピン×2列)を
接続する直径1mmのスルーホール11a と、そのスルー
ホールランド11a-1a(1.4mm角) から図示しない副コネ
クタに接続する複数本の配線パターン(表面層パター
ン)11b とを備えている。
2. Description of the Related Art As shown in a perspective view of a main part of FIG.
A through-hole 11a having a diameter of 1 mm for connecting a terminal pin group of a two-row configuration of the main connector 20 indicated by a dashed-dotted line (terminal pins of the row B direction is 2.54 mm, one row and seven pins × two rows), and the through-hole land 11a-1a (1.4 mm square) to a plurality of wiring patterns (surface layer patterns) 11b connected to a sub-connector (not shown).

【0005】各配線パターン11b は高耐圧で大電流容量
を必要とするため、それに適する線幅(0.7mm)にして
スルーホール11a から外側に向かって導出している。即
ち、第1列の配線パターン11b-1 は第1列のスルーホー
ル11a-1 から外側へスルーホール列方向B線に直交する
方向に向けて表面層パターンだけで導出している。
Since each wiring pattern 11b requires a high withstand voltage and a large current capacity, a line width (0.7 mm) suitable for the wiring pattern is drawn out from the through hole 11a. That is, the wiring pattern 11b-1 in the first row is led out only from the through hole 11a-1 in the first row in the direction orthogonal to the through-hole row direction B by the surface layer pattern alone.

【0006】第2列の配線パターン11b-2 は、第1列の
配線パターン11b-1 に沿わせ高密度にまとめて配線する
ため第1列、第2列のスルーホール11a-1,11a-2 を迂回
し表面層パターンだけで導出している。
The wiring patterns 11b-2 in the second row are arranged at high density along the wiring patterns 11b-1 in the first row, and the through holes 11a-1 and 11a- 2 is bypassed and derived only by the surface layer pattern.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな上記配線構造によれば、第1列のスルーホールから
導出する第1列の配線パターンは迂回していないために
問題はないが、第2列のスルーホールから導出する第2
列の配線パターンはスルーホールランドに対する耐圧と
電流容量の関係からその線幅では第1のスルーホール列
の間を通り抜けることができないために第1列、第2列
のスルーホールを迂回する形で導出しているため、スペ
ース上の配線効率が悪く小形化、高密度実装化を阻害す
るといった問題があった。
However, according to the above-described wiring structure, there is no problem because the wiring pattern of the first column derived from the through-hole of the first column is not detoured. The second derived from the through hole in the row
The wiring pattern in the column bypasses the first and second through holes because the line width cannot pass between the first through hole columns due to the relationship between the withstand voltage and the current capacity with respect to the through hole land. Since it is derived, there has been a problem that wiring efficiency in the space is poor, and miniaturization and high-density mounting are hindered.

【0008】上記問題点に鑑み、本発明はコネクタなど
の2列構成の端子ピン群を接続するスルーホールから導
出する配線パターンのスペース上の配線効率を改善する
ことのできる多層印刷配線基板の配線構造を提供するこ
とを目的とする。
In view of the above problems, the present invention provides a wiring of a multi-layer printed wiring board capable of improving the wiring efficiency in the space of a wiring pattern derived from a through hole for connecting a two-row terminal pin group such as a connector. The purpose is to provide a structure.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明の多層印刷配線基板の配線構造においては、
図1の要部分解斜視図(図は表面層、内層を引き離した
状態を示す)に示すようにコネクタの2列構成の端子ピ
ン群を接続するスルーホールは、該端子ピン群に対応す
る第1列及び第2列のスルーホールとで構成し、それぞ
れのスルーホールから導出する配線パターンは、該第1
列のスルーホールから表面層パターンで導出する第1列
の配線パターンと、該第1列の配線パターンの線間に備
えるビアホールと第2列のスルーホールとを第1列のス
ルーホールランドの間を通る表面層パターンとバイパス
線である各内層パターンとで接続し更に該ビアホールか
ら前記第1列の配線パターンの線間を通る表面層パター
ンで導出する第2列の配線パターンとで構成する。
In order to achieve the above object, a wiring structure of a multilayer printed wiring board according to the present invention comprises:
As shown in an exploded perspective view of a main part of FIG. 1 (the figure shows a state in which a surface layer and an inner layer are separated), a through-hole for connecting a terminal pin group having a two-row configuration of a connector is a first hole corresponding to the terminal pin group. The first and second rows of through holes are formed, and the wiring patterns derived from the respective through holes are the first and second rows.
A first row of wiring patterns derived from the through holes of a row as a surface layer pattern, and a via hole provided between lines of the first row of wiring patterns and a second row of through holes are arranged between the first row of through hole lands. And a second row of wiring patterns derived from the via holes by a surface layer pattern passing between the lines of the first row of wiring patterns.

【0010】[0010]

【作用】第1列のスルーホールから表面層パターンで導
出する第1列の配線パターンは従来の線幅にすることが
できるため、高耐圧で大電流容量列の配線パターンにす
ることができる。
The wiring pattern of the first row derived from the through holes of the first row by the surface layer pattern can be made to have a conventional line width, so that it can be a wiring pattern of a high withstand voltage and a large current capacity row.

【0011】第2列のスルーホールから導出する第2列
の配線パターンは、第2列のスルーホールから表面層パ
ターンと内層パターンとに分けて導出した後、第1列の
配線パターンの線間に備えるビアホールにまとめ接続
し、そのビアホールから表面層パターンで導出するよう
に構成することにより、表面層パターンと内層パターン
は線幅をスルーホールランドに対する耐圧を考慮に入れ
た細幅にすることでスルーホールを迂回することなく第
1列のスルーホールランドの間を通り抜けて導出するこ
とができ、細幅にして不足する電流容量は内層パターン
をバイパス線にして補うことができる。
The wiring patterns of the second row derived from the through holes of the second row are divided into surface layer patterns and inner layer patterns from the through holes of the second row, and then the wiring patterns of the wiring pattern of the first row are separated. The surface layer pattern and the inner layer pattern are designed to have a narrow line width that takes into account the withstand voltage for through-hole lands by connecting the via layer to the via hole prepared in advance and drawing out the surface layer pattern from the via hole. The current can be led through the first row of through-hole lands without bypassing the through-hole, and the insufficient current capacity due to the narrow width can be supplemented by using the inner layer pattern as a bypass line.

【0012】[0012]

【実施例】以下、図面に示した実施例に基づいて本発明
の要旨を詳細に説明する。図1に示したように、多層印
刷配線基板1(従来図2のバックボード11に相当する)
の配線構造は、2点鎖線で示すコネクタ10(従来図2の
主コネクタ20に相当する) の2列構成の図示しない端子
ピン群(図は列方向A線の端子間隔が2.54mmで1列7
ピン×2列を示す)を接続する直径1mmのスルーホー
ル1a、即ち第1列のスルーホール1a-1及び第2列のスル
ーホール1a-2と、第1列、第2列のスルーホール1a-1,1
a-2 から導出する配線パターン1b、即ち第1列の配線パ
ターン1b-1と第2列の配線パターン1b-2とで構成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The gist of the present invention will be described below in detail with reference to the embodiments shown in the drawings. As shown in FIG. 1, the multilayer printed wiring board 1 (corresponding to the back board 11 in FIG. 2 in the related art)
The wiring structure of (2) is a two-row configuration of terminal pins (not shown) of the connector 10 (corresponding to the main connector 20 of FIG. 7
Pins x 2 rows) 1 mm diameter through-holes 1a, ie, a first row of through-holes 1a-1 and a second row of through-holes 1a-2, and a first row and a second row of through-holes 1a. -1,1
A wiring pattern 1b derived from a-2, that is, a wiring pattern 1b-1 in the first row and a wiring pattern 1b-2 in the second row.

【0013】第1列の配線パターン1b-1は、従来と同じ
線幅 0.7mmで第1列のスルーホール1a-1から外側へス
ルーホール列方向A線に直交する方向に向けて表面層パ
ターンで導出する。
The wiring pattern 1b-1 in the first row has a surface layer pattern extending from the first row of through-holes 1a-1 outward in a direction orthogonal to the line A in the through-hole row direction with the same line width of 0.7 mm as in the prior art. Is derived.

【0014】第2列の配線パターン1b-2は、第1列の配
線パターン1b-1の線間に備える直径0.6mmのビアホー
ル1dと第2列のスルーホール1a-2とを、第1列のスルー
ホールランド1a-1a (1.4mm角)の間を通る線幅0.26m
mの表面層パターンとバイパス線である同じ線幅0.26m
mの各内層パターン1c、即ち第1内層パターン1c-1と第
2内層パターン1c-2とで接続し、更にそのビアホール1d
から第1列の配線パターン1b-1の線間を通る線幅 0.7m
mの表面層パターンで導出する。
The second row of wiring patterns 1b-2 includes a via hole 1d having a diameter of 0.6 mm provided between lines of the first row of wiring patterns 1b-1 and a second row of through holes 1a-2. Line width 0.26m passing between through hole lands 1a-1a (1.4mm square)
The same line width of 0.26m as the surface layer pattern of m and the bypass line
m, ie, the first inner layer pattern 1c-1 and the second inner layer pattern 1c-2 are connected to each other, and the via hole 1d
0.7m line width between the lines of the first row of wiring patterns 1b-1
It is derived by the surface layer pattern of m.

【0015】このように、第1列のスルーホールから導
出する第1列の配線パターンは表面層パターンで従来の
線幅と同じにすることができるため、高耐圧で大電流容
量列の配線パターンにすることができる。
As described above, the wiring pattern of the first column derived from the through holes of the first column can be made the same as the conventional line width in the surface layer pattern. Can be

【0016】第2列のスルーホールから導出する第2列
の配線パターンは、線幅をスルーホールランドに対する
耐圧を考慮に入れた細幅にすることでスルーホールを迂
回することなく第1列のスルーホールの間を抜けて導出
することができるため、第2列のスルーホールから表面
層パターンと内層パターンとに分けて導出した後、第1
列の配線パターンの線間に備えるビアホールにまとめて
接続し、そのビアホールから表面層パターンで導出する
ことにより、線幅を細幅にして不足する電流容量は内層
パターンをバイパス線にして補うことができ、ビアホー
ルから表面層パターンで導出する第2列の配線パターン
は、第1列の配線パターンと同じ線幅で配線することが
できる。第1列の配線パターンと第2列の配線パターン
とを互いに沿わせ配線することができる。
The wiring pattern of the second row derived from the through holes of the second row has a narrow line width in consideration of the withstand voltage against the land of the through hole, so that the wiring pattern of the first row can be formed without bypassing the through hole. Since it is possible to derive through the space between the through holes, it is possible to derive the surface layer pattern and the inner layer pattern from the second row of through holes and then to derive the first layer.
By connecting to the via holes provided between the lines of the column wiring pattern collectively and deriving with the surface layer pattern from the via hole, the line width can be narrowed and the insufficient current capacity can be supplemented by using the inner layer pattern as a bypass line. The wiring pattern of the second column derived from the via hole with the surface layer pattern can be wired with the same line width as the wiring pattern of the first column. The first row of wiring patterns and the second row of wiring patterns can be wired along with each other.

【0017】[0017]

【発明の効果】以上、詳述したように本発明によれば、
高耐圧、大電流容量を要するコネクタなどの2列構成の
端子ピン群を接続する第1列、第2列のスルーホール群
から導出する第1、第2列の配線パターンの内、第2列
の配線パターンを表面層パターンと内層パターンとに分
けて第1列のスルーホールの間を通り抜け導出すること
により、スペース上の配線効率を改善することができる
ため、バックボードなど多層印刷配線基板の小形化、高
密度実装化を図ることができるといった産業上極めて有
用な効果を発揮する。
As described in detail above, according to the present invention,
Of the first and second rows of wiring patterns derived from the first and second rows of through-hole groups for connecting two rows of terminal pin groups such as connectors requiring high withstand voltage and large current capacity, the second row By dividing the wiring pattern into a surface layer pattern and an inner layer pattern and leading it through between the first rows of through holes, wiring efficiency in space can be improved. An extremely useful effect in industry such as downsizing and high-density mounting can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による一実施例の要部分解斜視図FIG. 1 is an exploded perspective view of a main part of an embodiment according to the present invention.

【図2】 従来技術による要部斜視図FIG. 2 is a perspective view of a main part according to a conventional technique.

【符号の説明】[Explanation of symbols]

1は多層印刷配線基板(バックボード) 1aはスルーホール 1a-1,1a-2は第1列, 第2列のスルーホール 1a-1aはスルーホールランド 1bは配線パターン 1b-1,1b-2は第1列, 第2列の配線パターン 1cは内層パターン 1c-1,1c-2は第1, 第2内層パターン 10はコネクタ(主コネクタ) 1 is a multilayer printed wiring board (backboard) 1a is a through hole 1a-1,1a-2 is a first row, a second row of through holes 1a-1a is a through hole land 1b is a wiring pattern 1b-1,1b-2 Is the wiring pattern of the first and second rows, 1c is the inner layer pattern 1c-1,1c-2 is the first and second inner layer pattern 10 is the connector (main connector)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 2列構成の端子ピン群を接続実装する多
層印刷配線基板のスルーホール(1a)から配線パターン(1
b)を導出する配線構造であって、 前記スルーホール(1a)は、前記端子ピン群に対応する第
1列及び第2列のスルーホール(1a-1,1a-2) とで構成
し、 前記配線パターン(1b)は、該第1列のスルーホール(1a-
1)から表面層パターンで導出する第1列の配線パターン
(1b-1)と、該第1列の配線パターン(1b-1)の線間に備え
るビアホール(1d)と第2列のスルーホール(1a-2)とを第
1列のスルーホールランド(1a-1a) の間を通る表面層パ
ターンとバイパス線である各内層パターン(1c)とで接続
し更に該ビアホール(1d)から前記第1列の配線パターン
(1b-1)の線間を通る表面層パターンで導出する第2列の
配線パターン(1b-2)とで構成することを特徴とする多層
印刷配線基板の配線構造。
1. A multi-layer printed wiring board for connecting and mounting terminal pins in a two-row configuration through a through hole (1a) to a wiring pattern (1).
b) a wiring structure for deriving b), wherein the through-holes (1a) are composed of through-holes (1a-1, 1a-2) in a first row and a second row corresponding to the terminal pin group, The wiring pattern (1b) is provided with the through holes (1a-
First row wiring pattern derived from 1) using surface layer pattern
(1b-1), the via hole (1d) provided between the lines of the first row of wiring patterns (1b-1), and the second row of through holes (1a-2). 1a-1a) and the inner layer patterns (1c), which are bypass lines, are connected to each other through the via hole (1d), and the first row of wiring patterns
A wiring structure of a multilayer printed wiring board, comprising: a second row of wiring patterns (1b-2) derived by a surface layer pattern passing between lines (1b-1).
JP11332992A 1992-05-06 1992-05-06 Wiring structure of multilayer printed wiring board Expired - Lifetime JP3067385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11332992A JP3067385B2 (en) 1992-05-06 1992-05-06 Wiring structure of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11332992A JP3067385B2 (en) 1992-05-06 1992-05-06 Wiring structure of multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JPH05315759A JPH05315759A (en) 1993-11-26
JP3067385B2 true JP3067385B2 (en) 2000-07-17

Family

ID=14609486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11332992A Expired - Lifetime JP3067385B2 (en) 1992-05-06 1992-05-06 Wiring structure of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP3067385B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315843A (en) * 1999-04-30 2000-11-14 Fujitsu Ltd Printed board and semiconductor device
KR102618328B1 (en) * 2022-01-12 2023-12-27 두산로보틱스 주식회사 Pcb having double pattern layer

Also Published As

Publication number Publication date
JPH05315759A (en) 1993-11-26

Similar Documents

Publication Publication Date Title
EP0883330B1 (en) Circuit board with primary and secondary through holes
US5036431A (en) Package for surface mounted components
US6627984B2 (en) Chip stack with differing chip package types
US20020089831A1 (en) Module with one side stacked memory
US6160716A (en) Motherboard having one-between trace connections for connectors
GB2300310A (en) Interconnection of circuit boards using plural conductors
JPH10303562A (en) Printed wiring board
KR890015652A (en) Surface Mount Multilayer Memory Printed Circuit Boards
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
US4016463A (en) High density multilayer printed circuit card assembly and method
EP1075026A2 (en) Multilayer circuit board layout
US6062903A (en) High power surface mount interconnect apparatus for electrical power control module
US6890184B2 (en) Electrical connector for conveying signals between two circuit boards
KR20040087876A (en) Techniques for reducing the number of layers in a multilayer signal routing device
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
CA1047637A (en) Multi-layer panel board with single-in-line package for high speed switching logic
EP0972432B1 (en) Method of arranging signal and destination pads to provide multiple signal/designation connection combinations
US6469375B2 (en) High bandwidth 3D memory packaging technique
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JP3067385B2 (en) Wiring structure of multilayer printed wiring board
US20040003941A1 (en) Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US6295220B1 (en) Memory bar and related circuits and methods
JP2608915B2 (en) IC mounting equipment
JP2002124742A (en) Printed wiring board, connecting component and electronic apparatus
JPS5843245Y2 (en) multilayer printed board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000418