JP3062464B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3062464B2
JP3062464B2 JP9313541A JP31354197A JP3062464B2 JP 3062464 B2 JP3062464 B2 JP 3062464B2 JP 9313541 A JP9313541 A JP 9313541A JP 31354197 A JP31354197 A JP 31354197A JP 3062464 B2 JP3062464 B2 JP 3062464B2
Authority
JP
Japan
Prior art keywords
wiring
metal
barrier layer
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9313541A
Other languages
Japanese (ja)
Other versions
JPH11145141A (en
Inventor
和也 吉本
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP9313541A priority Critical patent/JP3062464B2/en
Publication of JPH11145141A publication Critical patent/JPH11145141A/en
Application granted granted Critical
Publication of JP3062464B2 publication Critical patent/JP3062464B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、金属配線にCuを
用いた半導体装置に関する。
The present invention relates to a semiconductor device using Cu for metal wiring.

【0002】[0002]

【従来の技術】近年、半導体装置の高性能化に伴い、半
導体装置の高速化がますます要求されるようになってき
ており、高速化を実現するためには配線抵抗を低減する
ことが必要となる。現在、金属配線の低抵抗化の有力な
手段として、従来から用いられているアルミニウム(A
l)又は銅(Cu)を0.1wt%〜0.5wt%程度
含むAl−Cu合金よりなる配線材を比抵抗が小さいC
uに代える試みがなされている。
2. Description of the Related Art In recent years, with higher performance of semiconductor devices, higher speeds of semiconductor devices have been increasingly required, and it is necessary to reduce wiring resistance in order to realize higher speeds. Becomes At present, as an effective means for lowering the resistance of metal wiring, aluminum (A
l) or a wiring material made of an Al—Cu alloy containing about 0.1 wt% to 0.5 wt% of copper (Cu),
Attempts have been made to replace u.

【0003】しかしながら、配線材にCuを用いると、
Alのようにドライエッチングが容易でないため、従来
のドライエッチングを用いた配線形成方法を行なえな
い。そこで、Cuよりなる配線材を用いる場合には、絶
縁膜に配線パターンを形成し、絶縁膜に形成された配線
パターンにCuを充填してなる埋め込み配線としてい
る。一般にCuよりなる金属膜を配線パターンに充填す
る前に、Cuの酸化とCuの絶縁膜側への拡散とを防止
するバリア層を形成している。なお、このバリア層の材
料としては、チタン(Ti)、タンタル(Ta)、タン
グステン(W)等の高融点金属の窒化物が用いられてい
る。
However, when Cu is used for the wiring material,
Since dry etching is not as easy as Al, a conventional wiring forming method using dry etching cannot be performed. Therefore, when a wiring material made of Cu is used, a wiring pattern is formed on an insulating film, and a wiring pattern formed on the insulating film is filled with Cu to form an embedded wiring. In general, before filling a wiring pattern with a metal film made of Cu, a barrier layer for preventing oxidation of Cu and diffusion of Cu to the insulating film side is formed. As a material of the barrier layer, a nitride of a high melting point metal such as titanium (Ti), tantalum (Ta), and tungsten (W) is used.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、前記従
来のCuよりなる金属配線を用いた半導体装置は、Cu
よりなる配線本体部の底面及び側面にバリア層が設けら
れているため、金属配線の一部をCuよりも比抵抗が大
きいバリア層が占め、配線本体部の断面積が縮小するの
で、バリア層を設けない場合に比べて配線抵抗が大きく
なるという問題を有している。
However, the conventional semiconductor device using the metal wiring made of Cu is a Cu
Since the barrier layers are provided on the bottom and side surfaces of the wiring body, the barrier layer having a higher specific resistance than Cu occupies part of the metal wiring, and the cross-sectional area of the wiring body is reduced. However, there is a problem that the wiring resistance is increased as compared with the case where no wiring is provided.

【0005】本発明は前記従来の問題を解決し、Cuよ
りなる金属配線に、Cuの酸化と絶縁膜中への拡散とを
防止し且つ比抵抗が小さいバリア層を設けることができ
るようにすることを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and enables a metal wiring made of Cu to be provided with a barrier layer that prevents oxidation of Cu and diffusion into an insulating film and has a small specific resistance. The purpose is to:

【0006】[0006]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、Cuよりなる配線本体部と絶縁膜との間
に形成されるバリア層に、配線本体部の酸化防止機能と
Cuの絶縁膜中への拡散防止機能とを有し且つ比抵抗が
小さい金属を用いる構成とする。
In order to achieve the above-mentioned object, the present invention provides a barrier layer formed between a wiring body portion made of Cu and an insulating film, which has an anti-oxidation function of the wiring body portion and a Cu layer. Having a function of preventing diffusion into the insulating film and using a metal having a small specific resistance.

【0007】[0007]

【0008】[0008]

【0009】[0009]

【0010】本発明に係る半導体装置は、基板上に形成
された複数の半導体素子と、該複数の半導体素子同士を
互いに絶縁する絶縁膜と、複数の半導体素子と電気的に
接続される金属配線とを備えた半導体装置であって、金
属配線は、Cuを含む金属よりなる配線本体部と、該配
線本体部の底面及び側面を密着状態で覆う第1の金属よ
りなる第1のバリア層と、絶縁膜との界面に不動態皮膜
が生成された第2の金属よりなり第1のバリア層におけ
る配線本体部の反対側の面を密着状態で覆う第2のバリ
ア層とから構成されており、第1の金属の比抵抗は第2
の金属の比抵抗よりも小さく、第1のバリア層は、配線
本体部に含まれるCuの絶縁膜側への拡散を防止し、第
2のバリア層は、不動態皮膜により配線本体部の酸化を
防止する。
[0010] semi-conductor device according to the present invention, a plurality of semiconductor devices formed on a substrate, an insulating film for insulating each other semiconductor devices from each other the plurality of metal that is a plurality of semiconductor elements electrically connected A metal wiring, wherein the metal wiring is a wiring main body made of a metal containing Cu, and a first barrier layer made of a first metal that covers the bottom surface and side surfaces of the wiring main body in a close contact state. And a second barrier layer made of a second metal having a passivation film formed on the interface with the insulating film and covering the surface of the first barrier layer on the side opposite to the wiring main body in an intimate contact state. And the specific resistance of the first metal is
The first barrier layer prevents Cu contained in the wiring body from diffusing to the insulating film side, and the second barrier layer forms an oxidation of the wiring body by a passivation film. To prevent

【0011】本発明の半導体装置によると、Cuを含む
金属よりなる配線本体部の底面及び側面には、配線本体
部に含まれるCuの絶縁膜側への拡散を防止する第1の
バリア層と、該第1のバリア層における配線本体部の反
対側の面に密着状態で形成され、絶縁膜との界面に生成
された酸化皮膜よりなる不動態皮膜により配線本体部の
酸化を防止する第2のバリア層が設けられているため、
配線本体部は、該配線本体部のCuが第1のバリア層に
よって絶縁膜側への拡散が防止されて絶縁膜の絶縁性が
劣化せず、また、酸化性雰囲気中や高温状態下であって
も、第2のバリア層における絶縁膜との界面に生成され
た不動態皮膜によって外部から配線本体部側への酸素の
拡散が防止されるので、配線本体部の抵抗値が下がらな
い。さらに、配線本体部側に形成される第1のバリア層
を構成する第1の金属は、その比抵抗が第2のバリア層
を構成する第2の金属よりも小さいため、配線本体部の
低抵抗化を妨げない。
According to the semiconductor device of the present invention, the first barrier layer for preventing the diffusion of Cu contained in the wiring body toward the insulating film is provided on the bottom and side surfaces of the wiring body made of metal containing Cu. A second barrier layer formed in close contact with the surface of the first barrier layer on the side opposite to the wiring body and preventing oxidation of the wiring body by a passivation film formed of an oxide film formed at an interface with the insulating film. Because the barrier layer of is provided,
In the wiring body, the Cu in the wiring body is prevented from being diffused to the insulating film side by the first barrier layer, so that the insulating property of the insulating film is not deteriorated. However, since the passivation film generated at the interface between the second barrier layer and the insulating film prevents diffusion of oxygen from the outside to the wiring main body, the resistance of the wiring main body does not decrease. Further, the first metal forming the first barrier layer formed on the wiring main body side has a lower specific resistance than the second metal forming the second barrier layer, so that the low resistance of the wiring main body is low. Does not hinder resistance.

【0012】[0012]

【0013】本発明の半導体装置において、第1の金属
がCuを過飽和に含む合金であり、第2の金属がCr,
Fe,Ti,Co,Ni,Nb,Ta又はこれらの合金
であることが好ましい。
In the semiconductor device of the present invention , the first metal is an alloy containing Cu in supersaturation, and the second metal is Cr,
It is preferably Fe, Ti, Co, Ni, Nb, Ta or an alloy thereof.

【0014】本発明の半導体装置において、第1の金属
がAlとCuとよりなる合金であることが好ましい。
In the semiconductor device according to the present invention , the first metal is preferably an alloy composed of Al and Cu.

【0015】[0015]

【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
(First Embodiment) A first embodiment of the present invention.
An embodiment will be described with reference to the drawings.

【0016】図1は本発明の第1の実施形態に係る半導
体装置の金属配線の断面構成を示している。図1に示す
ように、シリコン(Si)よりなる半導体基板10に
は、例えば、半導体素子としての2つのMOSFET
(図示せず)が形成され、各MOSFETのソース・ド
レイン領域10aと、該ソース・ドレイン領域10aを
互いに分離する素子分離膜11が形成されている。半導
体基板10の上には酸化シリコン(SiO2 )よりなる
第1の絶縁膜12が形成され、該第1の絶縁膜12にお
ける各ソース・ドレイン領域10aの上側には該ソース
・ドレイン領域10aの上面を露出するコンタクトホー
ル12aが選択的に形成されている。コンタクトホール
12aの壁面及び底面には窒化チタン(TiN)/Ti
が積層されてなるバリアメタル/コンタクトメタル層1
3が形成され、コンタクトホール12aにおけるバリア
メタル/コンタクトメタル層13の上にはWが充填され
てなるプラグ14が形成されている。
FIG. 1 shows a cross-sectional structure of a metal wiring of a semiconductor device according to a first embodiment of the present invention. As shown in FIG. 1, a semiconductor substrate 10 made of silicon (Si) has, for example, two MOSFETs as semiconductor elements.
(Not shown) are formed, and a source / drain region 10a of each MOSFET and an element isolation film 11 for separating the source / drain region 10a from each other are formed. A first insulating film 12 made of silicon oxide (SiO 2 ) is formed on the semiconductor substrate 10, and the source / drain region 10 a of the first insulating film 12 is formed above each source / drain region 10 a. A contact hole 12a exposing the upper surface is selectively formed. Titanium nitride (TiN) / Ti
Metal / contact metal layer 1 formed by stacking
3 is formed, and a plug 14 filled with W is formed on the barrier metal / contact metal layer 13 in the contact hole 12a.

【0017】第1の絶縁膜12の上には第2の絶縁膜1
5が形成され、該第2の絶縁膜15には、プラグ14の
上面と接する金属配線形成領域となる開口部15aが選
択的に形成されており、該開口部15aには、Cuより
なる配線本体部16と、Crよりなり、配線本体部16
の底面及び側面を密着状態で覆うバリア層17とから構
成される金属配線18が形成されている。ここで、バリ
ア層17における第1の絶縁膜12及び第2の絶縁膜1
5との界面には不動態皮膜が生成されている。
The second insulating film 1 is formed on the first insulating film 12.
In the second insulating film 15, an opening 15a to be a metal wiring forming region in contact with the upper surface of the plug 14 is selectively formed. In the opening 15a, a wiring made of Cu is formed. A main body 16 and a wiring main body 16 made of Cr
And a barrier layer 17 which covers the bottom and side surfaces of the metal wiring 18 in close contact with each other. Here, the first insulating film 12 and the second insulating film 1 in the barrier layer 17 are used.
At the interface with 5, a passive film is formed.

【0018】第2の絶縁膜15の上には金属配線18の
酸化防止用の窒化シリコン(SiN)よりなるパシベー
ション膜19が形成されている。
On the second insulating film 15, a passivation film 19 made of silicon nitride (SiN) for preventing oxidation of the metal wiring 18 is formed.

【0019】なお、本実施形態においては、金属配線1
8を1層としたが、2層以上の多層配線であってもよ
い。
In this embodiment, the metal wiring 1
Although 8 is one layer, it may be a multilayer wiring of two or more layers.

【0020】また、半導体素子にMOSFETを用いた
が、半導体能動素子又は半導体受動素子であればよい。
Although the MOSFET is used as the semiconductor element, any semiconductor active element or semiconductor passive element may be used.

【0021】以下、前記のように構成された半導体装置
の製造方法について図面を参照しながら説明する。
Hereinafter, a method of manufacturing the semiconductor device configured as described above will be described with reference to the drawings.

【0022】図2(a)〜(d)は本発明の第1の実施
形態に係る半導体装置の製造方法の工程順の断面構成を
示している。まず、図2(a)に示すように、例えば、
2つのMOSFETのソース・ドレイン領域10a及び
該ソース・ドレイン領域10aを互いに分離するLOC
OS膜等よりなる素子分離膜11が形成されたSiより
なる半導体基板10の上に、膜厚が2.0μmのSiO
2 よりなる第1の絶縁膜12を堆積した後、該第1の絶
縁膜12の平坦化を行なう。
FIGS. 2A to 2D show cross-sectional structures in the order of steps of a method for manufacturing a semiconductor device according to the first embodiment of the present invention. First, for example, as shown in FIG.
Source / drain region 10a of two MOSFETs and LOC separating source / drain region 10a from each other
A 2.0 μm thick SiO 2 film is formed on a semiconductor substrate 10 made of Si on which an element isolation film 11 made of an OS film or the like is formed.
After depositing the first insulating film 12 of 2 , the first insulating film 12 is planarized.

【0023】次に、第1の絶縁膜12における各ソース
・ドレイン領域10aの上側に、該ソース・ドレイン領
域10aの上面を露出し、内径が0.5μmのコンタク
トホール12aを開口した後、スパッタ法を用いて、コ
ンタクトホール12aの壁面及び底面に膜厚が50nm
のTiN層と膜厚が70nmのTi層とが積層されてな
るバリアメタル/コンタクトメタル層13を堆積する。
Next, above the source / drain regions 10a in the first insulating film 12, the upper surfaces of the source / drain regions 10a are exposed and contact holes 12a having an inner diameter of 0.5 μm are opened. The thickness is 50 nm on the wall surface and the bottom surface of the contact hole 12a by using the method.
A barrier metal / contact metal layer 13 formed by laminating a TiN layer having a thickness of 70 nm and a Ti layer having a thickness of 70 nm is deposited.

【0024】続いて、化学気相成長(CVD)法を用い
て、基板10の上に全面にわたってWを堆積した後、エ
ッチバックを行なって平坦化することにより、コンタク
トホール12aにおけるバリアメタル/コンタクトメタ
ル層13の上に、Wよりなるプラグ14を充填する。
Subsequently, W is deposited over the entire surface of the substrate 10 by chemical vapor deposition (CVD), and then flattened by etching back, thereby forming a barrier metal / contact in the contact hole 12a. A plug 14 made of W is filled on the metal layer 13.

【0025】次に、図2(b)に示すように、基板10
の上に全面にわたって膜厚が0.5μmのSiO2 より
なる第2の絶縁膜15を堆積した後、フォトリソグラフ
ィーを用いてマスクパターン(図示せず)を形成した
後、該マスクパターンを用いて第2の絶縁膜15に対し
てエッチングを行なって、第2の絶縁膜15に所定のパ
ターニングを施すことにより、金属配線形成領域となる
開口部15aを形成する。
Next, as shown in FIG.
After depositing a second insulating film 15 of SiO 2 having a thickness of 0.5 μm over the entire surface, a mask pattern (not shown) is formed by using photolithography, and then the mask pattern is used. By etching the second insulating film 15 and performing predetermined patterning on the second insulating film 15, an opening 15a to be a metal wiring formation region is formed.

【0026】次に、図2(c)に示すように、スパッタ
法を用いて、基板10の上に全面にわたって、膜厚が5
0nmのCrよりなるバリア形成層17Aと、膜厚が1
μmのCuよりなる配線本体部形成層16Aとを順次堆
積した後、リフロー温度を500℃としてリフローする
ことにより、バリア形成層17A及び配線本体部形成層
16Aを開口部15aに充填する。
Next, as shown in FIG. 2C, a film thickness of 5
A barrier forming layer 17A made of 0 nm Cr and
After successively depositing the wiring main body forming layer 16A made of μm Cu, the barrier forming layer 17A and the wiring main body forming layer 16A are filled in the openings 15a by performing reflow at a reflow temperature of 500 ° C.

【0027】次に、図2(d)に示すように、化学機械
研磨(CMP)法を用いて、第2の絶縁膜15の上面が
露出するまで平坦化を行なって、配線本体部16と該配
線本体部16の底面及び側面を密着状態で覆うバリア層
17とから構成される金属配線18を形成した後、基板
10の上に全面にわたってSiNよりなるパシベーショ
ン膜19を堆積する。
Next, as shown in FIG. 2D, planarization is performed by chemical mechanical polishing (CMP) until the upper surface of the second insulating film 15 is exposed. After forming a metal wiring 18 composed of a barrier layer 17 covering the bottom and side surfaces of the wiring main body 16 in close contact with each other, a passivation film 19 made of SiN is deposited on the entire surface of the substrate 10.

【0028】なお、本実施形態においては、バリア層1
7にCrを用いたが、これに限らず、Fe又はCr−F
e合金を用いてもよい。
In this embodiment, the barrier layer 1
7, Cr was used, but the present invention is not limited to this, and Fe or Cr-F
An e-alloy may be used.

【0029】また、バリア形成層17A及び配線本体部
形成層16Aをスパッタ法とその後のリフロー加熱処理
を行なって形成したが、メッキ法を用いてもよい。
Further, the barrier forming layer 17A and the wiring main body forming layer 16A are formed by the sputtering method and the subsequent reflow heat treatment, but may be formed by the plating method.

【0030】ここで、Cuよりなる配線本体部形成層1
6Aを堆積した後、透過型電子顕微鏡(TEM)を用い
て、配線本体部形成層16Aとバリア形成層17Aとの
界面における配線本体部形成層16A側の酸化の様子を
調べたところ、配線本体部形成層16A側にCuの酸化
物は検出されなかった。
Here, the wiring body portion forming layer 1 made of Cu
After depositing 6A, the state of oxidation of the wiring body portion forming layer 16A side at the interface between the wiring body portion forming layer 16A and the barrier forming layer 17A was examined using a transmission electron microscope (TEM). No Cu oxide was detected on the part forming layer 16A side.

【0031】また、オージェ電子分光法を用いて、第2
の絶縁膜15とバリア形成層17Aとの界面における第
2の絶縁膜15側のCuの濃度を調べたところ、Cuは
検出されなかった。
Further, a second electron beam is obtained using Auger electron spectroscopy.
When the concentration of Cu on the second insulating film 15 side at the interface between the insulating film 15 and the barrier forming layer 17A was examined, Cu was not detected.

【0032】なお、配線本体部形成層16Aにバリア形
成層17Aを設けない場合には、第2の絶縁膜15との
界面近傍の配線本体部形成層16Aに含まれるCuは酸
化し、且つ、配線本体部形成層16Aとの界面近傍の第
2の絶縁膜15にはCuが拡散していた。
When the barrier forming layer 17A is not provided on the wiring body portion forming layer 16A, Cu contained in the wiring body portion forming layer 16A near the interface with the second insulating film 15 is oxidized, and Cu was diffused in the second insulating film 15 near the interface with the wiring body portion forming layer 16A.

【0033】また、金属配線18の比抵抗を測定したと
ころ、バリア層17にCr又はFeを用いた場合には共
に2.2μΩ・cmであり、比較のためバリア層17に
TiNを用いた場合の2.4μΩ・cmよりも小さくな
った。
When the specific resistance of the metal wiring 18 was measured, it was 2.2 μΩ · cm when Cr or Fe was used for the barrier layer 17. Of 2.4 μΩ · cm.

【0034】このように、本実施形態に係る半導体装置
は、Cuよりなる配線本体部16と該配線本体部16の
底面及び側面を密着状態で覆うCr又はFe等よりなる
バリア層17とから構成される金属配線18を有してお
り、バリア層17を構成するCr又はFe等は、第1の
絶縁膜12及び第2の絶縁膜15との界面に耐食性が優
れた酸化皮膜よりなる不動態皮膜が生成されるため、S
iO2 よりなる絶縁膜に含まれる酸素や酸化性雰囲気中
の酸素によって配線本体部16のCuが酸化されないの
で、配線本体部16の抵抗値が増大することがない。
As described above, the semiconductor device according to the present embodiment includes the wiring body 16 made of Cu and the barrier layer 17 made of Cr or Fe, which covers the bottom and side surfaces of the wiring body 16 in close contact. Cr or Fe constituting the barrier layer 17 is made of a passivation made of an oxide film having excellent corrosion resistance at the interface with the first insulating film 12 and the second insulating film 15. Since a film is formed, S
Since Cu in the wiring body 16 is not oxidized by oxygen contained in the insulating film made of iO 2 or oxygen in an oxidizing atmosphere, the resistance value of the wiring body 16 does not increase.

【0035】その上、バリア層17を構成するCr又は
FeはCuの拡散を防止するため、絶縁膜側にCuが拡
散することによって金属配線18同士が短絡してしまう
という最悪の事態を回避することができる。
In addition, Cr or Fe constituting the barrier layer 17 prevents the diffusion of Cu, so that the worst case in which the metal wirings 18 are short-circuited due to the diffusion of Cu to the insulating film side is avoided. be able to.

【0036】さらに、バリア層17を構成するCr又は
Feは、従来のTi、Ta、W等の高融点金属の窒化物
よりも比抵抗が小さいため、Cuを主体とする金属配線
18を保護すると共に低抵抗化をも確実に実現できる。
Further, since Cr or Fe constituting the barrier layer 17 has a lower specific resistance than a conventional nitride of a high melting point metal such as Ti, Ta, or W, it protects the metal wiring 18 mainly composed of Cu. At the same time, a reduction in resistance can be reliably realized.

【0037】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0038】図3(a)〜(d)は本発明の第2の実施
形態に係る半導体装置の製造方法の工程順の断面構成を
示している。前述したように、Cuよりなる配線本体部
を保護するバリア層が、配線本体部からのCuの拡散防
止及び配線本体部への外部からの酸素の侵入防止の2つ
の機能を有すると共に低抵抗であるという特性とを併せ
持つことが望ましい。このため、本実施形態において
は、これらの機能及び特性をそれぞれ最適化することを
目的とする。ここで、図3(a)及び(b)までの製造
工程は、図2(a)及び(b)に示した製造工程と同一
であるため同一の符号を付すことにより説明を省略す
る。
FIGS. 3A to 3D show sectional structures in the order of steps of a method for manufacturing a semiconductor device according to the second embodiment of the present invention. As described above, the barrier layer for protecting the wiring main body made of Cu has two functions of preventing diffusion of Cu from the wiring main body and preventing intrusion of oxygen from the outside into the wiring main body, and has a low resistance. It is desirable to have the characteristic that there is. Therefore, the present embodiment aims to optimize these functions and characteristics. Here, the manufacturing steps up to FIG. 3A and FIG. 3B are the same as the manufacturing steps shown in FIG. 2A and FIG.

【0039】図3(c)に示すように、スパッタ法を用
いて、基板10の上に全面にわたって、膜厚が25nm
のCrよりなり、第2のバリア層の形成層としての酸素
バリア形成層21Aと、膜厚が25nmのMoよりな
り、第1のバリア層の形成層としての銅バリア形成層2
2Aと、膜厚が1μmのCuよりなる配線本体部形成層
16Aとを順次堆積した後、リフロー温度を500℃と
してリフローすることにより、酸素バリア形成層21
A、銅バリア形成層22A及び配線本体部形成層16A
を開口部15aに充填する。
As shown in FIG. 3C, the film thickness is 25 nm over the entire surface of the substrate 10 by using the sputtering method.
, An oxygen barrier forming layer 21A as a second barrier layer forming layer, and a copper barrier forming layer 2 as a first barrier layer forming layer made of Mo having a thickness of 25 nm.
2A and a wiring main body forming layer 16A made of Cu having a thickness of 1 μm are sequentially deposited, and then reflowed at a reflow temperature of 500 ° C., whereby the oxygen barrier forming layer 21 is formed.
A, copper barrier forming layer 22A and wiring body portion forming layer 16A
Is filled in the opening 15a.

【0040】次に、図3(d)に示すように、CMP法
を用いて、第2の絶縁膜15の上面が露出するまで平坦
化を行なって、配線本体部16と、該配線本体部16の
底面及び側面を密着状態で覆う銅バリア層22と、該銅
バリア層22における配線本体部16側の反対側の面を
密着状態で覆う酸素バリア層21とから構成される金属
配線18を形成した後、基板10の上に全面にわたって
SiNよりなるパシベーション膜19を堆積する。
Next, as shown in FIG. 3D, planarization is performed using a CMP method until the upper surface of the second insulating film 15 is exposed. A metal wiring 18 composed of a copper barrier layer 22 that covers the bottom surface and side surfaces of the wiring 16 in close contact and an oxygen barrier layer 21 that covers the surface of the copper barrier layer 22 on the side opposite to the wiring body 16 in close contact. After the formation, a passivation film 19 made of SiN is deposited on the entire surface of the substrate 10.

【0041】なお、本実施形態においては、酸素バリア
層21にCrを用いたが、これに限らず、Fe又はCr
−Fe合金を用いてもよい。さらに、酸素バリア層21
は、Cuの拡散防止機能を銅バリア層22に持たせるた
め、不動態皮膜が生成されればよく、Ti,コバルト
(Co),ニッケル(Ni),ニオブ(Nb),Ta,
Al又はこれらの合金を用いてもよい。
In this embodiment, Cr is used for the oxygen barrier layer 21, but the present invention is not limited to this.
-A Fe alloy may be used. Further, the oxygen barrier layer 21
In order to provide the copper barrier layer 22 with a Cu diffusion preventing function, a passivation film may be formed, and Ti, cobalt (Co), nickel (Ni), niobium (Nb), Ta,
Al or an alloy thereof may be used.

【0042】また、酸素バリア形成層21A、銅バリア
形成層22A及び配線本体部形成層16Aをスパッタ法
とその後のリフロー処理を行なって形成したが、メッキ
法を用いてもよい。
Although the oxygen barrier forming layer 21A, the copper barrier forming layer 22A, and the wiring main body forming layer 16A are formed by a sputtering method and a subsequent reflow treatment, a plating method may be used.

【0043】ここで、図3(c)における金属配線形成
領域1を図4に拡大して説明すると、Cuよりなる配線
本体部形成層16Aを堆積した後、TEMを用いて、配
線本体部形成層16Aと銅バリア形成層22Aとの界面
における配線本体部形成層16A側の酸化の様子を調べ
たところ、配線本体部形成層16A側にCuの酸化物は
検出されなかった。
Here, the metal wiring forming region 1 in FIG. 3 (c) will be described by enlarging it to FIG. 4. After depositing a wiring main body forming layer 16A made of Cu, the wiring main body forming layer 16A is formed using a TEM. When the state of oxidation of the wiring main body forming layer 16A side at the interface between the layer 16A and the copper barrier forming layer 22A was examined, no Cu oxide was detected on the wiring main body forming layer 16A side.

【0044】また、オージェ電子分光法を用いて、第2
の絶縁膜15と酸素バリア形成層21Aとの界面におけ
る第2の絶縁膜15側のCuの濃度を調べたところ、C
uは検出されなかった。
Further, the second electron beam is measured using Auger electron spectroscopy.
When the concentration of Cu on the second insulating film 15 side at the interface between the insulating film 15 and the oxygen barrier forming layer 21A was examined,
u was not detected.

【0045】また、金属配線18の比抵抗を測定したと
ころ、酸素バリア層21にCr又はFeを用いた場合に
は共に2.0μΩ・cmであった。
When the specific resistance of the metal wiring 18 was measured, it was 2.0 μΩ · cm when Cr or Fe was used for the oxygen barrier layer 21.

【0046】このように、本実施形態に係る半導体装置
は、Cuよりなる配線本体部16と、該配線本体部16
の底面及び側面を密着状態で覆うMoよりなり第1のバ
リア層としての銅バリア層22と、該銅バリア層22に
おける配線本体部16の反対側の面を密着状態で覆うC
r又はFe等よりなり第2のバリア層としての酸素バリ
ア層21とから構成される金属配線18を有している。
As described above, the semiconductor device according to the present embodiment includes the wiring body 16 made of Cu and the wiring body 16.
And a copper barrier layer 22 as a first barrier layer made of Mo covering the bottom and side surfaces of the copper barrier layer 22 in close contact with each other.
It has a metal wiring 18 made of r or Fe or the like and composed of an oxygen barrier layer 21 as a second barrier layer.

【0047】これにより、酸素バリア層21を構成する
Cr又はFe等は、第1の絶縁膜12及び第2の絶縁膜
15との界面に耐食性が優れた酸化皮膜よりなる不動態
皮膜が生成されるため、SiO2 よりなる絶縁膜に含ま
れる酸素や酸化性雰囲気中の酸素によって配線本体部1
6のCuが酸化されないので、配線本体部16の抵抗値
が増大することがない。
As a result, a passivation film made of an oxide film having excellent corrosion resistance is formed on the interface between the first insulating film 12 and the second insulating film 15 of Cr, Fe, or the like constituting the oxygen barrier layer 21. Therefore, the wiring main body 1 may be damaged by oxygen contained in the insulating film made of SiO 2 or oxygen in an oxidizing atmosphere.
Since Cu of No. 6 is not oxidized, the resistance value of the wiring body 16 does not increase.

【0048】また、銅バリア層22を構成するMoは、
Cuの拡散を防止するため、絶縁膜側にCuが拡散する
ことによって金属配線18同士が短絡してしまうという
最悪の事態を回避することができる。さらに、MoはC
r又はFe等よりも比抵抗が小さいため、一層の低抵抗
化を実現できる。
Further, Mo constituting the copper barrier layer 22 is:
In order to prevent the diffusion of Cu, the worst case in which the metal wirings 18 are short-circuited due to the diffusion of Cu to the insulating film side can be avoided. Further, Mo is C
Since the specific resistance is smaller than that of r or Fe, it is possible to further reduce the resistance.

【0049】(第2の実施形態の一変形例)以下、本発
明の第2の実施形態の一変形例について図面を参照しな
がら説明する。
(Modification of Second Embodiment) Hereinafter, a modification of the second embodiment of the present invention will be described with reference to the drawings.

【0050】図5(a)〜(d)は本発明の第2の実施
形態の一変形例に係る半導体装置の製造方法の工程順の
断面構成を示している。本変形例は、第1のバリア層と
しての銅バリア層にCuを過飽和に含むAl−Cu合金
を用いることにより、Cuよりなる配線本体部の銅バリ
ア層との密着性を高め且つ銅バリア層のさらなる低抵抗
化を図ることを目的とする。ここでは、銅バリア層を密
着層と呼ぶことにする。
FIGS. 5A to 5D show cross-sectional structures in the order of steps of a method for manufacturing a semiconductor device according to a modification of the second embodiment of the present invention. This modification is to improve the adhesion of the wiring body portion made of Cu with the copper barrier layer by using an Al—Cu alloy containing Cu in supersaturation for the copper barrier layer as the first barrier layer, and to improve the copper barrier layer. It is intended to further reduce resistance. Here, the copper barrier layer is referred to as an adhesion layer.

【0051】ここで、図5(a)及び(b)までの製造
工程は、図2(a)及び(b)に示した製造工程と同一
であるため同一の符号を付すことにより説明を省略す
る。
Here, the manufacturing steps up to FIGS. 5A and 5B are the same as the manufacturing steps shown in FIGS. 2A and 2B. I do.

【0052】図5(c)に示すように、スパッタ法を用
いて、基板10の上に全面にわたって、膜厚が25nm
のCrよりなり、第2のバリア層の形成層としての酸素
バリア形成層21Aと、膜厚が25nmで且つCu濃度
が10wt%で過飽和状態にあるAl−Cu合金よりな
り、第1のバリア層の形成層としての密着層形成層32
Aと、膜厚が1μmのCuよりなる配線本体部形成層1
6Aとを順次堆積した後、リフロー温度を500℃とし
てリフローすることにより、酸素バリア形成層21A、
密着層形成層32A及び配線本体部形成層16Aを開口
部15aに充填する。
As shown in FIG. 5C, the film thickness is 25 nm over the entire surface of the substrate 10 by using the sputtering method.
An oxygen-barrier forming layer 21A as a forming layer of a second barrier layer, an Al-Cu alloy having a thickness of 25 nm, a Cu concentration of 10 wt%, and a supersaturated state, and a first barrier layer Adhesion layer forming layer 32 as a forming layer of
A and wiring body portion forming layer 1 made of Cu having a thickness of 1 μm
6A are sequentially deposited, and then reflowed at a reflow temperature of 500 ° C., whereby the oxygen barrier forming layer 21A,
The opening 15a is filled with the adhesion layer forming layer 32A and the wiring main body forming layer 16A.

【0053】次に、図5(d)に示すように、CMP法
を用いて、第2の絶縁膜15の上面が露出するまで平坦
化を行なって、配線本体部16と、該配線本体部16の
底面及び側面を密着状態で覆う密着層32と、該密着層
32における配線本体部16の反対側の面を密着状態で
覆う酸素バリア層21とから構成される金属配線18を
形成した後、基板10の上に全面にわたってSiNより
なるパシベーション膜19を堆積する。
Next, as shown in FIG. 5D, planarization is performed using a CMP method until the upper surface of the second insulating film 15 is exposed. After forming the metal wiring 18 composed of an adhesion layer 32 that covers the bottom and side surfaces of the adhesion layer 16 in close contact, and an oxygen barrier layer 21 that covers the surface of the adhesion layer 32 opposite to the wiring body 16 in close contact Then, a passivation film 19 made of SiN is deposited on the entire surface of the substrate 10.

【0054】本実施形態においては、酸素バリア層21
にCrを用いたが、これに限らず、Fe又はCr−Fe
合金を用いてもよい。さらに、酸素バリア層21は、C
uの拡散防止機能を密着層32に持たせるため、不動態
皮膜が生成されればよく、Ti,コバルト(Co),ニ
ッケル(Ni),ニオブ(Nb),Ta,Al又はこれ
らの合金を用いてもよい。
In this embodiment, the oxygen barrier layer 21
Was used, but not limited to this, Fe or Cr-Fe
An alloy may be used. Further, the oxygen barrier layer 21 is made of C
In order to provide the adhesion layer 32 with a function of preventing the diffusion of u, a passivation film may be formed, and Ti, cobalt (Co), nickel (Ni), niobium (Nb), Ta, Al, or an alloy thereof is used. You may.

【0055】ここで、図5(c)における金属配線形成
領域1を図6に拡大して説明すると、Cuよりなる配線
本体部形成層16Aを堆積した後、TEMを用いて、配
線本体部形成層16Aと密着層形成層32Aとの界面に
おける配線本体部形成層16A側の酸化の様子を調べた
ところ、配線本体部形成層16A側にCuの酸化物は検
出されなかった。
Here, the metal wiring forming region 1 in FIG. 5C will be described by enlarging it to FIG. 6. After depositing a wiring main body forming layer 16A made of Cu, the wiring main body forming layer 16A is formed using a TEM. When the state of oxidation of the wiring main body forming layer 16A at the interface between the layer 16A and the adhesion layer forming layer 32A was examined, no Cu oxide was detected on the wiring main body forming layer 16A side.

【0056】また、オージェ電子分光法を用いて、第2
の絶縁膜15と酸素バリア形成層21Aとの界面におけ
る第2の絶縁膜15側のCuの濃度を調べたところ、C
uは検出されなかった。
Further, the second electron beam is measured using Auger electron spectroscopy.
When the concentration of Cu on the second insulating film 15 side at the interface between the insulating film 15 and the oxygen barrier forming layer 21A was examined,
u was not detected.

【0057】また、引き剥がし法を用いて、配線本体部
形成層16Aの密着性を評価したところ、第1の実施形
態又は第2の実施形態よりも高い密着性を得られた。
When the adhesion of the wiring body portion forming layer 16A was evaluated by using a peeling method, higher adhesion was obtained than in the first embodiment or the second embodiment.

【0058】このように、本変形例に係る半導体装置
は、Cuよりなる配線本体部16と、該配線本体部16
の底面及び側面を密着状態で覆うCuが過飽和のAl−
Cu合金よりなり第1のバリア層としての密着層32
と、該密着層32における配線本体部16の反対側の面
を密着状態で覆うCr又はFe等よりなり第2のバリア
層としての酸素バリア層21とから構成される金属配線
18を有している。
As described above, the semiconductor device according to the present modification has the wiring main body 16 made of Cu and the wiring main body 16.
Cu that covers the bottom and side surfaces of Cu in close contact with Al-
Adhesion layer 32 made of Cu alloy as first barrier layer
And an oxygen barrier layer 21 made of Cr or Fe or the like, which covers the surface of the adhesion layer 32 on the side opposite to the wiring body 16 in an adhesion state, and which is an oxygen barrier layer 21 as a second barrier layer. I have.

【0059】従って、酸素バリア層21を構成するCr
又はFe等は、第1の絶縁膜12及び第2の絶縁膜15
との界面に耐食性が優れた酸化皮膜よりなる不動態皮膜
が生成されるため、SiO2 よりなる絶縁膜に含まれる
酸素や酸化性雰囲気中の酸素によって配線本体部16の
Cuが酸化されないので、配線本体部16の抵抗値が増
大することがない。
Therefore, the Cr constituting the oxygen barrier layer 21
Or, the first insulating film 12 and the second insulating film 15
Since a passive film made of an oxide film having excellent corrosion resistance is generated at the interface with the substrate, Cu in the wiring body 16 is not oxidized by oxygen contained in the insulating film made of SiO 2 or oxygen in the oxidizing atmosphere. The resistance of the wiring body 16 does not increase.

【0060】また、密着層32を構成するCuが過飽和
のAl−Cu合金は、該合金に過剰に含まれるCuが他
から侵入するCuの拡散を防止するため、絶縁膜側にC
uが拡散することによって金属配線18同士が短絡して
しまうという最悪の事態を回避することができる。ま
た、Al−Cu合金はMoよりも比抵抗が小さいため、
さらなる低抵抗化を実現できると共に、配線本体部16
のCuと密着層32のAlとが界面において合金を形成
し、配線本体部16との密着性がCr,Fe又はMo等
よりも高くなるため、長期にわたる配線本体部16の信
頼性が向上する。
Further, the Cu-supersaturated Al—Cu alloy that forms the adhesion layer 32 prevents the Cu excessively contained in the alloy from invading from other parts by diffusion of Cu.
The worst case in which the metal wirings 18 are short-circuited due to the diffusion of u can be avoided. Also, since the specific resistance of Al-Cu alloy is smaller than that of Mo,
Further lower resistance can be realized, and the wiring body 16
Cu and Al of the adhesion layer 32 form an alloy at the interface, and the adhesion to the wiring body 16 is higher than that of Cr, Fe, Mo, or the like, so that the reliability of the wiring body 16 for a long time is improved. .

【0061】[0061]

【発明の効果】【The invention's effect】

【0062】[0062]

【0063】本発明の半導体装置によると、Cuよりな
る配線本体部の底面及び側面に密着状態で形成された金
属よりなる第1のバリア層が、配線本体部に含まれるC
uの絶縁膜側への拡散を防止するため、絶縁膜の絶縁性
を劣化させることがない。また、第1のバリア層におけ
る配線本体部の反対側の面に密着状態で形成された第2
のバリア層は、絶縁膜との界面に酸化皮膜よりなる安定
な不動態皮膜が生成されており、該不動態皮膜が配線本
体部の外部からの酸化を防止するため、配線本体部の抵
抗値の増加が抑制される。
[0063] According to the semi-conductor device of the present invention, the first barrier layer made of a metal which is formed by close contact on the bottom and side surfaces of the wiring main body formed of Cu is included in the routing unit C
Since u is prevented from diffusing to the insulating film side, the insulating property of the insulating film is not deteriorated. Also, a second barrier layer formed in close contact with the surface of the first barrier layer opposite to the wiring body portion.
In the barrier layer, a stable passivation film made of an oxide film is formed at the interface with the insulating film, and the passivation film prevents oxidation from the outside of the wiring body portion. Is suppressed.

【0064】さらに、配線本体部側に形成される第1の
バリア層を構成する第1の金属は、その比抵抗が第2の
バリア層を構成する第2の金属よりも小さいため、配線
本体部の低抵抗化を妨げないので、Cuを含む金属配線
に対して所定の電気特性を得られると共に配線本体部の
信頼性を向上させることができる。
Further, the first metal forming the first barrier layer formed on the wiring main body side has a lower specific resistance than the second metal forming the second barrier layer. Since the resistance of the wiring portion is not prevented, predetermined electrical characteristics can be obtained for the metal wiring containing Cu, and the reliability of the wiring main body can be improved.

【0065】[0065]

【0066】本発明の半導体装置において、第1の金属
がCuを過飽和に含む合金であり、第2の金属がCr,
Fe,Ti,Co,Ni,Nb,Ta又はこれらの合金
であると、Cuを過飽和に含む合金は、配線本体部に含
まれるCuの拡散を防止でき且つCr又はFe等よりも
低抵抗であるため、第1のバリア層を確実に形成できる
上に、合金の母体金属と配線本体部に含まれるCuとが
界面で合金を形成するため、配線本体部の密着性が高く
なるので、配線本体部の信頼性を一層向上させることが
できる。また、Cr又はFe等は不動態皮膜が生成され
且つ低抵抗であるため、第2のバリア層を確実に形成で
きる。
In the semiconductor device of the present invention , the first metal is an alloy containing Cu in supersaturation, and the second metal is Cr,
When Fe, Ti, Co, Ni, Nb, Ta or an alloy thereof is used, an alloy containing Cu in supersaturation can prevent the diffusion of Cu contained in the wiring body and has a lower resistance than Cr or Fe. Therefore, the first barrier layer can be reliably formed, and the base metal of the alloy and Cu contained in the wiring body form an alloy at the interface. The reliability of the part can be further improved. In addition, since a passivation film is formed and low resistance is made of Cr or Fe, the second barrier layer can be reliably formed.

【0067】本発明の半導体装置において、第1の金属
がAlとCuとよりなる合金であると、Cuを過飽和に
含む合金を確実に形成できる。
In the semiconductor device according to the present invention , if the first metal is an alloy composed of Al and Cu, an alloy containing Cu in supersaturation can be surely formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体装置を示
す構成断面図である。
FIG. 1 is a configuration sectional view showing a semiconductor device according to a first embodiment of the present invention.

【図2】(a)〜(d)は本発明の第1の実施形態に係
る半導体装置の製造方法を示す工程順断面図である。
FIGS. 2A to 2D are cross-sectional views illustrating a method of manufacturing the semiconductor device according to the first embodiment of the present invention in order of process.

【図3】(a)〜(d)は本発明の第2の実施形態に係
る半導体装置の製造方法を示す工程順断面図である。
FIGS. 3A to 3D are cross-sectional views in a process order showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図4】本発明の第2の実施形態に係る半導体装置の製
造方法における一工程の部分拡大図である。
FIG. 4 is a partially enlarged view of one step in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図5】(a)〜(d)は本発明の第2の実施形態の一
変形例に係る半導体装置の製造方法を示す工程順断面図
である。
FIGS. 5A to 5D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to a modification of the second embodiment;

【図6】本発明の第2の実施形態の一変形例に係る半導
体装置の製造方法における一工程の部分拡大図である。
FIG. 6 is a partially enlarged view of one step in a method of manufacturing a semiconductor device according to a modification of the second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 金属配線形成領域 10 半導体基板 10a ソース・ドレイン領域 11 素子分離膜 12 第1の絶縁膜 12a コンタクトホール 13 バリアメタル/コンタクトメタル層 14 プラグ 15 第2の絶縁膜 15a 開口部 16 配線本体部 16A 配線本体部形成層 17 バリア層 18 金属配線 19 パシベーション膜 21 酸素バリア層(第2のバリア層) 21A 酸素バリア形成層 22 銅バリア層(第1のバリア層) 22A 銅バリア形成層 32 密着層(第1のバリア層) 32A 密着層形成層 Reference Signs List 1 metal wiring formation region 10 semiconductor substrate 10a source / drain region 11 element isolation film 12 first insulating film 12a contact hole 13 barrier metal / contact metal layer 14 plug 15 second insulating film 15a opening 16 wiring body 16A wiring Body part forming layer 17 Barrier layer 18 Metal wiring 19 Passivation film 21 Oxygen barrier layer (second barrier layer) 21A Oxygen barrier forming layer 22 Copper barrier layer (First barrier layer) 22A Copper barrier forming layer 32 Adhesion layer (Second layer) 1A barrier layer) 32A adhesion layer forming layer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に形成された複数の半導体素子
と、該複数の半導体素子同士を互いに絶縁する絶縁膜
と、前記複数の半導体素子と電気的に接続される金属配
線とを備えた半導体装置であって、 前記金属配線は、Cuを含む金属よりなる配線本体部
と、該配線本体部の底面及び側面を密着状態で覆う第1
の金属よりなる第1のバリア層と、前記絶縁膜との界面
に不動態皮膜が生成された第2の金属よりなり前記第1
のバリア層における前記配線本体部の反対側の面を密着
状態で覆う第2のバリア層とから構成されており、 前記第1の金属の比抵抗は前記第2の金属の比抵抗より
も小さく、 前記第1のバリア層は、前記配線本体部に含まれるCu
の前記絶縁膜側への拡散を防止し、 前記第2のバリア層は、前記不動態皮膜により前記配線
本体部の酸化を防止し、 前記第1の金属はCuを過飽和に含む合金であり、 前記第2の金属はCr,Fe,Ti,Co,Ni,N
b,Ta又はこれらの合金である ことを特徴とする半導
体装置。
1. A semiconductor comprising: a plurality of semiconductor elements formed on a substrate; an insulating film that insulates the plurality of semiconductor elements from each other; and a metal wiring electrically connected to the plurality of semiconductor elements. The device, wherein the metal wiring includes a wiring main body made of a metal containing Cu, and a bottom surface and side surfaces of the wiring main body that are in close contact with each other.
A first barrier layer made of a second metal and a second metal having a passivation film formed at an interface with the insulating film.
And a second barrier layer that covers the surface of the barrier layer on the side opposite to the wiring main body in a close contact state, wherein the specific resistance of the first metal is smaller than the specific resistance of the second metal. The first barrier layer is formed of Cu contained in the wiring main body.
The second barrier layer prevents oxidation of the wiring main body by the passivation film , the first metal is an alloy containing Cu in supersaturation, The second metal is Cr, Fe, Ti, Co, Ni, N
b, Ta, or an alloy thereof .
【請求項2】 前記第1の金属はAlとCuとよりなる
合金であることを特徴とする請求項1に記載の半導体装
置。
2. The semiconductor device according to claim 1 , wherein said first metal is an alloy made of Al and Cu.
JP9313541A 1997-11-14 1997-11-14 Semiconductor device Expired - Fee Related JP3062464B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9313541A JP3062464B2 (en) 1997-11-14 1997-11-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9313541A JP3062464B2 (en) 1997-11-14 1997-11-14 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH11145141A JPH11145141A (en) 1999-05-28
JP3062464B2 true JP3062464B2 (en) 2000-07-10

Family

ID=18042571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9313541A Expired - Fee Related JP3062464B2 (en) 1997-11-14 1997-11-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3062464B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730434B1 (en) 1998-09-18 2004-05-04 Canon Kabushiki Kaisha Electrode material for anode of rechargeable lithium battery, electrode structural body using said electrode material, rechargeable lithium battery using said electrode structural body, process for producing said electrode structural body, and process for producing said rechargeable lithium battery

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
KR101295943B1 (en) 2006-06-09 2013-08-13 애플 인크. Touch screen liquid crystal display
CN104965621B (en) 2006-06-09 2018-06-12 苹果公司 Touch screen LCD and its operating method
KR100764054B1 (en) 2006-08-22 2007-10-08 삼성전자주식회사 Interconnection and method for forming the same
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
JP2008010896A (en) * 2007-09-28 2008-01-17 Seiko Epson Corp Wiring structure and wiring forming method of semiconductor integrated circuit
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
US20230154851A1 (en) * 2020-06-04 2023-05-18 Tohoku University Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730434B1 (en) 1998-09-18 2004-05-04 Canon Kabushiki Kaisha Electrode material for anode of rechargeable lithium battery, electrode structural body using said electrode material, rechargeable lithium battery using said electrode structural body, process for producing said electrode structural body, and process for producing said rechargeable lithium battery

Also Published As

Publication number Publication date
JPH11145141A (en) 1999-05-28

Similar Documents

Publication Publication Date Title
JP2533414B2 (en) Wiring connection structure of semiconductor integrated circuit device and manufacturing method thereof
JP3540302B2 (en) Semiconductor device and manufacturing method thereof
JP2655213B2 (en) Wiring connection structure of semiconductor device and method of manufacturing the same
US20070111508A1 (en) Process for producing semiconductor integrated circuit device
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP2008505506A (en) Connection pad structure for copper coating with improved reliability and manufacturing method thereof
JPH04271144A (en) Semiconductor device
JPH04332152A (en) Wiring connection structure of semiconductor integrated circuit device and fabrication thereof
US6498090B2 (en) Semiconductor devices and methods for manufacturing the same
TW200427058A (en) Semiconductor device including metal interconnection and metal resistor and method of manufacturing the same
JP3651765B2 (en) Semiconductor device
JP3104534B2 (en) Semiconductor device and its manufacturing method.
JP3062464B2 (en) Semiconductor device
JP3659112B2 (en) Semiconductor device and manufacturing method thereof
US8013442B2 (en) Semiconductor device and manufacturing method thereof
JP5214913B2 (en) Semiconductor device
JPH1092924A (en) Semiconductor device and manufacture thereof
JP3647631B2 (en) Semiconductor device and manufacturing method thereof
JPH04116953A (en) Semiconductor device provided with plated wiring layer and manufacture thereof
JP3167455B2 (en) Semiconductor device and manufacturing method thereof
JP3267281B2 (en) Method for manufacturing semiconductor device
JP2000277608A (en) Manufacture of semiconductor device
JP2000182989A (en) Semiconductor device
JP4986721B2 (en) Semiconductor device and manufacturing method thereof
JPH0786209A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000411

LAPS Cancellation because of no payment of annual fees