JP3061827B2 - Automatic gain control circuit - Google Patents
Automatic gain control circuitInfo
- Publication number
- JP3061827B2 JP3061827B2 JP2025562A JP2556290A JP3061827B2 JP 3061827 B2 JP3061827 B2 JP 3061827B2 JP 2025562 A JP2025562 A JP 2025562A JP 2556290 A JP2556290 A JP 2556290A JP 3061827 B2 JP3061827 B2 JP 3061827B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- frame
- time
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTDMA（Time Division Multiple Access:時分
割多重接続）伝送方式を用いた通信のように、バースト
状の伝送信号を受信して伝送損失を補正する自動利得制
御回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a communication system using a TDMA (Time Division Multiple Access) transmission system, which receives a burst-like transmission signal and causes a transmission loss. The present invention relates to an automatic gain control circuit that corrects
従来、この種の自動利得制御回路（以下、AGC回路と
称する）は、第３図に示すように、入力端子101から受
信したバースト状信号を増幅する利得可変増幅器１の出
力端子102側に、その出力の包絡線を検波する検波器２
を接続し、更にこの検波器２の出力を基準電圧と比較し
てその差分を増幅する直流増幅器３を設けている。そし
て、この直流増幅器３の出力を利得可変増幅器１の利得
制御端子103に供給することにより利得可変増幅器１の
利得を制御し、出力の適正化を図っている。Conventionally, this type of automatic gain control circuit (hereinafter, referred to as an AGC circuit) is provided on the output terminal 102 side of a variable gain amplifier 1 for amplifying a burst signal received from an input terminal 101, as shown in FIG. Detector 2 for detecting the envelope of the output
And a DC amplifier 3 for comparing the output of the detector 2 with a reference voltage and amplifying the difference. Then, the output of the DC amplifier 3 is supplied to the gain control terminal 103 of the variable gain amplifier 1 to control the gain of the variable gain amplifier 1 to optimize the output.
上述した従来のAGC回路は、その制御原理から無信号
時には利得可変増幅器１の利得が最大とされるため、第
４図（ａ）のように、無信号時から急激にバースト状信
号が利得可変増幅器１に入力されると、利得可変増幅器
１の出力波形の包絡線は、第４図（ｂ）のようにオーバ
シュートしてしまう。このため、AGCループが収束する
までに時間がかかり、その間受信波形が歪み、復調され
るデータに誤りが生じるという問題がある。In the conventional AGC circuit described above, the gain of the variable gain amplifier 1 is maximized when there is no signal from the control principle, and therefore, as shown in FIG. When input to the amplifier 1, the envelope of the output waveform of the variable gain amplifier 1 overshoots as shown in FIG. 4 (b). Therefore, there is a problem that it takes time until the AGC loop converges, during which the received waveform is distorted, and errors occur in demodulated data.
本発明の目的は、バースト状信号入力時におけるオー
バシュートを防止し、AGCループの収束時間を短縮化し
て上述した問題を解消するAGC回路を提供することにあ
る。An object of the present invention is to provide an AGC circuit that prevents overshoot at the time of inputting a burst signal, shortens the convergence time of an AGC loop, and solves the above-described problem.
本発明のAGC回路は、１つのフレームが複数のタイム
スロットで構成される時分割多重接続伝送方式により時
分割多重化されたバースト状信号を増幅する利得可変増
幅器と、この利得可変増幅器の出力の包絡線を検波する
検波器と、この検波器の出力を基準電圧と比較し、その
差分を増幅して出力する直流増幅器と、前記直流増幅器
の出力をタイムスロット毎に記憶する記憶回路と、この
記憶回路の出力と前記直流増幅器の出力とを制御信号に
より切り替えて前記利得可変増幅器の利得制御端子に選
択的に供給する切替器とを備え、前記切替器は一のフレ
ームの各タイムスロットの各バースト状信号の受信と同
時に前記記憶回路に接続して前記一のフレームよりも１
つ前のフレームの対応するタイムスロットの記憶された
出力を選択し、極短時間後に前記直流増幅器に接続して
当該一のフレームの各タイムスロットの出力を選択する
ように構成する。An AGC circuit according to the present invention includes a variable gain amplifier for amplifying a burst signal time-division multiplexed by a time division multiple access transmission system in which one frame is composed of a plurality of time slots, and an output of the variable gain amplifier. A detector for detecting the envelope, a DC amplifier for comparing the output of the detector with a reference voltage, amplifying and outputting the difference, and a storage circuit for storing the output of the DC amplifier for each time slot; A switch for selectively switching an output of a storage circuit and an output of the DC amplifier by a control signal and selectively supplying the output to a gain control terminal of the variable gain amplifier, wherein the switch is provided for each time slot of one frame. At the same time as the reception of the burst signal, the connection to the storage circuit is made to be more than one frame.
It is configured to select the stored output of the corresponding time slot of the previous frame, and connect the DC amplifier after a very short time to select the output of each time slot of the one frame.
本発明によれば、バースト状信号の受信時には、１つ
前のタイムスロットに記憶されたAGC電圧に基づいて利
得制御を行い、その直後に現在のタイムスロットのAGC
電圧に基づいて利得制御を行うことになり、バースト状
信号の受信時におけるオーバシュートを防止する。According to the present invention, upon receiving a burst signal, gain control is performed based on the AGC voltage stored in the immediately preceding time slot, and immediately thereafter, the AGC of the current time slot is performed.
Since gain control is performed based on the voltage, overshoot at the time of receiving a burst signal is prevented.
次に、本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例のブロック図である。利得
可変増幅器１は入力端子101から入力されるTDMA信号を
増幅し、出力端子102に出力する。この利得可変増幅器
１の出力側には、増幅された出力の包絡線を検波する検
波器２を接続している。また、この検波器２には、検波
器２の出力を基準電圧と比較し、その差分を増幅して出
力する直流増幅器３を接続している。FIG. 1 is a block diagram of one embodiment of the present invention. The variable gain amplifier 1 amplifies the TDMA signal input from the input terminal 101 and outputs the amplified signal to the output terminal 102. The output side of the variable gain amplifier 1 is connected to a detector 2 for detecting the envelope of the amplified output. The detector 2 is connected to a DC amplifier 3 which compares the output of the detector 2 with a reference voltage, amplifies the difference and outputs the result.
更に、この直流増幅器３には、制御信号IIによって直
流増幅器３の出力を記憶する記憶回路４を接続してい
る。この記憶回路４の出力側には、制御信号Ｉによって
切り替えられる切替器５を接続し、この切替器５はその
切り替え動作によって前記記憶回路４の出力と直流増幅
器３の出力を選択し、これを前記利得可変増幅器１の利
得制御端子103に供給するように構成している。Further, a storage circuit 4 for storing the output of the DC amplifier 3 according to the control signal II is connected to the DC amplifier 3. A switch 5 that is switched by a control signal I is connected to the output side of the storage circuit 4, and the switch 5 selects the output of the storage circuit 4 and the output of the DC amplifier 3 by the switching operation. The variable gain amplifier 1 is configured to supply the voltage to the gain control terminal 103.
次に、上述したAGC回路の動作を、第２図の信号波形
図を用いて説明する。Next, the operation of the above-described AGC circuit will be described with reference to the signal waveform diagram of FIG.
１のTDMAフレームのタイムスロット（同図（ａ））の
バースト状信号（同図（ｂ））が利得可変増幅器１に入
力されて増幅されると、その出力は検波器２で検波さ
れ、検波出力は直流増幅器３において基準電圧と比較さ
れ、その差分が増幅されてAGC電圧として出力される。
そして、記憶回路４は、後述するように制御信号IIのタ
イミングでこのAGC電圧を読み込み、これをAGCプリセッ
ト電圧（同図（ｅ））として記憶する。When a burst signal (FIG. 2B) of a time slot (FIG. 2A) of one TDMA frame is input to the variable gain amplifier 1 and amplified, its output is detected by a detector 2 and detected. The output is compared with a reference voltage in the DC amplifier 3, and the difference is amplified and output as an AGC voltage.
Then, the storage circuit 4 reads the AGC voltage at the timing of the control signal II as described later, and stores this as an AGC preset voltage ((e) in the figure).
一方、切替器５は、次のTDMAフレームのタイムスロッ
トのバースト信号を受信した時に、これと同時に入力さ
れる制御信号Ｉ（同図（ｄ））のタイミングで記憶回路
４側に切り替え、前記した１つ前のTDMAフレームから得
られたAGCプリセット電圧を記憶回路４から読み出し、
これを利得可変増幅器１の利得制御端子103に供給す
る。これにより、利得可変増幅器１は、AGCプリセット
電圧に基づいて利得制御を行うことになる。On the other hand, when the switch 5 receives the burst signal of the time slot of the next TDMA frame, the switch 5 switches to the storage circuit 4 side at the timing of the control signal I (FIG. 9 (d)) input at the same time. The AGC preset voltage obtained from the immediately preceding TDMA frame is read from the storage circuit 4,
This is supplied to the gain control terminal 103 of the variable gain amplifier 1. As a result, the variable gain amplifier 1 performs gain control based on the AGC preset voltage.
そして、極短時間T1後に、切替器５は直流増幅器３側
に切り替えられ、現在のTDMAフレームから得られるAGC
電圧（同図（ｇ））を利得可変増幅器１の利得制御端子
103に供給し、AGC回路は通常のAGCループに戻される。After the very short time T 1, switch 5 is switched to the DC amplifier 3 side, obtained from the current TDMA frame AGC
The voltage ((g) in the figure) is applied to the gain control terminal of the variable gain amplifier 1.
103 and the AGC circuit is returned to the normal AGC loop.
その後、制御信号II（同図（ｆ））のタイミング、す
なわちAGCループに戻り、かつループが安定したT2後
に、AGC電圧を直流増幅器３から記憶回路４に読み込
み、これを次のTDMAフレームにおけるAGCプリセット電
圧として記憶する。Thereafter, timing of the control signal II (FIG. (F)), i.e. returns to the AGC loop, and the loop is stable T 2 after reading the AGC voltage to the memory circuit 4 from the DC amplifier 3, this in the next TDMA frame Store as AGC preset voltage.
以上の動作は各タイムスロット毎に繰り返し行なわれ
る。The above operation is repeated for each time slot.
即ち、このAGC回路では、TDMAフレーム伝送におい
て、隣合うTDMAフレーム内の同一タイムスロットの間に
は、受信レベルに関して相関があるということを利用し
ており、１つ前のTDMAフレームの各タイムスロットでの
AGC電圧を記憶回路４に記憶し、次のTDMAフレームの各
タイムスロットでのAGCプリセット電圧として使用して
いる点に特徴を有している。That is, this AGC circuit utilizes the fact that there is a correlation with respect to the reception level between the same time slots in adjacent TDMA frames in TDMA frame transmission. At
The feature is that the AGC voltage is stored in the storage circuit 4 and is used as an AGC preset voltage in each time slot of the next TDMA frame.
このため、バースト信号の受信時に利得可変増幅器１
の利得が最大になることが防止でき、その際におけるオ
ーバシュートを抑えた出力波形（同図（ｃ））を得るこ
とができ、AGCループの収束を速くすることが可能とな
る。Therefore, at the time of receiving a burst signal, the variable gain amplifier 1
Can be prevented from maximizing, and an output waveform ((c) in the same figure) in which overshoot is suppressed at that time can be obtained, and the convergence of the AGC loop can be accelerated.
以上説明したように本発明は、１つ前のTDMAフレーム
の各タイムスロットでのAGC電圧を記憶しておき、この
記憶したAGC電圧によって次のTDMAフレームの各タイム
スロットでの利得制御を行うので、バースト信号の受信
時におけるオーバシュート現象を抑え、AGCループの収
束を速くし、受信信号波形の歪による復調データの誤り
をなくすことができる効果がある。As described above, the present invention stores the AGC voltage in each time slot of the immediately preceding TDMA frame, and performs gain control in each time slot of the next TDMA frame using the stored AGC voltage. This has the effect of suppressing the overshoot phenomenon at the time of receiving the burst signal, speeding up the convergence of the AGC loop, and eliminating errors in demodulated data due to distortion of the received signal waveform.
第１図は本発明のAGC回路の一実施例のブロック図、第
２図（ａ）乃至（ｇ）は第１図のAGC回路における各部
の信号波形図、第３図は従来のAGC回路のブロック図、
第４図（ａ）及び（ｂ）は第３図の回路における各部の
信号波形図である。 １……利得可変増幅器、２……検波器、３……直流増幅
器、４……記憶回路、５……切替器、101……入力端
子、102……出力端子、103……利得制御端子。FIG. 1 is a block diagram of an embodiment of the AGC circuit of the present invention, FIGS. 2 (a) to 2 (g) are signal waveform diagrams of various parts in the AGC circuit of FIG. 1, and FIG. Block Diagram,
FIGS. 4 (a) and (b) are signal waveform diagrams of various parts in the circuit of FIG. DESCRIPTION OF SYMBOLS 1 ... Gain variable amplifier, 2 ... Detector, 3 ... DC amplifier, 4 ... Storage circuit, 5 ... Switcher, 101 ... Input terminal, 102 ... Output terminal, 103 ... Gain control terminal.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−49305（ＪＰ，Ａ) 特開 昭60−22816（ＪＰ，Ａ) 特開 昭58−43639（ＪＰ，Ａ) 特開 昭60−33719（ＪＰ，Ａ) 特開 昭55−35513（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/20 - 3/34 H04B 27/22 H04B 9/00 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-49305 (JP, A) JP-A-60-22816 (JP, A) JP-A-58-43639 (JP, A) JP-A 60-228 33719 (JP, A) JP-A-55-35513 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H03G 3/20-3/34 H04B 27/22 H04B 9/00
Claims (1)
構成される時分割多重接続伝送方式により時分割多重化
されたバースト状信号を増幅する利得可変増幅器と、こ
の利得可変増幅器の出力の包絡線を検波する検波器と、
この検波器の出力を基準電圧と比較し、その差分を増幅
して出力する直流増幅器と、前記直流増幅器の出力をタ
イムスロット毎に記憶する記憶回路と、この記憶回路の
出力と前記直流増幅器の出力とを制御信号により切り替
えて前記利得可変増幅器の利得制御端子に選択的に供給
する切替器とを備え、前記切替器は一のフレームの各タ
イムスロットの各バースト状信号の受信と同時に前記記
憶回路に接続して前記一のフレームよりも１つ前のフレ
ームの対応するタイムスロットの記憶された出力を選択
し、極短時間後に前記直流増幅器に接続して当該一のフ
レームの各タイムスロットの出力を選択するように構成
したことを特徴とする自動利得制御回路。1. A variable gain amplifier for amplifying a burst signal time-division multiplexed by a time division multiple access transmission system in which one frame is composed of a plurality of time slots, and an envelope of an output of the variable gain amplifier. A detector for detecting the
A DC amplifier that compares the output of the detector with a reference voltage and amplifies and outputs the difference, a storage circuit that stores the output of the DC amplifier for each time slot, and an output of the storage circuit and the DC amplifier. And a switch for selectively supplying an output to a gain control terminal of the variable gain amplifier by a control signal, wherein the switch stores the burst signal at the same time as receiving each burst signal of each time slot of one frame. Connected to the circuit to select the stored output of the corresponding time slot of the frame one frame before the one frame, and connected to the DC amplifier after a very short time to connect the output of each time slot of the one frame. An automatic gain control circuit characterized in that the output is selected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025562A JP3061827B2 (en) | 1990-02-05 | 1990-02-05 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2025562A JP3061827B2 (en) | 1990-02-05 | 1990-02-05 | Automatic gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03230607A JPH03230607A (en) | 1991-10-14 |
| JP3061827B2 true JP3061827B2 (en) | 2000-07-10 |
Family
ID=12169379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2025562A Expired - Fee Related JP3061827B2 (en) | 1990-02-05 | 1990-02-05 | Automatic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061827B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014039243A (en) * | 2012-07-10 | 2014-02-27 | Huwei Device Co Ltd | System and method for controlling high-speed power amplifier |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2611673B2 (en) * | 1994-08-08 | 1997-05-21 | 日本電気株式会社 | Wireless transmission output control circuit |
| JP4020458B2 (en) | 1997-06-19 | 2007-12-12 | 三菱電機株式会社 | Wireless communication system, data transmitter and data receiver |
| JP4791271B2 (en) * | 2006-06-28 | 2011-10-12 | 富士通株式会社 | Amplifier control device |
-
1990
- 1990-02-05 JP JP2025562A patent/JP3061827B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014039243A (en) * | 2012-07-10 | 2014-02-27 | Huwei Device Co Ltd | System and method for controlling high-speed power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03230607A (en) | 1991-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185764A (en) | Receiver for time-varying distorted signals | |
| JPH0812979B2 (en) | Automatic gain control device | |
| US6169619B1 (en) | Apparatus and method for reception of optical signal | |
| JP3273539B2 (en) | Spread spectrum signal receiver | |
| JPS6165551A (en) | Timing phase controller | |
| CA2108829C (en) | Power control circuit for a digital radio telephone | |
| JP3061827B2 (en) | Automatic gain control circuit | |
| JPH08163051A (en) | Burst mode digital receiver | |
| JPH03184449A (en) | Receiver | |
| JP4206517B2 (en) | Receiving apparatus and receiving method | |
| JP3532633B2 (en) | Optical receiver | |
| JPH0414335A (en) | Gain control circuit for time division multiplex communication | |
| JPH06260861A (en) | Demodulator | |
| EP0597448A1 (en) | The apparatus for adjusting the efficiency of electric power amplification | |
| JP2875069B2 (en) | Base station receiving AGC circuit in TDMA system | |
| JP3251947B2 (en) | Automatic gain control circuit | |
| JP2900865B2 (en) | Automatic gain control amplifier | |
| JP2680366B2 (en) | Automatic gain control amplifier circuit | |
| WO1993017521A1 (en) | Video signal delay circuit | |
| JP3457787B2 (en) | Automatic transmission output control device for TDMA transmitter | |
| JP2973258B2 (en) | Analog / digital shared transmission power automatic controller | |
| JP4590708B2 (en) | Optical receiver circuit | |
| JPH05102939A (en) | Receiver for time-division multiple digital radio communication system | |
| JPH07264142A (en) | Optical reception circuit | |
| JPH03218136A (en) | Received signal amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |