JP3061446U - Insertion-type electronic device that does not require power interruption when attaching or detaching - Google Patents
Insertion-type electronic device that does not require power interruption when attaching or detachingInfo
- Publication number
- JP3061446U JP3061446U JP1999000656U JP65699U JP3061446U JP 3061446 U JP3061446 U JP 3061446U JP 1999000656 U JP1999000656 U JP 1999000656U JP 65699 U JP65699 U JP 65699U JP 3061446 U JP3061446 U JP 3061446U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic device
- collector
- type electronic
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 着脱時に断電不要の挿入式電子装置の提供。
【解決手段】 本考案の着脱時に断電不要の挿入式電子
装置は、以下のもの、即ち、一つの検出装置とされて、
モジュールの挿入と抜取状態を検出し、並びに対応する
制御信号を送出する、上記検出装置、一つの制御回路と
され、前述の制御信号を受けて、モジュールの挿入と抜
取時の回路が必要とする動作を調整する、上記制御回
路、一つの第1の回路部分とされて、モジュール挿入時
に、制御回路の制御を受けて入力電圧の上昇時間を遅延
させる、上記第1の回路部分、一つの第2の回路部分と
されて、モジュール抜取時に、制御回路の制御を受けて
急速に放電する経路を提供する、上記第2の回路部分、
以上を包括し構成されたものとしている。
(57) [Summary] [PROBLEMS] To provide an insertion-type electronic device that does not require a power cut when attaching and detaching. SOLUTION: The insertion type electronic device which does not require a power cut when attaching and detaching the present invention is as follows, that is, as one detection device,
The above detection device, which detects the insertion / removal state of a module and sends a corresponding control signal, is a control circuit, and requires the circuit for insertion / removal of the module in response to the control signal. The first circuit portion, one of the first circuit portions, wherein the control circuit, which adjusts the operation, serves as one first circuit portion and delays the rise time of the input voltage under the control of the control circuit when the module is inserted. The second circuit portion, which is a second circuit portion and provides a path that is rapidly discharged under control of the control circuit when the module is removed.
It is assumed that the above is configured comprehensively.
Description
【0001】[0001]
本考案は一種の、着脱時に断電不要の挿入式電子装置に係り、挿入式電子装置 モジュールの抜き差し状態を検出可能なスイッチの送出する制御信号により、モ ジュールの抜き差し動作時に、その操作電流が該挿入式電子装置の影響を受ける ことで、挿入時のインラッシュ電流を減少し、抜取時に迅速に放電がなされて火 花の発生を防止できる効果を提供できる装置に関する。 The present invention relates to a type of insertion-type electronic device that does not require a power cut when attaching and detaching, and a control signal sent from a switch capable of detecting a state of insertion / removal of an insertion-type electronic device module causes an operation current to be generated when the module is inserted / removed. The present invention relates to a device capable of reducing the inrush current at the time of insertion by being affected by the insertion type electronic device and providing an effect of rapidly discharging at the time of removal to prevent generation of sparks.
【0002】[0002]
半導体及びマイクロプロセッサ技術の進歩に伴い、挿入式ハードディスク、モ デム、ネットワークカードなどの多くの電子装置がモジュール化され、マイクロ プロセッサでデータ処理したり、或いはディジタルデータを伝送するのに使用さ れるようになった。これらの電子装置モジュールに故障が発生したり或いはそれ らを検査する時には、通常、システム全体の電源を遮断し、且つモジュールの抜 取り、交換や検査を進行する。モジュールを交換して新しいモジュールを挿入す る豆種収容箱60には、通常、先に電源を遮断する。しかし、特殊な用途、例え ば飛行場のターミナルシステムや軍事の用途にあっては、随時電源を遮断するわ けにいかないので、もし着脱時に電源遮断不要の電子装置モジュールがあれば、 挿入式これらの設備における挿入式ハードディスク、モデム、ネットワークカー ド等の電子装置モジュールの使用において非常に便利であると思われる。 With the advancement of semiconductor and microprocessor technology, many electronic devices, such as insertable hard disks, modems, and network cards, have been modularized and will be used for processing data with microprocessors or for transmitting digital data. Became. When a failure occurs or a test is performed on these electronic device modules, the power of the entire system is usually shut down, and the module is removed, replaced, or inspected. Usually, the power is first cut off to the bean seed accommodating box 60 in which the module is replaced and a new module is inserted. However, in special applications, such as airfield terminal systems and military applications, it is not possible to shut off the power supply at any time. It would be very convenient to use electronic equipment modules such as insertable hard disks, modems, network cards, etc. in existing facilities.
【0003】 しかし、従来の着脱時に断電不要の挿入式電子モジュールは、往々にして挿入 時にインラッシュ電流(inrush current)を発生しまた抜取り時 に火花を発生する問題を有していた。モジュール中にはミラー効果が影響する入 力電容(input capacitor)があり、基板に挿入されたデカプリ ングコンデンサ(decoupling capacitor)があるため、モ ジュール挿入時には、ステップ電圧がモジュールに加わり、このため相当に大き なインラッシュ電流が発生しうる。図1は、一つのモジュールの挿入時をシュミ レートした測量図であり、モジュールの入力等価電容を1000μFとなし、等 価電気抵抗を32Ωとなしており、この図の上側に示されるのは測量したモジュ ール電圧を、回路シュミレーションした結果である。ステップ電圧を入力すると 、入力電流の最大値は17.56A(下側曲線の尺度は10mV/5A)で、こ の値は遙に安定した作業電流より大きく、また即ち、5V/32Ω=0.16A で、100倍以上となり、このモジュール或いはそれに連接されたパワーサプラ イが損害を被るおそれがあった。[0005] However, the conventional insertion type electronic module which does not require a disconnection at the time of attachment / detachment has a problem that an inrush current is often generated at the time of insertion and a spark is generated at the time of removal. In the module, there is an input capacitor affected by the Miller effect, and there is a decoupling capacitor inserted in the board. When the module is inserted, a step voltage is applied to the module, which causes a considerable amount of step voltage. A large inrush current can be generated in a short time. Fig. 1 is a survey diagram simulating the insertion of one module. The input equivalent capacitance of the module is 1000 µF and the equivalent electrical resistance is 32Ω. This is the result of circuit simulation of the module voltage. When a step voltage is input, the maximum value of the input current is 17.56 A (the lower curve scale is 10 mV / 5 A), which is greater than the much more stable working current, ie, 5 V / 32 Ω = 0. At 16A, the power became 100 times or more, and this module or the power supply connected thereto could be damaged.
【0004】 さらに、モジュールを抜き取る時、モジュールに前述の高電容値があるため、 放電時間が延長され、抜取り時、もしモジュールにまだ残存電荷があると火花が 発生し、危険が発生した。図2は、一つのモジュールの抜取時をシュミレートし た測量図であり、モジュールの入力等価電容を1000μFとなし、等価電気抵 抗を32Ωとなしており、この図の上側に示されるのは一つの下降するステップ 関数入力電圧であり、この電圧下で、回路シュミレーションした結果、モジュー ル電流の下降時間(最大値10%下降する時間)は約72.66ミリ秒(下側曲 線参照)であった。一般のモジュール抜取時の時間はこの時間より遙に短く(後 に詳細に説明する)、このためモジュールになおも残存する可視電荷が火花を発 生する危険があった。[0004] Furthermore, when the module is extracted, the discharge time is prolonged because the module has the above-mentioned high capacitance value. At the time of the extraction, if there is still residual charge in the module, a spark is generated and danger occurs. FIG. 2 is a survey diagram simulating the extraction of one module. The equivalent input capacitance of the module is 1000 μF and the equivalent electrical resistance is 32Ω. Two falling step function input voltages, under which the circuit simulation results in a module current fall time (maximum 10% fall time) of approximately 72.66 milliseconds (see lower curve). there were. The time for general module removal is much shorter than this time (discussed in detail below), and there is a risk that the visible charge still remaining on the module will cause a spark.
【0005】 図3及び図4も参照されたい。これらの図はそれぞれモジュール挿入時及び抜 取時における、ピンの実際の接触と分離に必要な時間である。図3に示されるよ うに、モジュール挿入時、相当多くのモジュール端子(約50%)が対応端子と 接触するのに30ミリ秒を超える時間を要し、あるものは100ミリ秒を超過す る時間を要する。このため、挿入時に、入力電圧が適当に規格されなければ信号 のバウンスの問題が発生し、共用バス上のその他の信号が影響を受ける恐れがあ った。また図4に示されるように、モジュール抜取時には、ほとんどのモジュー ル端子と対応端子の分離時間は2.5ミリ秒内であり、この値は前述のモジュー ル電流の下降時間72.66ミリ秒より遙に小さいため、理想的な着脱時に断電 不要の挿入式電子装置は、抜取時に、極めて速やかな放電時間を有するものとさ れる必要がある。しかし、従来の技術はこのような特徴を提供するものではなか った。See also FIG. 3 and FIG. These figures show the time required for actual contact and separation of the pins when inserting and removing the module, respectively. As shown in Fig. 3, when a module is inserted, a considerable number of module terminals (about 50%) require more than 30 milliseconds to contact corresponding terminals, and some exceed 100 milliseconds. Takes time. For this reason, when the input voltage is not properly specified at the time of insertion, a signal bounce problem occurs, and other signals on the shared bus may be affected. As shown in FIG. 4, when the module is removed, the separation time between most of the module terminals and the corresponding terminals is within 2.5 milliseconds, and this value is equal to the above-mentioned module current fall time of 72.66 milliseconds. Since it is much smaller, an insertion-type electronic device that does not require a power cut during ideal attachment / detachment needs to have an extremely quick discharge time at the time of removal. However, the prior art did not provide such a feature.
【0006】[0006]
本考案はモジュール挿入時のバウンス問題及びインラッシュ電流問題を回避可 能な着脱時に断電不要の挿入式電子装置を提供することを課題としている。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an insertion-type electronic device which can avoid a bounce problem and an inrush current problem at the time of module insertion and which does not require a power interruption at the time of attachment / detachment.
【0007】 本考案は次に、モジュール抜取時に、電流が快速放電される着脱時に断電不要 の挿入式電子装置を提供することを課題としている。Another object of the present invention is to provide an insertion-type electronic device that does not require a disconnection at the time of attachment / detachment in which current is rapidly discharged when a module is removed.
【0008】[0008]
請求項1の考案は、着脱時に断電不要の挿入式電子装置であって、以下のもの 、即ち、 一つの検出装置とされて、モジュールの挿入と抜取状態を検出し、並びに対応 する制御信号を送出する、上記検出装置、 一つの制御回路とされ、前述の制御信号を受けて、モジュールの挿入と抜取時 の回路が必要とする動作を調整する、上記制御回路、 一つの第1の回路部分とされて、モジュール挿入時に、制御回路の制御を受け て入力電圧の上昇時間を遅延させる、上記第1の回路部分、 一つの第2の回路部分とされて、モジュール抜取時に、制御回路の制御を受け て急速に放電する経路を提供する、上記第2の回路部分、 以上を包括し構成された、着脱時に断電不要の挿入式電子装置としている。 The invention according to claim 1 is an insertion-type electronic device that does not require a disconnection at the time of attachment / detachment. The insertion-type electronic device detects the insertion / removal state of a module as a single detection device and a corresponding control signal. The detection device, the control circuit being one control circuit, receiving the control signal described above, and adjusting the operation required by the circuit at the time of module insertion and removal, the one control circuit; The first circuit part, which is controlled by the control circuit when the module is inserted, and delays the rise time of the input voltage when the module is inserted. The above-mentioned second circuit portion, which provides a path for rapid discharge under control, is an insertion-type electronic device that includes the above-described components and that does not need to be turned off when attached or detached.
【0009】 請求項2の考案は、必要なパルス信号と電圧を提供する振動器と倍圧回路をさ らに包括することを特徴とする、請求項1に記載の着脱時に断電不要の挿入式電 子装置としている。[0009] The invention according to claim 2 further includes a vibrator and a voltage doubler circuit for providing a necessary pulse signal and voltage, wherein the insertion without disconnection is not required at the time of attachment and detachment according to claim 1. It is an electronic device.
【0010】 請求項3の考案は、前記検出装置が、上述のモジュールの最長及び最短の端子 に連接するスイッチ回路とされ、端子と対応端子の開閉状態により前記制御信号 を送出することを特徴とする、請求項1に記載の着脱時に断電不要の挿入式電子 装置としている。[0010] The invention according to claim 3 is characterized in that the detection device is a switch circuit connected to the longest and shortest terminals of the module, and sends out the control signal according to the open / close state of the terminal and the corresponding terminal. According to the first aspect of the present invention, there is provided an insertion-type electronic device which does not require a disconnection when attaching and detaching.
【0011】 請求項4の考案は、前記第1の回路部分が、一つの積分器と比較器で組成され た遅延回路、及び、別の一つの積分器とパワーMOSFETで組成されたランプ アップ回路を具えたことを特徴とする、請求項1に記載の着脱時に断電不要の挿 入式電子装置としている。The invention according to claim 4 is characterized in that the first circuit part is a delay circuit composed of one integrator and a comparator, and a ramp-up circuit composed of another one integrator and a power MOSFET. The insertion-type electronic device according to claim 1, which does not require a power cut when attaching and detaching.
【0012】 請求項5の考案は、前記第2の回路部分が、ゲート放電回路とソース放電回路 を具え、モジュール抜取時に、前述のパワーMOSFETの接合面コンデンサに 放電経路を提供することを特徴とする、請求項1又は請求項4に記載の着脱時に 断電不要の挿入式電子装置としている。[0012] The invention of claim 5 is characterized in that the second circuit portion comprises a gate discharge circuit and a source discharge circuit, and provides a discharge path to the junction capacitor of the power MOSFET when the module is removed. According to the first or fourth aspect of the present invention, there is provided an insertion-type electronic device that does not require a power interruption when attaching or detaching.
【0013】 請求項6の考案は、前記ゲート放電回路が前記パワーMOSFETのゲートと 制御回路の間に連接されたダイオードとされたことを特徴とする、請求項5に記 載の着脱時に断電不要の挿入式電子装置としている。[0013] The invention according to claim 6 is characterized in that the gate discharge circuit is a diode connected between the gate of the power MOSFET and a control circuit, and the power is cut off at the time of attachment / detachment according to claim 5. It is an unnecessary insertion type electronic device.
【0014】 請求項7の考案は、前記ゲート放電回路が前記パワーMOSFETのソースと 制御回路の間に連接されたSCRとされたことを特徴とする、請求項5に記載の 着脱時に断電不要の挿入式電子装置としている。The invention according to claim 7 is characterized in that the gate discharge circuit is an SCR connected between a source of the power MOSFET and a control circuit, and there is no need for disconnection when attaching or detaching. It is an insertion type electronic device.
【0015】 請求項8の考案は、着脱時に断電不要の挿入式電子装置であって、以下のもの 、即ち、 スイッチとされて、モジュールの挿入と抜取状態を検出し、並びに対応する制 御信号を送出する、上記スイッチ、 一つの制御回路とされ、前述の制御信号を受けて、モジュールの挿入と抜取時 の回路が必要とする動作を調整し、二つの串接されたPNP、NPNトランジス タを具え、上述のスイッチの制御信号がNPNトランジスタのベースに連接し、 NPNトランジスタのコレクタがPNPトランジスタのベースに連接し、NPN トランジスタのエミッタが接地し、PNPトランジスタのエミッタが電源に連接 する、上記制御回路、 一つの第1の回路部分とされて、モジュール挿入時に、制御回路の制御を受け て入力電圧の上昇時間を遅延させ、一つの遅延回路と、ランプアップ回路を具え 、該遅延回路が第1積分器と一つの比較器で組成され、且つ第1積分器のマイナ ス電圧入力端が上記PNPトランジスタのコレクタに連接し、第1積分器の出力 が比較器のプラス電圧入力端に連接し、該ランプアップ回路が一つの第2積分器 とパワーMOSFETで組成され、且つ該ランプアップ回路の比較器が一つのイ ンバータを介して第2積分器のマイナス電圧入力端に連接し、第2積分器の出力 がパワーMOSFETのゲートに連接している、上記第1の回路部分、 一つの第2の回路部分とされて、モジュール抜取時に、制御回路の制御を受け て急速に放電する経路を提供し、ゲート放電回路とソース放電回路を具えている 、上記第2の回路部分、 以上を包括し構成された、着脱時に断電不要の挿入式電子装置としている。[0015] The invention according to claim 8 is an insertion type electronic device which does not require a power cut-off at the time of attachment / detachment, and which is a switch, detects the insertion / removal state of a module, and performs a corresponding control. The above-mentioned switch for transmitting a signal, which is one control circuit, receives the above-mentioned control signal, adjusts the operation required by the circuit at the time of insertion and removal of the module, and connects the two connected PNP and NPN transistors. A control signal of the switch is connected to the base of the NPN transistor, a collector of the NPN transistor is connected to the base of the PNP transistor, an emitter of the NPN transistor is grounded, and an emitter of the PNP transistor is connected to the power supply. The above control circuit, which is regarded as one first circuit part, is controlled by the control circuit when the module is inserted, and when the input voltage rises. A delay circuit, a ramp-up circuit, the delay circuit is composed of a first integrator and a comparator, and a negative voltage input terminal of the first integrator is connected to a collector of the PNP transistor. The output of the first integrator is connected to the positive voltage input terminal of the comparator, the ramp-up circuit is composed of one second integrator and a power MOSFET, and the comparator of the ramp-up circuit is connected to The first circuit part and the one second circuit part connected to the negative voltage input terminal of the second integrator via two inverters, and the output of the second integrator is connected to the gate of the power MOSFET. The second circuit portion includes a gate discharge circuit and a source discharge circuit, and provides a path for rapid discharge under the control of the control circuit when the module is removed. And, have a deenergized unnecessary insertion electronic device during detachment.
【0016】 請求項9の考案は、前記ゲート放電回路が前記パワーMOSFETのゲート及 び前記NPNトランジスタのコレクタに連接するダイオードとされたことを特徴 とする、請求項8に記載の着脱時に断電不要の挿入式電子装置としている。The invention according to claim 9 is characterized in that the gate discharge circuit is a diode connected to the gate of the power MOSFET and the collector of the NPN transistor. It is an unnecessary insertion type electronic device.
【0017】 請求項10の考案は、前記ソース放電回路が前記パワーMOSFETのソース 及び前記NPNトランジスタのコレクタに連接するダイオードとされたことを特 徴とする、請求項8に記載の着脱時に断電不要の挿入式電子装置としている。The invention according to claim 10 is characterized in that the source discharge circuit is a diode connected to the source of the power MOSFET and the collector of the NPN transistor, and the power is cut off at the time of attachment / detachment according to claim 8. It is an unnecessary insertion type electronic device.
【0018】 請求項11の考案は、前記ソース放電回路が前記パワーMOSFETのソース 及び前記NPNトランジスタのコレクタに連接するSCRとされたことを特徴と する、請求項8に記載の着脱時に断電不要の挿入式電子装置としている。The invention according to claim 11 is characterized in that the source discharge circuit is an SCR connected to the source of the power MOSFET and the collector of the NPN transistor. It is an insertion type electronic device.
【0019】 請求項12の考案は、前記ソース放電回路が前記パワーMOSFETのソース 及び前記NPNトランジスタのコレクタに連接する一つのPNPトランジスタと され、そのエミッタがパワーMOSFETのソースに連接し、そのベースがNP Nトランジスタのコレクタに連接することを特徴とする、請求項8に記載の着脱 時に断電不要の挿入式電子装置としている。According to a twelfth aspect of the present invention, the source discharge circuit is one PNP transistor connected to the source of the power MOSFET and the collector of the NPN transistor, the emitter is connected to the source of the power MOSFET, and the base is connected to the source of the power MOSFET. The insertion-type electronic device according to claim 8, wherein the device is connected to the collector of the NPN transistor and does not need to be disconnected when being attached or detached.
【0020】 請求項13の考案は、前記ソース放電回路が前記パワーMOSFETのソース 及び前記NPNトランジスタのコレクタに連接する一つのPチャネルMOSFE Tとされ、そのゲートがパワーMOSFETのソースに連接し、そのベースがN PNトランジスタのコレクタに連接することを特徴とする、請求項8に記載の着 脱時に断電不要の挿入式電子装置としている。The invention according to claim 13 is that the source discharge circuit is one P-channel MOSFET connected to the source of the power MOSFET and the collector of the NPN transistor, and the gate thereof is connected to the source of the power MOSFET. The electronic device according to claim 8, wherein the base is connected to the collector of the NPN transistor.
【0021】 請求項14の考案は、前記ソース放電回路が前記パワーMOSFETのソース 及び前記NPNトランジスタのコレクタに連接する第1及び第2NPNトランジ スタとされ、第1NPNトランジスタのベースが該NPNトランジスタのコレク タに連接し、第2NPNトランジスタのコレクタがパワーMOSFETのソース に連接し、第1NPNトランジスタのコレクタが第2NPNトランジスタのベー スに連接することを特徴とする、請求項8に記載の着脱時に断電不要の挿入式電 子装置としている。The invention according to claim 14 is characterized in that the source discharge circuit is a first and a second NPN transistor connected to a source of the power MOSFET and a collector of the NPN transistor, and a base of the first NPN transistor is a collector of the NPN transistor. 9. The power supply of claim 8, wherein the collector of the second NPN transistor is connected to the source of the power MOSFET, and the collector of the first NPN transistor is connected to the base of the second NPN transistor. It is an unnecessary insertion type electronic device.
【0022】 請求項15の考案は、前記第1NPNトランジスタがPチャネルMOSFET に代替されたことを特徴とする、請求項14に記載の着脱時に断電不要の挿入式 電子装置としている。According to a fifteenth aspect of the present invention, there is provided an insertion-type electronic device according to the fourteenth aspect, wherein the first NPN transistor is replaced with a P-channel MOSFET.
【0023】 請求項16の考案は、前記ソース放電回路が前記パワーMOSFETのソース 及び前記制御回路のNPNトランジスタのコレクタに連接するPNPトランジス タとNPNトランジスタとされ、該制御回路のNPNトランジスタのコレクタが 該PNPトランジスタのベースに連接し、該PNPトランジスタのコレクタがN PNトランジスタのベースに連接し、NPNトランジスタのコレクタが上述のパ ワーMOSFETのソースに連接することを特徴とする、請求項8に記載の着脱 時に断電不要の挿入式電子装置としている。According to a further aspect of the present invention, the source discharge circuit is a PNP transistor and an NPN transistor connected to the source of the power MOSFET and the collector of the NPN transistor of the control circuit, and the collector of the NPN transistor of the control circuit is 9. The PNP transistor of claim 8, wherein a collector of the PNP transistor is connected to a base of the NPN transistor, and a collector of the NPN transistor is connected to a source of the power MOSFET. It is an insertion-type electronic device that does not require a power interruption when attaching and detaching.
【0024】[0024]
本考案の着脱時に断電不要の挿入式電子装置は、以下のもの、即ち、 一つの検出装置とされて、モジュールの挿入と抜取状態を検出し、並びに対応 する制御信号を送出する、上記検出装置、 一つの制御回路とされ、前述の制御信号を受けて、モジュールの挿入と抜取時 の回路が必要とする動作を調整する、上記制御回路、 一つの第1の回路部分とされて、モジュール挿入時に、制御回路の制御を受け て入力電圧の上昇時間を遅延させる、上記第1の回路部分、 一つの第2の回路部分とされて、モジュール抜取時に、制御回路の制御を受け て急速に放電する経路を提供する、上記第2の回路部分、 以上を包括し構成されたものとしている。 The insertion-type electronic device that does not require a power interruption when attaching or detaching the present invention is as follows: a detection device that detects insertion and removal of a module and sends a corresponding control signal. A control circuit for controlling an operation required by a circuit at the time of insertion and removal of a module in response to the above-mentioned control signal; The first circuit part and the one second circuit part delay the rise time of the input voltage under the control of the control circuit at the time of insertion, and rapidly under the control of the control circuit at the time of module removal. The second circuit portion, which provides a path for discharging, is configured to include the above.
【0025】[0025]
図5は本考案の着脱時に断電不要の挿入式電子装置の具体的実施例のブロック 図である。それは、 モジュールの挿入と抜取状態を検出し、並びに対応する制御信号を送出する一 つの検出装置10、 必要時にパルス信号を発生する一つの振動器20、 操作に必要な倍圧電圧を発生する一つの倍圧回路30、 前述の制御信号を受けて、モジュールの挿入と抜取時に回路が必要とする動作 を調整する、一つの制御回路40、 モジュール挿入時に、制御回路40の制御を受けて入力電圧の上昇時間を遅延 させる、一つの第1の回路部分50、 モジュール抜取時に、制御回路の制御を受けて急速に放電する経路を提供する 、一つの第2の回路部分60、 以上を包括し構成されている。 FIG. 5 is a block diagram of a specific embodiment of the insertion-type electronic device according to the present invention, which does not require a power interruption when attaching and detaching. It has one detector 10 for detecting the insertion and removal status of the module and transmitting a corresponding control signal, one vibrator 20 for generating a pulse signal when necessary, and one for generating a doubled voltage required for operation. One voltage doubler circuit 30 receives the control signal and adjusts the operation required by the circuit when inserting and removing the module. One control circuit 40. When the module is inserted, the input voltage is controlled by the control circuit 40. One first circuit part 50 that delays the rise time of the first circuit part, and one second circuit part 60 that provides a path for rapid discharge under the control of the control circuit when the module is removed. Have been.
【0026】 図6は図5のブロック中の20−60部分の詳細な電気回路図である。検出装 置10はモジュールの挿入と抜取動作を検出可能で、並びに制御電圧を制御回路 40に送る。本考案によると、モジュールの最長端子と最短端子が対応端子に接 触したか否かによりスイッチ信号SWを送出する。周知の技術ではこのような検 出装置でモジュールの挿入と抜取状態を検出した後、直接ステップ電圧を加える 。この検出装置10の詳細な構造は本考案の特徴ではないため、詳細な説明は省 略する。振動器20はNANDゲート U1A,U1B、U1D、抵抗R4、R 5、コンデンサC1、C2を連接して組成され、そのうち、NANDゲート U 1A,U1Bが自発振動器(free run oscillator)を形成 している。抵抗R4、R5、コンデンサC1、C2は振動周波数を設定するのに 用いられる。NANDゲート U1D は波形整型回路を形成する。倍圧回路3 0は、振動器のNANDゲート U1D の出力に連接し、それはトランジスタ Q1、Q2、抵抗R1−R3、コンデンサC3、C4、ダイオードD1、D2を 連接して組成され、そのうち、トランジスタQ1、Q2がプッシュプルドライブ 回路を形成している。ダイオードD1、D2はショットキーバリアダイオードと されて順向電位の偏差を減少するようにしてある。NANDゲート U1Dの出 力信号がハイレベルの時、トランジスタQ1は導通せず、トランジスタQ2が導 通し、そのコレクタはローレベルとされ、コンデンサC3のマイナス端5はロー レベルとされ、トランジスタQ2が飽和すると、コンデンサC3のマイナス端は 接地レベルとなり、電源VCC(5V)がダイオードD1、D2を経由しそれぞ れコンデンサC3、C4に対してその電位がVccとなるまで充電を行う。NA NDゲート U1Dの出力信号がハイレベルからローレベルに転じると、トラン ジスタQ1が導通し、トランジスタQ2が不導通となり、この時、該倍圧回路の 出力は2Vcc(10v)となる。FIG. 6 is a detailed electric circuit diagram of a portion 20-60 in the block of FIG. The detection device 10 can detect the insertion and removal operation of the module and sends a control voltage to the control circuit 40. According to the present invention, the switch signal SW is transmitted depending on whether the longest terminal and the shortest terminal of the module have contacted the corresponding terminals. In a well-known technique, a step voltage is directly applied after detecting the state of insertion and removal of a module by such a detection device. Since the detailed structure of the detection device 10 is not a feature of the present invention, a detailed description is omitted. The vibrator 20 is formed by connecting NAND gates U1A, U1B and U1D, resistors R4 and R5, and capacitors C1 and C2. Of these, the NAND gates U1A and U1B form a free-running oscillator. I have. Resistors R4, R5 and capacitors C1, C2 are used to set the oscillation frequency. NAND gate U1D forms a waveform shaping circuit. The voltage doubler circuit 30 is connected to the output of the NAND gate U1D of the vibrator, which is formed by connecting the transistors Q1 and Q2, the resistors R1 to R3, the capacitors C3 and C4, and the diodes D1 and D2. , Q2 form a push-pull drive circuit. The diodes D1 and D2 are configured as Schottky barrier diodes to reduce the deviation of the forward potential. When the output signal of NAND gate U1D is at a high level, transistor Q1 does not conduct, transistor Q2 conducts, its collector is at a low level, negative terminal 5 of capacitor C3 is at a low level, and transistor Q2 is saturated. Then, the negative terminal of the capacitor C3 becomes the ground level, and the power supply VCC (5 V) charges the capacitors C3 and C4 via the diodes D1 and D2 until their potentials reach Vcc. When the output signal of the NAND gate U1D changes from the high level to the low level, the transistor Q1 is turned on and the transistor Q2 is turned off. At this time, the output of the voltage doubler circuit becomes 2 Vcc (10 V).
【0027】 制御回路40は、トランジスタQ3、Q4、抵抗R6、R7、R8、R9、コ ンデンサC10を連接して組成される。且つ前述の検出装置のスイッチ電圧信号 SWがトランジスタQ3のベースに送られ、それによりこの制御回路40が本考 案の装置のその他の回路部分に対して制御を行う。アイドルモードにある時、ス イッチSWは開路状態にあり(モジュール部分は抜取状態)、トランジスタQ3 が導通し、そのコレクタがローレベルにあり、トランジスタQ4が導通し、その コレクタが10V電圧を保持する。反対に、スイッチSWが閉じた時(モジュー ル挿入状態)、トランジスタQ3は不導通で、そのコレクタがハイレベルに保持 され、トランジスタQ4が不導通でそのコレクタが0Vとされ、これにより後続 回路が制御される。The control circuit 40 is formed by connecting transistors Q3 and Q4, resistors R6, R7, R8 and R9, and a capacitor C10. In addition, the switch voltage signal SW of the above-described detection device is sent to the base of the transistor Q3, so that the control circuit 40 controls other circuit parts of the device of the present invention. When in the idle mode, the switch SW is open (the module portion is removed), transistor Q3 is conducting, its collector is low, transistor Q4 is conducting, and its collector holds a 10V voltage. . Conversely, when the switch SW is closed (module inserted state), the transistor Q3 is non-conductive and its collector is kept at a high level, and the transistor Q4 is non-conductive and its collector is set to 0V, thereby causing the subsequent circuit to operate. Controlled.
【0028】 第1の回路部分50は、バウンス問題を回避する遅延回路502を包括し、増 幅器U2A、抵抗R10、R11、R12、R12−1及びコンデンサC5で構 成された積分回路502aを包括するほか、増幅器U2B、抵抗R13、R14 で構成された比較器502bと分圧回路502cを包括する。第1の回路部分5 0はさらに、ランプアップ(ramp up)発生回路504及び出力回路50 6を包括する。ランプアップ発生回路504はトランジスタQ5と抵抗R15、 R16で組成されたインバータ回路504aと、増幅器U3A、抵抗R17、R 18、R19、R20及びコンデンサC1で組成された積分回路504bを包括 する。出力回路506は一対のパワーMOSFET及び抵抗R20、R21、R 22、R23を包括する。The first circuit part 50 includes a delay circuit 502 for avoiding the bounce problem, and includes an integrating circuit 502a composed of an amplifier U2A, resistors R10, R11, R12, R12-1 and a capacitor C5. In addition, it includes a comparator 502b and a voltage dividing circuit 502c composed of an amplifier U2B, resistors R13 and R14. The first circuit portion 50 further includes a ramp up generation circuit 504 and an output circuit 506. The ramp-up generating circuit 504 includes an inverter circuit 504a composed of a transistor Q5 and resistors R15 and R16, and an integrating circuit 504b composed of an amplifier U3A, resistors R17, R18, R19 and R20 and a capacitor C1. The output circuit 506 includes a pair of power MOSFETs and resistors R20, R21, R22, and R23.
【0029】 スイッチSWが閉合している時(モジュール挿入状態)、トランジスタQ4は 不導通で、そのコレクタが0Vとされ、この時積分回路502aが作用開始し、 且つその積分常数が抵抗R10とコンデンサC5により決定され、積分回路50 2aの出力が比較器U2Bのマイナス入力端の電位(抵抗R13、R14で構成 された分圧回路502cにより決定される)より低い時、比較器U2Bが一つの ステップ電圧を出力する。これにより積分時間常数と分圧回路の抵抗R13、R 14が調整され、モジュール挿入後の印加電圧時間が遅延される。When the switch SW is closed (module inserted state), the transistor Q4 is non-conductive and its collector is set to 0 V. At this time, the integration circuit 502a starts to operate, and the integration constant is a resistor R10 and a capacitor. When the output of the integrating circuit 502a is lower than the potential of the negative input terminal of the comparator U2B (determined by the voltage dividing circuit 502c composed of the resistors R13 and R14) and is determined by C5, the comparator U2B takes one step. Output voltage. Thereby, the integration time constant and the resistors R13 and R14 of the voltage dividing circuit are adjusted, and the applied voltage time after the module is inserted is delayed.
【0030】 図7に示されるのは積分器502a(上側曲線)及び比較器502b(下側曲 線)の出力電圧波形であり、適当な時間常数と分圧抵抗を選択することで、遅延 回路502がスイッチSW閉合(モジュール挿入状態)後23.64ミリ秒に一 つの上昇するステップ電圧が発生する。FIG. 7 shows the output voltage waveforms of the integrator 502a (upper curve) and the comparator 502b (lower curve). The delay circuit is selected by selecting an appropriate time constant and a voltage dividing resistor. One rising step voltage is generated 23.64 milliseconds after 502 closes the switch SW (module insertion state).
【0031】 スイッチSWが開路状態を保持する(モジュール抜取時)時、遅延回路502 の出力は0ボルトで、トランジスタQ5は導通し(飽和状態)、そのコレクタに 一つの10Vの参考電圧が発生する。これによりランプアップ発生回路504の 出力回路506を経由する出力が0となる。スイッチSWが閉合(モジュール挿 入状態)後、ある遅延時間を経て、遅延回路502は10ボルトを出力し、トラ ンジスタQ5はオフとされ、そのコレクタが約0ボルトの参考電圧を発生し、こ れにより積分回路504bが作用開始し、一つの上昇ランプアップ電圧を発生し てモジュールが必要とする作業電圧を提供し、且つランプアップ電圧の時間常数 が抵抗R17とコンデンサC1により決定される。When the switch SW is kept open (during module removal), the output of the delay circuit 502 is 0 volts, the transistor Q5 conducts (saturates), and one reference voltage of 10 V is generated at its collector. . Thus, the output of the ramp-up generation circuit 504 via the output circuit 506 becomes 0. After a certain delay time after the switch SW is closed (module insertion state), the delay circuit 502 outputs 10 volts, the transistor Q5 is turned off, and its collector generates a reference voltage of about 0 volts. This activates the integration circuit 504b, which generates one rising ramp-up voltage to provide the working voltage required by the module, and the time constant of the ramp-up voltage is determined by the resistor R17 and the capacitor C1.
【0032】 以上により、本考案のスイッチ、制御回路40及び第1の電気回路部分により 、モジュール挿入後に、モジュールの電圧がある時間遅延された後にランプアッ プ方式で印加されるため、インラッシュ電流が減少する。As described above, since the switch voltage, the control circuit 40 and the first electric circuit portion of the present invention are applied in a ramp-up manner after a certain time delay after the module is inserted, the inrush current is reduced. Decrease.
【0033】 モジュール抜取時、出力回路506中のパワーMOSFETはミラー効果の発 生する接合面電容(或いは入力電容と称される)を有し、またモジュール基板上 のデカプリングコンデンサ中の電荷を排除する必要がある。本考案では一つの第 2の回路部分60があり、モジュール抜取時に、制御回路の制御により、急速に 放電する経路を提供している。この第2の回路部分60は、ゲート放電回路60 2及びソース放電回路604を包括し、図6に示されるように、本考案の第1の 具体的実施例においては、ゲート放電回路602はパワーMOSFET対 U7 のゲートと制御回路40のトランジスタQ3のコレクタの間を連接するダイオー ドD3、D4とされ、モジュール抜取時に、スイッチSWが開路状態を保持し得 て、制御回路40のトランジスタQ3が飽和し得て、それによりコレクタ電圧が 下降させられ、パワーMOSFET対 U7のゲート電荷がこの経路で迅速に流 出するようにしてある。When the module is removed, the power MOSFET in the output circuit 506 has a junction surface capacity (or called an input capacity) where a Miller effect occurs, and eliminates the charge in the decoupling capacitor on the module substrate. There is a need to. In the present invention, there is one second circuit portion 60, which provides a path for rapid discharge under the control of the control circuit when the module is removed. The second circuit portion 60 includes a gate discharge circuit 602 and a source discharge circuit 604, and as shown in FIG. 6, in the first specific embodiment of the present invention, the gate discharge circuit 602 Diodes D3 and D4 are connected between the gate of the MOSFET pair U7 and the collector of the transistor Q3 of the control circuit 40. When the module is removed, the switch SW can be kept open, and the transistor Q3 of the control circuit 40 is saturated. This can cause the collector voltage to drop, allowing the gate charge of the power MOSFET pair U7 to flow quickly through this path.
【0034】 図6に示されるように、ゲート放電回路604はパワーMOSFET対 U7 のソース及び制御回路40のトランジスタQ3のコレクタの間に連接されるPN PトランジスタQ6とNPNトランジスタQ7対、及びPNPトランジスタQ8 、NPNトランジスタQ9対とされる。モジュール抜取時、スイッチSWは開路 状態を保持し、制御回路40のトランジスタQ3は飽和し、そのコレクタ電圧が 下降し、トランジスタQ6、Q8が飽和し、それによりトランジスタQ7、Q9 のベース電圧が上昇し、トランジスタQ7、Q9がそれにより導通し、ソース電 荷が排除される。As shown in FIG. 6, the gate discharge circuit 604 includes a pair of a PNP transistor Q6 and an NPN transistor Q7 connected between the source of the power MOSFET pair U7 and the collector of the transistor Q3 of the control circuit 40, and a PNP transistor. Q8 is an NPN transistor Q9 pair. When the module is removed, the switch SW is kept open, the transistor Q3 of the control circuit 40 is saturated, its collector voltage is decreased, and the transistors Q6 and Q8 are saturated, whereby the base voltages of the transistors Q7 and Q9 are increased. , The transistors Q7, Q9 thereby conduct and the source charge is eliminated.
【0035】 このほか、図8に示されるように、本考案の第2の具体的実施例のソース放電 回路604においては、一つのSCRにより接地される。該SCRはダイオード に代替可能である。In addition, as shown in FIG. 8, the source discharge circuit 604 according to the second embodiment of the present invention is grounded by one SCR. The SCR can be replaced by a diode.
【0036】 このほか、図9に示されるように、本考案の第3の具体的実施例のソース放電 回路604においては、一つのPNPトランジスタQ10がパワーMOSFET 対 U7のソースと制御回路40のトランジスタQ3の間に連接され、そのエミ ッタがパワーMOSFET対 U7のソースに連接し、ベースがトランジスタQ 3のコレクタに連接している。モジュール抜取時、スイッチSWは開路状態を保 持し、制御回路40のトランジスタQ3は飽和し、そのコレクタ電圧が下降し、 PNPトランジスタQ10が導通し、パワーMOSFET対 U7のソースの電 荷が排出される。In addition, as shown in FIG. 9, in the source discharge circuit 604 according to the third embodiment of the present invention, one PNP transistor Q 10 is composed of a power MOSFET pair and the source of U 7 and the transistor of the control circuit 40. Q3, the emitter of which is connected to the source of power MOSFET pair U7, and the base of which is connected to the collector of transistor Q3. When the module is removed, the switch SW is kept open, the transistor Q3 of the control circuit 40 saturates, its collector voltage falls, the PNP transistor Q10 conducts, and the charge of the source of the power MOSFET pair U7 is discharged. You.
【0037】 また、図10に示されるように、本考案の第4の具体的実施例のソース放電回 路604においては、一つのPチャネルMOSFET Q11がパワーMOSF ET対 U7のソースと制御回路40のトランジスタQ3の間に連接され、その ゲートがパワーMOSFET対 U7のソースに連接し、ソースがトランジスタ Q3のコレクタに連接している。モジュール抜取時、スイッチSWは開路状態を 保持し、制御回路40のトランジスタQ3は飽和し、そのコレクタ電圧が下降し 、PチャネルMOSFET Q11が導通し、パワーMOSFET対 U7のソ ースの電荷が排出される。As shown in FIG. 10, in the source discharge circuit 604 according to the fourth embodiment of the present invention, one P-channel MOSFET Q11 is connected to the source of the power MOSFET U7 and the control circuit 40. , The gate of which is connected to the source of the power MOSFET pair U7, and the source of which is connected to the collector of the transistor Q3. When the module is removed, the switch SW keeps the open state, the transistor Q3 of the control circuit 40 saturates, its collector voltage falls, the P-channel MOSFET Q11 conducts, and the electric charge of the source of the power MOSFET pair U7 is discharged. Is done.
【0038】 また、図11に示されるように、本考案の第5の具体的実施例のソース放電回 路604においては、一対のNPNトランジスタ Q12、Q12’がパワーM OSFET対 U7のソースと制御回路40のトランジスタQ3の間に連接され 、且つトランジスタQ12のベースがトランジスタQ3のコレクタに連接し、ト ランジスタQ12’のコレクタがパワーMOSFET対 U7のソースに連接し 、トランジスタQ12のコレクタがトランジスタQ12’のベースに連接してい る。モジュール抜取時、スイッチSWは開路状態を保持し、制御回路40のトラ ンジスタQ3は飽和し、そのコレクタ電圧が下降し、トランジスタQ12がオフ となり、トランジスタQ12’のベース電圧が上昇し、トランジスタQ12’が それにより導通し、パワーMOSFET対 U7のソース電荷が排出される。こ のほか、この回路においては、トランジスタQ12’が一つのPチャネルMOS FETに代替されうる。As shown in FIG. 11, in the source discharge circuit 604 according to the fifth embodiment of the present invention, a pair of NPN transistors Q 12 and Q 12 ′ are connected to the source of the power MOS FET pair U 7 and control. The base of the transistor Q12 is connected to the collector of the transistor Q3, the collector of the transistor Q12 'is connected to the source of the power MOSFET pair U7, and the collector of the transistor Q12 is connected to the transistor Q12'. It is connected to the base. When the module is removed, the switch SW keeps the open state, the transistor Q3 of the control circuit 40 saturates, its collector voltage falls, the transistor Q12 turns off, the base voltage of the transistor Q12 'rises, and the transistor Q12' Is thereby conducted, and the source charge of the power MOSFET pair U7 is discharged. In addition, in this circuit, the transistor Q12 'can be replaced with one P-channel MOS FET.
【0039】 図12は本考案の第2の具体的実施例における、モジュール抜取時の測量図で ある。そのうち、下側曲線はトランジスタQ2のコレクタ電圧を示し、それはス イッチ信号SWと同期し、SCR 1をソース放電回路として使用した後、モジ ュール電圧の下降時間は1.13ミリ秒であり(上側曲線参照)、こうしてモジ ュール中の電荷が迅速に排出される。FIG. 12 is a survey chart at the time of module removal in the second specific embodiment of the present invention. The lower curve shows the collector voltage of the transistor Q2, which is synchronized with the switch signal SW, and after using SCR1 as a source discharge circuit, the fall time of the module voltage is 1.13 ms (upper side). (See curve), thus quickly discharging the charge in the module.
【0040】[0040]
総合すると、本考案の着脱時に断電不要の挿入式電子装置は、モジュールを抜 き差しする動作時に、その操作電流が本考案の装置の影響を受けることで、挿入 時のインラッシュ電流を減少し、抜取時に迅速に放電がなされて火花の発生が防 止されるという優れた効果を提供し、極めて高い実用性と産業上の利用価値を有 している。 In summary, the insertion-type electronic device that does not require a power cut when attaching or detaching the present invention reduces the inrush current during insertion because the operating current is affected by the device of the present invention when the module is inserted and removed. However, it provides an excellent effect that discharge is quickly performed at the time of extraction and spark generation is prevented, and has extremely high practicality and industrial value.
【図1】従来の挿入式電子装置モジュールの挿入時シュ
ミレート測量図である。FIG. 1 is a simulation measurement diagram when a conventional insertion-type electronic device module is inserted.
【図2】従来の挿入式電子装置モジュールの抜取時シュ
ミレート測量図である。FIG. 2 is a simulation measurement diagram at the time of extraction of a conventional insertion type electronic device module.
【図3】従来の挿入式電子装置モジュールの挿入時のピ
ンの実際の接触に必要な時間表示図である。FIG. 3 is a diagram showing a time required for actual contact of pins when a conventional insertable electronic device module is inserted.
【図4】従来の挿入式電子装置モジュールの抜取時のピ
ンの実際の分離に必要な時間表示図である。FIG. 4 is a diagram showing a time required for actually separating pins when a conventional insertion-type electronic device module is extracted.
【図5】本考案の着脱時に断電不要の挿入式電子装置の
一つの具体的実施例のブロック図である。FIG. 5 is a block diagram of one specific embodiment of the insertion type electronic device that does not require a power cut when attaching and detaching the present invention.
【図6】図5のブロック図の詳細な電気回路図である。FIG. 6 is a detailed electric circuit diagram of the block diagram of FIG. 5;
【図7】本考案の第1の具体的実施例における、積分器
と比較器の出力電圧波形図である。FIG. 7 is an output voltage waveform diagram of the integrator and the comparator according to the first embodiment of the present invention;
【図8】本考案の別の具体的実施例のソース放電回路図
である。FIG. 8 is a circuit diagram of a source discharge circuit according to another embodiment of the present invention.
【図9】本考案のまた別の具体的実施例のソース放電回
路図である。FIG. 9 is a circuit diagram of a source discharge circuit according to another embodiment of the present invention.
【図10】本考案のさらにまた別の具体的実施例のソー
ス放電回路図である。FIG. 10 is a circuit diagram of a source discharge circuit according to another embodiment of the present invention;
【図11】本考案のもう一つの具体的実施例のソース放
電回路図である。FIG. 11 is a circuit diagram of a source discharge circuit according to another embodiment of the present invention;
【図12】本考案の第2の具体的実施例における、モジ
ュール抜取時の測量図である。FIG. 12 is a survey diagram at the time of module removal in the second specific embodiment of the present invention.
10 検出装置 20 振動器 30 倍圧回路 40 制御回路 50 第1の回路部分 502 遅延回路 502a 積分器 502b 比較器 504 ランプアップ発生回路 504a インバータ回路 504b 積分回路 506 出力回路 60 第2の回路部分 602 ゲート放電回路 604 ソース放電回路 DESCRIPTION OF SYMBOLS 10 Detector 20 Vibrator 30 Doubler circuit 40 Control circuit 50 First circuit part 502 Delay circuit 502a Integrator 502b Comparator 504 Ramp-up generating circuit 504a Inverter circuit 504b Integrating circuit 506 Output circuit 60 Second circuit part 602 Gate Discharge circuit 604 Source discharge circuit
Claims (16)
って、以下のもの、即ち、 一つの検出装置とされて、モジュールの挿入と抜取状態
を検出し、並びに対応する制御信号を送出する、上記検
出装置、 一つの制御回路とされ、前述の制御信号を受けて、モジ
ュールの挿入と抜取時の回路が必要とする動作を調整す
る、上記制御回路、 一つの第1の回路部分とされて、モジュール挿入時に、
制御回路の制御を受けて入力電圧の上昇時間を遅延させ
る、上記第1の回路部分、 一つの第2の回路部分とされて、モジュール抜取時に、
制御回路の制御を受けて急速に放電する経路を提供す
る、上記第2の回路部分、 以上を包括し構成された、着脱時に断電不要の挿入式電
子装置。1. An insertion-type electronic device which does not require a power cut when being attached / detached, comprising: a detection device for detecting insertion / removal status of a module and transmitting a corresponding control signal; The detection device, the control circuit being one control circuit, receiving the control signal described above, and adjusting an operation required by a circuit at the time of insertion and removal of the module; the one control circuit; When the module is inserted,
The first circuit part, which is controlled by the control circuit and delays the rise time of the input voltage, is regarded as one second circuit part.
The second circuit portion, which provides a path for rapidly discharging under the control of the control circuit.
器と倍圧回路をさらに包括することを特徴とする、請求
項1に記載の着脱時に断電不要の挿入式電子装置。2. The insertion-type electronic device according to claim 1, further comprising a vibrator and a voltage doubler circuit for providing necessary pulse signals and voltages.
長及び最短の端子に連接するスイッチ回路とされ、端子
と対応端子の開閉状態により前記制御信号を送出するこ
とを特徴とする、請求項1に記載の着脱時に断電不要の
挿入式電子装置。3. The device according to claim 1, wherein the detection device is a switch circuit connected to the longest and shortest terminals of the module, and transmits the control signal according to the open / close state of the terminal and the corresponding terminal. An insertion-type electronic device that does not require a power cut when attaching or detaching the electronic device.
比較器で組成された遅延回路、及び、別の一つの積分器
とパワーMOSFETで組成されたランプアップ回路を
具えたことを特徴とする、請求項1に記載の着脱時に断
電不要の挿入式電子装置。4. The method according to claim 1, wherein the first circuit portion includes a delay circuit composed of one integrator and a comparator, and a ramp-up circuit composed of another integrator and a power MOSFET. The insertion-type electronic device according to claim 1, wherein the electronic device does not need to be disconnected when being attached or detached.
とソース放電回路を具え、モジュール抜取時に、前述の
パワーMOSFETの接合面コンデンサに放電経路を提
供することを特徴とする、請求項1又は請求項4に記載
の着脱時に断電不要の挿入式電子装置。5. The power supply according to claim 1, wherein the second circuit portion includes a gate discharge circuit and a source discharge circuit, and provides a discharge path to the junction capacitor of the power MOSFET when the module is removed. An insertion-type electronic device according to claim 4, which does not require a power failure when attaching and detaching.
FETのゲートと制御回路の間に連接されたダイオード
とされたことを特徴とする、請求項5に記載の着脱時に
断電不要の挿入式電子装置。6. The power MOS transistor according to claim 6, wherein said gate discharge circuit comprises said power MOS.
6. The insertion-type electronic device according to claim 5, wherein the device is a diode connected between the gate of the FET and the control circuit.
FETのソースと制御回路の間に連接されたSCRとさ
れたことを特徴とする、請求項5に記載の着脱時に断電
不要の挿入式電子装置。7. The power MOS transistor according to claim 7, wherein
6. The insertion type electronic device according to claim 5, wherein the SCR is connected between the source of the FET and the control circuit.
って、以下のもの、即ち、 スイッチとされて、モジュールの挿入と抜取状態を検出
し、並びに対応する制御信号を送出する、上記スイッ
チ、 一つの制御回路とされ、前述の制御信号を受けて、モジ
ュールの挿入と抜取時の回路が必要とする動作を調整
し、二つの串接されたPNP、NPNトランジスタを具
え、上述のスイッチの制御信号がNPNトランジスタの
ベースに連接し、NPNトランジスタのコレクタがPN
Pトランジスタのベースに連接し、NPNトランジスタ
のエミッタが接地し、PNPトランジスタのエミッタが
電源に連接する、上記制御回路、 一つの第1の回路部分とされて、モジュール挿入時に、
制御回路の制御を受けて入力電圧の上昇時間を遅延さ
せ、一つの遅延回路と、ランプアップ回路を具え、該遅
延回路が第1積分器と一つの比較器で組成され、且つ第
1積分器のマイナス電圧入力端が上記PNPトランジス
タのコレクタに連接し、第1積分器の出力が比較器のプ
ラス電圧入力端に連接し、該ランプアップ回路が一つの
第2積分器とパワーMOSFETで組成され、且つ該ラ
ンプアップ回路の比較器が一つのインバータを介して第
2積分器のマイナス電圧入力端に連接し、第2積分器の
出力がパワーMOSFETのゲートに連接している、上
記第1の回路部分、 一つの第2の回路部分とされて、モジュール抜取時に、
制御回路の制御を受けて急速に放電する経路を提供し、
ゲート放電回路とソース放電回路を具えている、上記第
2の回路部分、 以上を包括し構成された、着脱時に断電不要の挿入式電
子装置。8. An insertion-type electronic device which does not require a power cut when being attached / detached, comprising: a switch for detecting insertion / removal status of a module and transmitting a corresponding control signal. A switch, which is one control circuit, receives the above-mentioned control signal, adjusts the operation required by the circuit for inserting and removing the module, and comprises two cascaded PNP and NPN transistors; Is connected to the base of the NPN transistor, and the collector of the NPN transistor is connected to the PN
The control circuit is connected to the base of the P transistor, the emitter of the NPN transistor is grounded, and the emitter of the PNP transistor is connected to the power supply.
A delay circuit for delaying a rise time of the input voltage under the control of the control circuit, comprising one delay circuit and a ramp-up circuit, the delay circuit being composed of a first integrator and one comparator, and a first integrator Is connected to the collector of the PNP transistor, the output of the first integrator is connected to the positive voltage input of the comparator, and the ramp-up circuit is composed of one second integrator and a power MOSFET. And the comparator of the ramp-up circuit is connected to the negative voltage input terminal of the second integrator via one inverter, and the output of the second integrator is connected to the gate of the power MOSFET. Circuit part, one second circuit part, when removing the module,
Provide a path that discharges rapidly under the control of the control circuit,
The above-mentioned second circuit portion, comprising a gate discharge circuit and a source discharge circuit.
FETのゲート及び前記NPNトランジスタのコレクタ
に連接するダイオードとされたことを特徴とする、請求
項8に記載の着脱時に断電不要の挿入式電子装置。9. The power MOS transistor according to claim 9, wherein
9. The insertion type electronic device according to claim 8, wherein a diode is connected to a gate of the FET and a collector of the NPN transistor.
SFETのソース及び前記NPNトランジスタのコレク
タに連接するダイオードとされたことを特徴とする、請
求項8に記載の着脱時に断電不要の挿入式電子装置。10. The power discharge circuit according to claim 1, wherein
9. The insertion-type electronic device according to claim 8, wherein a diode is connected to a source of the SFET and a collector of the NPN transistor.
SFETのソース及び前記NPNトランジスタのコレク
タに連接するSCRとされたことを特徴とする、請求項
8に記載の着脱時に断電不要の挿入式電子装置。11. The power supply circuit according to claim 11, wherein
9. The insertion-type electronic device according to claim 8, wherein the SCR is connected to a source of the SFET and a collector of the NPN transistor.
SFETのソース及び前記NPNトランジスタのコレク
タに連接する一つのPNPトランジスタとされ、そのエ
ミッタがパワーMOSFETのソースに連接し、そのベ
ースがNPNトランジスタのコレクタに連接することを
特徴とする、請求項8に記載の着脱時に断電不要の挿入
式電子装置。12. The power discharge circuit according to claim 11, wherein
The PNP transistor connected to the source of the SFET and the collector of the NPN transistor, the emitter of which is connected to the source of the power MOSFET, and the base of which is connected to the collector of the NPN transistor. Insertion-type electronic device that does not require power interruption when attaching or detaching as described.
SFETのソース及び前記NPNトランジスタのコレク
タに連接する一つのPチャネルMOSFETとされ、そ
のゲートがパワーMOSFETのソースに連接し、その
ベースがNPNトランジスタのコレクタに連接すること
を特徴とする、請求項8に記載の着脱時に断電不要の挿
入式電子装置。13. The power discharge circuit according to claim 1, wherein
9. A P-channel MOSFET connected to the source of the SFET and the collector of the NPN transistor, the gate of which is connected to the source of the power MOSFET, and the base of which is connected to the collector of the NPN transistor. An insertion-type electronic device that does not require a power cut when attaching or detaching the electronic device.
SFETのソース及び前記NPNトランジスタのコレク
タに連接する第1及び第2NPNトランジスタとされ、
第1NPNトランジスタのベースが該NPNトランジス
タのコレクタに連接し、第2NPNトランジスタのコレ
クタがパワーMOSFETのソースに連接し、第1NP
Nトランジスタのコレクタが第2NPNトランジスタの
ベースに連接することを特徴とする、請求項8に記載の
着脱時に断電不要の挿入式電子装置。14. The power discharge circuit according to claim 11, wherein
First and second NPN transistors connected to the source of the SFET and the collector of the NPN transistor;
The base of the first NPN transistor is connected to the collector of the NPN transistor, and the collector of the second NPN transistor is connected to the source of the power MOSFET.
9. The insertion-type electronic device according to claim 8, wherein a collector of the N transistor is connected to a base of the second NPN transistor.
ネルMOSFETに代替されたことを特徴とする、請求
項14に記載の着脱時に断電不要の挿入式電子装置。15. The insertion-type electronic device according to claim 14, wherein the first NPN transistor is replaced with a P-channel MOSFET.
SFETのソース及び前記制御回路のNPNトランジス
タのコレクタに連接するPNPトランジスタとNPNト
ランジスタとされ、該制御回路のNPNトランジスタの
コレクタが該PNPトランジスタのベースに連接し、該
PNPトランジスタのコレクタがNPNトランジスタの
ベースに連接し、NPNトランジスタのコレクタが上述
のパワーMOSFETのソースに連接することを特徴と
する、請求項8に記載の着脱時に断電不要の挿入式電子
装置。16. The power discharge circuit according to claim 16, wherein
A PNP transistor and an NPN transistor are connected to the source of the SFET and the collector of the NPN transistor of the control circuit. The collector of the NPN transistor of the control circuit is connected to the base of the PNP transistor, and the collector of the PNP transistor is connected to the base of the NPN transistor. 9. The insertion type electronic device according to claim 8, wherein the insertion type electronic device is connected to the base, and the collector of the NPN transistor is connected to the source of the power MOSFET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999000656U JP3061446U (en) | 1999-02-15 | 1999-02-15 | Insertion-type electronic device that does not require power interruption when attaching or detaching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999000656U JP3061446U (en) | 1999-02-15 | 1999-02-15 | Insertion-type electronic device that does not require power interruption when attaching or detaching |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3061446U true JP3061446U (en) | 1999-09-17 |
Family
ID=43195219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1999000656U Expired - Lifetime JP3061446U (en) | 1999-02-15 | 1999-02-15 | Insertion-type electronic device that does not require power interruption when attaching or detaching |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3061446U (en) |
-
1999
- 1999-02-15 JP JP1999000656U patent/JP3061446U/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3821304B2 (en) | Electronic system with chip integrating power-on reset circuit with glitch sensor | |
US20050007711A1 (en) | Power adapter interface circuitry for protecting a battery operated system | |
US7590890B2 (en) | Hot-swap power controller generating sequenced power-good signals | |
US6573768B2 (en) | Power-on circuit of a peripheral component | |
EP1087492A2 (en) | Power-on reset circuit | |
EP0283202A2 (en) | Current surge elimination for CMOS devices | |
JP3061446U (en) | Insertion-type electronic device that does not require power interruption when attaching or detaching | |
US7990107B2 (en) | Electronic device and charging control circuit | |
CN113098462B (en) | Rapid power-on and power-off circuit and control method thereof | |
CN110531818B (en) | Time sequence control method and circuit | |
JPH07104711A (en) | Lcd power source control circuit in portable terminal | |
WO1992002073A1 (en) | Miniaturized switching power supply having unidirectional spike filter | |
CN211603320U (en) | Peak detection unit and detection system | |
CN220773210U (en) | Test circuit and device with power-on protection | |
US4031559A (en) | Filter capacitor charging circuit | |
US6828830B2 (en) | Low power, area-efficient circuit to provide clock synchronization | |
CN110780108A (en) | Peak detection unit, detection system and detection method | |
JP3064962U (en) | An electronic device that eliminates the need for power interruption when inserting or removing an electronic module | |
KR100536577B1 (en) | Surge/inrush current limitimg circuit of portable electronic apparatus | |
JPH04227315A (en) | Asynchronous delay circuit and delaying method of input signal | |
CN117054850A (en) | Test circuit and device with power-on protection | |
CN219678438U (en) | Anti-backflow circuit and electronic equipment | |
JP3263883B2 (en) | Power supply | |
JP2964696B2 (en) | Semiconductor device | |
JPH11234911A (en) | Protective circuit |