JP3045047B2 - Dynamic focus circuit - Google Patents

Dynamic focus circuit

Info

Publication number
JP3045047B2
JP3045047B2 JP7179406A JP17940695A JP3045047B2 JP 3045047 B2 JP3045047 B2 JP 3045047B2 JP 7179406 A JP7179406 A JP 7179406A JP 17940695 A JP17940695 A JP 17940695A JP 3045047 B2 JP3045047 B2 JP 3045047B2
Authority
JP
Japan
Prior art keywords
voltage
focus
tap
circuit
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7179406A
Other languages
Japanese (ja)
Other versions
JPH099097A (en
Inventor
茂 柏木
弘太郎 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP7179406A priority Critical patent/JP3045047B2/en
Publication of JPH099097A publication Critical patent/JPH099097A/en
Application granted granted Critical
Publication of JP3045047B2 publication Critical patent/JP3045047B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テレビ受像機等におけ
るダイナミックフォーカス回路の改良に関するものであ
って、ダイナミックフォーカスの為のパラボラ状波形
が、高圧制御の動作に影響を与えないようにしたもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a dynamic focus circuit in a television receiver or the like, in which a parabolic waveform for dynamic focus does not affect the operation of high voltage control. It is.

【0002】[0002]

【従来技術】ダイナミックフォーカスとは、受像管のフ
ォーカス電極に加える直流電圧に重畳して、偏向周期で
走査周辺が高く、中央部が低くなるようなパラボラ状波
形を加え、受像管の画像全域にわたって最適なフォーカ
ス状態が得られるようにする技術のことである。図2は
従来のダイナミックフォーカス回路の一例を示す回路図
であって、以下、図中の符号に従って説明する。まず、
1は図示されない前段からの励振パルスVd に応じて、
水平帰線パルスVc を発生する水平偏向高圧出力回路で
ある。この水平帰線パルスVcは次のフライバックトラ
ンス2の1次巻線2a の一端に導かれ、その2次巻線群
2b-1 ,2b-2 ,2b-3 に昇圧される。更に、この昇圧
された各パルスは高圧整流ダイオード群3-1,3-2,3
-3で整流されて直流高圧Ehv(直流高圧線)となり、受
像管の陽極aに加えられる。
2. Description of the Related Art Dynamic focus is a technique in which a parabolic waveform is added to a DC voltage applied to a focus electrode of a picture tube so that the scanning periphery is high and the center portion is low in a deflection cycle, and the entire image of the picture tube is provided. This is a technique for obtaining an optimal focus state. FIG. 2 is a circuit diagram showing an example of a conventional dynamic focus circuit, which will be described below according to the reference numerals in the figure. First,
1 corresponds to an excitation pulse Vd from a preceding stage (not shown),
This is a horizontal deflection high voltage output circuit for generating a horizontal retrace pulse Vc. This horizontal retrace pulse Vc is guided to one end of the primary winding 2a of the next flyback transformer 2, and is boosted to the secondary winding groups 2b-1, 2b-2, 2b-3. Further, each boosted pulse is supplied to a high voltage rectifier diode group 3-1, 3-2, 3
The current is rectified by -3 and becomes a DC high voltage Ehv (DC high voltage line), which is applied to the anode a of the picture tube.

【0003】ここで、2次巻線群2b-1 ,2b-2 ,2b-
3 と高圧整流ダイオード群3-1,3-2,3-3は夫々3組
の例を示したが、この組数は設計条件次第で他の数にす
ることもあり、単純に1組だけであっても構わない。こ
れは以降に説明する図1、図3の回路についても同様で
ある。
Here, the secondary winding groups 2b-1, 2b-2, 2b-
3 and the high-voltage rectifier diode groups 3-1, 3-2 and 3-3 each show three examples, but the number of sets may be other numbers depending on design conditions. It does not matter. This is the same for the circuits shown in FIGS. 1 and 3 described below.

【0004】直流高圧Ehvは分圧抵抗器4にも加えら
れ、その第一のタップ(又は調節可能なスライダーのア
ーム)T1 上に、より低い電圧(フォーカス電圧)Ef
を得、受像管のフォーカス電極fに加えられる。また、
分圧抵抗器4には第二のタップT2 があって、ここに得
られた参照電圧Er が次の演算増幅器6の入力端子の一
つに加えられる。尚、5はリップル除去用のコンデンサ
である。
[0004] The DC high voltage Ehv is also applied to a voltage dividing resistor 4 and a lower voltage (focus voltage) Ef on its first tap (or adjustable slider arm) T1.
And applied to the focus electrode f of the picture tube. Also,
The voltage dividing resistor 4 has a second tap T2, and the obtained reference voltage Er is applied to one of the input terminals of the next operational amplifier 6. Reference numeral 5 denotes a capacitor for removing ripples.

【0005】演算増幅器6に加えられた参照電圧Er は
他の一つの入力に加えられた基準電圧Es と比較され、
この演算増幅器6の出力に制御電圧E0 を生じる。ま
た、直流電源電圧Eb をEb0に交換する電圧レギュレー
タ7があって、この出力電圧Eb0は前述のフライバック
トランス2の1次巻線2a の他の一端に加えられ、水平
偏向高圧出力回路1の動作用の電源電圧として作用す
る。そして、出力電圧Eb0は演算増幅器6からの制御電
圧E0 に応じてその値を変化させる。
The reference voltage Er applied to the operational amplifier 6 is compared with a reference voltage Es applied to another input,
A control voltage E0 is generated at the output of the operational amplifier 6. Further, there is a voltage regulator 7 for exchanging the DC power supply voltage Eb for Eb0. This output voltage Eb0 is applied to the other end of the primary winding 2a of the flyback transformer 2 and the high voltage output circuit 1 of the horizontal deflection high voltage output circuit 1 is provided. Acts as a power supply voltage for operation. The output voltage Eb0 changes its value according to the control voltage E0 from the operational amplifier 6.

【0006】また、コンデンサ5、演算増幅器6、電圧
レギュレータ7を含む回路は全体で高圧制御回路8を形
成している。即ち、このような回路において、もし直流
高圧Ehvが上昇して参照電圧Er が基準電圧Es より上
昇しようとした場合、演算増幅器6とその出力である制
御電圧E0 による電圧レギュレータ7の動作が、出力電
圧Eb0の値を低下せしめるように極性その他が構成され
ているものとする。すると直流高圧Ehvは常にその分圧
結果である参照電圧Er が基準電圧Es に一致する形で
安定化される。即ち、直流高圧Ehvの負荷電流である陽
極電流Ia の変動や、電源電圧Eb の変動には無関係に
一定化されることになる。
A circuit including the capacitor 5, the operational amplifier 6, and the voltage regulator 7 forms a high-voltage control circuit 8 as a whole. That is, in such a circuit, if the DC high voltage Ehv rises and the reference voltage Er tries to rise above the reference voltage Es, the operation of the voltage regulator 7 by the operational amplifier 6 and the control voltage E0 as its output will It is assumed that the polarity and the like are configured to decrease the value of the voltage Eb0. Then, the DC high voltage Ehv is always stabilized in such a manner that the reference voltage Er, which is the result of voltage division, matches the reference voltage Es. That is, the voltage is constant regardless of the fluctuation of the anode current Ia, which is the load current of the DC high voltage Ehv, and the fluctuation of the power supply voltage Eb.

【0007】ところで、以下に述べる符号9,10,1
1の部分がなくても、一応受像管への動作電圧供給の動
作は行うが、その場合は、受像管のフォーカス電圧Ef
は直流の一定値になる。一般に受像管の最適フォーカス
電圧は画像中心部に比べて周辺部は高めになっているの
で、このままでは中心部で良好なフォーカスが得られて
も周辺部ではフォーカスずれを起こし、画像の鮮鋭度が
低下してしまう。
By the way, reference numerals 9, 10, 1 described below
Even if there is no portion 1, the operation of supplying the operating voltage to the picture tube is performed, but in this case, the focus voltage Ef
Becomes a constant value of DC. In general, the optimal focus voltage of the picture tube is higher in the peripheral part than in the central part of the image, so even if a good focus is obtained in the central part, a focus shift occurs in the peripheral part and the sharpness of the image is reduced. Will drop.

【0008】そこで、画面の左右端で中央部よりフォー
カス電圧Ef が上昇するように、パラボラ状の波形を重
畳する。9は水平パラボラ波発生回路であって、水平偏
向に同期したパラボラ状波形Vpb1 を生成する。このパ
ラボラ状波形Vpb1 は受像管の形態によっては更により
正確なダイナミックフォーカスが得られるよう、中央部
の傾斜を本来のパラボラ波より緩くした船底型の波形に
してもよい。このパラボラ状波形Vpb1 は次のフォーカ
ストランス10の1次巻線10a 側に加えられ、その2
次巻線10b 側に水平偏向の左右端で電圧が高くなるよ
うな極性で昇圧されたパラボラ状波形Vpb2 を得る。こ
のパラボラ状波形Vpb2 は更に、結合コンデンサ11を
通して、パラボラ状波形Vpb3 となってフォーカス電圧
Ef に重畳される。
Therefore, a parabolic waveform is superimposed so that the focus voltage Ef rises from the center at the left and right ends of the screen. Reference numeral 9 denotes a horizontal parabolic wave generation circuit which generates a parabolic waveform Vpb1 synchronized with horizontal deflection. The parabolic waveform Vpb1 may be a ship bottom type waveform in which the inclination of the central portion is made gentler than the original parabolic wave so that more accurate dynamic focus can be obtained depending on the form of the picture tube. This parabolic waveform Vpb1 is applied to the primary winding 10a side of the next focus transformer 10, and the second
On the side of the next winding 10b, a parabolic waveform Vpb2 which is boosted with a polarity such that the voltage becomes higher at the left and right ends of the horizontal deflection is obtained. The parabolic waveform Vpb2 is further superimposed on the focus voltage Ef through the coupling capacitor 11 as a parabolic waveform Vpb3.

【0009】尚、ここでは、フォーカス改善効果に対し
寄与率の高い、水平偏向に関するパラボラ状波形を重畳
することにのみ触れているが、勿論、垂直偏向に関わる
パラボラ状波形を合わせて重畳すれば更に良い結果が得
られる。その為には種々の方策が考えられるが、例え
ば、結合コンデンサ11の容量を垂直周波数に対して低
インピーダンスになるよう十分大きくして、フォーカス
トランス10の2次巻線10b と直列に適当な垂直パラ
ボラ波発生回路を挿入すれば良い。
Here, only the superimposition of a parabolic waveform relating to horizontal deflection, which has a high contribution to the focus improvement effect, is described. Of course, the parabolic waveform relating to vertical deflection can be superimposed together. Even better results are obtained. For this purpose, various measures are conceivable. For example, the capacitance of the coupling capacitor 11 is made large enough to have a low impedance with respect to the vertical frequency, and an appropriate vertical capacitor is connected in series with the secondary winding 10b of the focus transformer 10. What is necessary is just to insert a parabolic wave generation circuit.

【0010】次に、図3は他の従来例を示した回路図で
ある。尚、図2と同一番号部分は同様な動作を行うの
で、その詳細な説明は省略する。図3(a)において、
12,13は、図2の分圧抵抗器4の代わりに設けられ
た分圧抵抗器で、12は第二のタップT4 から参照電圧
Er を取り出す為の専用の分圧抵抗器で、13は第一の
タップT3 からフォーカス電圧Ef を取り出す為の専用
の分圧抵抗器である。ここでは、分圧抵抗器13の一端
は高圧整流ダイオード3-3のカソードに接続されている
が、これは必要とされるフォーカス電圧Ef が直流高圧
Ehvの3分の1以下と十分低いので、この点に発生する
電圧Emv(以下、直流中圧Emvという)で十分である場
合が多いからである。従って、使用する受像管の仕様や
フライバックトランス2の特性によっては分圧抵抗器1
3の接続点は他の整流段の所でも構わないし、分圧抵抗
器12と同じく直接、直流高圧Ehvに接続しても良い。
また、図3(b)の回路は、参照電圧Er を得る為の分
圧抵抗器14の一端も直流中圧Emvにつないだものであ
る。尚、図3(a),(b)の回路はどちらも、タップ
T4 に生じた参照電圧Erを基準電圧Es と比較して、
最終的に直流高圧Ehvを一定化する動作や、パラボラ状
波形Vpb3 が重畳されたフォーカス電圧Ef がフォーカ
ス電極fに加わることは図2の回路と同じである。
FIG. 3 is a circuit diagram showing another conventional example. Since the same operation as that of FIG. 2 is performed in the same manner, detailed description thereof will be omitted. In FIG. 3A,
Reference numerals 12 and 13 denote voltage-dividing resistors provided in place of the voltage-dividing resistor 4 in FIG. 2. Reference numeral 12 denotes a voltage-dividing resistor exclusively for extracting the reference voltage Er from the second tap T4. This is a dedicated voltage-dividing resistor for extracting the focus voltage Ef from the first tap T3. Here, one end of the voltage dividing resistor 13 is connected to the cathode of the high voltage rectifier diode 3-3. This is because the required focus voltage Ef is sufficiently lower than one third of the DC high voltage Ehv. This is because the voltage Emv generated at this point (hereinafter referred to as DC medium pressure Emv) is often sufficient. Therefore, depending on the specifications of the picture tube used and the characteristics of the flyback transformer 2, the voltage dividing resistor 1
The connection point 3 may be located at another rectification stage, or may be directly connected to the DC high voltage Ehv similarly to the voltage dividing resistor 12.
In the circuit of FIG. 3B, one end of the voltage dividing resistor 14 for obtaining the reference voltage Er is also connected to the DC medium voltage Emv. 3 (a) and 3 (b) both compare the reference voltage Er generated at the tap T4 with the reference voltage Es.
The operation of finally fixing the DC high voltage Ehv and the application of the focus voltage Ef on which the parabolic waveform Vpb3 is superimposed to the focus electrode f are the same as those in the circuit of FIG.

【0011】[0011]

【発明が解決しようとする課題】ところで、図2の回路
の場合、パラボラ状波形Vpb3 を重畳すると、この波形
は分圧されてパラボラ状波形Vpb4 がタップT2 に現れ
る。すると、直流である基準電圧Es と比較作用が上手
く行われなくなり、この演算増幅器6の出力(制御電圧
E0 )が演算増幅器6の電源電圧Eとゼロレベル近傍を
往復する方形波状となり、電圧レギュレータ7の制御が
困難になる。更に、このパラボラ状波形Vpb4 が大きい
と、このピーク値で演算増幅器6の電源電圧Eを越えて
しまうことがあり。このような場合は全く高圧制御の動
作ができなくなってしまう。この点は特に、近年の受像
管のフラットフェース化、ワイド化の傾向に伴って必要
なパラボラ状波形Vpb3 の電圧値が大きくなっており、
同時にパラボラ状波形Vpb4 も大きくなるので問題にな
っていた。
By the way, in the case of the circuit of FIG. 2, when the parabolic waveform Vpb3 is superimposed, this waveform is divided and the parabolic waveform Vpb4 appears at the tap T2. Then, the comparison operation with the DC reference voltage Es is not performed well, and the output (control voltage E0) of the operational amplifier 6 becomes a square wave reciprocating around the power supply voltage E of the operational amplifier 6 near zero level. Control becomes difficult. Further, if the parabolic waveform Vpb4 is large, the peak value may exceed the power supply voltage E of the operational amplifier 6. In such a case, the operation of the high-pressure control cannot be performed at all. In particular, the voltage value of the necessary parabolic waveform Vpb3 has increased with the recent trend toward a flat face and a wide picture tube,
At the same time, the parabola-shaped waveform Vpb4 also becomes large, causing a problem.

【0012】また、これはコンデンサ5の値を大きくし
て分圧抵抗器4との積分効果によりパラボラ状波形Vpb
4 を小さくして解決することも可能ではある。しかし、
このことは同時に直流高圧Ehvが変動した場合の参照電
圧Er の応答が遅れることを意味し、性能上問題が多
い。また、結合コンデンサ11の存在そのものも、これ
と分圧抵抗器4のタップT1 と高圧側との間の積分効果
により。既にタップT1 のところでの電圧応答が実際の
直流高圧Ehvの動きに対して遅れを出す原因となってお
り。このことは当然参照電圧Er の遅れになるので、こ
れもやはり問題であった。
This is because the value of the capacitor 5 is increased and the parabolic waveform Vpb
It is also possible to solve by making 4 smaller. But,
This means that the response of the reference voltage Er when the DC high voltage Ehv fluctuates is delayed, and there are many problems in performance. Further, the existence of the coupling capacitor 11 itself is also due to the integration effect between this and the tap T1 of the voltage dividing resistor 4 and the high voltage side. The voltage response at the tap T1 has already delayed the actual DC high voltage Ehv movement. Since this naturally delays the reference voltage Er, this is also a problem.

【0013】一方、図3(a)の回路では、参照電圧E
r を得る為のタップT4 とフォーカス電圧Ef を得る為
のタップT3 とが夫々別の分圧抵抗器12、13の上に
あるので、参照電圧Er がパラボラ状波形Vpb1 の影響
をうけることはほとんどない。また、結合コンデンサ1
1による積分効果が高圧制御の応答特性に影響を与える
ことも少ない。しかし、高電圧に対応する為、大型で高
価な分圧抵抗器(12,13)を2個使用する分だけコ
スト的に不利である。また、当然この分圧抵抗器12,
13で消費する電力分も増加してしまう。
On the other hand, in the circuit of FIG.
Since the tap T4 for obtaining r and the tap T3 for obtaining the focus voltage Ef are on different voltage-dividing resistors 12 and 13, respectively, the reference voltage Er is hardly affected by the parabolic waveform Vpb1. Absent. The coupling capacitor 1
The integration effect of 1 does not affect the response characteristics of the high-pressure control. However, in order to cope with a high voltage, the use of two large and expensive voltage dividing resistors (12, 13) is disadvantageous in cost. Naturally, the voltage dividing resistors 12,
The power consumed by the power supply 13 also increases.

【0014】また、図3(b)の回路では、高圧一定化
の効果は若干落ちるものの、コストと電力の問題は図3
(a)の回路より有利になる。しかし、水平走査期間
中、整流器3-1は遮断状態の為、この部分のインピーダ
ンスは高く、フォーカス電圧Ef に重畳されたパラボラ
状波形Vpb3 が直流中圧Emvのところに現れてしまう。
従って、分圧抵抗器14の第二のタップT5 にはやはり
パラボラ状波形Vpb6 が参照電圧Er に重畳してしま
い、前述の図2の回路と同様な問題を起こしてしまうこ
とになる。
Further, in the circuit of FIG. 3B, although the effect of stabilizing the high voltage is slightly reduced, the problems of cost and power are reduced.
This is more advantageous than the circuit of FIG. However, during the horizontal scanning period, since the rectifier 3-1 is in the cutoff state, the impedance of this portion is high, and the parabolic waveform Vpb3 superimposed on the focus voltage Ef appears at the DC medium pressure Emv.
Therefore, the parabolic waveform Vpb6 is also superimposed on the reference voltage Er at the second tap T5 of the voltage dividing resistor 14, and the same problem as in the circuit of FIG. 2 occurs.

【0015】[0015]

【課題を解決するための手段】そこで、本発明は上記課
題を解決する為、1次巻線に加えられた水平偏向周期の
パラボラ状波形を2次巻線で昇圧した後、フォーカス電
極に加えるフォーカストランスと、受像管の陽極に直流
高圧を供給する直流高圧線と接地間に接続され、第一の
タップと、この第一のタップより接地側に設けられた第
二のタップとを有する分圧抵抗器とを備え、前記第一の
タップは、前記フォーカス電極に接続され、フォーカス
電圧を供給し、前記第二のタップは、高圧制御回路に接
続され、前記直流高圧を制御する電圧を供給するダイナ
ミックフォーカス回路において、前記フォーカストラン
スに、前記フォーカス電極に加えるパラボラ状波形と逆
の極性の電圧波形を生成し前記第二のタップに加える3
次巻線を設けたことを特徴とするダイナミックフォーカ
ス回路を提供するものである。
Therefore, in order to solve the above-mentioned problems, the present invention raises the parabolic waveform of the horizontal deflection period applied to the primary winding by the secondary winding and then applies it to the focus electrode. A focus transformer, connected between a DC high-voltage line for supplying a DC high voltage to the anode of the picture tube and ground, a first tap, and a second tap provided on the ground side of the first tap. A first resistor is connected to the focus electrode and supplies a focus voltage, and the second tap is connected to a high voltage control circuit and supplies a voltage for controlling the DC high voltage. In the dynamic focus circuit, a voltage waveform having a polarity opposite to that of the parabolic waveform applied to the focus electrode is generated in the focus transformer and applied to the second tap.
A dynamic focus circuit provided with a secondary winding is provided.

【0016】[0016]

【実施例】以下、本発明のダイナミックフォーカス回路
について、図1を用いて本発明の一実施例を説明する。
尚、従来の図2〜図3の回路と同一部分には同一符号を
付し、その詳細な説明は省略する。従来の図2〜図3の
回路と同様、水平偏向高圧出力回路1、フライバックト
ランス2、高圧整流ダイオード3によって受像管陽極a
に直流高圧Ehvを印加し、コンデンサ5、演算増幅器
6、電圧レギュレータ7によって構成される高圧制御回
路8の作用により、その直流高圧Ehvを一定化する。ま
た、水平偏向高圧出力回路1に付随したパラボラ波発生
回路9には、水平偏向周期のパラボラ状波形Vpb1 が発
生し、これをフォーカストランス16で昇圧した後、結
合コンデンサ11によって直流のフォーカス電圧Ef の
上にパラボラ状波形Vpb3 として重畳することも、基本
的には同じである。ここで、15はやはり分圧抵抗器で
あるが、その上に二つのタップT6 ,T7を持つ。第一
のタップ(調整可能なスライダーのアームでもよい)T
6 は受像管のフォーカス電極fに接続され、フォーカス
電圧を供給する。第二のタップT7からはここに生じた
参照電圧Er が高圧制御回路8の入力に導かれる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A dynamic focus circuit according to an embodiment of the present invention will be described below with reference to FIG.
The same parts as those of the conventional circuits of FIGS. 2 and 3 are denoted by the same reference numerals, and detailed description thereof will be omitted. As in the conventional circuits shown in FIGS. 2 and 3, a horizontal deflection high voltage output circuit 1, a flyback transformer 2, and a high voltage rectifier diode 3 are used to form a picture tube anode a.
The DC high voltage Ehv is applied thereto, and the DC high voltage Ehv is made constant by the action of a high voltage control circuit 8 composed of a capacitor 5, an operational amplifier 6, and a voltage regulator 7. The parabolic wave generating circuit 9 attached to the horizontal deflection high voltage output circuit 1 generates a parabolic waveform Vpb1 having a horizontal deflection period, which is boosted by a focus transformer 16, and then a DC focus voltage Ef by a coupling capacitor 11. Is superimposed as a parabola-shaped waveform Vpb3 on the same manner. Here, 15 is also a voltage dividing resistor, which has two taps T6 and T7 thereon. First tap (may be an adjustable slider arm) T
6 is connected to the focus electrode f of the picture tube and supplies a focus voltage. The reference voltage Er generated here is led from the second tap T7 to the input of the high voltage control circuit 8.

【0017】フォーカストランス16は、その1次巻線
16a にパラボラ状波形Vpb1 を加え、2次巻線16b
に昇圧したパラボラ状波形Vpb2 を得て結合コンデンサ
11に導くことは、従来のフォーカストランス10と同
様である。ここで、新規な点は新たに3次巻線16c が
設けられたことである。この3次巻線16c には2次巻
線16b に現れるパラボラ状波形Vpb2 とは逆の極性の
パラボラ状波形Vpb5 が発生する。そしてこのパラボラ
状波形Vpb5 はコンデンサ17と抵抗18を経てタップ
T7 点の参照電圧Er に加えられる。
The focus transformer 16 applies a parabolic waveform Vpb1 to its primary winding 16a, and adds a secondary winding 16b
Obtaining the parabolic waveform Vpb2 which is stepped up and guiding it to the coupling capacitor 11 is the same as the conventional focus transformer 10. Here, a new point is that a tertiary winding 16c is newly provided. In the tertiary winding 16c, a parabolic waveform Vpb5 having a polarity opposite to that of the parabolic waveform Vpb2 appearing in the secondary winding 16b is generated. This parabolic waveform Vpb5 is applied to the reference voltage Er at the tap T7 via the capacitor 17 and the resistor 18.

【0018】このようにすると、図2や図3の回路にお
いて、参照電圧Er に重畳していたパラボラ状波形Vpb
4 が逆極性のパラボラ状波形Vpb5 を加えることによっ
て相殺することが可能になる。即ち、2次巻線16b と
3次巻線16c との巻線比や、コンデンサ17とコンデ
ンサ5による分圧比を適当に定めれば、タップT7 点に
はパラボラ波成分はキャンセルされてほとんど発生しな
くなる。
Thus, in the circuits of FIGS. 2 and 3, the parabolic waveform Vpb superimposed on the reference voltage Er
4 can be canceled by adding a parabolic waveform Vpb5 of opposite polarity. That is, if the winding ratio between the secondary winding 16b and the tertiary winding 16c and the voltage dividing ratio by the capacitor 17 and the capacitor 5 are appropriately determined, the parabolic wave component is almost cancelled at the tap T7 and almost occurs. Disappears.

【0019】ここで、抵抗18は省略して直接コンデン
サ17をタップT7 に接続しても一応タップT7 上のパ
ラボラ波成分は大幅に減少し、これで十分な場合も多
い。しかし、本来、パラボラ状波形Vpb4 には、コンデ
ンサ5の充放電電流により、抵抗15で電圧降下した分
のノコギリ波電圧成分が含まれている。従って、このノ
コギリ波成分まで含めてキャンセルする為には、パラボ
ラ状波形Vpb5 側にも抵抗18を挿入してここでノコギ
リ波電圧を発生させた方が良い。また、この抵抗18は
受像管の管内放電の際のトランジェント波形がこのフォ
ーカストランス16を通して演算増幅器6に加わり、破
損に到らしめる現象を防止する効果も期待できる。
Here, even if the resistor 18 is omitted and the capacitor 17 is directly connected to the tap T7, the parabolic wave component on the tap T7 is greatly reduced, and this is often sufficient. However, the parabolic waveform Vpb4 originally contains a sawtooth wave voltage component corresponding to the voltage drop at the resistor 15 due to the charging / discharging current of the capacitor 5. Therefore, in order to cancel even the sawtooth wave component, it is better to insert the resistor 18 also on the parabola-shaped waveform Vpb5 side to generate a sawtooth wave voltage here. The resistor 18 can also be expected to have an effect of preventing a transient waveform at the time of discharge in the picture tube from being applied to the operational amplifier 6 through the focus transformer 16 and leading to damage.

【0020】このように本発明による回路では、高圧制
御回路8の入力である参照電圧Erにパラボラ波成分が
現れないので、高圧制御動作が確実になると同時に、必
要なだけ十分な電圧値のパラボラ状波形Vpb3 をフォー
カス電極fに加えることができるので受像管上の画像の
品位が向上する。また、受像管の画像の明るさが急速に
変化し、その結果直流高圧Ehv、あるいは直流中圧Emv
が変化した場合、従来の図2や図3の回路においては結
合コンデンサ11に充放電電流が流れ、その分参照電圧
Er の応答が遅れ、画像の安定度が著しく損なわれる場
合がある。しかし、本発明による図1の回路の場合、結
合コンデンサ11の充放電電流が流れたことによる参照
電圧Er への影響は少ない。それは2次巻線16b と3
次巻線16c との極性が反対になっている為で、結合コ
ンデンサ11の充放電電流の影響をキャンセルする方向
でコンデンサ17からの電流がコンデンサ5に流れ込む
からである。その為、画面の切り換え時等で画像明るさ
が大幅に変わった時、直流高圧Ehvひいては画像振幅が
定常値に落ち着くまでの時間が大幅に短縮される。
As described above, in the circuit according to the present invention, a parabolic wave component does not appear in the reference voltage Er input to the high-voltage control circuit 8, so that the high-voltage control operation is ensured, and at the same time, the parabola having a sufficient voltage value is required. Since the waveform Vpb3 can be applied to the focus electrode f, the quality of the image on the picture tube is improved. Also, the brightness of the picture of the picture tube changes rapidly, and as a result, the DC high voltage Ehv or the DC medium pressure Emv
2 and FIG. 3, the charge / discharge current flows through the coupling capacitor 11 in the conventional circuits of FIGS. 2 and 3, and the response of the reference voltage Er is delayed by that amount, and the stability of the image may be significantly impaired. However, in the case of the circuit of FIG. 1 according to the present invention, the influence on the reference voltage Er due to the flow of the charge / discharge current of the coupling capacitor 11 is small. It is the secondary windings 16b and 3
This is because the current from the capacitor 17 flows into the capacitor 5 in a direction to cancel the influence of the charging / discharging current of the coupling capacitor 11 because the polarity of the secondary winding 16c is reversed. For this reason, when the image brightness is largely changed at the time of switching the screen, the time required for the DC high voltage Ehv and, consequently, the image amplitude to settle to a steady value is greatly reduced.

【0021】また、従来の図3の回路に比べて本発明に
よる図1の回路は、直流高圧Ehvを扱う分圧抵抗器15
が1個だけなので、コストや容積が少なくて済むのみな
らず、電力的にも少なくて済むという利点を持ってい
る。また、分圧抵抗器15は勿論その一端を直流高圧E
hvにつないでも良い。この場合、コストと電力が若干増
加するものの、より正確な高圧安定化が可能になる。ま
た、分圧抵抗器15を、図3(b)の回路の分圧抵抗器
13,14のように構成し、更にタップT5 にパラボラ
状波形Vpb6 を相殺するようなパラボラ状波形を加える
ように構成してもよい。
The circuit shown in FIG. 1 according to the present invention is different from the conventional circuit shown in FIG.
Since only one is used, there is an advantage that not only the cost and volume can be reduced but also the power consumption can be reduced. In addition, one end of the voltage dividing resistor 15 is of course connected to a DC high voltage E.
You can connect to hv. In this case, although the cost and the power are slightly increased, more accurate high-pressure stabilization becomes possible. Further, the voltage dividing resistor 15 is constructed like the voltage dividing resistors 13 and 14 of the circuit of FIG. 3B, and a parabolic waveform which cancels the parabolic waveform Vpb6 is added to the tap T5. You may comprise.

【0022】[0022]

【発明の効果】以上、詳細に説明したように、本発明の
ダイナミックフォーカス回路は、高圧制御回路の動作を
確実化し、更に応答速度を早め、高圧制御の動作を妨げ
ることなく、十分に大きな値のパラボラ状波形をフォー
カス電極に重畳することができるので、画像の品位向上
に役立つものである。また、分圧抵抗器を1個で構成す
れば、コストと消費電力を少なく抑えることもできる。
As described in detail above, the dynamic focus circuit of the present invention ensures the operation of the high voltage control circuit, further increases the response speed, and has a sufficiently large value without obstructing the operation of the high voltage control. Can be superimposed on the focus electrode, which is useful for improving image quality. Further, if one voltage dividing resistor is formed, cost and power consumption can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のダイナミックフォーカス回路の一実施
例を示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of a dynamic focus circuit of the present invention.

【図2】従来のダイナミックフォーカス回路の一例を示
す回路図である。
FIG. 2 is a circuit diagram showing an example of a conventional dynamic focus circuit.

【図3】従来のダイナミックフォーカス回路の他の例を
示す回路図である。
FIG. 3 is a circuit diagram showing another example of a conventional dynamic focus circuit.

【符号の説明】[Explanation of symbols]

1 水平偏向高圧出力回路 2 フライバックトランス 4,12,13,14,15 分圧抵抗器 6 演算増幅器 7 電圧レギュレータ 8 高圧制御回路 9 パラボラ状波形発生回路 10,16 フォーカストランス 11 結合コンデンサ T1 ,T3 ,T6 第一のタップ T2 ,T4 ,T5 ,T7 第二のタップ f フォーカス電極 a 受像管の陽極 DESCRIPTION OF SYMBOLS 1 Horizontal deflection high voltage output circuit 2 Flyback transformer 4, 12, 13, 14, 15 Voltage dividing resistor 6 Operational amplifier 7 Voltage regulator 8 High voltage control circuit 9 Parabolic waveform generation circuit 10, 16 Focus transformer 11 Coupling capacitor T1, T3 , T6 First tap T2, T4, T5, T7 Second tap f Focus electrode a Anode of picture tube

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】1次巻線に加えられた水平偏向周期のパラ
ボラ状波形を2次巻線で昇圧した後、フォーカス電極に
加えるフォーカストランスと、 受像管の陽極に直流高圧を供給する直流高圧線と接地間
に接続され、第一のタップと、この第一のタップより接
地側に設けられた第二のタップとを有する分圧抵抗器と
を備え、 前記第一のタップは、前記フォーカス電極に接続され、
フォーカス電圧を供給し、前記第二のタップは、高圧制
御回路に接続され、前記直流高圧を制御する電圧を供給
するダイナミックフォーカス回路において、 前記フォーカストランスに、前記フォーカス電極に加え
るパラボラ状波形と逆の極性の電圧波形を生成し前記第
二のタップに加える3次巻線を設けたことを特徴とする
ダイナミックフォーカス回路。
1. A focus transformer applied to a focus electrode after boosting a parabolic waveform of a horizontal deflection period applied to a primary winding by a secondary winding, and a DC high voltage for supplying a DC high voltage to an anode of a picture tube. A voltage dividing resistor connected between the line and ground and having a first tap, and a second tap provided on the ground side with respect to the first tap, wherein the first tap has the focus Connected to the electrodes,
In a dynamic focus circuit that supplies a focus voltage and the second tap is connected to a high-voltage control circuit and supplies a voltage that controls the DC high voltage, the focus transformer includes an inverse of a parabolic waveform applied to the focus electrode. And a tertiary winding for generating a voltage waveform having a polarity of the second tap and applying the generated voltage waveform to the second tap.
JP7179406A 1995-06-22 1995-06-22 Dynamic focus circuit Expired - Fee Related JP3045047B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7179406A JP3045047B2 (en) 1995-06-22 1995-06-22 Dynamic focus circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7179406A JP3045047B2 (en) 1995-06-22 1995-06-22 Dynamic focus circuit

Publications (2)

Publication Number Publication Date
JPH099097A JPH099097A (en) 1997-01-10
JP3045047B2 true JP3045047B2 (en) 2000-05-22

Family

ID=16065317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7179406A Expired - Fee Related JP3045047B2 (en) 1995-06-22 1995-06-22 Dynamic focus circuit

Country Status (1)

Country Link
JP (1) JP3045047B2 (en)

Also Published As

Publication number Publication date
JPH099097A (en) 1997-01-10

Similar Documents

Publication Publication Date Title
US5010281A (en) High voltage stabilization circuit for video display apparatus
KR100302967B1 (en) High-voltage generating circuit
US5357175A (en) Deflection and high voltage circuit
US4041355A (en) High voltage generating circuit
JP3045047B2 (en) Dynamic focus circuit
KR100669952B1 (en) High-voltage power supply for video display apparatus
KR100294733B1 (en) Deflection Current/High Voltage Integration Type Power Supply
US4719394A (en) Horizontal output circuit
US4572993A (en) Television deflection circuit with raster width stabilization
KR20010013971A (en) Horizontal deflection circuit
JP3265390B2 (en) High voltage generation circuit for CRT
JP3473962B2 (en) Power supply for cathode ray tube
JPH0568178A (en) Deflected current generating circuit
JP3370856B2 (en) Dynamic focus correction circuit
JPH0774976A (en) Dynamic focus device
JP3728899B2 (en) High voltage generation circuit
JPS61134181A (en) Horizontal deflecting circuit
JP3442800B2 (en) Flat type CRT
JPH089187A (en) Correction circuit for horizontal cross distortion
JPH0864444A (en) High-pressure control circuit
JP2656593B2 (en) Horizontal deflection / high voltage circuit
JPS61140278A (en) Horizontal deflection circuit
JP3389635B2 (en) High voltage generation circuit
JPH08130660A (en) Focus voltage application circuit
JPH0591360A (en) Deflection current generating circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees