JP3442800B2 - Flat type CRT - Google Patents

Flat type CRT

Info

Publication number
JP3442800B2
JP3442800B2 JP25921692A JP25921692A JP3442800B2 JP 3442800 B2 JP3442800 B2 JP 3442800B2 JP 25921692 A JP25921692 A JP 25921692A JP 25921692 A JP25921692 A JP 25921692A JP 3442800 B2 JP3442800 B2 JP 3442800B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
transistor
horizontal deflection
δhv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25921692A
Other languages
Japanese (ja)
Other versions
JPH06113159A (en
Inventor
浩 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25921692A priority Critical patent/JP3442800B2/en
Priority to KR1019920019928A priority patent/KR940008401A/en
Priority to KR1019930019928A priority patent/KR100261797B1/en
Publication of JPH06113159A publication Critical patent/JPH06113159A/en
Priority to US08/555,507 priority patent/US5581164A/en
Application granted granted Critical
Publication of JP3442800B2 publication Critical patent/JP3442800B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は画面サイズが小さくコン
パクトに構成されるフラット形CRTに関し、特にズー
ミング補正技術に係わる。 【0002】 【従来の技術】CRTには高圧発生回路と水平偏向回路
とを分離しないコンベンショナルタイプとこれらの回路
を分離して互いに干渉しないセパレートタイプとがあ
る。コンベンショナルタイプはタル型歪等の画像歪補正
量が小さい場合には適するが、その補正量が大きい場合
には高圧に対する影響が大きいために適さない。 【0003】フラット形CRTは逆台形歪の補正量が非
常に大きいためにセパレートタイプが採用される。この
セパレートタイプは両回路が互いに干渉しないため上述
のような不都合を生じない。しかし、両回路が干渉しな
いことからアノード電流の大小によって高圧が変動して
も水平偏向電圧が一定であるため、画面サイズが変化す
るいわゆるズーミング現像が起こる。 【0004】このズーミング現象を防止するためには高
圧レギュレータを用いるのが一般的であるが、フラット
形CRTは低消費電力でローコスト商品であるため高圧
レギュレータを用いることができず、従来ではビームの
オーバースキャン量を大きく取ることによって対応して
いた。 【0005】 【発明が解決しようとする課題】しかしながら、ビーム
のオーバースキャン量を大きく取ることは高出力で高コ
ストになるのみならず画像の安定化に対しては何ら解決
されていない。 【0006】そこで、本発明は高圧レギュレータを用い
ることなくズーミング現象自体を防止してビームのオー
バースキャン量を必要最低限にすると共に画像の安定化
を図ることができるフラット形CRTを提供することを
課題とする。 【0007】 【課題を解決するための手段】上記課題を達成するため
の請求項1に係る発明のフラット形CRTは、高圧発生
回路と水平偏向回路とを分離して構成し、前記高圧発生
回路のアノード電圧に比例した低電圧ΔHVを、前記高
圧発生回路のフライバックトランスの低圧端から取り出
し、前記取り出した低電圧ΔHVによって前記水平偏向
回路の定電圧源を可変することにより、画面サイズを一
定とするキーストン補正を行うようにしたものである。 【0008】 【0009】 【0010】 【作用】請求項1の発明によれば、アノード電圧(高
圧)の増減に比例して水平偏向電圧が可変するため、ビ
ームの画面サイズがほぼ一定に保たれる。また、前記フ
ライバックトランスの低圧端から取り出した低電圧ΔH
Vによって、水平偏向回路の定電圧源を可変しているの
で、低出力での制御が可能でもある。 【0011】 【実施例】以下、本発明の実施例を図面を用いて説明す
る。図1から図4は本発明の一実施例を示す。図1には
フラット形CRTの一部回路図が示されている。図1に
おいて、高圧発生回路1はフライバックトランス2を有
し、このフライバックトランス2の一次側の一端に定電
圧源(+Vcc)が接続されていると共に二次側の一端に
は複数倍圧の整流回路3が接続されている。フライバッ
クトランス2の一次側の中間タップにはトランジスタ4
のコレクタ端子が接続され、このトランジスタ4のベー
ス端子には水平周波数周期の方形波電圧が印加されてい
る。尚、図中5は共振用コンデンサ、6はダンパー用ダ
イオードである。 【0012】水平偏向回路7はキーストン補正部8を有
する。キートン補正部8は第1及び第2のトランジスタ
9,10を有し、第1のトランジスタ9のベース端子に
は垂直周波数周期のノコギリ波電圧が印加されている。
第1のトランジスタ9のコレクタ端子が第2のトランジ
スタ10のベース端子に接続されている。第2のトラン
ジスタ10のコレクタ端子には定電圧源(+B)が接続
され、又、このエミッタ端子は抵抗R1を介して第1の
トランジスタ9のベース端子に接続されて負帰還がかけ
られている。 【0013】また、第2のトランジスタ10のエミッタ
端子より得られる電圧e0はチョークコイル11を介し
て水平偏向コイル12やトランジスタ13に供給されて
いる。このトランジスタ13のベースには水平周波数周
期の方形電圧が印加されており、このトランジスタ13
のオン・オフによって水平偏向コイル12にはノコギリ
波の水平偏向電流が供給される。尚、図中、14は共振
用コンデンサ、15はダンパー用ダイオードである。 【0014】補正電源部16はコンデンサ17を有し、
このコンデンサ17の一端がダイオード18を介して前
記フライバックトランス2の一次側の低圧端に接続され
ている。このコンデンサ17はフライバックトランス2
のパルス電圧によって充電されるため、図2に示すよう
にアノード電圧HVに比例した低電圧ΔHVが充電され
る。このコンデンサ17の一端は抵抗RLを介して前記
第1のトランジスタ9のコレクタ端子に接続され、第2
のトランジスタ10のベースには低電圧ΔHVだけ加算
された電圧が印加されるよう構成されている。 【0015】以上、上記構成の作用を説明する。高圧発
生回路1ではトランジスタ4のベース端子に方形波電圧
が印加されると、ビーム走査期間ではコレクタ電流が流
れるが、帰線期間でトランジスタ4のコレクタ電流が急
にしゃ断されるため、フライバックトランス2の二次側
には帰線期間で大きなパルス電圧が発生する。このパル
ス電圧が整流回路3で昇圧されて高圧のアノード電圧H
V(6〜7キロV)を得る。そして、このアノード電圧
HVはアノード電流の増減によって変化し、図2に示す
如く補正電源部16のコンデンサ17には上記パルス電
圧によってアノード電圧HVに比例した低電圧ΔHVが
充電される。 【0016】水平偏向回路7ではそのキーストン補正部
8の第1のトランジスタ9のベース端子に垂直周波数周
期のノコギリ波が供給されると、このノコギリ波で変調
された電圧e0が第2のトランジスタ10に現われる。
又、水平周期の方形波がトランジスタ13のベース端子
に印加されると、このトランジスタ13のオン・オフに
よって水平偏向コイル12には水平周期のノコギリ波電
流が供給される。このノコギリ波電流は垂直周期の変調
を受け、この変調によって逆台形歪が補正される。 【0017】上記水平偏向回路7の電圧e0と偏向電流
ppの関係は、水平偏向コイル12のインダクタンスを
y、図3に示すように1/2水平周期期間をTsとする
と、 eo=Ly・(Ipp/Ts)=K・Ipp(K=Ly/Ts
一定) となる。電圧e0はΔHVに比例して変動するため、偏
向電流Ippが高圧変動(HV+ΔHV)に追従して変動
する。 【0018】ここで、キーストン補正部8の等価回路は
図4に示すように表わすことができ、 A=RL/REβ=R2/(R1+R2)とすると、出力
電圧e0は、 e0=A(eiβ0)+ΔHV ={A/(1+Aβ)}ei+ΔHV/(1+Aβ) となる。従って、ループゲインAβを所望の値に設定す
ればアノード電圧の変化にかかわらずビームの画面サイ
ズをほぼ一定に保つことができる。 【0019】尚、負帰還をほどこさない場合にあって、
同一出力を得るために入力を1/(1+Aβ)にして加
えたときeoは、 eo={A/(1+Aβ)}・ei+ΔHVとなる。 【0020】この実施例においては、ΔHVは第2のト
ランジスタ10のドライブ電圧であるためにフライバッ
クトランス2の負荷が軽く、又、補正電源部16のパル
ス整流はアノード電圧と同じ正パルスを整流するため追
従性が良い。 【0021】 【発明の効果】以上述べたように請求項1の発明によれ
ば、高圧発生回路と水平偏向回路とが分離したセパレー
ト方式のフラット形CRTにおいて、アノード電圧の増
減に応じて水平偏向電圧レベルを可変するよう構成した
ので、高圧レギュレータを用いることなくビームの画面
サイズをほぼ一定に保つことができるためズーミング現
象を防止できる。その結果、ビームのオーバースキャン
量を必要最小限に押えることができ低出力で、且つ、低
コスト化に供し、又、画像の安定化により高性能・高品
質化に供するという効果を奏する。 【0022】また、前記フライバックトランスの低圧端
から取り出した低電圧ΔHVによって、水平偏向回路の
定電圧源を可変しているので、低出力での制御が可能
あるという効果もある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat CRT having a small screen size and a compact size, and more particularly to a zooming correction technique. 2. Description of the Related Art CRTs include a conventional type in which a high-voltage generating circuit and a horizontal deflection circuit are not separated and a separate type in which these circuits are separated and do not interfere with each other. The conventional type is suitable when the correction amount of the image distortion such as the tall distortion is small, but is not suitable when the correction amount is large because the influence on the high pressure is large. A flat type CRT employs a separate type because the amount of correction for inverted trapezoidal distortion is extremely large. This separate type does not cause the above-mentioned inconvenience because the two circuits do not interfere with each other. However, since the two circuits do not interfere with each other, the so-called zooming development occurs in which the screen size changes because the horizontal deflection voltage is constant even if the high voltage fluctuates depending on the magnitude of the anode current. In order to prevent this zooming phenomenon, a high voltage regulator is generally used. However, since a flat type CRT is a low power consumption and low cost product, a high voltage regulator cannot be used. This was addressed by increasing the amount of overscan. [0005] However, increasing the overscan amount of the beam not only increases the output and the cost but also stabilizes the image. It is an object of the present invention to provide a flat CRT capable of preventing a zooming phenomenon itself without using a high-pressure regulator, minimizing a beam overscan amount and stabilizing an image. Make it an issue. According to a first aspect of the present invention, there is provided a flat type CRT wherein a high voltage generating circuit and a horizontal deflection circuit are separated from each other. The low voltage ΔHV proportional to the anode voltage of
Takes out from the low voltage end of the flyback transformer of the voltage generation circuit
The horizontal deflection is performed by the extracted low voltage ΔHV.
The screen size can be reduced by changing the constant voltage source of the circuit.
The keystone correction is performed . According to the first aspect of the present invention, since the horizontal deflection voltage varies in proportion to the increase or decrease of the anode voltage (high voltage), the beam screen size is kept substantially constant. It is. In addition, the full
Low voltage ΔH taken out from low voltage end of liback transformer
V varies the constant voltage source of the horizontal deflection circuit.
Thus, it is also possible to control at a low output. Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 show an embodiment of the present invention. FIG. 1 shows a partial circuit diagram of a flat type CRT. In FIG. 1, a high-voltage generating circuit 1 has a flyback transformer 2, a constant voltage source (+ V cc ) is connected to one end of a primary side of the flyback transformer 2 and a plurality of times is connected to one end of a secondary side. A pressure rectifier circuit 3 is connected. A transistor 4 is provided at the intermediate tap on the primary side of the flyback transformer 2.
And a base terminal of the transistor 4 is applied with a square wave voltage having a horizontal frequency cycle. In the figure, reference numeral 5 denotes a resonance capacitor, and reference numeral 6 denotes a damper diode. The horizontal deflection circuit 7 has a keystone correction unit 8. The Keaton correction unit 8 has first and second transistors 9 and 10, and a sawtooth voltage having a vertical frequency period is applied to a base terminal of the first transistor 9.
The collector terminal of the first transistor 9 is connected to the base terminal of the second transistor 10. The collector terminal of the second transistor 10 constant voltage source (+ B) is connected, also, the emitter terminal is connected to negative feedback to the base terminal of the first transistor 9 is applied via a resistor R 1 I have. A voltage e 0 obtained from the emitter terminal of the second transistor 10 is supplied to a horizontal deflection coil 12 and a transistor 13 via a choke coil 11. A square voltage having a horizontal frequency period is applied to the base of the transistor 13.
, A horizontal deflection current of a sawtooth wave is supplied to the horizontal deflection coil 12. In the drawing, 14 is a resonance capacitor, and 15 is a damper diode. The correction power supply section 16 has a capacitor 17,
One end of the capacitor 17 is connected via a diode 18 to the low voltage end on the primary side of the flyback transformer 2. This capacitor 17 is a flyback transformer 2
, A low voltage ΔHV proportional to the anode voltage HV is charged as shown in FIG. One end of this capacitor 17 is connected to the collector terminal of the first transistor 9 via a resistor RL ,
Is configured so that a voltage obtained by adding the low voltage ΔHV is applied to the base of the transistor 10. The operation of the above configuration will now be described. In the high-voltage generation circuit 1, when a square wave voltage is applied to the base terminal of the transistor 4, the collector current flows during the beam scanning period, but the collector current of the transistor 4 is suddenly cut off during the flyback period. A large pulse voltage is generated on the secondary side of 2 during the flyback period. This pulse voltage is boosted by the rectifier circuit 3 to produce a high anode voltage H
V (6-7 kV). The anode voltage HV changes depending on the increase or decrease of the anode current. As shown in FIG. 2, the capacitor 17 of the correction power supply unit 16 is charged with the low voltage ΔHV proportional to the anode voltage HV by the pulse voltage. In the horizontal deflection circuit 7, when a sawtooth wave having a vertical frequency cycle is supplied to the base terminal of the first transistor 9 of the keystone correction section 8, a voltage e 0 modulated by the sawtooth wave is applied to the second transistor. Appears at 10.
When a square wave having a horizontal period is applied to the base terminal of the transistor 13, a horizontal period sawtooth current is supplied to the horizontal deflection coil 12 by turning on / off the transistor 13. The sawtooth current is subjected to vertical period modulation, and the inverted trapezoidal distortion is corrected by this modulation. [0017] The voltage e 0 of the horizontal deflection circuit 7 relation deflection current I pp, the inductance of the horizontal deflection coil 12 L y, if the 1/2 horizontal period duration as shown in FIG. 3, T s, e o = L y · (I pp / T s) = K · I pp (K = L y / T s:
Constant). Voltage e 0 is to vary in proportion to Delta] HV, deflection current I pp varies so as to follow the high-pressure variation (HV + ΔHV). [0018] Here, the equivalent circuit of the keystone correction unit 8 can be represented as shown in FIG. 4, A = R L / R E, β = the R 2 / (R 1 + R 2) to the output voltage e 0, e 0 = a - a (e i β e 0) + ΔHV = {a / (1 + a β)} e i + ΔHV / (1 + a β). Therefore, if the loop gain is set to a desired value, the beam screen size can be kept substantially constant regardless of the change in the anode voltage. In the case where no negative feedback is given,
E o when the input was added to 1 / (1 + A β) in order to obtain the same output becomes e o = {A / (1 + A β)} · e i + ΔHV. In this embodiment, since ΔHV is the drive voltage of the second transistor 10, the load on the flyback transformer 2 is light, and the pulse rectification of the correction power supply section 16 rectifies a positive pulse equal to the anode voltage. Good followability. As described above, according to the first aspect of the present invention, in a separate flat CRT in which a high-voltage generation circuit and a horizontal deflection circuit are separated, horizontal deflection is performed according to an increase or decrease in anode voltage. Since the voltage level is configured to be variable, the screen size of the beam can be kept substantially constant without using a high voltage regulator, so that the zooming phenomenon can be prevented. As a result, the amount of overscan of the beam can be suppressed to a necessary minimum, and there is an effect that the output can be reduced, the cost can be reduced, and the image can be stabilized to provide high performance and high quality. Also, the low-pressure end of the flyback transformer
From the horizontal deflection circuit by the low voltage ΔHV
Because the constant voltage source is variable, low output control is possible .
There is also the effect that there is.

【図面の簡単な説明】 【図1】フラット形CRTの一部回路図(実施例)。 【図2】アノード電圧(HV)と低電圧(ΔHV)の特
性線図(実施例)。 【図3】水平偏向電流の波形図(実施例)。 【図4】キーストン補正部の等価回路図(実施例)。 【符号の説明】 1…高圧発生回路 7…水平偏向回路 9…第1のトランジスタ 10…第2のトランジスタ 12…水平偏向コイル 16…補正電源部 17…コンデンサ
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a partial circuit diagram of a flat type CRT (Example). FIG. 2 is a characteristic diagram of an anode voltage (HV) and a low voltage (ΔHV) (Example). FIG. 3 is a waveform diagram of a horizontal deflection current (Example). FIG. 4 is an equivalent circuit diagram of a keystone correction unit (embodiment). [Description of Symbols] 1 ... High voltage generation circuit 7 ... Horizontal deflection circuit 9 ... First transistor 10 ... Second transistor 12 ... Horizontal deflection coil 16 ... Correction power supply unit 17 ... Capacitor

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−171280(JP,A) 特開 平2−159171(JP,A) 特開 平3−87786(JP,A) 特開 昭47−18215(JP,A) 実開 昭63−49868(JP,U) 実開 平2−38869(JP,U) 特公 昭51−23296(JP,B2) 特公 昭51−4047(JP,B2)   ────────────────────────────────────────────────── ─── Continuation of front page       (56) References JP-A-62-171280 (JP, A)                 JP-A-2-159171 (JP, A)                 JP-A-3-87786 (JP, A)                 JP 47-18215 (JP, A)                 Actual opening 63-49868 (JP, U)                 Actually open 2-38869 (JP, U)                 Tokiko Sho 51-23296 (JP, B2)                 Tokiko Sho 51-4047 (JP, B2)

Claims (1)

(57)【特許請求の範囲】 【請求項1】 高圧発生回路と水平偏向回路とを分離し
て構成し、 前記高圧発生回路のアノード電圧に比例した低電圧ΔH
Vを、前記高圧発生回路のフライバックトランスの低圧
端から取り出し、 前記取り出した低電圧ΔHVによって前記水平偏向回路
の定電圧源を可変することにより、画面サイズを一定と
するキーストン補正を行うことを 特徴とするフラット形
CRT。
(57) Claims 1. A high voltage generating circuit and a horizontal deflecting circuit are separately configured, and a low voltage ΔH proportional to an anode voltage of the high voltage generating circuit is provided.
V is the low voltage of the flyback transformer of the high voltage generation circuit.
The horizontal deflection circuit is taken out from the end by the taken out low voltage ΔHV.
By changing the constant voltage source of the
A flat CRT characterized by performing keystone correction .
JP25921692A 1992-09-29 1992-09-29 Flat type CRT Expired - Fee Related JP3442800B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP25921692A JP3442800B2 (en) 1992-09-29 1992-09-29 Flat type CRT
KR1019920019928A KR940008401A (en) 1992-09-29 1992-10-28 Flat Cathode Ray Tube
KR1019930019928A KR100261797B1 (en) 1992-09-29 1993-09-27 Flat type crt
US08/555,507 US5581164A (en) 1992-09-29 1995-11-08 Keystone description correcting circuit using high voltage correction circuit and feedback from the vertical deflection coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25921692A JP3442800B2 (en) 1992-09-29 1992-09-29 Flat type CRT

Publications (2)

Publication Number Publication Date
JPH06113159A JPH06113159A (en) 1994-04-22
JP3442800B2 true JP3442800B2 (en) 2003-09-02

Family

ID=17331016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25921692A Expired - Fee Related JP3442800B2 (en) 1992-09-29 1992-09-29 Flat type CRT

Country Status (1)

Country Link
JP (1) JP3442800B2 (en)

Also Published As

Publication number Publication date
JPH06113159A (en) 1994-04-22

Similar Documents

Publication Publication Date Title
US5010281A (en) High voltage stabilization circuit for video display apparatus
EP0414184B1 (en) High voltage regulator circuit for picture tube
CN1066884C (en) Voltage regulator for CRT electrode supply
US5420483A (en) Television deflection distortion correcting circuit
US5463290A (en) Power supply stabilization circuit with separate AC/DC negative feedback paths
JP3442800B2 (en) Flat type CRT
KR100669952B1 (en) High-voltage power supply for video display apparatus
JPH03184479A (en) Focus voltage generator
US4719394A (en) Horizontal output circuit
US5285133A (en) Deflection current generating circuits
KR100261797B1 (en) Flat type crt
JP3469598B2 (en) Flat type CRT
JP2599790B2 (en) Horizontal deflection circuit
JP2559624Y2 (en) Horizontal deflection output circuit
JP3045047B2 (en) Dynamic focus circuit
GB2273427A (en) Power supply
KR100233949B1 (en) Dynamic focus circuit of multi-sync monitor
JPH0433192B2 (en)
JPS63124682A (en) Deflector
JPH08111333A (en) Display
JPH0585104B2 (en)
JPH10285500A (en) Crt display device
JPH0799620A (en) High voltage stabilizing circuit
JPH10336476A (en) Horizontal deflection high voltage generating circuit
JPH0277788A (en) Horizontal deflecting and high voltage circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees