JP3043021B2 - ディジタルノッチフィルタ - Google Patents
ディジタルノッチフィルタInfo
- Publication number
- JP3043021B2 JP3043021B2 JP1308276A JP30827689A JP3043021B2 JP 3043021 B2 JP3043021 B2 JP 3043021B2 JP 1308276 A JP1308276 A JP 1308276A JP 30827689 A JP30827689 A JP 30827689A JP 3043021 B2 JP3043021 B2 JP 3043021B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- subtractor
- sampling
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジタルノッチフィルタに関し、特にた
とえばVTRのシリンダサーボ等に用いられる、ディジタ
ルノッチフィルタに関する。
とえばVTRのシリンダサーボ等に用いられる、ディジタ
ルノッチフィルタに関する。
たとえば、テレビジョン学会技術報告ITEJ Technical
Report Vol.12,No.17,PP37〜42,VR′88−13（May,198
8）の「VTRにおけるソフトウェア・サーボ・システムの
開発」には、シリンダサーボに適用できる巡回形しく形
フィルタをソフトウェアノッチフィルタとして構成する
ことが示されている。
Report Vol.12,No.17,PP37〜42,VR′88−13（May,198
8）の「VTRにおけるソフトウェア・サーボ・システムの
開発」には、シリンダサーボに適用できる巡回形しく形
フィルタをソフトウェアノッチフィルタとして構成する
ことが示されている。
従来技術のようにディジタルノッチフィルタをソフト
ウェアで作る場合、サーボ系の精度を上げるためにサン
プリング回数を増やすと、エラーデータを格納するRAM
の領域も必然的に大きくなるばかりでなく、その処理時
間も長くなる。したがって、場合によってはCPUで処理
しきれなくなり、したがって、サンプリング回数の増加
すなわちサーボ精度の向上には限界がある。すなわち、
ソフトウェアによってディジタルノッチフィルタを構成
する場合、その処理時間はシリンダサーボ全体1/3〜1/4
も必要であり、他の処理に影響が出やすい。
ウェアで作る場合、サーボ系の精度を上げるためにサン
プリング回数を増やすと、エラーデータを格納するRAM
の領域も必然的に大きくなるばかりでなく、その処理時
間も長くなる。したがって、場合によってはCPUで処理
しきれなくなり、したがって、サンプリング回数の増加
すなわちサーボ精度の向上には限界がある。すなわち、
ソフトウェアによってディジタルノッチフィルタを構成
する場合、その処理時間はシリンダサーボ全体1/3〜1/4
も必要であり、他の処理に影響が出やすい。
それゆえに、この発明の主たる目的は、CPUによる負
担の増加なしに、サーボ精度を上げることができる、デ
ィジタルノッチフィルタを提供することである。
担の増加なしに、サーボ精度を上げることができる、デ
ィジタルノッチフィルタを提供することである。
この発明は、簡単にいえば、除去すべき偽信号の１周
期中に複数回サンプリングしてその偽信号を除去するデ
ィジタルノッチフィルタであって、現在のサンプリング
値とノッチ成分とを減算する第１減算器、第１減算器の
出力からバイアス成分を除去するための第２減算器、第
２減算器の出力と加算データとを加算する加算器、加算
器の出力を受けるＮ段のシフトレジスタ、１周期中にサ
ンプリングするサンプリング回数Ｍ（Ｍ≦Ｎ）を設定す
る回数設定手段、設定された回数Ｍに応じてＭ段のシフ
トレジスタを有効化する段数切換回路、およびＭ段目の
シフトレジスタの出力を受けて前記ノッチ成分を作成す
るノッチ成分作成回路を備え、加算データとしてＭ段目
のシフトレジスタの出力が与えられる、ディジタルノッ
チフィルタである。
期中に複数回サンプリングしてその偽信号を除去するデ
ィジタルノッチフィルタであって、現在のサンプリング
値とノッチ成分とを減算する第１減算器、第１減算器の
出力からバイアス成分を除去するための第２減算器、第
２減算器の出力と加算データとを加算する加算器、加算
器の出力を受けるＮ段のシフトレジスタ、１周期中にサ
ンプリングするサンプリング回数Ｍ（Ｍ≦Ｎ）を設定す
る回数設定手段、設定された回数Ｍに応じてＭ段のシフ
トレジスタを有効化する段数切換回路、およびＭ段目の
シフトレジスタの出力を受けて前記ノッチ成分を作成す
るノッチ成分作成回路を備え、加算データとしてＭ段目
のシフトレジスタの出力が与えられる、ディジタルノッ
チフィルタである。
サンプリング回数設定手段によってシフトレジスタの
段数Ｎと等しいかそれ以下のサンプリング回数Ｍを設定
する。そして、設定手段によって回数が設定されるとシ
フトレジスタのＭ段目までが項化される。このシフトレ
ジスタは１周期前のエラーデータをサンプリング毎にシ
フトして保持するものであり、したがって、設定された
段数Ｍのシフトレジスタの出力に基づいてノッチ作成回
路においてたとえば1/32されて、ノッチ成分が作成され
る。このノッチ成分は、現在の速度エラーデータととも
に、第１減算器に与えられる。第１減算器では、現在の
速度エラーデータからノッチ成分を減算する。したがっ
て、この第１減算器の出力がディジタルノッチフィルタ
出力となる。
段数Ｎと等しいかそれ以下のサンプリング回数Ｍを設定
する。そして、設定手段によって回数が設定されるとシ
フトレジスタのＭ段目までが項化される。このシフトレ
ジスタは１周期前のエラーデータをサンプリング毎にシ
フトして保持するものであり、したがって、設定された
段数Ｍのシフトレジスタの出力に基づいてノッチ作成回
路においてたとえば1/32されて、ノッチ成分が作成され
る。このノッチ成分は、現在の速度エラーデータととも
に、第１減算器に与えられる。第１減算器では、現在の
速度エラーデータからノッチ成分を減算する。したがっ
て、この第１減算器の出力がディジタルノッチフィルタ
出力となる。
そして、第１減算記の出力はまた、１周期保持されて
再びノッチ作成回路に与えられる。すなわち、第１減算
器の出力は第２減算器に与えられ、この第２減算器で
は、第１減算器の出力から、所定の数値データ（これが
バイアス成分に相当する）を差し引き、それを加算器に
与える。加算器の他の入力としては、先に選択されたＭ
段目のシフトレジスタの出力が与えられる。そして、こ
の加算器においては、この２つの入力が加算され、その
加算結果が第１段目のシフトレジスタに入力される。し
たがって、シフトレジスタには、サンプリング毎に、そ
の直前のサンプリング速度エラーデータ（ただしバイア
ス成分が除去されたもの）が送られ、したがってＭ段の
シフトレジスタの各々には、結果的に、前の１周期の各
サンプリング速度エラーデータが保持されることにな
る。そして、Ｍ段目のシフトレジスタの出力が、上述の
ように、ノッチ作成回路および加算器に与えられる。
再びノッチ作成回路に与えられる。すなわち、第１減算
器の出力は第２減算器に与えられ、この第２減算器で
は、第１減算器の出力から、所定の数値データ（これが
バイアス成分に相当する）を差し引き、それを加算器に
与える。加算器の他の入力としては、先に選択されたＭ
段目のシフトレジスタの出力が与えられる。そして、こ
の加算器においては、この２つの入力が加算され、その
加算結果が第１段目のシフトレジスタに入力される。し
たがって、シフトレジスタには、サンプリング毎に、そ
の直前のサンプリング速度エラーデータ（ただしバイア
ス成分が除去されたもの）が送られ、したがってＭ段の
シフトレジスタの各々には、結果的に、前の１周期の各
サンプリング速度エラーデータが保持されることにな
る。そして、Ｍ段目のシフトレジスタの出力が、上述の
ように、ノッチ作成回路および加算器に与えられる。
すなわち、この発明では、先の従来技術に示す巡回形
くし形フィルタをハードウェア回路として構成し、回数
設定手段および段数切換手段によってシフトレジスタの
段数を切り換えることによって、サンプリング回数の増
加に対応できるようにした。
くし形フィルタをハードウェア回路として構成し、回数
設定手段および段数切換手段によってシフトレジスタの
段数を切り換えることによって、サンプリング回数の増
加に対応できるようにした。
この発明によれば、ディジタルノッチフィルタをハー
ドウェア回路として構成したので、従来のようなソフト
ウェアノッチフィルタとして構成する場合に比べて、CP
Uの負担が格段に少なくなる。したがって、サンプリン
グ回数を多くしてサーボ系の精度を上げても、CPUの負
担はほとんど増大せず、したがって精度の向上がより一
層簡単に行える。
ドウェア回路として構成したので、従来のようなソフト
ウェアノッチフィルタとして構成する場合に比べて、CP
Uの負担が格段に少なくなる。したがって、サンプリン
グ回数を多くしてサーボ系の精度を上げても、CPUの負
担はほとんど増大せず、したがって精度の向上がより一
層簡単に行える。
しかも、この発明によれば、シフトレジスタの段数を
そのサンプリング回数に応じて切り換えるようにしてい
るので、たとえばモータやその機種毎に異なるサンプリ
ング回数を設定するようにしても、１つのディジタルノ
ッチフィルタを用いてそのサンプリング回数だけを変更
して設定すればよいので、その汎用性が失われることは
ない。したがって、サーボ用ICにこのディジタルフィル
タを組込んでも、そのサーボ用ICは汎用性がある。
そのサンプリング回数に応じて切り換えるようにしてい
るので、たとえばモータやその機種毎に異なるサンプリ
ング回数を設定するようにしても、１つのディジタルノ
ッチフィルタを用いてそのサンプリング回数だけを変更
して設定すればよいので、その汎用性が失われることは
ない。したがって、サーボ用ICにこのディジタルフィル
タを組込んでも、そのサーボ用ICは汎用性がある。
この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
第１図はこの発明の一実施例を示す回路図である。こ
の実施例のディジタルノッチフィルタ10は、減算器12を
含み、この減算器12の一方入力Ａとしては、そのときサ
ンプリングされた速度エラーデータが与えられる。ま
た、減算器12の他方入力Ｂとしては、割算器14で作成さ
れたノッチ成分が与えられる。この割算器14については
後述する。そして、減算器12では、「Ａ−Ｂ」の減算を
行い、その出力Ｃがディジタルノッチフィルタ10の出力
として取り出されるとともに、減算器16に与えられる。
の実施例のディジタルノッチフィルタ10は、減算器12を
含み、この減算器12の一方入力Ａとしては、そのときサ
ンプリングされた速度エラーデータが与えられる。ま
た、減算器12の他方入力Ｂとしては、割算器14で作成さ
れたノッチ成分が与えられる。この割算器14については
後述する。そして、減算器12では、「Ａ−Ｂ」の減算を
行い、その出力Ｃがディジタルノッチフィルタ10の出力
として取り出されるとともに、減算器16に与えられる。
この減算器16は減算器12の出力からバイアス成分たと
えば「215」を減算して、その減算結果を加算器18の一
方入力Ａとして与える。加算器18の他方入力には、後述
のゲート回路22を通して出力されるシフトレジスタ20の
出力が与えられる。
えば「215」を減算して、その減算結果を加算器18の一
方入力Ａとして与える。加算器18の他方入力には、後述
のゲート回路22を通して出力されるシフトレジスタ20の
出力が与えられる。
そして、加算器18では、「Ａ＋Ｂ」の加算を行い、そ
の加算結果をビット並列で、シフトレジスタ20に与え
る。シフトレジスタ20は、この実施例では、８段のシフ
トレジスタ201,202,203,204,205,206,207および208を有
し、第６段目のシフトレジスタ206の出力は、第７段目
のシフトレジスタ207に与えられるとともに、ゲート回
路22に与えられる。そして、第８段目のシフトレジスタ
208の出力は同じように、ゲート回路22に与えられる。
ゲート回路22には、回数設定信号が与えられる。この実
施例では、サンプリング回数として８回または６回が設
定できるようにしているので、このサンプリング回数設
定信号がハイレベルのとき「８回」が設定され、ローレ
ベルのとき「６回」が設定されるものとする。そして、
ゲート回路22では、ハイレベルの回数設定信号が与えら
れたときすなわちサンプリング回数が「８回」として設
定されたとき、第８段目のシフトレジスタ208の出力を
選択的に導出する。また、回数設定信号がローレベルの
とき、すなわちサンプリング回数が「６回」として設定
されたとき、ゲート回路22は、第６段目のシフトレジス
タ206からの出力データを選択的に導出する。
の加算結果をビット並列で、シフトレジスタ20に与え
る。シフトレジスタ20は、この実施例では、８段のシフ
トレジスタ201,202,203,204,205,206,207および208を有
し、第６段目のシフトレジスタ206の出力は、第７段目
のシフトレジスタ207に与えられるとともに、ゲート回
路22に与えられる。そして、第８段目のシフトレジスタ
208の出力は同じように、ゲート回路22に与えられる。
ゲート回路22には、回数設定信号が与えられる。この実
施例では、サンプリング回数として８回または６回が設
定できるようにしているので、このサンプリング回数設
定信号がハイレベルのとき「８回」が設定され、ローレ
ベルのとき「６回」が設定されるものとする。そして、
ゲート回路22では、ハイレベルの回数設定信号が与えら
れたときすなわちサンプリング回数が「８回」として設
定されたとき、第８段目のシフトレジスタ208の出力を
選択的に導出する。また、回数設定信号がローレベルの
とき、すなわちサンプリング回数が「６回」として設定
されたとき、ゲート回路22は、第６段目のシフトレジス
タ206からの出力データを選択的に導出する。
そして、このようにして得られるゲート回路22の出力
は、先の割算器14に与えられるとともに加算器18の前述
の他方入力Ｂとして与えられる。
は、先の割算器14に与えられるとともに加算器18の前述
の他方入力Ｂとして与えられる。
動作において、サンプリング回数として「８回」が設
定された場合、シフトレジスタ20のシフトレジスタ201
〜208の全てが有効化され、したがってゲート回路22か
らは、第８段目のシフトレジスタ208の出力が導出され
る。詳しく述べると、減算器12に速度エラーデータが入
力されると、その速度エラーデータは割算器14からのノ
ッチ成分が減算された後出力されるとともに、減算器16
に与えられる。この減算器16に与えられる速度エラーデ
ータは直流データであるため、減算器16においてバイア
ス成分（215）を減算して交流成分に変換する。そし
て、この減算器16の出力がそのときサンプリングされた
速度エラーデータとして加算器18に与えられる。加算器
18では、その速度エラーデータをすでにシフトレジスタ
208に保持されている速度エラーデータと加算して、シ
フトレジスタ200の第１段目のシフトレジスタ201に出力
する。そして、次のサンプリングにおいては、加算器18
から再び速度エラーデータが出力される。したがって、
先にシフトレジスタ201にストアされていた第１番目の
サンプリング速度エラーデータは第２番目のシフトレジ
スタ202に転送され、第１番目のシフトレジスタ201には
第２番目のサンプリング速度エラーデータがストアされ
る。このような動作を繰り返し、第８番目のサンプリン
グ速度エラーデータが与えられたとき、第８段目のシフ
トレジスタ208には第１番目のサンプリング速度エラー
データが、第７段目のシフトレジスタ207には第２番目
ものが、第６段目のシフトレジスタ206には第３番目の
ものが、第５番目のシフトレジスタ205には第４番目の
ものが、第４段目のシフトレジスタ204には第５番目の
ものが、第３段目のシフトレジスタ203には第６番目の
ものが、第２段目のシフトレジスタ202には第７番目の
ものが、そして第１段目のシフトレジスタ201には第８
番目のものが、それぞれ格納されていることになる。こ
のようにして、シフトレジスタ20は１周期中にサンプリ
ングされたかつ減算器16で交流成分に変換された、速度
エラーデータが保持される。
定された場合、シフトレジスタ20のシフトレジスタ201
〜208の全てが有効化され、したがってゲート回路22か
らは、第８段目のシフトレジスタ208の出力が導出され
る。詳しく述べると、減算器12に速度エラーデータが入
力されると、その速度エラーデータは割算器14からのノ
ッチ成分が減算された後出力されるとともに、減算器16
に与えられる。この減算器16に与えられる速度エラーデ
ータは直流データであるため、減算器16においてバイア
ス成分（215）を減算して交流成分に変換する。そし
て、この減算器16の出力がそのときサンプリングされた
速度エラーデータとして加算器18に与えられる。加算器
18では、その速度エラーデータをすでにシフトレジスタ
208に保持されている速度エラーデータと加算して、シ
フトレジスタ200の第１段目のシフトレジスタ201に出力
する。そして、次のサンプリングにおいては、加算器18
から再び速度エラーデータが出力される。したがって、
先にシフトレジスタ201にストアされていた第１番目の
サンプリング速度エラーデータは第２番目のシフトレジ
スタ202に転送され、第１番目のシフトレジスタ201には
第２番目のサンプリング速度エラーデータがストアされ
る。このような動作を繰り返し、第８番目のサンプリン
グ速度エラーデータが与えられたとき、第８段目のシフ
トレジスタ208には第１番目のサンプリング速度エラー
データが、第７段目のシフトレジスタ207には第２番目
ものが、第６段目のシフトレジスタ206には第３番目の
ものが、第５番目のシフトレジスタ205には第４番目の
ものが、第４段目のシフトレジスタ204には第５番目の
ものが、第３段目のシフトレジスタ203には第６番目の
ものが、第２段目のシフトレジスタ202には第７番目の
ものが、そして第１段目のシフトレジスタ201には第８
番目のものが、それぞれ格納されていることになる。こ
のようにして、シフトレジスタ20は１周期中にサンプリ
ングされたかつ減算器16で交流成分に変換された、速度
エラーデータが保持される。
次の周期の最初のサンプリングによって速度エラーデ
ータが入力されたとき、割算器14には、１周期前の最初
にサンプリングされた速度エラーデータがシフトレジス
タ208およびゲート回路22を通して与えられる。したが
って、このとき割算器14では、１周期前の速度エラーデ
ータに1/32を乗算して、ノッチ成分を作成する。ただ
し、「32」はノッチの深さを表す。したがって、減算器
12では、「現在の速度エラーデータ−ノッチ成分」の減
算を行う。そして、減算器16でバイアス成分を除去した
後、それが再び加算器18に与えられる。このとき、加算
器18には、１周期前の最初にサンプリングされた速度エ
ラーデータが、シフトレジスタ208およびゲート回路22
を介して与えられているため、加算器18では、現在サン
プリングされた速度エラーデータ（交流成分が除去され
たもの）と１周期前にサンプリングされた速度エラーデ
ータ（バイアス成分が除去されたもの）が加算され、再
び第１段目のシフトレジスタ201に送られる。
ータが入力されたとき、割算器14には、１周期前の最初
にサンプリングされた速度エラーデータがシフトレジス
タ208およびゲート回路22を通して与えられる。したが
って、このとき割算器14では、１周期前の速度エラーデ
ータに1/32を乗算して、ノッチ成分を作成する。ただ
し、「32」はノッチの深さを表す。したがって、減算器
12では、「現在の速度エラーデータ−ノッチ成分」の減
算を行う。そして、減算器16でバイアス成分を除去した
後、それが再び加算器18に与えられる。このとき、加算
器18には、１周期前の最初にサンプリングされた速度エ
ラーデータが、シフトレジスタ208およびゲート回路22
を介して与えられているため、加算器18では、現在サン
プリングされた速度エラーデータ（交流成分が除去され
たもの）と１周期前にサンプリングされた速度エラーデ
ータ（バイアス成分が除去されたもの）が加算され、再
び第１段目のシフトレジスタ201に送られる。
このような動作が後続の周期においても繰り返され、
したがって、第１図実施例では、先の従来技術と同じよ
うな巡回形くし形ディジタルフィルタが構成されること
になる。
したがって、第１図実施例では、先の従来技術と同じよ
うな巡回形くし形ディジタルフィルタが構成されること
になる。
なお、回数設定信号がローレベルのとき、すなわちサ
ンプリング回数が「６回」として設定された場合には、
ゲート回路22から、シフトレジスタ206の出力が導出さ
れ、それが割算器14および加算器18に与えられる点を除
いて、先の場合と同様であるので、ここでは繰り返しを
避けるために、重複する説明は省略する。
ンプリング回数が「６回」として設定された場合には、
ゲート回路22から、シフトレジスタ206の出力が導出さ
れ、それが割算器14および加算器18に与えられる点を除
いて、先の場合と同様であるので、ここでは繰り返しを
避けるために、重複する説明は省略する。
このように、第１図実施例では、シフトレジスタ20の
段数を回数設定信号（またはデータ）に応じて設定する
だけで、簡単にサンプリング回数をシフトレジスタの段
数の範囲内で増減できる。
段数を回数設定信号（またはデータ）に応じて設定する
だけで、簡単にサンプリング回数をシフトレジスタの段
数の範囲内で増減できる。
第１図はこの発明の一実施例を示す回路図である。 図において、10はディジタルノッチフィルタ、12,16は
減算器、14は割算器、18は加算器、20,201〜208はシフ
トレジスタ、22はゲート回路を示す。
減算器、14は割算器、18は加算器、20,201〜208はシフ
トレジスタ、22はゲート回路を示す。
フロントページの続き (56)参考文献 特開 昭57−48103（ＪＰ，Ａ) 特開 昭58−111424（ＪＰ，Ａ) 特開 昭62−151010（ＪＰ，Ａ) 特開 昭62−151009（ＪＰ，Ａ) 特開 昭53−11290（ＪＰ，Ａ) 特開 昭62−73312（ＪＰ，Ａ) テレビジョン学会技術報告 ＩＴＥＪ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ, 12［17］（1988）ｐ．37〜42 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/00 - 17/08 G05B 11/36 - 11/42 G05B 21/02
Claims (1)
- 【請求項１】除去すべき偽信号の１周期中に複数回サン
プリングしてその偽信号を除去するディジタルノッチフ
ィルタであって、 現在のサンプリング値とノッチ成分とを減算する第１減
算器、 前記第１減算器の出力からバイアス成分を除去するため
の第２減算器、 前記第２減算器の出力と加算データとを加算する加算
器、 前記加算器の出力を受けるＮ段のシフトレジスタ、 前記１周期中にサンプリングするサンプリング回数Ｍ
（Ｍ≦Ｎ）を設定する回数設定手段、 前記設定された回数Ｍに応じてＭ段の前記シフトレジス
タを有効化する段数切換回路、および 前記Ｍ段目のシフトレジスタの出力を受けて前記ノッチ
成分を作成するノッチ成分作成回路を備え、 前記加算データとして前記Ｍ段目のシフトレジスタの出
力が与えられる、ディジタルノッチフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308276A JP3043021B2 (ja) | 1989-11-27 | 1989-11-27 | ディジタルノッチフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308276A JP3043021B2 (ja) | 1989-11-27 | 1989-11-27 | ディジタルノッチフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167914A JPH03167914A (ja) | 1991-07-19 |
| JP3043021B2 true JP3043021B2 (ja) | 2000-05-22 |
Family
ID=17979080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308276A Expired - Fee Related JP3043021B2 (ja) | 1989-11-27 | 1989-11-27 | ディジタルノッチフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043021B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2743515C1 (ru) * | 2020-05-14 | 2021-02-19 | Иосиф Отарович Сааташвили | Пакет с фильтром и способ его изготовления |
-
1989
- 1989-11-27 JP JP1308276A patent/JP3043021B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| テレビジョン学会技術報告 ＩＴＥＪ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏｒｔ，１２［１７］（１９８８）ｐ．３７〜４２ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2743515C1 (ru) * | 2020-05-14 | 2021-02-19 | Иосиф Отарович Сааташвили | Пакет с фильтром и способ его изготовления |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03167914A (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233545A (en) | Time interval triggering and hardware histogram generation | |
| US4193118A (en) | Low pass digital averaging filter | |
| US6234658B1 (en) | Method and apparatus for producing signal processing circuits in the delta sigma domain | |
| KR19980065431A (ko) | 모듈로(Modulo)주소발생기 및 그 방법 | |
| JP3043021B2 (ja) | ディジタルノッチフィルタ | |
| EP0418499B1 (en) | Time interval triggering and hardware histogram generation | |
| JP2675010B2 (ja) | 情報処理装置 | |
| JP2893350B2 (ja) | データ処理装置、画像処理装置、シフトレジスタ回路、ルックアップテーブル回路、演算回路、画像処理システム | |
| JPH07109973B2 (ja) | デジタル信号処理回路 | |
| JPH11282652A (ja) | くし形フィルターの微分器 | |
| EP0999495A2 (en) | Procedure for the transfer of data | |
| KR960007941B1 (ko) | 디지탈적응필터의 오차평균계산방법 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPH0619806A (ja) | データ圧縮用アドレス発生回路 | |
| JP2530916B2 (ja) | 演算回路 | |
| JP2555966B2 (ja) | ディジタル加算回路 | |
| JP3453321B2 (ja) | 演算処理方法及び演算処理回路 | |
| KR960000827Y1 (ko) | 컴퓨터 로직의 정밀내삽 카운트 회로 | |
| Aslaev | Approaches to computer design in artificial-vision systems | |
| EP1679612B1 (en) | System and method for producing a circuit layout to implement analog signal processing in the delta sigma domain | |
| EP1892633A1 (en) | Operator for implement ing an analog function in the delta sigma domain | |
| KR0157337B1 (ko) | 디지탈신호 처리기의 멀티비트 가산기 | |
| JP2540757B2 (ja) | デシメ―ション用ディジタルフィルタ回路 | |
| JPS61115170A (ja) | 移動平均算出装置 | |
| JPS63108818A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |