JP3038729B2 - Power amplifier output signal control circuit - Google Patents
Power amplifier output signal control circuitInfo
- Publication number
- JP3038729B2 JP3038729B2 JP1238656A JP23865689A JP3038729B2 JP 3038729 B2 JP3038729 B2 JP 3038729B2 JP 1238656 A JP1238656 A JP 1238656A JP 23865689 A JP23865689 A JP 23865689A JP 3038729 B2 JP3038729 B2 JP 3038729B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power amplifier
- circuit
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数台のパワーアンプの出力信号を合成して
出力するパワーアンプ回路に関し、特に合成されたアン
プ出力信号を制御するための制御回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier circuit that combines output signals of a plurality of power amplifiers and outputs the combined signal, and in particular, a control circuit for controlling a combined amplifier output signal. About.
従来、この種のパワーアンプ回路では、複数台のパワ
ーアンプを分岐器と合成器を介して並列接続し、入力信
号を分岐器で分岐した上で各パワーアンプでそれぞれ増
幅し、増幅された各信号を合成器で合成して出力させる
ように構成されている。Conventionally, in this type of power amplifier circuit, a plurality of power amplifiers are connected in parallel via a splitter and a combiner, an input signal is split by a splitter, and then amplified by each power amplifier. The signal is synthesized by a synthesizer and output.
上述した従来のパワーアンプ回路では、1台以上のア
ンプを残して他のアンプの電源を断した場合、または再
び電源を入力した場合に、当該パワーアンプによる利得
分が急激に低減され、或いは増加されるため、合成出力
のレベルが急激に変化されてオーバーシュート状態とな
り、この種のパワーアンプ回路を通信装置の送信機等に
用いた場合には、通信エラーが発生したり、回線断にな
るという問題がある。また、電源の立上り、立下りの過
程においてパワーアンプがフルゲインとなり、その歪の
ためにエラーが発生したり回線断になるということもあ
る。In the above-described conventional power amplifier circuit, when the power of another amplifier is cut off while leaving one or more amplifiers or when the power is input again, the gain by the power amplifier is rapidly reduced or increased. Therefore, the level of the combined output is suddenly changed to an overshoot state, and when this kind of power amplifier circuit is used for a transmitter of a communication device, a communication error occurs or a line is disconnected. There is a problem. In addition, the power amplifier becomes full gain during the rise and fall of the power supply, and the distortion may cause an error or disconnection of the line.
本発明の目的は電源の断接時やその立ち上がり,立ち
下り時における出力レベルの急激な変動を防止して、エ
ラーの発生や回線断を防止するようにした制御回路を提
供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a control circuit that prevents an abrupt fluctuation of an output level when a power supply is connected / disconnected, and when the power supply rises and falls, thereby preventing an error and a line disconnection.
本発明のパワーアンプ出力信号制御回路は、複数台の
パワーアンプの出力レベルを検出する出力信号検出回路
と、検出した出力レベルに基づいて各パワーアンプの利
得を制御するレベル制御回路と、各パワーアンプの電源
電圧を検出する電源電圧検出回路と、この電源電圧検出
回路の検出信号に所要の時間遅れを生じさせる時定数回
路とを備えており、前記レベル制御回路は、各パワーア
ンプの出力レベルが一定となるように各パワーアンプの
利得を制御するとともに、時定数回路の出力に基づいて
各パワーアンプの利得を前記出力レベルが一定となる利
得にまで徐々に上げ、または下げる制御を行うように構
成している。The power amplifier output signal control circuit of the present invention includes an output signal detection circuit that detects output levels of a plurality of power amplifiers, a level control circuit that controls a gain of each power amplifier based on the detected output levels, A power supply voltage detection circuit that detects a power supply voltage of the amplifier; and a time constant circuit that causes a required time delay in a detection signal of the power supply voltage detection circuit. The level control circuit includes an output level of each power amplifier. Controls the gain of each power amplifier so that is constant, and performs control to gradually increase or decrease the gain of each power amplifier to a gain at which the output level becomes constant based on the output of the time constant circuit. It is composed.
この構成では、レベル制御回路は電源電圧の変動に伴
ない、時定数回路で設定される時定数に応じてパワーア
ンプの利得を制御するため、電源断,接時におけるパワ
ーアンプ出力を徐々に増減させてオーバーシュートを防
止する。In this configuration, the level control circuit controls the gain of the power amplifier according to the time constant set by the time constant circuit in accordance with the fluctuation of the power supply voltage. To prevent overshoot.
次に、本発明を図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例のブロック図である。入力
端子1から入力する信号は分岐器2により2つの信号に
分岐され、それぞれパワーアンプ3A,3Bに入力する。そ
して、これらのパワーアンプ3A,3Bで増幅された出力信
号は合成器4で合成され、出力端子5から出力される。FIG. 1 is a block diagram of one embodiment of the present invention. The signal input from the input terminal 1 is split into two signals by the splitter 2 and input to the power amplifiers 3A and 3B, respectively. The output signals amplified by the power amplifiers 3A and 3B are combined by the combiner 4 and output from the output terminal 5.
前記各パワーアンプ3A,3Bの出力側には、それぞれ出
力信号検出回路6A,6Bが接続され、各出力レベルが検出
される。この検出した出力信号レベルは、それぞれレベ
ル制御回路7A,7Bに入力され、各レベル制御回路7A,7Bで
はこの出力信号レベルに基づいて、各出力信号レベルが
一定となるように前記パワーアンプ3A,3Bの利得を制御
する。Output signal detection circuits 6A and 6B are connected to the output sides of the power amplifiers 3A and 3B, respectively, and each output level is detected. The detected output signal levels are input to the level control circuits 7A and 7B, respectively, and the power amplifiers 3A and 7B are controlled by the level control circuits 7A and 7B based on the output signal levels so that the output signal levels become constant. Controls 3B gain.
一方、前記パワーアンプ3A,3Bの電源8A,8Bの電圧は、
電源電圧検出回路9A,9Bにより検出され、時定数回路10
A,10Bに入力される。これら時定数回路10A,10Bは電源の
断,接状態信号を所定の時間遅延させながらレベル制御
回路7A,7Bに出力し、この信号に基づいてレベル制御回
路7A,7Bによりパワーアンプ3A,3Bの利得を徐々に変化さ
せる。On the other hand, the voltages of the power supplies 8A and 8B of the power amplifiers 3A and 3B are
The time constant circuit 10 is detected by the power supply voltage detection circuits 9A and 9B.
Input to A and 10B. These time constant circuits 10A and 10B output the power-off and connection state signals to the level control circuits 7A and 7B while delaying them by a predetermined time, and based on these signals, the level amplifiers 3A and 3B Change the gain gradually.
このため、電源電圧入力時には、パワーアンプ3A,3B
の利得を徐々に上げ、その出力信号レベルを要求されて
いるレベルまで徐々に増大させる。また、電源電圧断時
にはパワーアンプ3A,3Bの利得を徐々に下げ、その出力
信号レベルを徐々に低下させる。したがって、電源断接
時に出力レベルが急激に変化してオーバーシュートとな
ることが防止でき、通信装置に利用した際のエラーの発
生や、回路断を防止することができる。For this reason, when power supply voltage is input, power amplifiers 3A and 3B
, And gradually increase its output signal level to the required level. Further, when the power supply voltage is cut off, the gains of the power amplifiers 3A and 3B are gradually lowered, and the output signal levels thereof are gradually lowered. Therefore, it is possible to prevent the output level from suddenly changing and overshooting when the power supply is connected / disconnected, thereby preventing the occurrence of an error and the disconnection of the circuit when used in a communication device.
なお、前記実施例では2台のパワーアンプで構成した
例を示しているが、3台以上のパワーアンプで構成され
たパワーアンプ回路においても本発明を同様に適用する
ことができる。Although the above embodiment shows an example in which two power amplifiers are used, the present invention can be similarly applied to a power amplifier circuit including three or more power amplifiers.
以上説明したように本発明は、電源電圧の変化を検出
し、時定数回路により設定される時定数に基づいてレベ
ル制御回路がパワーアンプの利得を制御するので、出力
信号レベルを徐々に増減することができ、電源の断接時
における出力信号レベルのオーバーシュートを防止し、
エラーの発生や回線断を防止できる効果がある。As described above, the present invention detects a change in the power supply voltage, and the level control circuit controls the gain of the power amplifier based on the time constant set by the time constant circuit, so that the output signal level is gradually increased or decreased. To prevent overshoot of the output signal level when the power supply is connected and disconnected,
This has the effect of preventing occurrence of an error or disconnection of the line.
第1図は本発明の一実施例のブロック図である。 1……入力端子、2……分岐器、3A,3B……パワーアン
プ、4……合成器、5……出力端子、6A,6B……出力信
号検出回路、7A,7B……出力信号レベル制御回路、8A,8B
……電源、9A,9B……電源電圧検出回路、10A,10B……時
定数回路。FIG. 1 is a block diagram of one embodiment of the present invention. 1 ... input terminal, 2 ... branching device, 3A, 3B ... power amplifier, 4 ... synthesizer, 5 ... output terminal, 6A, 6B ... output signal detection circuit, 7A, 7B ... output signal level Control circuit, 8A, 8B
Power supply, 9A, 9B Power supply voltage detection circuit, 10A, 10B Time constant circuit.
Claims (1)
ワーアンプ回路において、前記各パワーアンプの出力レ
ベルを検出する出力信号検出回路と、検出した出力レベ
ルに基づいて各パワーアンプの利得を制御するレベル制
御回路と、前記各パワーアンプの電源電圧を検出する電
源電圧検出回路と、この電源電圧検出回路の検出信号に
所要の時間遅れを生じさせる時定数回路とを備え、前記
レベル制御回路は、前記各パワーアンプの出力レベルが
一定となるように前記各パワーアンプの利得を制御する
とともに、前記時定数回路の出力に基づいて前記各パワ
ーアンプの利得を前記出力レベルが一定となる利得にま
で徐々に上げ、または下げる制御を行うように構成した
ことを特徴とするパワーアンプ出力信号制御回路。1. A power amplifier circuit for synthesizing outputs of a plurality of power amplifiers, an output signal detection circuit for detecting an output level of each power amplifier, and controlling a gain of each power amplifier based on the detected output level. Level control circuit, a power supply voltage detection circuit for detecting a power supply voltage of each of the power amplifiers, and a time constant circuit for causing a required time delay to a detection signal of the power supply voltage detection circuit. Controlling the gain of each of the power amplifiers so that the output level of each of the power amplifiers is constant, and changing the gain of each of the power amplifiers to a gain at which the output level is constant based on the output of the time constant circuit. A power amplifier output signal control circuit, characterized in that the control is performed so as to gradually raise or lower the power amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1238656A JP3038729B2 (en) | 1989-09-14 | 1989-09-14 | Power amplifier output signal control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1238656A JP3038729B2 (en) | 1989-09-14 | 1989-09-14 | Power amplifier output signal control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03101509A JPH03101509A (en) | 1991-04-26 |
JP3038729B2 true JP3038729B2 (en) | 2000-05-08 |
Family
ID=17033372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1238656A Expired - Lifetime JP3038729B2 (en) | 1989-09-14 | 1989-09-14 | Power amplifier output signal control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3038729B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4859049B2 (en) * | 2006-11-27 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | RF power amplifying device and wireless communication terminal device equipped with the same |
FR2986657B1 (en) * | 2012-02-03 | 2014-01-31 | Batscap Sa | POSITIONING SPACER, ENERGY STORAGE MODULE THE ASSEMBLY AND METHOD FOR ASSEMBLING THE MODULE |
-
1989
- 1989-09-14 JP JP1238656A patent/JP3038729B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03101509A (en) | 1991-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0509733B1 (en) | Radio-frequency power amplifier device | |
JP2000049630A5 (en) | ||
JP3038729B2 (en) | Power amplifier output signal control circuit | |
JPH0265305A (en) | Automatic gain control amplifier | |
JPH06244645A (en) | Amplifier circuit | |
JP2790696B2 (en) | Transmitter protection circuit | |
EP0527029B1 (en) | Power control circuit and a method of controlling a power amplifier | |
JPH02302129A (en) | Video receiver | |
JP2922524B2 (en) | Power amplifier | |
JP2830141B2 (en) | Three-sided antenna space diversity receiver | |
JPH09116359A (en) | Power amplifier circuit | |
JP3095135B2 (en) | Power synthesis amplifier | |
JP2954024B2 (en) | Transmission power control circuit | |
JP3041149B2 (en) | Power control device | |
JPH0224406B2 (en) | ||
JPH0529968A (en) | Transmission output control circuit | |
JPH0362740A (en) | Transmission output controller | |
JPH0348702B2 (en) | ||
JPH0529969A (en) | Transmission output control circuit | |
JPS63138807A (en) | Control circuit for synthesizing power | |
JPS5837141Y2 (en) | automatic gain control circuit | |
JPH06216815A (en) | Phase synthesizer | |
JPS5916407A (en) | Amplifier | |
JPH1155051A (en) | Power amplifier circuit | |
JPS6018011A (en) | Automatic gain control amplifying stage |