JP3038258B2 - パルス波形のアンダーシュート除去回路 - Google Patents

パルス波形のアンダーシュート除去回路

Info

Publication number
JP3038258B2
JP3038258B2 JP3197122A JP19712291A JP3038258B2 JP 3038258 B2 JP3038258 B2 JP 3038258B2 JP 3197122 A JP3197122 A JP 3197122A JP 19712291 A JP19712291 A JP 19712291A JP 3038258 B2 JP3038258 B2 JP 3038258B2
Authority
JP
Japan
Prior art keywords
undershoot
pulse
circuit
impedance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3197122A
Other languages
English (en)
Other versions
JPH0522352A (ja
Inventor
尚一 大森
由紀夫 古川
正和 尾井
昭彦 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3197122A priority Critical patent/JP3038258B2/ja
Priority to US07/910,507 priority patent/US5331213A/en
Publication of JPH0522352A publication Critical patent/JPH0522352A/ja
Application granted granted Critical
Publication of JP3038258B2 publication Critical patent/JP3038258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパルス波形のアンダーシ
ュート除去回路に関し,特に無信号送信時のインピーダ
ンス測定時において,アンダーシュート除去手段の存在
にもかかわらず,ハイインピーダンスを有するものであ
る。
【0002】
【従来の技術】近年データ通信の高速化の要求に伴い,
装置間の通信において高速のディジタルパルス波形の伝
送が行われている。また装置間の配線の簡略化の要求に
伴い,1本のバスにより複数の装置を接続するバス配線
が行われている。
【0003】この1本のバスには上記のように複数通信
装置が接続されるので,その間の信号のインタフェース
として,送信される信号の波形がパルスマスクとして規
定されている。
【0004】また,バスに接続される装置のうち非通信
中のもの,即ち無信号を送信中のものに関しては,その
装置は,そのバスに接続されている他の装置の通信を邪
魔しないように,その送信回路は接続されていないのと
同じ状態,即ち高いインピーダンスを示すように,やは
りそれぞれのバスのインタフェースにて規定されてい
る。
【0005】つまり,バスに接続されている装置の送信
回路というものは,通信中については送信パルス波形の
規格であるパルスマスクと,非通信中では無信号送信時
のインピーダンスの規格の両方を満足する必要がある。
【0006】従来のトランスを用いた送信回路を,図6
(A)により簡単に説明する。1’はパルス送信回路,
2は負荷,11はパルストランス駆動回路,12はパル
ストランスである。
【0007】負荷2においてRLは負荷抵抗である。ま
たパルストランス12において,Nはパルストランスの
巻き数比,LPはパルストランスの1次側インダクタン
ス,LSはパルストランスの2次側インダクタンスであ
る。なおパルス送信回路1’のA,Bはそれぞれインタ
フェース点である。
【0008】この図6(A)の回路のパルス波頂時の等
価回路を図6(B)に示す。この時パルストランス駆動
回路11のスイッチS1はONである。そしてIRはパ
ルス波頂時に負荷抵抗RL(RL/N)を流れる電流,
ILはパルス波頂時に1次側インダクタンスLPを流れ
る電流である。
【0009】ここでスイッチS1がONしていることは
パルス波送信中であることを示し,またスイッチS1が
OFFしていることはパルス波送信をやめたこと,即ち
無信号送信中であることを示すものである。
【0010】この等価回路はパルス波頂時のものである
ので,スイッチS1がまずONしている状態を考え,次
にある時間TにおいてスイッチS1がOFFしたときに
負荷抵抗RL(等価回路ではRL/N)に現れるパルス
波形を考えると,そのパルス波形は,図7(A)のよう
に示すことができる。
【0011】即ち,時間TにおいてスイッチS1がOF
Fした瞬間に,負荷抵抗RLにそれまでとは逆側の電圧
が生じ,トランスによるパルス波形のアンダーシュート
となる。
【0012】これは以下の理由による。時間Tまではパ
ルストランス12の1次側インダクタンスLPに電流I
Lが流れているが,時間TにスイッチS1がOFFした
瞬間にも1次側インダクタンスLPはその特性上,この
電流を流し続けるようとする。
【0013】しかしこの時,スイッチS1がOFFして
いるので,図6(B)に示した等価回路は図7(B)に
示すような閉回路となり,この1次側インダクタンスL
Pに流れようとする電流ILは,負荷抵抗RL(RL/
N)には,時間Tまでとは逆になり,逆方向の電圧が発
生することになる。
【0014】このアンダーシュートの発生を防止するた
め,従来では一般的に図8に示すように,アンダーシュ
ート除去回路をパルストランス12の1次側に設けて,
コンデンサCを使用したアンダーシュート除去部131
をパルストランス12の1次側インダクタンスLPに並
列接続していた。
【0015】この回路では,前記時刻Tまでは,図8
(B)に示すように,コンデンサCに電圧Eが印加され
ているので,コンデンサCはこの図示の極性に充電され
ている。
【0016】時刻Tに於いて,スイッチS1がOFFす
れば,その等価回路は図8(C)に示すようになり,1
次側インダクタンスLPによって負荷抵抗RL(RL/
N)に流れようとする電流ILと逆方向の電流ICがコ
ンデンサCから供給されるので,この結果として,負荷
抵抗RL(RL/N)には電流が流れず,パルス波形の
アンダーシュートは解消される。
【0017】
【発明が解決しようとする課題】ところが無信号時のパ
ルス送信回路のインピーダンス測定時に,コンデンサC
のため,インタフェース点A,Bからパルス送信回路1
側をみた等価回路は図9(A)に示すようになる。
【0018】この測定時に使用されるインピーダンスメ
ータは,図9(A)に3として示すように,シンセサイ
ザー31とレベルメータ32を具備している。そしてシ
ンセサイザー31には発振器OCを有する。
【0019】そしてシンセサイザー31よりある周波数
の正弦波がある一定のレベルにより出力され,そのとき
の負荷(この場合はパルス送信回路のインタフェース
点)にみえる電圧レベルをレベルメータ32により測定
し,負荷(この場合はパルス送信回路)のインピーダン
スを算出するものである。勿論,周波数及びレベルは可
変であり,電流レベルを測定してインピーダンスを算出
することもできる。
【0020】このときパルス送信回路のインピーダンス
Zは,スイッチS1がOFFしているので数1のように
なる。
【数1】 この数式は,周波数が高い領域になると,数2に近似さ
れる。
【数2】
【0021】従ってこれより明らかなように,パルス波
形のアンダーシュートを除去するために挿入したコンデ
ンサCの容量が大きければ大きいほど,又,測定周波数
が高ければ高いほど,このパルス送信回路1のインピー
ダンスは低くなる傾向にある。
【0022】ここで実際のインタフェースの例をあげ
る。例えばCCITT I.430に規定されるバス接
続におけるNT(回線終端装置)送信回路インピーダン
ス特性は図9(B)にPとして示す通りのものであり,
これを満足する送信回路はそれ以上のインピーダンス値
を示すことが必要である。
【0023】ところでこの種の装置において使用される
トランスは装置の小型化,或いは低コスト化の要求によ
り,トランス自体が小型に設計されるため,図9(B)
の(1)線に示すように,送信回路インピーダンス特性
規定Pに対して,あまりマージンの無いインピーダンス
特性を示すものである。
【0024】従って,これに更にアンダーシュートを除
去するためにコンデンサCを付加すれば,高域の周波数
領域において,そのインピーダンス特性は,図9(B)
に示す(2)線に示すようになり(低域の周波数側は省
略),場合によっては規格を外れてしまうことになる。
【0025】即ち,送信の時にパルス波形のアンダーシ
ュートを除去してパルスマスクの規格を満たすために用
いたコンデンサCが大きい時,その特性により今度はイ
ンピーダンスマスクの規格を外れることになる。
【0026】そのため従来では,コンデンサの容量を,
これらの規格を満たすように測定し調整しながら決める
ことが必要であり,そのため製造、試験時の工数が増え
る等の問題があった。
【0027】従って本発明は,パルストランスによるパ
ルス波形のアンダーシュートを除去可能にするととも
に,このアンダーシュート除去手段による高域の周波数
領域におけるインピーダンス低下をさけることが出来る
ようにしたパルス波形のアンダーシュート除去回路の提
供を目的とするものである。
【0028】
【課題を解決するための手段】前記目的を達成するた
め,本発明では図1(A)に示すように,アンダーシュ
ート除去回路13において,アンダーシュート除去部1
31に電圧制御スイッチング部132を接続する。
【0029】この電圧制御スイッチング部132は,パ
ルス波送信時には導通状態(ON)になるが,無信号送
信時のインピーダンス測定時には非導通状態(OFF)
になるものであって,後記のように,例えば,バリスタ
のような電圧クランプ素子,電圧応動スイッチンク素子
により構成される。
【0030】
【作用】従ってパルス波送信時には電圧制御スイッチン
グ部132は,図1(A)に示すように,導通状態にな
り,アンダーシュート除去部131のコンデンサが接続
されるので,パルス波形のアンダーシュートは除去され
て,パルスマスク測定によるも正常なものとなる。
【0031】しかし,パルス送信回路が無信号送信時の
インピーダンス測定時には,図1(B)に示すように,
電圧制御スイッチング部132は非導通状態(OFF)
になるので,今度はアンダーシュート除去部131のコ
ンデンサが接続されていないのと等価になり,高域の周
波数領域におけるアンダーシュートは除去用のコンデン
サCによるインピーダンスの低下はなくなる。尚図2
(A)は,図1(A)に示すパルス波送信時の等価回路
であり,図2(B)は,図1(B)に示すインピーダン
ス測定時の等価回路である。
【0032】
【実施例】本発明の1実施例を図3について説明する。
図3(A)は本発明の1実施例構成図,同(B)はその
等価回路である。この実施例では電圧制御スイッチング
部132としてバリスタを使用している。
【0033】バリスタは電圧クランプ素子であり,その
クランプ電圧eはパルストランス駆動回路11内の電圧
源Eの電圧より低い電圧のものを選択する。この時の等
価回路は図3(B)により示される。
【0034】この場合,電圧制御スイッチング部132
の電圧源eは導通状態(ON)とみなせるので,前記の
ように,アンダーシュートは除去用のコンデンサCによ
り正常に除去される。
【0035】ただしここでコンデンサCにチャージされ
る電荷Qについて考えると,電圧クランプ素子が無い場
合では Q=C・E であるのに対し,クランプ電圧eのバリスタを使用する
と,この分だけコンデンサCに印加される電圧が低下し
てチャージされる電荷が減少する。このため,その分だ
けコンデンサCのキャパシタンスを大きくする必要があ
る。
【0036】次に図4にもとずき,パルス送信回路1の
インピーダンス測定時について説明する。CCITT
I.430の例では,パルス送信回路1のインピーダン
ス測定時に負荷,即ち図4(A)に示すインタフェース
点A,Bに100mvの電圧をかけてインピーダンスを
測定することになっている。
【0037】ここで100mvの測定電圧によりインピ
ーダンス測定すると,パルストランス12の1次側(L
P側)には,そのN倍の100m×N(v)の電圧が出
力される。このとき電圧制御スイッチング部132のバ
リスタを非導通状態にするため,このバリスタのクラン
プ電圧eを,e>100m×N(v)のものを選択する
必要がある。
【0038】バリスタはそのクランプ電圧e以下の電圧
に対しては,非導通状態と見なせるので,この時の等価
回路は図4(B)に示すものとなる。これより明らかな
ように,アンダーシュート除去部131のコンデンサC
は,インピーダンスメータ3側から全く見えなくなり,
従って,従来のアンダーシュート除去部131のコンデ
ンサCによるパルス送信回路1の高域周波数領域におけ
るインピーダンス低下を効果的に解決することができ
る。
【0039】なお上記説明は,CCITT I.430
のインタフェース規格について説明したが,本発明はこ
れに限定されるものではなく,同様のインタフェース規
格を持つ他のインタフェースについても適用出来ること
は明らかである。
【0040】ところで前記説明は,簡略化した回路につ
いて説明したが,実際に使用される回路では,図5
(A)に示すように,パルス振幅調整回路(14)が設
けられ,このパルス振幅調整回路(14)はパルス振幅
調整用の抵抗R1,R2を有している。更にアンダーシ
ュート除去部131にも抵抗Rを有している。
【0041】上記実施例では電圧制御スイッチング部1
32にバリスタを使用した例について説明したが,本発
明はこれのみに限定されるものではなく他の素子を使用
することが出来る。例えば,ツェナーダイオードや,整
流用ダイオードを使用することができる。
【0042】ツェナーダイオードを使用した例を図5
(B)に示す。図5(B)に於いて,ZD1,ZD2は
それぞれクランプ電圧eのツェナーダイオードであり,
これらを直列接続して使用する。
【0043】また整流用ダイオードを使用した例を図5
(C)に示す。図5(C)に於いて,D1,D2はそれ
ぞれ閾値電圧eの整流用ダイオードであり,これらを並
列接続して使用する。これにより図5(D)に示すごと
き整流特性を得ることが出来る。
【0044】例えばパルストランスの巻き数比が2程度
の比較的小さい場合では, 100m×2<e<E の不等式を成立させるために, e>200mV 程度でよいため,ごく一般的な整流用ダイオードの電圧
降下を利用することが出来る。
【0045】
【発明の効果】このように本発明によれば,バス接続さ
れるパルス送信回路のパルスマスクとインピーダンスの
規格にたいして,インピーダンスの規格に影響されず,
送信パルス波形をパルスマスク規格に合うように調整す
ることができ,装置開発段階での送信トランスの設計の
容易化,小型化,コスト削減,装置生産段階での歩留り
向上,製造容易,調整不要などをはかることができ,係
わる通信装置の性能向上に寄与するところが非常に大き
いものとなる。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の等価回路である。
【図3】本発明の1実施例である。
【図4】本発明のインピーダンス測定時の説明図であ
る。
【図5】(A)は本発明の第2実施例構成図,(B)は
本発明の電圧制御スイッチング素子の第2例,(C)は
本発明の電圧制御スイッチング素子の第3例,(D)は
整流素子を使用したときの電圧降下特性である。
【図6】従来例説明図である。
【図7】パルス波形のアンダーシュート発生説明図であ
る。
【図8】従来のアンダーシュート除去回路説明図であ
る。
【図9】(A)は従来のインピーダンス測定説明図,
(B)はインピーダンスマスク規定説明図である。
【符号の説明】
1 パルス送信回路 2 負荷 3 インピーダンスメータ 11 パルストランス駆動回路 12 パルストランス 13 アンダーシュート除去回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 昭彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平5−22106(JP,A) 特開 平2−219337(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 25/00 H03K 5/00

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 無信号送信時にハイインピーダンスを示
    すパルストランス駆動回路(11)と,パルストランス
    (12)を具備するパルス送信回路(1)に於いて, アンダーシュート除去手段(131)と, このアンダーシュート除去手段(131)に接続された
    電圧制御スイッチング手段(132)を設け, パルストランス(12)により負荷(2)に生じるパル
    ス波形のアンダーシュートを除去するように構成したこ
    とを特徴とするパルス波形のアンダーシュート除去回
    路。
  2. 【請求項2】 無信号送信時に前記電圧制御スイッチン
    グ手段(132)をハイインピーダンスにすることを特
    徴とする請求項1に記載されたパルス波形のアンダーシ
    ュート除去回路。
  3. 【請求項3】 バス接続に用いられ,無信号送信時に高
    いインピーダンスを要求されるパルス送信回路(1)に
    於いて, 無信号送信時に外部からインピーダンスを測定する信号
    を与えたとき,前記電圧制御スイッチング手段は,その
    測定信号に対し高いインピーダンスを示すことを可能と
    する請求項1に記載されたパルス波形のアンダーシュー
    ト除去回路。
  4. 【請求項4】 前記アンダーシュート除去手段(13
    1)としてコンデンサを使用したことを特徴とする請求
    項1に記載されたパルス波形のアンダーシュート除去回
    路。
  5. 【請求項5】 前記電圧制御スイッチング手段(13
    2)としてバリスタを使用したことを特徴とする請求項
    1に記載されたパルス波形のアンダーシュート除去回
    路。
  6. 【請求項6】 前記電圧制御スイッチング手段(13
    2)としてツェナーダイオードを使用したことを特徴と
    する請求項1に記載されたパルス波形のアンダーシュー
    ト除去回路。
  7. 【請求項7】 前記電圧制御スイッチング手段(13
    2)としてダイオードを使用したことを特徴とする請求
    項1に記載されたパルス波形のアンダーシュート除去回
    路。
JP3197122A 1991-07-11 1991-07-11 パルス波形のアンダーシュート除去回路 Expired - Fee Related JP3038258B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3197122A JP3038258B2 (ja) 1991-07-11 1991-07-11 パルス波形のアンダーシュート除去回路
US07/910,507 US5331213A (en) 1991-07-11 1992-07-08 Pulse transmission circuit with undershoot eliminating circuitry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3197122A JP3038258B2 (ja) 1991-07-11 1991-07-11 パルス波形のアンダーシュート除去回路

Publications (2)

Publication Number Publication Date
JPH0522352A JPH0522352A (ja) 1993-01-29
JP3038258B2 true JP3038258B2 (ja) 2000-05-08

Family

ID=16369105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3197122A Expired - Fee Related JP3038258B2 (ja) 1991-07-11 1991-07-11 パルス波形のアンダーシュート除去回路

Country Status (2)

Country Link
US (1) US5331213A (ja)
JP (1) JP3038258B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633182B2 (en) 2005-11-09 2009-12-15 Bae Systems Advanced Technologies, Inc. Bipolar pulse generators with voltage multiplication
JP4631825B2 (ja) * 2006-07-31 2011-02-16 株式会社デンソー 通信システム
JP4567762B2 (ja) * 2008-03-17 2010-10-20 株式会社日本自動車部品総合研究所 受信装置
US8396164B2 (en) * 2008-03-17 2013-03-12 Denso Corporation Receiving device including impedance control circuit and semiconductor device including impedance control circuit
US7902695B2 (en) * 2009-03-13 2011-03-08 Bae Systems Information And Electronic Systems Integration Inc. Bipolar pulse generators with voltage multiplication and pulse separation
CN209571961U (zh) * 2017-06-29 2019-11-01 电力集成公司 开关式功率转换器及功率因数电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3214707A (en) * 1962-01-11 1965-10-26 Trw Inc Radio frequency pulse generating apparatus using an exploding wire

Also Published As

Publication number Publication date
JPH0522352A (ja) 1993-01-29
US5331213A (en) 1994-07-19

Similar Documents

Publication Publication Date Title
JP3629346B2 (ja) 信号伝送方式及び伝送線路駆動回路
JP3038258B2 (ja) パルス波形のアンダーシュート除去回路
US5161183A (en) Overvoltage protection circuits
JPH078136B2 (ja) パワ−・レギュレ−タ
US5146154A (en) Circuit with ratiometric analog inputs
EP0428975B1 (en) Constant voltage drive type driver circuit
EP0436771B1 (en) Unbalanced transmitter and receiver for bipolar signals
EP0193989B1 (de) Überspannungsschutzschaltung für breitbandige digitale Leitungssysteme
EP0777339B1 (en) Signal transmission circuit
US6208217B1 (en) Ask modulator with frequency dependent voltage divider
CN210775644U (zh) 一种电压波动检测电路
IE850335L (en) Circuit for detecting current variations
US20030081663A1 (en) Interface circuit of differential signaling system
EP1039702A1 (en) Impedance matching in line drivers
US6998915B2 (en) Apparatus for switching matching circuit in mobile communication terminal
US5315215A (en) High-voltage switching circuit
US12047104B2 (en) Communications system
CN219659426U (zh) 一种过压防护电路、电子设备和车辆
CN109981138B (zh) 基于变压器和正向缓冲器的信号隔离传输方法及电路
JPWO2005036741A1 (ja) ノイズ防止コイル回路
US6628721B1 (en) Simplified differential signaling
US20230353142A1 (en) Switchable termination resistance circuit
JPH03183207A (ja) フィルタ回路
JP2002077454A (ja) Isdn端末装置の雷サージ保護回路
US4580187A (en) A-C current limiting device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees